JP2007529833A - アウト・オブ・オーダーのdmaコマンドキューにおけるコマンド順序の設定に関する技術 - Google Patents
アウト・オブ・オーダーのdmaコマンドキューにおけるコマンド順序の設定に関する技術 Download PDFInfo
- Publication number
- JP2007529833A JP2007529833A JP2007504514A JP2007504514A JP2007529833A JP 2007529833 A JP2007529833 A JP 2007529833A JP 2007504514 A JP2007504514 A JP 2007504514A JP 2007504514 A JP2007504514 A JP 2007504514A JP 2007529833 A JP2007529833 A JP 2007529833A
- Authority
- JP
- Japan
- Prior art keywords
- command
- flag
- commands
- barrier
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
- Details Of Television Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
【選択図】図1
Description
以下の記述における多数の特定的に詳細な記述は、本発明の充分な理解を可能とするためのものである。しかし、当業者であれば、そのような特定的に詳細な記述がなくとも本発明を実現できるであろう。別の例においては、既知の要素についても模式図やブロック図のかたちで、不必要なほど詳細な部分についても本発明を隠すことなく示す。加えて、ほとんどの部分について、ネットワーク通信、電磁的信号技術などに関する詳細は、そのような詳細が本発明の完全な理解のためには不要であり、関連技術について通常のスキルを持つ人物の理解力の範囲内にあると考えられる限りは省略している。
Claims (19)
- コマンドを発行する機能と
割り当てタグ番号に関連するコマンドにフラグを埋め込む機能と、を備える少なくとも1のプロセッサと、
複数の通信チャネルのうちの少なくとも第1の通信チャネルを介して、前記1のプロセッサにより複数のコマンドを入力される複数の通信ポートと、
前記複数のコマンドのそれぞれに対してタグ番号を割り当て、複数のタグ付きコマンドを生成するタグキューと、
前記複数のタグ付きのコマンドを格納し、それらのコマンドをソート可能なコマンドキューと、
を含むことを特徴とするメモリアクセス制御装置。 - 前記コマンドキューから少なくとも1のタグ付きコマンドを、少なくとも第2の通信チャネルに転送する中間論理回路、を更に備えることを特徴とする請求項1に記載のメモリアクセス制御装置。
- 少なくとも、メモリと接続されるように形成された複数のデータバッファ、を更に備えることを特徴とする請求項2に記載のメモリアクセス制御装置。
- 前記複数のデータバッファは前記第2の通信チャネルに接続されるように形成されたことを特徴とする請求項3に記載のメモリアクセス制御装置。
- 前記タグ番号は、タググループとしてタグ番号の集合を形成可能であることを特徴とする請求項1に記載のメモリアクセス制御装置。
- 少なくとも1のフラグは、第1のフラグと第2のフラグを含むことを特徴とする請求項5に記載のメモリアクセス制御装置。
- 前記第1のフラグは、フェンスフラグを含み、
第1のタググループにおいて、少なくともフェンスフラグ付きの1のコマンドは、少なくとも前記フェンスフラグ付きの1のコマンドよりも前に発行された全てのコマンドが実行されるまで、実行を抑止されることを特徴とする請求項6に記載のメモリアクセス制御装置。 - 前記第2のフラグは、バリアフラグを含み、
第1のタググループにおいて、バリアフラグ付きの1のコマンドの後に発行された後続コマンドの実行を抑止することを特徴とする請求項6に記載のメモリアクセス制御装置。 - 前記プロセッサは、バリアコマンドを発行する機能を更に備え、
バリアコマンドは、タググループに関わらず、バリアコマンドの後に発行された後続コマンドの実行を抑止することを特徴とする請求項1に記載のメモリアクセス制御装置。 - プロセッサから、メモリ操作を実行する制御モジュールに対して送出された第1のコマンドを受信するステップと、
埋め込みフラグを生成するために、前記第1のコマンドにフラグを埋め込むステップと、
前記第1のコマンドにタグ番号を付与するステップと、
前記第1のコマンドをコマンドリストの待ち行列に投入するステップと、
少なくとも前記制御モジュールに対するエントリー順と、少なくとも埋め込まれたフラグに基づいて、前記コマンドリストにおけるコマンドの順序を設定するステップと、
前記設定された順序にしたがって、前記コマンドリストにおけるコマンドを実行するステップと、
を備えることを特徴とするメモリアクセス制御方法。 - 同じタグ番号のコマンドをタググループとして関連づけるステップ、を更に含むことを特徴とする請求項10に記載のメモリアクセス制御方法。
- 前記フラグは、フェンスフラグを含み、
第1のタググループにおいて、少なくともフェンスフラグ付きの1のコマンドは、少なくとも前記フェンスフラグ付きの1のコマンドよりも前に発行された全てのコマンドが実行されるまで、実行を抑止されることを特徴とする請求項11に記載のメモリアクセス制御方法。 - 前記フラグは、バリアフラグを含み、
第1のタググループにおいて、バリアフラグ付きの1のコマンドの後に発行された後続コマンドの実行を抑止することを特徴とする請求項10に記載のメモリアクセス制御方法。 - プロセッサから、メモリ操作を実行する制御モジュールに対して送出された第1のコマンドを受信するステップと、
前記第1のコマンドにタグ番号を付与するステップと、
前記第1のコマンドをコマンドリストの待ち行列に投入するステップと、
タググループに関わりなく、バリアコマンドの後に発行された後続コマンドの実行を抑止するために、バリアコマンドを発行するステップと、
前記コマンドリストにおけるコマンドの順序を設定するステップと、
前記設定された順序にしたがって、前記コマンドリストにおけるコマンドを実行するステップと、
を備えることを特徴とするメモリアクセス制御方法。 - コンピュータプログラム自体が格納される媒体をもつコンピュータプログラム製品であって、
プロセッサから、メモリ操作を実行する制御モジュールに対して送出された第1のコマンドを受信するコンピュータプログラムコードと、
埋め込みフラグを生成するために、前記第1のコマンドにフラグを埋め込むコンピュータプログラムコードと、
前記第1のコマンドにタグ番号を付与するコンピュータプログラムコードと、
前記第1のコマンドをコマンドリストの待ち行列に投入するコンピュータプログラムコードと、
前記制御モジュールに対するエントリー順と、埋め込まれたフラグに基づいて、前記コマンドリストにおけるコマンドの順序を設定するコンピュータプログラムコードと、
前記設定された順序にしたがって、前記コマンドリストにおけるコマンドを実行するコンピュータプログラムコードと、
を備えるメモリアクセス制御プログラム。 - 同じタグ番号のコマンドをタググループとして関連づけるコンピュータプログラムコード、を更に含むことを特徴とする請求項15に記載のメモリアクセス制御プログラム。
- 前記フラグは、フェンスフラグを含み、
第1のタググループにおいて、少なくともフェンスフラグ付きの1のコマンドは、少なくとも前記フェンスフラグ付きの1のコマンドよりも前に発行された全てのコマンドが実行されるまで、実行を抑止されることを特徴とする請求項16に記載のメモリアクセス制御プログラム。 - 前記フラグは、バリアフラグを含み、
第1のタググループにおいて、少なくとも1のバリアフラグ付きコマンドの後に発行された後続のコマンドの実行を抑止することを特徴とする請求項15に記載のメモリアクセス制御プログラム。 - コンピュータプログラム自体が格納される媒体をもつコンピュータプログラム製品であって、
プロセッサから、メモリ操作を実行する制御モジュールに対して送出された第1のコマンドを受信するコンピュータプログラムコードと、
前記第1のコマンドにタグ番号を付与するコンピュータプログラムコードと、
前記第1のコマンドをコマンドリストの待ち行列に投入するコンピュータプログラムコードと、
タググループに関わりなく、バリアコマンドの後に発行された後続のコマンドの実行を抑止するために、バリアコマンドを発行するコンピュータプログラムコードと、
前記コマンドリストにおけるコマンドの順序を設定するコンピュータプログラムコードと、
前記設定された順序にしたがって、前記コマンドリストにおけるコマンドを実行するコンピュータプログラムコードと、
を備えることを特徴とするメモリアクセス制御プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/891,772 US7243200B2 (en) | 2004-07-15 | 2004-07-15 | Establishing command order in an out of order DMA command queue |
PCT/IB2005/003169 WO2006006084A2 (en) | 2004-07-15 | 2005-07-06 | Establishing command order in an out of order dma command queue |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007529833A true JP2007529833A (ja) | 2007-10-25 |
JP4553936B2 JP4553936B2 (ja) | 2010-09-29 |
Family
ID=35478627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007504514A Active JP4553936B2 (ja) | 2004-07-15 | 2005-07-06 | アウト・オブ・オーダーのdmaコマンドキューにおけるコマンド順序の設定に関する技術 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7243200B2 (ja) |
EP (1) | EP1711899B1 (ja) |
JP (1) | JP4553936B2 (ja) |
KR (1) | KR100827510B1 (ja) |
CN (1) | CN100504827C (ja) |
AT (1) | ATE407403T1 (ja) |
DE (1) | DE602005009494D1 (ja) |
TW (1) | TWI294573B (ja) |
WO (1) | WO2006006084A2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013073425A (ja) * | 2011-09-28 | 2013-04-22 | Kyocera Document Solutions Inc | 情報処理装置及び情報処理方法 |
JP2013242766A (ja) * | 2012-05-22 | 2013-12-05 | Denso Corp | リクエスト処理装置 |
JP2016535337A (ja) * | 2013-11-05 | 2016-11-10 | オラクル・インターナショナル・コーポレイション | ネットワーク環境における効率的なパケット処理モデルおよびパケット処理のための最適化されたバッファ利用をサポートするためのシステムおよび方法 |
JP2017504870A (ja) * | 2013-12-02 | 2017-02-09 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
US10769097B2 (en) | 2009-09-11 | 2020-09-08 | Micron Technologies, Inc. | Autonomous memory architecture |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060090015A1 (en) * | 2004-10-26 | 2006-04-27 | Bradfield Travis A | Pipelined circuit for tag availability with multi-threaded direct memory access (DMA) activity |
US20060129764A1 (en) * | 2004-12-09 | 2006-06-15 | International Business Machines Corporation | Methods and apparatus for storing a command |
US7774512B2 (en) * | 2005-02-08 | 2010-08-10 | Sony Computer Entertainment Inc. | Methods and apparatus for hybrid DMA queue and DMA table |
US7596670B2 (en) * | 2005-11-30 | 2009-09-29 | International Business Machines Corporation | Restricting access to improve data availability |
GB2433333B (en) * | 2005-12-13 | 2011-07-13 | Advanced Risc Mach Ltd | Distributed direct memory access provision within a data processing system |
US8285923B2 (en) * | 2008-12-08 | 2012-10-09 | Western Digital Technologies, Inc. | Disk drive and method using native command queuing tags to identify logical block size and implement protection information |
US8627017B2 (en) * | 2008-12-30 | 2014-01-07 | Intel Corporation | Read and write monitoring attributes in transactional memory (TM) systems |
GB2469299B (en) * | 2009-04-07 | 2011-02-16 | Imagination Tech Ltd | Ensuring consistency between a data cache and a main memory |
US8316219B2 (en) | 2009-08-31 | 2012-11-20 | International Business Machines Corporation | Synchronizing commands and dependencies in an asynchronous command queue |
US8631284B2 (en) * | 2010-04-30 | 2014-01-14 | Western Digital Technologies, Inc. | Method for providing asynchronous event notification in systems |
US8762682B1 (en) | 2010-07-02 | 2014-06-24 | Western Digital Technologies, Inc. | Data storage apparatus providing host full duplex operations using half duplex storage devices |
US8904115B2 (en) * | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US9348775B2 (en) | 2012-03-16 | 2016-05-24 | Analog Devices, Inc. | Out-of-order execution of bus transactions |
US9288257B2 (en) | 2013-05-01 | 2016-03-15 | International Business Machines Corporation | Managing file transfer commands |
US9779138B2 (en) | 2013-08-13 | 2017-10-03 | Micron Technology, Inc. | Methods and systems for autonomous memory searching |
US10489158B2 (en) | 2014-09-26 | 2019-11-26 | Intel Corporation | Processors, methods, systems, and instructions to selectively fence only persistent storage of given data relative to subsequent stores |
US20160092118A1 (en) * | 2014-09-26 | 2016-03-31 | Intel Corporation | Memory write management in a computer system |
US20160092123A1 (en) * | 2014-09-26 | 2016-03-31 | Pankaj Kumar | Memory write management in a computer system |
US9715464B2 (en) * | 2015-03-27 | 2017-07-25 | Microsoft Technology Licensing, Llc | Direct memory access descriptor processing |
US9584378B1 (en) | 2015-12-22 | 2017-02-28 | International Business Machines Corporation | Computer-implemented command control in information technology service environment |
US10534540B2 (en) * | 2016-06-06 | 2020-01-14 | Micron Technology, Inc. | Memory protocol |
US10223307B2 (en) | 2017-06-15 | 2019-03-05 | International Business Machines Corporation | Management of data transaction from I/O devices |
KR102262209B1 (ko) * | 2018-02-09 | 2021-06-09 | 한양대학교 산학협력단 | 더미 입출력 요청을 이용한 배리어 명령 전달 방법 및 그 장치 |
EP4081898A1 (en) * | 2020-01-17 | 2022-11-02 | Huawei Technologies Co., Ltd. | A system and method for optimizing time overhead in multi-core synchronization |
CN111522511B (zh) * | 2020-04-22 | 2022-04-22 | 杭州宏杉科技股份有限公司 | 命令处理方法及装置 |
US11579801B2 (en) * | 2020-06-09 | 2023-02-14 | Samsung Electronics Co., Ltd. | Write ordering in SSDs |
WO2023235003A1 (en) * | 2022-06-02 | 2023-12-07 | Micron Technology, Inc. | Command fencing for memory-based communication queues |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120242A (ja) * | 1991-10-30 | 1993-05-18 | Toshiba Corp | データ処理装置 |
JPH06508708A (ja) * | 1992-04-24 | 1994-09-29 | ヒューレット・パッカード・カンパニー | ディスク記憶システム |
JPH0883356A (ja) * | 1994-09-13 | 1996-03-26 | Ricoh Co Ltd | 三次元形状生成方法及びその装置 |
JPH10105347A (ja) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | ディスクアレイ制御システム |
JPH11149443A (ja) * | 1997-06-30 | 1999-06-02 | Sun Microsyst Inc | パーソナル・コンピュータとコンピュータ・ワークステーションとを相互接続するシステム |
JP2000040057A (ja) * | 1998-07-23 | 2000-02-08 | Nec Eng Ltd | 計算機システム、バッファ制御装置及び転送方法 |
JP2002049517A (ja) * | 2000-05-25 | 2002-02-15 | Hitachi Ltd | 記憶システム |
JP2002510079A (ja) * | 1998-01-23 | 2002-04-02 | サン・マイクロシステムズ・インコーポレーテッド | メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置 |
JP2002140234A (ja) * | 2000-11-02 | 2002-05-17 | Hitachi Ltd | キャッシュ装置 |
JP2002183229A (ja) * | 2001-12-03 | 2002-06-28 | Ricoh Co Ltd | 三次元形状生成装置 |
JP2002196975A (ja) * | 1999-07-12 | 2002-07-12 | Matsushita Electric Ind Co Ltd | データ処理装置 |
JP2002324058A (ja) * | 2001-03-23 | 2002-11-08 | Internatl Business Mach Corp <Ibm> | パイプライン処理内の実行を順序付ける命令 |
JP2003519833A (ja) * | 2000-01-03 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 依存性連鎖の発行および再発行が可能なスケジューラ |
JP2004506981A (ja) * | 2000-08-15 | 2004-03-04 | エス・アール・シィ・コンピューターズ・インコーポレイテッド | マルチプロセッサにおけるセマフォおよびアトミック動作の管理のためのシステムおよび方法 |
JP2004129129A (ja) * | 2002-10-07 | 2004-04-22 | Seiko Epson Corp | 通信制御回路、通信制御装置、マイクロコンピュータ及び電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4739472A (en) * | 1984-12-07 | 1988-04-19 | Nec Corporation | Information processing device capable of rapidly processing instructions of different groups |
US6088772A (en) * | 1997-06-13 | 2000-07-11 | Intel Corporation | Method and apparatus for improving system performance when reordering commands |
US6047334A (en) * | 1997-06-17 | 2000-04-04 | Intel Corporation | System for delaying dequeue of commands received prior to fence command until commands received before fence command are ordered for execution in a fixed sequence |
US6205494B1 (en) * | 1998-12-18 | 2001-03-20 | Western Digital Corporation | Controller with automatic generation of linked list of data transfer descriptors for sequential commands, with linked list being used for execution of sequential data transfers |
US6513109B1 (en) * | 1999-08-31 | 2003-01-28 | International Business Machines Corporation | Method and apparatus for implementing execution predicates in a computer processing system |
US6694427B1 (en) * | 2000-04-20 | 2004-02-17 | International Business Machines Corporation | Method system and apparatus for instruction tracing with out of order processors |
US6609192B1 (en) * | 2000-06-06 | 2003-08-19 | International Business Machines Corporation | System and method for asynchronously overlapping storage barrier operations with old and new storage operations |
US7421694B2 (en) * | 2003-02-18 | 2008-09-02 | Microsoft Corporation | Systems and methods for enhancing performance of a coprocessor |
US7073043B2 (en) * | 2003-04-28 | 2006-07-04 | International Business Machines Corporation | Multiprocessor system supporting multiple outstanding TLBI operations per partition |
US7200688B2 (en) * | 2003-05-29 | 2007-04-03 | International Business Machines Corporation | System and method asynchronous DMA command completion notification by accessing register via attached processing unit to determine progress of DMA command |
US7480754B2 (en) * | 2003-06-27 | 2009-01-20 | Seagate Technology, Llc | Assignment of queue execution modes using tag values |
US7203811B2 (en) * | 2003-07-31 | 2007-04-10 | International Business Machines Corporation | Non-fenced list DMA command mechanism |
US7725618B2 (en) | 2004-07-29 | 2010-05-25 | International Business Machines Corporation | Memory barriers primitives in an asymmetric heterogeneous multiprocessor environment |
-
2004
- 2004-07-15 US US10/891,772 patent/US7243200B2/en not_active Expired - Fee Related
-
2005
- 2005-07-06 JP JP2007504514A patent/JP4553936B2/ja active Active
- 2005-07-06 DE DE602005009494T patent/DE602005009494D1/de active Active
- 2005-07-06 AT AT05802300T patent/ATE407403T1/de not_active IP Right Cessation
- 2005-07-06 CN CNB2005800023553A patent/CN100504827C/zh active Active
- 2005-07-06 EP EP05802300A patent/EP1711899B1/en active Active
- 2005-07-06 WO PCT/IB2005/003169 patent/WO2006006084A2/en active IP Right Grant
- 2005-07-06 KR KR1020067013085A patent/KR100827510B1/ko active IP Right Grant
- 2005-07-07 TW TW094123019A patent/TWI294573B/zh active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05120242A (ja) * | 1991-10-30 | 1993-05-18 | Toshiba Corp | データ処理装置 |
JPH06508708A (ja) * | 1992-04-24 | 1994-09-29 | ヒューレット・パッカード・カンパニー | ディスク記憶システム |
JPH0883356A (ja) * | 1994-09-13 | 1996-03-26 | Ricoh Co Ltd | 三次元形状生成方法及びその装置 |
JPH10105347A (ja) * | 1996-10-02 | 1998-04-24 | Hitachi Ltd | ディスクアレイ制御システム |
JPH11149443A (ja) * | 1997-06-30 | 1999-06-02 | Sun Microsyst Inc | パーソナル・コンピュータとコンピュータ・ワークステーションとを相互接続するシステム |
JP2002510079A (ja) * | 1998-01-23 | 2002-04-02 | サン・マイクロシステムズ・インコーポレーテッド | メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置 |
JP2000040057A (ja) * | 1998-07-23 | 2000-02-08 | Nec Eng Ltd | 計算機システム、バッファ制御装置及び転送方法 |
JP2002196975A (ja) * | 1999-07-12 | 2002-07-12 | Matsushita Electric Ind Co Ltd | データ処理装置 |
JP2003519833A (ja) * | 2000-01-03 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 依存性連鎖の発行および再発行が可能なスケジューラ |
JP2002049517A (ja) * | 2000-05-25 | 2002-02-15 | Hitachi Ltd | 記憶システム |
JP2004506981A (ja) * | 2000-08-15 | 2004-03-04 | エス・アール・シィ・コンピューターズ・インコーポレイテッド | マルチプロセッサにおけるセマフォおよびアトミック動作の管理のためのシステムおよび方法 |
JP2002140234A (ja) * | 2000-11-02 | 2002-05-17 | Hitachi Ltd | キャッシュ装置 |
JP2002324058A (ja) * | 2001-03-23 | 2002-11-08 | Internatl Business Mach Corp <Ibm> | パイプライン処理内の実行を順序付ける命令 |
JP2002183229A (ja) * | 2001-12-03 | 2002-06-28 | Ricoh Co Ltd | 三次元形状生成装置 |
JP2004129129A (ja) * | 2002-10-07 | 2004-04-22 | Seiko Epson Corp | 通信制御回路、通信制御装置、マイクロコンピュータ及び電子機器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10769097B2 (en) | 2009-09-11 | 2020-09-08 | Micron Technologies, Inc. | Autonomous memory architecture |
US11586577B2 (en) | 2009-09-11 | 2023-02-21 | Micron Technology, Inc. | Autonomous memory architecture |
JP2013073425A (ja) * | 2011-09-28 | 2013-04-22 | Kyocera Document Solutions Inc | 情報処理装置及び情報処理方法 |
JP2013242766A (ja) * | 2012-05-22 | 2013-12-05 | Denso Corp | リクエスト処理装置 |
JP2016535337A (ja) * | 2013-11-05 | 2016-11-10 | オラクル・インターナショナル・コーポレイション | ネットワーク環境における効率的なパケット処理モデルおよびパケット処理のための最適化されたバッファ利用をサポートするためのシステムおよび方法 |
JP2017504870A (ja) * | 2013-12-02 | 2017-02-09 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
US10003675B2 (en) | 2013-12-02 | 2018-06-19 | Micron Technology, Inc. | Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data |
JP2018139118A (ja) * | 2013-12-02 | 2018-09-06 | マイクロン テクノロジー, インク. | 自律的メモリの方法及びシステム |
US10778815B2 (en) | 2013-12-02 | 2020-09-15 | Micron Technology, Inc. | Methods and systems for parsing and executing instructions to retrieve data using autonomous memory |
Also Published As
Publication number | Publication date |
---|---|
WO2006006084A3 (en) | 2006-07-20 |
US7243200B2 (en) | 2007-07-10 |
KR20060132856A (ko) | 2006-12-22 |
ATE407403T1 (de) | 2008-09-15 |
EP1711899B1 (en) | 2008-09-03 |
DE602005009494D1 (de) | 2008-10-16 |
KR100827510B1 (ko) | 2008-05-06 |
CN100504827C (zh) | 2009-06-24 |
US20060015652A1 (en) | 2006-01-19 |
EP1711899A2 (en) | 2006-10-18 |
JP4553936B2 (ja) | 2010-09-29 |
TWI294573B (en) | 2008-03-11 |
WO2006006084A2 (en) | 2006-01-19 |
CN101031897A (zh) | 2007-09-05 |
TW200617680A (en) | 2006-06-01 |
WO2006006084A8 (en) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553936B2 (ja) | アウト・オブ・オーダーのdmaコマンドキューにおけるコマンド順序の設定に関する技術 | |
JP4678623B2 (ja) | 非対称型異種混合マルチプロセッサ環境(asymmetric heterogeneous multiprocessor environment)におけるメモリバリア要素(Primitive) | |
CN1294484C (zh) | 利用重新调度的重放队列中断处理器中的重放依赖关系循环 | |
US8135942B2 (en) | System and method for double-issue instructions using a dependency matrix and a side issue queue | |
US9830189B2 (en) | Multi-threaded queuing system for pattern matching | |
US20090113181A1 (en) | Method and Apparatus for Executing Instructions | |
US20140129806A1 (en) | Load/store picker | |
KR102524565B1 (ko) | 로드 스토어 유닛들을 바이패싱하여 스토어 및 로드 추적 | |
US8239661B2 (en) | System and method for double-issue instructions using a dependency matrix | |
CN107851017B (zh) | 用于传输多个数据结构的设备和方法 | |
Baugh et al. | Decomposing the load-store queue by function for power reduction and scalability | |
CN114168271B (zh) | 一种任务调度方法、电子设备及存储介质 | |
US20110153987A1 (en) | Reverse simultaneous multi-threading | |
US20140310500A1 (en) | Page cross misalign buffer | |
JP2002287957A (ja) | キャッシュのような構造を使用してcpu設計におけるオペランド・アクセス・ステージを高速化するための方法及び装置 | |
JP2022549493A (ja) | リタイアキューの圧縮 | |
US20230077629A1 (en) | Assignment of microprocessor register tags at issue time | |
KR20140131781A (ko) | 메모리 제어 장치 및 방법 | |
US7900023B2 (en) | Technique to enable store forwarding during long latency instruction execution | |
US7721145B2 (en) | System, apparatus and computer program product for performing functional validation testing | |
US20080282050A1 (en) | Methods and arrangements for controlling memory operations | |
KR20190031498A (ko) | 어드레스 생성 시간에서 로드 및 스토어 큐 할당 시스템 및 방법 | |
US20080282051A1 (en) | Methods and arrangements for controlling results of memory retrival requests | |
KR102170966B1 (ko) | 고성능 비순차 실행 코어의 리오더 버퍼 관리 장치 및 방법 | |
US20220075624A1 (en) | Alternate path for branch prediction redirect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100517 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4553936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |