JP2007525766A - マルチポートメモリシステムにおける衝突検出 - Google Patents
マルチポートメモリシステムにおける衝突検出 Download PDFInfo
- Publication number
- JP2007525766A JP2007525766A JP2007500756A JP2007500756A JP2007525766A JP 2007525766 A JP2007525766 A JP 2007525766A JP 2007500756 A JP2007500756 A JP 2007500756A JP 2007500756 A JP2007500756 A JP 2007500756A JP 2007525766 A JP2007525766 A JP 2007525766A
- Authority
- JP
- Japan
- Prior art keywords
- port
- collision
- address
- signal
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Bus Control (AREA)
Abstract
【選択図】図2
Description
Claims (15)
- アドレス指定可能な記憶場所のアレイを有するメモリアレイと、
前記メモリアレイに結合されたポートであって、前記ポートの各々が、アドレス、クロック信号、および読出し/書込み制御信号を前記メモリアレイに送出する、少なくとも2つのポートと、
前記アドレス、前記クロック信号、および前記読出し/書込み制御信号を前記少なくとも2つのポートの各々から受け取るように結合された衝突検出回路とを備え、
前記衝突検出回路は、前記少なくとも2つのポートのうちのいずれかで衝突条件が検出されたときに衝突フラグをセットする、マルチポートメモリシステム。 - 前記少なくとも2つのポートに関連する信号を受け取り、信号を前記メモリアレイに提示するように前記メモリアレイに結合された制御論理回路をさらに含む、請求項1に記載のシステム。
- 前記少なくとも2つのポートのうちの前記1つのポートがアクセスするのと同じ記憶場所で、前記少なくとも2つのポートのうちの別のポートが前記記憶場所に書込み動作を実行している場合に、前記衝突検出回路は、前記少なくとも2つのポートのうちの1つのポートに関連する前記衝突フラグをセットする、請求項1に記載のシステム。
- 前記衝突検出回路は、
前記少なくとも2つのポートの各々からの各アドレスを受け取り、比較し、また前記各アドレスのうちのどれが同じであるのかを示す一致信号を提供するように結合されたアドレス比較回路と、
前記一致信号および前記読出し/書込み信号を受け取り、前記一致信号が、前記少なくとも2つのポートのうちの前記第1のポートと第2のポートとの間のアドレス一致を示し、前記第2のポートに関連する前記読出し/書込み信号が書込み動作を示す場合に、前記少なくとも2つのポートのうちの第1のポートに衝突信号を提供するように結合された少なくとも1つの衝突検出論理回路と、
前記衝突検出論理回路からの衝突信号を受け取り、前記第1のポートに関連する前記クロック信号に従って衝突検出フラグをセットするように結合された少なくとも1つの衝突フラグセット回路とを備える、請求項1に記載のシステム。 - 前記第1のポートに関連する前記衝突フラグセット回路は、
前記衝突検出フラグに従ってセットされるフリップフロップ回路と、
前記第1のポートに関連する前記クロック信号の立上りエッジで、前記フリップフロップ回路からの出力信号をラッチする第1のラッチと、
前記第1のポートに関連する前記クロック信号の立下りエッジで、前記第1のラッチからの信号をラッチする第2のラッチと、
前記第2のラッチからの信号を受け取り、衝突検出フラグを提供するように結合された出力ドライバとを備える、請求項4に記載のシステム。 - 前記フリップフロップ回路は、前記第1のラッチからの前記信号によってリセットされる、請求項5に記載のシステム。
- 前記衝突信号に応答して各アドレスを記憶するための先入れ先出し回路をさらに含む、請求項5に記載のシステム。
- 左側のポートのメモリアドレスおよび右側のポートのメモリアドレスを受け取るように結合されたメモリアレイと、
前記左側のポートのメモリアドレスと前記右側のポートのメモリアドレスとの間の一致を検出し、前記右側のポートがデータの書込みを行っている場合には、左側のポートの衝突フラグを生成し、前記左側のポートがデータの書込みを行っている場合には、右側のポートの衝突フラグを生成するように構成された衝突検出回路とを備える、デュアルポートメモリシステム。 - 前記衝突検出回路は、
前記左側のポートのアドレスおよび前記右側のポートのアドレスが同じであるときに、一致信号を提供するアドレス比較回路と、
前記一致信号が存在し、前記右側のポートが書込みを行っているときに、左側のポートの衝突信号を提供する左側のポートの衝突検出回路と、
前記左側のポートの衝突信号でセットされる左側のポートのフリップフロップと、
前記左側のポートのフリップフロップからの衝突フラグを、左側のポートのクロック信号の立上りエッジでラッチする第1の左側のポートのラッチであって、前記左側のポートのフリップフロップは、該第1の左側のポートのラッチから出力される前記衝突フラグに従ってリセットされるように構成されている、第1の左側のポートのラッチと、
前記第1の左側のポートのラッチからの前記衝突フラグを、前記左側のポートのクロック信号の立下りエッジでラッチする第2の左側のポートのラッチと、
前記第2の左側のポートのラッチからの前記衝突フラグを提供する左側のポートの出力ドライバとを含む、請求項8に記載のシステム。 - 前記左側のポートの衝突信号に従って前記左側のポートのアドレスを記憶するフリップフロップをさらに含む、請求項9に記載のシステム。
- 左側のポートに提示される左側のポートのアドレスが、右側のポートに提示される右側のポートのアドレスと同一であることを検出するステップと、
前記右側のポートで、前記右側のポートのアドレスに対して書込み動作が処理されている場合に、左側のポートの衝突フラグを生成するステップとを含む、デュアルポートメモリシステムにおける衝突検出の方法。 - 前記左側のポートで、前記左側のポートのアドレスに対して書込み動作が処理されている場合に、右側のポートの衝突フラグを生成するステップをさらに含む、請求項11に記載の方法。
- 前記左側のポートの衝突フラグまたは前記右側のポートの衝突フラグのいずれかがセットされるときに、アービトレーションを行うステップをさらに含む、請求項12に記載の方法。
- 2つ以上のポート間のアドレス一致を検出するステップと、
前記2つ以上のポートのうちのその他いずれかのポートが書込みを行っている場合に、前記2つ以上のポートのうちの少なくとも1つのポートに対して衝突フラグを生成するステップとを含む、衝突検出の方法。 - 前記衝突フラグがセットされるときに、アービトレーションを行うステップをさらに含む、衝突検出の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54852704P | 2004-02-26 | 2004-02-26 | |
US10/808,253 US7363436B1 (en) | 2004-02-26 | 2004-03-23 | Collision detection in a multi-port memory system |
PCT/US2005/000027 WO2005093758A1 (en) | 2004-02-26 | 2005-01-26 | Collision detection in a multi-port memory system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007525766A true JP2007525766A (ja) | 2007-09-06 |
Family
ID=34960422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007500756A Ceased JP2007525766A (ja) | 2004-02-26 | 2005-01-26 | マルチポートメモリシステムにおける衝突検出 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7363436B1 (ja) |
EP (1) | EP1738371A1 (ja) |
JP (1) | JP2007525766A (ja) |
WO (1) | WO2005093758A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016110322A (ja) * | 2014-12-04 | 2016-06-20 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
JP2016167142A (ja) * | 2015-03-09 | 2016-09-15 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
JP2018142366A (ja) * | 2018-05-17 | 2018-09-13 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7299313B2 (en) * | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
DE102005037219A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Speicherung von Daten und/oder Befehlen in einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten und wenigstens einem ersten Speicher oder Speicherbereich für Daten und/oder Befehle |
US7962698B1 (en) * | 2005-10-03 | 2011-06-14 | Cypress Semiconductor Corporation | Deterministic collision detection |
US7478259B2 (en) | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7669086B2 (en) * | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
US8458581B2 (en) * | 2009-10-15 | 2013-06-04 | Ansaldo Sts Usa, Inc. | System and method to serially transmit vital data from two processors |
US8543774B2 (en) | 2011-04-05 | 2013-09-24 | Ansaldo Sts Usa, Inc. | Programmable logic apparatus employing shared memory, vital processor and non-vital communications processor, and system including the same |
US8493810B2 (en) * | 2011-05-09 | 2013-07-23 | Arm Limited | Memory circuitry with write boost and write assist |
US9171594B2 (en) * | 2012-07-19 | 2015-10-27 | Arm Limited | Handling collisions between accesses in multiport memories |
US9323534B2 (en) | 2013-03-15 | 2016-04-26 | Freescale Semiconductor, Inc. | Method and apparatus for detecting a collision between multiple threads of execution for accessing a memory array |
US9367437B2 (en) | 2013-03-15 | 2016-06-14 | Freescale Semiconductor, Inc. | Method and apparatus for reducing the number of speculative accesses to a memory array |
JP6070315B2 (ja) * | 2013-03-18 | 2017-02-01 | 富士通株式会社 | レジスタファイル装置および情報処理装置 |
US9116799B2 (en) | 2013-06-30 | 2015-08-25 | Freescale Semiconductor, Inc. | Method for detecting bank collision at a memory and device therefor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357539A (ja) * | 1990-01-31 | 1992-12-10 | Sgs Thomson Microelectron Inc | 2重ポートのキャッシュタグメモリデバイス |
JPH07175713A (ja) * | 1993-12-16 | 1995-07-14 | Sharp Corp | マルチポート半導体記憶装置 |
JP2002230977A (ja) * | 2001-01-26 | 2002-08-16 | Seiko Epson Corp | マルチポートメモリのアービタ装置及び半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104719A (en) | 1976-05-20 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Navy | Multi-access memory module for data processing systems |
JPS61194549A (ja) | 1985-02-20 | 1986-08-28 | ハネウエル・インコーポレーテツド | 記憶装置のアドレス紛争検出および仲裁装置 |
JPS62175993A (ja) | 1986-01-29 | 1987-08-01 | Fujitsu Ltd | マルチポ−トメモリ |
US5448714A (en) | 1992-01-02 | 1995-09-05 | Integrated Device Technology, Inc. | Sequential-access and random-access dual-port memory buffer |
US5398211A (en) | 1993-10-14 | 1995-03-14 | Integrated Device Technology, Inc. | Structure and method for providing prioritized arbitration in a dual port memory |
US6065077A (en) * | 1997-12-07 | 2000-05-16 | Hotrail, Inc. | Apparatus and method for a cache coherent shared memory multiprocessing system |
US6169700B1 (en) * | 1999-02-04 | 2001-01-02 | Lucent Technologies, Inc. | Wait state generator circuit and method to allow asynchronous, simultaneous access by two processors |
US6578118B1 (en) | 2000-09-29 | 2003-06-10 | Cypress Semiconductor Corp. | Method and logic for storing and extracting in-band multicast port information stored along with the data in a single memory without memory read cycle overhead |
KR100432218B1 (ko) * | 2001-07-28 | 2004-05-22 | 삼성전자주식회사 | 데이타 액세스 타이밍을 조정하는 듀얼 포트 메모리콘트롤러 |
EP1406265B1 (en) * | 2002-10-02 | 2007-01-03 | Dialog Semiconductor GmbH | Memory access collision avoidance scheme |
US20040148559A1 (en) * | 2003-01-23 | 2004-07-29 | Fetzer Eric S. | Method and circuit for reducing silent data corruption in storage arrays with no increase in read and write times |
-
2004
- 2004-03-23 US US10/808,253 patent/US7363436B1/en not_active Expired - Lifetime
-
2005
- 2005-01-26 EP EP05711248A patent/EP1738371A1/en not_active Withdrawn
- 2005-01-26 WO PCT/US2005/000027 patent/WO2005093758A1/en active Application Filing
- 2005-01-26 JP JP2007500756A patent/JP2007525766A/ja not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357539A (ja) * | 1990-01-31 | 1992-12-10 | Sgs Thomson Microelectron Inc | 2重ポートのキャッシュタグメモリデバイス |
JPH07175713A (ja) * | 1993-12-16 | 1995-07-14 | Sharp Corp | マルチポート半導体記憶装置 |
JP2002230977A (ja) * | 2001-01-26 | 2002-08-16 | Seiko Epson Corp | マルチポートメモリのアービタ装置及び半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016110322A (ja) * | 2014-12-04 | 2016-06-20 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
JP2016167142A (ja) * | 2015-03-09 | 2016-09-15 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
JP2018142366A (ja) * | 2018-05-17 | 2018-09-13 | ラピスセミコンダクタ株式会社 | 半導体装置、データ通信システムおよびデータ書き込み制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US7363436B1 (en) | 2008-04-22 |
WO2005093758A1 (en) | 2005-10-06 |
WO2005093758A8 (en) | 2005-11-24 |
EP1738371A1 (en) | 2007-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007525766A (ja) | マルチポートメモリシステムにおける衝突検出 | |
US7349285B2 (en) | Dual port memory unit using a single port memory core | |
US8060721B1 (en) | Apparatus and method for a synchronous multi-port memory | |
US10456819B2 (en) | Memory interface configurable for asynchronous and synchronous operation and for accessing storage from any clock domain | |
US8356203B2 (en) | Asynchronous interface circuit and data transfer method | |
US6301322B1 (en) | Balanced dual-edge triggered data bit shifting circuit and method | |
US7818527B2 (en) | Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory | |
US9298211B2 (en) | Time division multiplexed multiport memory implemented using single-port memory elements | |
EP2808800A1 (en) | Multiple data rate memory with read timing information | |
US6507899B1 (en) | Interface for a memory unit | |
US4627030A (en) | Dual port memory word size expansion technique | |
US6484244B1 (en) | Method and system for storing and processing multiple memory commands | |
US7069406B2 (en) | Double data rate synchronous SRAM with 100% bus utilization | |
US6920526B1 (en) | Dual-bank FIFO for synchronization of read data in DDR SDRAM | |
US7392354B1 (en) | Multi-queue FIFO memory devices that support a backed-off standard mode of operation and methods of operating same | |
US7177966B2 (en) | Microcomputer minimizing influence of bus contention | |
US6286072B1 (en) | System and method for synchronizing data communication between asynchronous buses | |
US7224622B2 (en) | Method for writing data into memory and the control device | |
US9959230B2 (en) | Data transfer device | |
US8971145B2 (en) | Synchronous multiple port memory with asynchronous ports | |
US7962698B1 (en) | Deterministic collision detection | |
US6762973B2 (en) | Data coherent logic for an SRAM device | |
JP5061504B2 (ja) | デュアルポートメモリのアクセス権調停方式 | |
JPH10307787A (ja) | バッファメモリ装置 | |
US7813213B1 (en) | Pulsed arbitration system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110426 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111021 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130326 |