JP2007517327A - 受信したシリアル転送アライメントシーケンスのレートの検証 - Google Patents
受信したシリアル転送アライメントシーケンスのレートの検証 Download PDFInfo
- Publication number
- JP2007517327A JP2007517327A JP2006547374A JP2006547374A JP2007517327A JP 2007517327 A JP2007517327 A JP 2007517327A JP 2006547374 A JP2006547374 A JP 2006547374A JP 2006547374 A JP2006547374 A JP 2006547374A JP 2007517327 A JP2007517327 A JP 2007517327A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- rate
- signal
- detection signal
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (20)
- レート未検証アライン検知信号を受信する入力と、
予め定められた数のクロック周期の間にアラインプリミティブが適切な回数受信されたかどうかを判定するレート検証ユニットと、
レート検証済アライン検知信号を送信する出力とを備える装置。 - 前記レート検証ユニットは目的のクロックレートで動作するように設定されたシフトレジスタを有する請求項1に記載の装置。
- 前記レート検証ユニットは検査ロジックを更に有する請求項2に記載の装置。
- 前記レート検証ユニットはステートマシンを更に有する請求項3に記載の装置。
- 前記シフトレジスタは第1のフリップフロップを有し、前記第1のフリップフロップはレート未検証アライン検知信号を受信して第1のLast Align Detect信号を出力する請求項2に記載の装置。
- 前記シフトレジスタは第2、第3、および第4のフリップフロップを有し、前記第2のフリップフロップは前記第1のLast Align Detect信号を受信して第2のLast Align Detect信号を出力し、前記第3のフリップフロップは前記第2のLast Align Detect信号を受信して第3のLast Align Detect信号を出力し、前記第3のフリップフロップは前記第3のLast Align Detect信号を受信して第4のLast Align Detect信号を出力する請求項5に記載の装置。
- 前記検査ロジックは前記シフトレジスタから前記第1、第2、第3、および第4のLast Align Detect信号を受信し、前記第1、第2、第3、および第4のLast Align Detect信号のぞれぞれの値が0のとき、アライン未検知信号をアサートする請求項6に記載の装置。
- 前記検査ロジックは、更に、取得した4バイトのシーケンス内にK28.5文字が1つより多く認識されたときアライン未検知信号をアサートする請求項7に記載の装置。
- 前記ステートマシンはアラインの検知をn回までカウントし、前記カウントはレート未検証アライン検知信号がアサートされる毎に増加され、また前記カウントはアライン未検知信号がアサートされる毎にリセットされる請求項7に記載の装置。
- 前記ステートマシンが前記レート検証済アライン検知信号をアサートする請求項9の装置。
- 前記ステートマシンがアクノリッジ信号を受信するまで前記レート検証アライン検知信号をアサートし続ける請求項10に記載の装置。
- レート未検証アライン検知信号を出力するデータ回復回路と、予め定められた数のクロック周期の間にアラインプリミティブが適切な回数受信されたかどうか判定するレート検証ユニットとを有するシリアル転送インターコネクト・ホストコントローラと、
シリアル転送インターコネクトを介して前記シリアル転送インターコネクト・ホストコントローラに接続されたシステムコンポーネントとを備えるシステム。 - シリアル転送インターコネクトの実装がシリアルATA規格に準拠する請求項12に記載のシステム。
- 前記システムコンポーネントが大容量ストレージデバイスである請求項13に記載のシステム。
- 前記レート検証ユニットが目的のクロックレートに設定されたシフトレジスタを有する請求項14に記載のシステム。
- 前記レート検証ユニットは検査ロジックを更に有する請求項15に記載のシステム。
- 前記レート検証ユニットはステートマシンを更に有する請求項16に記載のシステム。
- シリアル転送入力ストリームを受信するステップと、
アラインシーケンスを検知するステップと、
予め定められた数のクロック周期の間にアラインプリミティブが適切な回数受信されたかどうか判定するステップと、
レート検証済アライン検知信号を生成するステップとを備える方法。 - 予め定められた数のクロック周期の間にアラインプリミティブが適切な回数受信されたかどうか判定する前記ステップは、目的のクロックレートを確認するためにクロック周期を使用するステップを有する請求項18に記載の方法。
- アラインプリミティブが目的のレートで受信されていることを判定するステップを更に備える請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/750,056 US7934112B2 (en) | 2003-12-30 | 2003-12-30 | Rate verification of an incoming serial alignment sequence |
PCT/US2004/043337 WO2005064483A1 (en) | 2003-12-30 | 2004-12-23 | Rate verification of an incoming serial alignment sequence |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007517327A true JP2007517327A (ja) | 2007-06-28 |
JP4630288B2 JP4630288B2 (ja) | 2011-02-09 |
Family
ID=34711194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547374A Expired - Fee Related JP4630288B2 (ja) | 2003-12-30 | 2004-12-23 | 受信したシリアル転送アライメントシーケンスのレートの検証 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7934112B2 (ja) |
JP (1) | JP4630288B2 (ja) |
KR (1) | KR100949856B1 (ja) |
CN (1) | CN100595745C (ja) |
DE (1) | DE112004002389B4 (ja) |
TW (1) | TWI282059B (ja) |
WO (1) | WO2005064483A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010501960A (ja) * | 2006-09-01 | 2010-01-21 | インテル コーポレイション | シリアルインタフェースにおける信号ノイズフィルタリング |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI252471B (en) * | 2004-04-30 | 2006-04-01 | Mediatek Inc | Method and circuit for reducing SATA data transmission errors by adjusting the period of sending align primitive |
US7747796B1 (en) * | 2007-12-20 | 2010-06-29 | Nvidia Corporation | Control data transfer rates for a serial ATA device by throttling values to control insertion of align primitives in data stream over serial ATA connection |
TWI438677B (zh) * | 2010-06-01 | 2014-05-21 | Etron Technology Inc | 辨識資料的起始點及資料的傳輸速率的電路及其方法 |
US8605777B2 (en) | 2010-06-01 | 2013-12-10 | Etron Technology, Inc. | Circuit for recognizing a beginning and a data rate of data and method thereof |
JP2023044520A (ja) | 2021-09-17 | 2023-03-30 | キオクシア株式会社 | 信号処理回路および受信装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171248A (ja) * | 1986-01-22 | 1987-07-28 | Ricoh Co Ltd | 回線速度検出方式 |
JP2002531888A (ja) * | 1998-12-02 | 2002-09-24 | エミュレックス コーポレーション | 8b/10bデータ転送速度の自動検出 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3727203A (en) * | 1972-03-01 | 1973-04-10 | E Crossman | Address comparator with time interval matching transport characteristics |
US4524345A (en) * | 1983-02-14 | 1985-06-18 | Prime Computer, Inc. | Serial comparison flag detector |
JP2744690B2 (ja) | 1990-10-15 | 1998-04-28 | 三菱電機株式会社 | フレーム同期回路 |
US5987085A (en) * | 1997-03-26 | 1999-11-16 | Lsi Logic Coporation | Clock recovery circuit |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
JP3397695B2 (ja) * | 1998-07-16 | 2003-04-21 | 松下電器産業株式会社 | 相関検出装置及びcdma受信装置 |
US6407682B1 (en) | 2000-06-30 | 2002-06-18 | Intel Corporation | High speed serial-deserializer receiver |
IES20010396A2 (en) * | 2000-07-06 | 2002-02-06 | Richmount Computers Ltd | Fibre channel diagnostics in a storage enclosure |
US6581114B1 (en) * | 2000-07-14 | 2003-06-17 | Texas Instruments Incorporated | Method and system for synchronizing serial data |
US6647444B2 (en) | 2000-12-29 | 2003-11-11 | Intel Corporation | Data synchronization interface |
US6775237B2 (en) | 2001-03-29 | 2004-08-10 | Transwitch Corp. | Methods and apparatus for burst tolerant excessive bit error rate alarm detection and clearing |
US20030068024A1 (en) * | 2001-10-05 | 2003-04-10 | Jones William W. | Communication system activation |
US7339896B2 (en) * | 2002-09-10 | 2008-03-04 | International Business Machines Corporation | Available bandwidth detector for SAN switch ports |
US7123675B2 (en) * | 2002-09-25 | 2006-10-17 | Lucent Technologies Inc. | Clock, data and time recovery using bit-resolved timing registers |
US7327781B2 (en) * | 2002-12-17 | 2008-02-05 | Invensys Systems, Inc. | Universal intelligent modem |
US7149825B2 (en) * | 2003-08-08 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method for sending data at sampling rate based on bit transfer period |
-
2003
- 2003-12-30 US US10/750,056 patent/US7934112B2/en not_active Expired - Fee Related
-
2004
- 2004-12-23 JP JP2006547374A patent/JP4630288B2/ja not_active Expired - Fee Related
- 2004-12-23 CN CN200480039167A patent/CN100595745C/zh not_active Expired - Fee Related
- 2004-12-23 DE DE112004002389T patent/DE112004002389B4/de not_active Expired - Fee Related
- 2004-12-23 KR KR1020067013081A patent/KR100949856B1/ko active IP Right Grant
- 2004-12-23 WO PCT/US2004/043337 patent/WO2005064483A1/en active Application Filing
- 2004-12-24 TW TW093140510A patent/TWI282059B/zh not_active IP Right Cessation
-
2011
- 2011-01-26 US US13/014,615 patent/US8595536B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171248A (ja) * | 1986-01-22 | 1987-07-28 | Ricoh Co Ltd | 回線速度検出方式 |
JP2002531888A (ja) * | 1998-12-02 | 2002-09-24 | エミュレックス コーポレーション | 8b/10bデータ転送速度の自動検出 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010501960A (ja) * | 2006-09-01 | 2010-01-21 | インテル コーポレイション | シリアルインタフェースにおける信号ノイズフィルタリング |
Also Published As
Publication number | Publication date |
---|---|
CN1902617A (zh) | 2007-01-24 |
TWI282059B (en) | 2007-06-01 |
US20110141605A1 (en) | 2011-06-16 |
WO2005064483A1 (en) | 2005-07-14 |
CN100595745C (zh) | 2010-03-24 |
DE112004002389T5 (de) | 2006-11-30 |
JP4630288B2 (ja) | 2011-02-09 |
US20050146804A1 (en) | 2005-07-07 |
KR20060107567A (ko) | 2006-10-13 |
TW200530836A (en) | 2005-09-16 |
US7934112B2 (en) | 2011-04-26 |
DE112004002389B4 (de) | 2011-07-21 |
KR100949856B1 (ko) | 2010-03-25 |
US8595536B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6517243B2 (ja) | リンクレイヤ/物理レイヤ(phy)シリアルインターフェース | |
US20020087921A1 (en) | Method and apparatus for detecting and recovering from errors in a source synchronous bus | |
US7992058B2 (en) | Method and apparatus for loopback self testing | |
US7243173B2 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
KR20090077015A (ko) | 듀얼-모드 메모리 상호접속을 포함하는 메모리 제어기 | |
US8184758B2 (en) | Method and apparatus for detecting electrical idle | |
CN110647486B (zh) | 一种PCIe链路训练方法、端设备及通讯*** | |
US8595536B2 (en) | Rate verification of an incoming serial alignment sequence | |
KR100898645B1 (ko) | 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화 | |
WO2017112330A1 (en) | Automated detection of high performance interconnect coupling | |
US20100251001A1 (en) | Enabling Resynchronization Of A Logic Analyzer | |
KR102243771B1 (ko) | 직렬 측파대 시그널링 링크 | |
JPH06324977A (ja) | データ転送方法 | |
CN108369565B (zh) | 通信装置、通信方法、存储介质、以及通信*** | |
WO2005086008A2 (en) | Universal serial bus transmitter | |
EP1728170A2 (en) | Signaling arrangement and approach therefor | |
US11728930B2 (en) | Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in USB high speed packet repeating | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
WO2008026283A1 (fr) | Circuit de surveillance d'horloge, appareil de traitement d'informations et procédé de surveillance d'horloge | |
WO2012140783A1 (ja) | 半導体集積回路の対向ポートの自律初期化方法および半導体集積回路 | |
JP2009037492A (ja) | データ転送制御装置及び方法 | |
JP2002082843A (ja) | バースト転送制御回路及びバースト転送制御方法 | |
JPS63284954A (ja) | ブレ−クレベル検出回路 | |
JP2001043181A (ja) | マイクロコンピュータ間の通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091013 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091020 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4630288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |