JP2007507874A - ボンディング層が消滅する間接ボンディング - Google Patents
ボンディング層が消滅する間接ボンディング Download PDFInfo
- Publication number
- JP2007507874A JP2007507874A JP2006530756A JP2006530756A JP2007507874A JP 2007507874 A JP2007507874 A JP 2007507874A JP 2006530756 A JP2006530756 A JP 2006530756A JP 2006530756 A JP2006530756 A JP 2006530756A JP 2007507874 A JP2007507874 A JP 2007507874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- upper layer
- sige
- bonding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims abstract description 100
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 238000004140 cleaning Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 406
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 140
- 229910052732 germanium Inorganic materials 0.000 claims description 42
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 235000012431 wafers Nutrition 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000013626 chemical specie Substances 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000036961 partial effect Effects 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002290 germanium Chemical class 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- VYQRBKCKQCRYEE-UHFFFAOYSA-N ctk1a7239 Chemical compound C12=CC=CC=C2N2CC=CC3=NC=CC1=C32 VYQRBKCKQCRYEE-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (27)
- 支持基板上に半導体材料の薄層を備える構造を製造する方法であって、半導体材料の上部層を備えるドナー基板から前記薄層が得られ、前記方法が、
前記上部層の前記材料の元素の拡散を受け入れる材料のボンディング層を前記上部層上に形成する工程と、
そのボンディング接着を確実に行うために前記ボンディング層を洗浄する工程と、
あらかじめ前記上部層上に形成され洗浄された前記ボンディング層の側から、前記支持基板に対して前記ドナー基板を接着する工程と、
前記上部層から前記元素を前記ボンディング層中に拡散して、前記ボンディング層及び前記上部層中における前記元素の濃度を均一化し、前記ボンディング層及び前記上部層を用いて前記構造の前記薄層を構成する工程と
を備えることを特徴とする方法。 - 前記上部層から前記ボンディング層中に前記元素を拡散する工程中に、前記ボンディング層が前記上部層中に混合して前記構造の前記薄層を形成することにより、前記ボンディング層が消滅することを特徴とする、請求項1に記載の方法。
- ボンディングに続いて、そして、拡散に先立って、前記ドナー基板の一部分を除去して、前記上部層の一部分だけを保持して、前記支持基板と、前記ボンディング層と、前記ボンディング層と一体になって残存する前記上部層の残りによって形成される薄層とを備える中間構造を得ることを目指した薄層化工程をさらに備えることを特徴とする、請求項2に記載の方法。
- 前記上部層の層中にボンディングに先立って形成される脆弱ゾーンにおける前記ドナー基板からの剥離によって薄層化が実行されることを特徴とする、前記請求項に記載の方法。
- 前記上部層中に化学種を注入することによって前記脆弱ゾーンが形成されることを特徴とする、前記請求項に記載の方法。
- 注入に先立って、前記ボンディング層上に保護層を堆積させることを目指した工程を備え、前記ボンディング工程の前に前記保護層が除去されることを特徴とする、請求項5に記載の方法。
- 前記薄層化工程が少なくとも1つのエッチング工程を備えることを特徴とする、請求項3から6のいずれか一項に記載の方法。
- 薄層化の後に得られる前記中間構造に対して熱処理を加えることにより前記拡散工程が実行されることを特徴とする、請求項3から7のいずれか一項に記載の方法。
- 薄層化の後に得られる前記構造のボンディング境界面を安定化させるための熱処理中に前記拡散工程が実行されることを特徴とする、請求項8に記載の方法。
- 前記熱処理が1000°Cと1100°Cの間で約2時間実行されることを特徴とする、請求項8又は9に記載の方法。
- 前記上部層がシリコン−ゲルマニウムSiGeから形成され、前記拡散工程が前記上部層から前記ボンディング層中に前記元素Geを拡散することを特徴とする、前記請求項のいずれかに記載の方法。
- 前記ボンディング層を形成する工程が前記SiGe上部層上に歪んだシリコンSiの膜を堆積させる工程を備えることを特徴とする、請求項11に記載の方法。
- 前記SiGe上部層上への歪んだ単結晶シリコン膜のエピタキシャル成長によって前記ボンディング層が形成されることを特徴とする、請求項12に記載の方法。
- 前記歪んだエピタキシャル成長されたSi膜の厚みが約5nmであることを特徴とする、請求項13に記載の方法。
- ボンディングが酸化された支持基板上に実行されて良好な品質のSi/酸化膜結合を生じさせることを特徴とする、請求項13又は14に記載の方法。
- 前記歪んだSi膜の形成に続いて、そして、洗浄に先立って、前記歪んだSi膜の表面上に熱酸化物層を形成する、前記歪んだSi膜の部分熱酸化の工程をさらに備えることを特徴とする、請求項13又は14に記載の方法。
- 酸化された支持基板上に直接にボンディングが実行されて良好な品質の酸化膜/酸化膜結合を生じさせることを特徴とする、請求項16に記載の方法。
- シリコン支持基板上に直接にボンディングが実行されて良好な品質の酸化膜/Si結合を生じさせることを特徴とする、請求項16に記載の方法。
- 前記ボンディング層の前記洗浄がSC1タイプの溶液を用いて実施されることを特徴とする、請求項12から18のいずれか一項に記載の方法。
- 酸化物層に対して前記堆積させられたSiGe膜のボンディングが確実に行われるように、前記ボンディング層を形成する前記工程が、あるゲルマニウム濃度を有するSiGeの膜を前記SiGe上部層上に堆積させる工程を備えることを特徴とする、請求項11に記載の方法。
- 前記堆積させられたSiGe膜中の前記ゲルマニウムの濃度が20%未満であることを特徴とする、請求項20に記載の方法。
- 酸化された支持基板に対して直接にボンディングが実行されて、良好な品質のSiGe/酸化膜結合を実現することを特徴とする、請求項20又は21に記載の方法。
- 前記SiGe上部層と前記ボンディング層の同化作用によって均一な濃度のゲルマニウムを有する層が得られるように、前記拡散工程中に、前記元素Geが前記ボンディング層中に拡散することを特徴とする、請求項15又は22に記載の方法。
- 前記部分的に酸化された歪んだシリコン膜の前記酸化されていない部分の前記SiGe上部層との同化作用によって均一な濃度のゲルマニウムを有する層が得られるように、前記拡散工程中に、ボンディングに先立って部分的に酸化された前記歪んだシリコン膜の酸化されていない部分に前記元素ゲルマニウムGeが拡散する層が得られることを特徴とする、請求項17又は18に記載の方法。
- 前記SiGeボンディング層の前記洗浄がRCAタイプの処理に従って実施されることを特徴とする、前記請求項のいずれか一項に記載の方法。
- 前記洗浄工程が前記ボンディング層に接着すべき前記支持基板の面の洗浄工程も備えることを特徴とする、前記請求項のいずれか一項に記載の方法。
- 半導体材料の第1のウェーハと第2のウェーハとを共に接着する方法であって、前記第1のウェーハが上部層を備え、前記第2のウェーハが自由面を備え、前記方法が、
前記第1のウェーハの前記上部層上に、前記上部層の前記材料の元素の拡散を受け入れる材料のボンディング層を形成する工程と、
そのボンディング接着を確実に行うために前記ボンディング層を洗浄する工程と、
あらかじめ前記上部層上に形成され、そして、洗浄された前記ボンディング層の側から、前記支持基板に対して前記ドナー基板を接着する工程と、
前記ウェーハが共に接着され、前記第1のウェーハの前記上部層が前記第2のウェーハの前記自由面に結合されるように、前記上部層の前記元素を前記ボンディング層中に拡散させて前記ボンディング層及び前記上部層中における前記元素の濃度を均一化させ、そして、前記ボンディング層を前記上部層との混合によって消滅させる工程と
を備えることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0311418A FR2860340B1 (fr) | 2003-09-30 | 2003-09-30 | Collage indirect avec disparition de la couche de collage |
FR03/11418 | 2003-09-30 | ||
PCT/IB2004/003324 WO2005031852A1 (en) | 2003-09-30 | 2004-09-30 | Indirect bonding with disappearance of the bonding layer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011005104A Division JP2011109125A (ja) | 2003-09-30 | 2011-01-13 | ボンディング層が消滅する間接ボンディング |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507874A true JP2007507874A (ja) | 2007-03-29 |
JP4739213B2 JP4739213B2 (ja) | 2011-08-03 |
Family
ID=34307262
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006530756A Expired - Fee Related JP4739213B2 (ja) | 2003-09-30 | 2004-09-30 | ボンディング層が消滅する間接ボンディング |
JP2011005104A Withdrawn JP2011109125A (ja) | 2003-09-30 | 2011-01-13 | ボンディング層が消滅する間接ボンディング |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011005104A Withdrawn JP2011109125A (ja) | 2003-09-30 | 2011-01-13 | ボンディング層が消滅する間接ボンディング |
Country Status (7)
Country | Link |
---|---|
US (1) | US7078353B2 (ja) |
EP (1) | EP1668693A1 (ja) |
JP (2) | JP4739213B2 (ja) |
KR (1) | KR100834200B1 (ja) |
CN (1) | CN100590838C (ja) |
FR (1) | FR2860340B1 (ja) |
WO (1) | WO2005031852A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191170A (ja) * | 2011-03-09 | 2012-10-04 | Soytec | Ge・オン・III/V族・オン・インシュレータ構造を形成するための方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7176072B2 (en) * | 2005-01-28 | 2007-02-13 | Sharp Laboratories Of America, Inc | Strained silicon devices transfer to glass for display applications |
US8007675B1 (en) * | 2005-07-11 | 2011-08-30 | National Semiconductor Corporation | System and method for controlling an etch process for a single crystal having a buried layer |
DE102005061263B4 (de) * | 2005-12-20 | 2007-10-11 | Infineon Technologies Austria Ag | Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben |
FR2912550A1 (fr) * | 2007-02-14 | 2008-08-15 | Soitec Silicon On Insulator | Procede de fabrication d'une structure ssoi. |
FR2912841B1 (fr) * | 2007-02-15 | 2009-05-22 | Soitec Silicon On Insulator | Procede de polissage d'heterostructures |
KR100867924B1 (ko) * | 2007-03-07 | 2008-11-10 | 삼성에스디아이 주식회사 | 도너기판, 그의 제조방법 및 유기전계발광소자 |
FR2932108B1 (fr) | 2008-06-10 | 2019-07-05 | Soitec | Polissage de couches de germanium |
FR2951869A1 (fr) * | 2009-10-26 | 2011-04-29 | Commissariat Energie Atomique | Procede de realisation d'une structure a couche enterree par implantation et transfert |
US8822817B2 (en) | 2010-12-03 | 2014-09-02 | The Boeing Company | Direct wafer bonding |
CN106548972B (zh) * | 2015-09-18 | 2019-02-26 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
US10541172B2 (en) | 2016-08-24 | 2020-01-21 | International Business Machines Corporation | Semiconductor device with reduced contact resistance |
US9799618B1 (en) | 2016-10-12 | 2017-10-24 | International Business Machines Corporation | Mixed UBM and mixed pitch on a single die |
US10930793B2 (en) * | 2017-04-21 | 2021-02-23 | International Business Machines Corporation | Bottom channel isolation in nanosheet transistors |
CN109545766B (zh) * | 2018-11-14 | 2020-08-21 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
JP2003168789A (ja) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4891329A (en) * | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
EP1070341A1 (en) * | 1998-04-10 | 2001-01-24 | Massachusetts Institute Of Technology | Silicon-germanium etch stop layer system |
JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
EP1252659A1 (en) * | 2000-01-20 | 2002-10-30 | Amberwave Systems Corporation | Strained-silicon metal oxide semiconductor field effect transistors |
US6602613B1 (en) * | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
JP3580358B2 (ja) * | 2000-06-23 | 2004-10-20 | 信越化学工業株式会社 | 熱伝導性シリコーン組成物及び半導体装置 |
JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
US6724008B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
JP4628580B2 (ja) * | 2001-04-18 | 2011-02-09 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
US6746902B2 (en) * | 2002-01-31 | 2004-06-08 | Sharp Laboratories Of America, Inc. | Method to form relaxed sige layer with high ge content |
US6793731B2 (en) * | 2002-03-13 | 2004-09-21 | Sharp Laboratories Of America, Inc. | Method for recrystallizing an amorphized silicon germanium film overlying silicon |
US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
US20040192067A1 (en) * | 2003-02-28 | 2004-09-30 | Bruno Ghyselen | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
-
2003
- 2003-09-30 FR FR0311418A patent/FR2860340B1/fr not_active Expired - Fee Related
-
2004
- 2004-01-06 US US10/753,173 patent/US7078353B2/en not_active Expired - Fee Related
- 2004-09-30 CN CN200480028279A patent/CN100590838C/zh not_active Expired - Fee Related
- 2004-09-30 JP JP2006530756A patent/JP4739213B2/ja not_active Expired - Fee Related
- 2004-09-30 WO PCT/IB2004/003324 patent/WO2005031852A1/en active Application Filing
- 2004-09-30 KR KR1020067004222A patent/KR100834200B1/ko not_active IP Right Cessation
- 2004-09-30 EP EP04769613A patent/EP1668693A1/en not_active Withdrawn
-
2011
- 2011-01-13 JP JP2011005104A patent/JP2011109125A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
JP2003168789A (ja) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191170A (ja) * | 2011-03-09 | 2012-10-04 | Soytec | Ge・オン・III/V族・オン・インシュレータ構造を形成するための方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2860340B1 (fr) | 2006-01-27 |
JP4739213B2 (ja) | 2011-08-03 |
US20050070078A1 (en) | 2005-03-31 |
KR20060064061A (ko) | 2006-06-12 |
WO2005031852A1 (en) | 2005-04-07 |
EP1668693A1 (en) | 2006-06-14 |
CN1860604A (zh) | 2006-11-08 |
KR100834200B1 (ko) | 2008-05-30 |
FR2860340A1 (fr) | 2005-04-01 |
JP2011109125A (ja) | 2011-06-02 |
US7078353B2 (en) | 2006-07-18 |
CN100590838C (zh) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011109125A (ja) | ボンディング層が消滅する間接ボンディング | |
JP5185284B2 (ja) | 半導体オンインシュレータ構造体を製造する方法 | |
JP2008021971A (ja) | 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法 | |
US7396734B2 (en) | Substrate manufacturing method | |
JP2018509002A (ja) | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 | |
KR101292111B1 (ko) | 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법 | |
JP3453544B2 (ja) | 半導体部材の作製方法 | |
JPH09331049A (ja) | 貼り合わせsoi基板の作製方法及びsoi基板 | |
JP5368996B2 (ja) | 半導体オンインシュレータ構造体を製造する方法 | |
JPH05217826A (ja) | 半導体基体及びその作製方法 | |
FR2842349A1 (fr) | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
KR100829644B1 (ko) | 스트레인된 반도체 재료층의 전달 방법 | |
FR2923079A1 (fr) | Substrats soi avec couche fine isolante enterree | |
WO2008031980A1 (fr) | Procede de transfert d'une couche a haute temperature | |
FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
WO2009095380A1 (en) | Method for manufacturing heterostructures | |
TWI325153B (en) | Relaxation of layers | |
JP2006519488A (ja) | 遷移後の薄層の緩和 | |
WO2005001915A2 (fr) | Procede de realisation d'une structure empilee par transfert de couche mince | |
US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
JP2000349265A (ja) | 半導体部材の作製方法 | |
WO2011018780A1 (en) | A process for manufacturing a hybrid substrate | |
JP2006196614A (ja) | 半導体基板の製造方法 | |
EP4123692A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant de type soi ou sigeoi par besoi et structure pour fabriquer un tel substrat | |
FR2987936A1 (fr) | Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110308 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |