JP2007329915A - 複数個の出力信号を発生させるフェーズロックループ - Google Patents

Abstract

【課題】入力クロック信号と同期した複数個の出力クロック信号を調節可能な相対的位相差でもって供給する。
【解決手段】制御可能なオシレータＤＣＯがフェーズロックループの出力信号ＣＫｏｕｔを発生し、且つ位相検知器ＰＤがＰＬＬ１２の入力クロック信号ＣＫｉｎとＰＬＬ出力信号ＣＫｏｕｔとの間の位相差を決定し、且つオシレータＤＣＯを使用されているクロック信号ＣＫｉｎと同期させる位相検知器出力信号を供給する。ここで、クロック信号ＣＫｉｎと同期されている調節可能な相対的な位相差を有する複数個のＰＬＬ出力信号を供給可能にするために、位相差の決定のためにＰＬＬの出力信号ＣＫｏｕｔの位相シフトをしたバージョンＣＫ＜１：８＞を発生し且つ使用されているクロック信号ＣＫｉｎの位相と比較し、且つＰＬＬ出力信号ＣＫｏｕｔの調節し位相シフトしたバージョンＣＫ＜１：８＞を更なるＰＬＬ出力信号ＣＫ＜１：８＞として供給する。
【選択図】図１

Description

本発明は、フェーズロックループの出力信号を発生するための制御可能なオシレータを具備しており、且つフェーズロックループの入力クロック信号として使用されるクロック信号とフェーズロックループの出力信号との間の位相差を決定し且つ該オシレータを使用されるクロック信号と同期させる位相検知器出力信号を供給する位相検知器を具備しているフェーズロックループに関するものである。

更に、本発明は、フェーズロックループの動作方法に関するものであって、その場合に、制御可能なオシレータでもって、フェーズロックループの出力信号が発生され、且つ位相検知器でもって、フェーズロックループの入力クロック信号として使用されるクロック信号とフェーズロックループの出力信号との間の位相差を決定し、且つ該オシレータ（ＤＣＯ）を該使用されるクロック信号と同期させる位相検知器出力信号が供給される。

以下においては「ＰＬＬ」としても省略されるこの種類のフェーズロックループ、及びＰＬＬ用の動作方法は、例えば、米国特許明細書第６，７４１，１０９号から既知の技術である。

一般的には、ＰＬＬは出力周波数を有する出力信号を発生する制御可能なオシレータをフィードバックによって入力周波数を有する入力クロック信号と同期させる目的を達成する。この目的のために、ＰＬＬは、位相検知器又は位相比較器を有しており、その入力において、入力クロック信号とＰＬＬ出力信号とが存在する。これら２つの信号の間の位相差を表わす信号は、主に、アクティブ又はパッシブ、デジタル又はアナログフィルタ（「ループフィルタ」）を介して該オシレータを制御するために使用される。

ＰＬＬ回路に対する適用分野は多数であり且つ様々である。例えば、ＰＬＬは、デジタル信号シーケンスからのクロック信号の回復のため、又はＦＭ復調のために使用することが可能である。「ＳＯＮＥＴ」又は「ＳＤＨ」のような通信スタンダードにおいては、データの送信及び受信期間中にクロック信号を発生するためにクロック発生回路が必要とされる。この種類の回路においては、ＰＬＬ回路は、例えば、基準として入力された入力クロック信号から通信システムにおいて使用するための１つ又は複数個の出力クロック信号を発生することが可能である。ここで、ＰＬＬ出力信号の入力クロック信号との同期は、これらの２つの信号の周波数が同一であることを必ずしも意味するものではない。そうではなく、それ自身既知の態様においては、ＰＬＬ回路の入力において及び／又は出力において及び／又はフィードバック経路において周波数分割器の配置により多かれ少なかれ任意の周波数関係を実現することが可能である。

前述した米国特許明細書第６，７４１，１０９号は、この種類のＰＬＬの場合に、ＰＬＬの入力クロック信号として使用すべき第一クロック信号と第二クロック信号との間でスイッチさせることが可能であることを仮定している。このことは、ＰＬＬの入力クロック信号として２つを超えるクロック信号を使用することが可能である可能性を何等排除するものではない。そうではなく、複数個のクロック信号から、ＰＬＬ出力信号を発生するために選択され且つ実際に使用される常にただ１つのクロック信号であることが基本的なことである。複数個のクロックの供給は、特に、通信システムにおける冗長性の作成において有益的である場合がある。例えば、基準として機能しているクロック信号のうちの１つが「喪失」する場合には、クロック発生回路のＰＬＬ回路において、ＰＬＬの入力クロック信号として使用すべく別のクロック信号へのスイッチを行うことが可能である。特に、ＰＬＬがクロック信号抽出又は回復のために通信システムにおいて適用される場合には、このようなスイッチング手順の結果としてＰＬＬ出力信号において何等顕著な位相変更（「フェーズヒット（ｐｈａｓｅ ｈｉｔ）」）が発生しないことが望ましい。然しながら、この種類の位相変更は、第一及び第二クロック信号がスイッチの直前において異なる位相を有している場合に発生する場合がある。

スイッチング手順の結果として位相におけるエラチックな変更を回避するための既知の技術の１つのオプションは、ＰＬＬ帯域幅（「ループ利得（ｌｏｏｐ ｇａｉｎ）」）を非常に小さく選択することである（例えば、上述した通信システムの場合には、数Ｈｚの程度）。この場合には、ＰＬＬ出力信号の位相はそれらの間でスイッチされるクロック信号が例えスイッチの直前において比較的大きな位相差を有している場合であっても、非常にゆっくりと変化するに過ぎない。そのような通信システムにおいては、データ転送エラーが発生することはない。然しながら、この解決法は、特に、以下のような２つの欠点を有しており、一方においては、特に小さなＰＬＬ帯域幅は集積回路装置において達成することが困難である。他方においては、特に小さなＰＬＬ帯域幅は、又、ＰＬＬに対して不利益的により小さなキャプチャレンジ（ｃａｐｔｕｒｅ ｒａｎｇｅ）即ち捕獲範囲となる。数ＨｚのＰＬＬ帯域幅の場合には、ＰＬＬキャプチャレンジは、例えば、１ｐｐｍ未満となる場合がある。

上述した米国特許明細書第６，７４１，１０９号においては、スイッチング手順の結果としての位相出力信号の位相変更を回避するため、即ち「ヒットレススイッチング（ｈｉｔｌｅｓｓ ｓｗｉｔｃｈｉｎｇ）」を保証するために、現在使用されていないクロック信号が出力信号を発生する場合に、ＰＬＬ出力信号から派生されたフィードバック信号に関しての位相差を決定し且つ格納することが推奨されている。このクロック信号へのスイッチが行われる場合には、その格納されている位相差がＰＬＬ内へ適宜の点において注入されて該位相差を補償する。この解決法における問題点は、実際上達成することが可能な補償の正確度であり、且つその補償のために必要とされる回路の複雑性である。

上のこととは独立的に、複数個の出力クロック信号を発生するためのＰＬＬ出力信号の利用は上述した米国特許明細書第６，７４１，１０９号に記載されている適用例において与えられている（この明細書の図１５において）。これらの出力クロック信号は通信システムにおいて使用するのに適したものであり（ＳＯＮＥＴ又はＳＤＨスタンダードに従って）、且つＰＬＬ出力信号を適宜の数の出力ドライバ（周波数分割器）へ供給することにより発生される。

既知の技術のＰＬＬにおいて、即ちＰＬＬで形成されているＰＬＬ回路においての欠点は、異なる出力クロック信号の間の相対的な位相差が出力分割器の特性により固定されており且つ変化させることができないという点である。一方、多くの適用例においては、複数個の出力クロック信号の相対的な位相差を調節すること、即ち個別的な出力クロック信号に対する「位相オフセット」を調節ことが所望されている。一般的には、出力信号に対する位相オフセットの調節のために付加的な調節可能な遅延要素を設けることが考えられる。然しながら、概して、このようなアプローチは信号品質を劣化することとなる。更に、この種類の遅延装置は、通常、高い電流消費を有しており且つモノリシック回路においては大きな空間をも必要とする。

本発明の１つの目的とするところは、入力クロック信号と同期された複数個の出力クロック信号を調節可能な相対的位相差でもって供給することが可能であるようにフェーズロックループ及び／又は上に引用した種類の方法を改善することである。

本発明に基づくフェーズロックループは、該位相検知器が、フェーズロックループの出力信号の調節され位相シフトされたバージョンを発生するための調節可能な位相シフト用装置を有しており、且つ使用されているクロック信号と該出力信号の調節され位相シフトされたバージョンとの間の位相差を決定するために位相検知器出力信号を発生する位相比較装置を有しており、且つ該出力信号の調節され位相シフトされたバージョンがフェーズロックループの更なる出力信号として供給されることを特徴としている。

本発明に基づく動作方法は、位相差の決定において、フェーズロックループの出力信号の調節され位相シフトされたバージョンが発生され且つ使用中のクロック信号の位相と比較され、且つ該出力信号の調節され位相シフトされたバージョンがフェーズロックループの更なる出力信号として供給されることを特徴としている。

本発明の場合には、フェーズロックループの「更なる出力信号」が回路の点で簡単な態様で提供され、その信号は、最初に、ＰＬＬ入力クロック信号として使用中のクロック信号と同期され、且つ第二に、「スタンダードのＰＬＬ出力信号」に関して調節可能な位相差を有している。

例えば、通信システムにおいて使用する場合には、フェーズロックループ回路を本発明で実現することが可能であり、それはこのようなフェーズロックループ及び複数個の回路出力と接続されている出力スイッチング装置を有しており、それに対してＰＬＬ出力信号及び該更なるＰＬＬ出力信号が供給され、且つそれは、各場合において、「出力信号」又は「更なる出力信号」のいずれかを該複数個の回路出力へ転送する。ここで、該回路出力は、例えば、従来の種類の出力分割器から形成することが可能である。

好適な実施例の形態においては、ＰＬＬ出力信号が複数の位相で設けられ、且つ該出力信号の位相シフトされたバージョンがこれらの位相の間の調節可能な補間により発生される。本発明に基づくＰＬＬにおいては、このことは、例えば、出力信号が複数の位相で位相検知器へ供給されるようにオシレータを構成し、且つ調節可能な位相シフト用装置がこれらの位相の間で補間を行い且つ調節され補間された信号を供給する調節可能な位相補間器として構成されることにより実現することが可能である。

実施例の１つの形態においては、該位相検知器は、
該ＰＬＬ出力信号の複数の位相の間で補間を行い且つ調節され補間された信号を供給する調節可能な位相補間器、及び
該クロック信号の位相を該補間された信号の位相と比較し且つ該位相差を表わす位相検知器出力信号を供給する位相比較装置、
を有している。

該補間された信号が複数の位相が与えられる場合には、これらの位相のうちの１つをフェーズロックループの更なる出力信号として供給することが可能である。

実施例の１つの形態においては、位相検知器出力信号が決定された位相差のデジタル表示であるようになされる。この場合には、該位相検知器出力信号はデジタルフィルタ内へ入れることが可能であり、該フィルタはデジタル的に制御されるオシレータ、即ちＤＣＯに対して制御信号を送給する。言うまでもないことであるが、ＰＬＬフィルタの領域において適宜の修正を行うことによりアナログ電圧制御型オシレータ即ちＶＣＯを使用することも可能である。

本発明においては、「スイッチング期間中に位相のマッチング」に対する措置があるとないとに拘わらず（即ち、「ヒットレススイッチング」のために）フェーズロックループの入力クロック信号として使用するために使用可能な複数のクロック信号の間でそれ自身既知のスイッチする能力を有益的に提供することが可能である。特に以下に更に説明する実施例の例から理解することが可能であるように、フェーズロックループのコンポーネントは、ここでは、完全に異なる観点において有益的に使用することが可能であり、即ち、幾つかの態様で使用することが可能である。実施例の１つの形態においては、フェーズロックループは、フェーズロックループの入力クロック信号として使用すべき第一クロック信号と第二クロック信号との間でスイッチするためのスイッチング装置を有しており、その場合に、該２つの信号の各々に対して該スイッチング装置と接続されている別個の位相検知器が設けられている。

このようなスイッチ可能なフェーズロックループの更なる展開においては、位相検知器の各々が現在使用中のクロック信号に対する第一動作モードと現在使用されていないクロック信号に対する第二動作モードとの間でスイッチさせることが可能であるようにされ、且つ現在第二動作モードにある位相検知器の位相シフト用装置はスイッチ期間中に位相におけるジャンプを回避するために調節される。この場合には、該位相変位装置は実際のＰＬＬ制御及び「更なるＰＬＬ出力信号」の供給のために関連する位相検知器の第一動作モードにおいて使用され、一方該位相検知器の第二動作モードにある同一の位相シフト用装置は「ヒットレススイッチング」の意味における位相マッチングのために使用される。

フェーズロックループの更なる展開において、各位相検知器が第二動作モードにおいて活性化されるフェーズロックループを包含するようにされ、そのループは、この位相検知器出力信号が位相シフト用装置を調節するために使用するように位相差を表わす位相検知器出力信号を制御する。

展開の１つの形態においては、ＰＬＬ出力信号の発生のために現在使用されていないクロック信号に対して、位相シフトの調節が位相制御機能により実行され、その場合に、位相差を表わす信号が、該信号がＰＬＬ出力信号の位相シフトの調節のために使用されるように制御されるようになされる。この目的のために使用される位相シフト用装置は、例えば、上述した位相補間器の形態をとることが可能である。

実施例の１つの形態においては、２つのクロック信号の各々に対し、異なる動作モードの間でスイッチさせることが可能な位相検知器が設けられることとしており、その場合に、現在使用されているクロック信号に対する位相検知器は第一動作モードとされ、且つ現在使用されていないクロック信号に対する位相検知器は第二動作モードとされ、且つ第一動作モードにある各位相検知器は使用されているクロック信号と出力信号の調節され位相シフトされたバージョンとの間の位相差を決定し、且つこの位相差を該オシレータの制御のために供給し、且つ第二動作モードにおいて、位相シフトを調節する。ここで、現在使用されているクロック信号が出力信号を発生するためには、このクロック信号と出力信号の調節されフェーズシフトされたバージョンとの間の位相差が決定され、且つ該オシレータの制御のために使用され、一方現在使用されていないクロック信号が出力信号を発生するためには、該位相シフトの調節が実施される。

上述した更なる展開において、入力クロック信号として使用することが可能な複数個のクロック信号の間に存在する位相差は、スイッチの前に、効果的に既に適合され又は補償されており、特に、スイッチの結果としてＰＬＬ出力信号の位相におけるどのような不所望な変更も高い精度で回避することが可能である（「ヒットレススイッチング」）。

図１はＰＬＬ（フェーズロックループ）１２を具備するＰＬＬ回路１０を示している。

ＰＬＬ１２は、出力信号ＣＫｏｕｔ、又は２つの位相ＣＫ ０及びＣＫ ９０を有するこの出力信号の二相バージョンの発生のためのデジタル制御可能なオシレータＤＣＯを有している。これら２つの信号ＣＫ ０，ＣＫ ９０は互いに９０゜の固定された位相差を有しており、且つ出力信号ＣＫｏｕｔと相対的に固定された位相差を有している。最も簡単な場合において、信号ＣＫｏｕｔは信号ＣＫ ０又はＣＫ ９０のうちの１つと同一である。

表示した実施例の例においては、ＰＬＬ出力信号ＣＫｏｕｔは複数の出力分割器１４−１乃至１４−４へ供給することが可能であり、その各々はＰＬＬ出力信号を所定の分割比で周波数分割させ、且つ出力段１６−１乃至１６−４へ出力し、その各々は該信号を差動出力クロック信号ＣＫｏｕｔ１乃至ＣＫｏｕｔ４へ変換する。ＰＬＬ出力信号ＣＫｏｕｔは４つの出力分割器出力段装置へ直接的に印加されるものではなく、複数個の出力スイッチ１３−１乃至１３−４からなるマルチプレクス装置として構成されている出力スイッチング装置を介して印加される。これらの出力スイッチ１３−１乃至１３−４によって、ＰＬＬ出力信号ＣＫｏｕｔ又は以下に説明する「更なるＰＬＬ出力信号」ＣＫ＜１＞のいずれかが、各場合において、出力分割器１４−１乃至１４−４の各々へ供給される。

入力側において、複数個の差動クロック信号ＣＫｉｎ１乃至ＣＫ１ｉｎ３が回路１０へ供給され、これらの信号の各々は、最初に、３個の入力段１８−１乃至１８−３によって非差動的表示へ変換され、且つ３個の入力分割器２０−１乃至２０−３を介してＰＬＬ１２へ入力される。

以下においては「入力信号ＣＫｉｎ」としても指定するクロック信号ＣＫｉｎ１乃至ＣＫｉｎ３の各々に対し、位相検知器ＰＤ１，ＰＤ２又はＰＤ３が夫々表示したように設けられている。

以下においては「位相検知器ＰＤ」としても指定するこれらの位相検知器ＰＤ１乃至ＰＤ３の各々は、ある動作モード（「第一動作モード」）において、関連するクロック信号ＣＫｉｎ（又は夫々分割器２０−１，２０−２又は２０−３によって発生されるクロック信号の周波数分割されたバージョン）と出力信号ＣＫｏｕｔの調節され位相変位されたバージョンとの間の位相差を決定することが可能であり、且つデジタル的に制御されるオシレータＤＣＯの制御のためにこの位相差を供給することが可能である。この目的のために、位相検知器ＰＤの出力はマルチプレクサ又はスイッチング装置２２と接続されており、後者は位相検知器ＰＤ１乃至ＰＤ３から出力される３つの信号のうちの１つを選択し且つそれをＰＬＬフィルタ２４（位相検知器出力信号ＰＤ ＯＵＴ）へ出力するように構成されている。表示した実施例の例においては、各位相検知器ＰＤは、その第一動作モードにおいて、デジタル的にこの位相差を表わす位相検知器出力信号（図２におけるＰＤ ＯＵＴ＜９：０＞）を発生し、その信号は、この実施例の例においてはデジタル構成であるＰＬＬフィルタ２４によってフィルタされ、且つオシレータＤＣＯの制御入力へ出力される。ＤＣＯにより出力されるＰＬＬ出力信号ＣＫｏｕｔの周波数はＰＬＬフィルタ２４から出力される信号により制御される。

従って、スイッチング装置２２によって、ＰＬＬの入力クロック信号として使用すべき３つのクロック信号ＣＫｉｎ１乃至ＣＫｉｎ３の間でスイッチさせることが可能である。各このようなスイッチは信号検知装置２６によって開始され、それに対してクロック信号ＣＫｉｎ１乃至ＣＫｉｎ３が表示した如く入力側に印加され、且つ出力側においてはスイッチング装置２２と接続している。装置２６はクロック信号ＣＫｉｎの品質を検知し且つこの検知に基づいてクロック信号のうちのいずれがＰＬＬ入力クロック信号として使用すべきか、又は現在使用されているクロック信号が使用不可能なものとなる場合にどの他の入力クロック信号へスイッチすべきかに関する決定を行う。信号ＬＯＳによって、後者の状況は、又、集積回路装置の他のセクション（表示していない）へ通信され、それは、又、表示されたＰＬＬ回路１０を有している。

デジタルフィルタ２４の入力信号として使用すべき異なる位相検知器出力信号ＰＤ ＯＵＴの間でのスイッチと同時に、第一動作モード（ＰＬＬ制御のために使用される位相検知器）において及び又以下に更に説明する「第二動作モード」（ＰＬＬ制御のために使用されていない位相検知器）において夫々の位相検知器ＰＤ１乃至ＰＤ３によって出力される「更なる位相検知器出力信号」ＣＫ＜１＞の間でスイッチング装置２２によってスイッチが行われる。例えば、クロック信号ＣＫｉｎ１がＰＬＬ１２への入力信号として現在使用されている場合には、ＰＤ１は第一動作モードにあり、一方ＰＤ２及びＰＤ３は第二動作モードにある。位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞及び位相検知器ＰＤ１の更なる位相検知器出力信号ＣＫ＜１＞はスイッチング装置２２を介してＰＬＬフィルタ２４へ転送され、従って出力スイッチング装置１３−１，１３−２，１３−３，１３−４へ転送される。位相検知器ＰＤ２及びＰＤ３の対応する出力信号は転送されることはない。

図２は３個の位相検知器ＰＤ１，ＰＤ２，ＰＤ３の（同一の）構成を例示している。これら３つの位相検知器の構成は同一のものであるので、この構成は図２を参照して１つの検知器ＰＤのみについて説明する。位相検知器ＰＤについて以下に説明する全てのコンポーネント及び信号は図１に表示した回路１０における位相検知器ＰＤ１乃至ＰＤ３の各々において対応的に且つ別々に存在している。

位相検知器ＰＤの既に上に説明した第一動作モードに対する基本的なコンポーネントは調節可能な位相補間器３０及びサンプリング装置３２である。ＰＬＬ出力信号ＣＫｏｕｔの２つの「直交信号」ＣＫ ０，ＣＫ ９０が位相補間器３０へ入力される。以下に更に説明する補間調節に対応して、補間器３０は調節され補間された信号ＣＫ＜１：８＞を発生し、それはサンプリング装置３２の入力信号として供給される。表示した実施例の例においては、位相補間器３０はＤＣＯの２つの正弦的直交クロック信号ＣＫ ０，ＣＫ ９０の間で補間を行い、該ＤＣＯは２．５ＧＨｚの周波数で振動している。信号表示ＣＫ＜１：８＞は８個の信号成分から構成されており且つＰＬＬ出力信号の位相シフトされたバージョン」ＣＫｏｕｔを表わしている（補間調節に従って）。サンプリング装置３２は位相比較器の機能を有しており且つ出力信号ＣＫｏｕｔ（位相検知器ＰＤに対して直交信号成分ＣＫ ０及びＣＫ ９０として供給される）の位相シフトされたバージョンＣＫ＜１：８＞を位相検知器入力信号ＰＤ ＩＮの位相と比較する。この比較の結果として、サンプリング装置３２はデジタル信号表示ＰＤ ＯＵＴ＜９：０＞を出力し、それは、位相検知器ＰＤの第一動作モードにおいて、第一位相検知器スイッチング装置３４を介して位相検知器出力へ供給され、それはＰＬＬスイッチング装置２２（図１）と接続している。図２に表示した位相検知器入力信号ＰＤ ＩＮは図１に表示した入力分割器２０−１乃至２０−３から出力された信号のうちの１つである。

以下においては、例えば、信号検知装置２６により開始され且つＰＬＬスイッチング装置２２により実現するものと仮定して再度図１に戻ると、クロック信号ＣＫｉｎ１はＰＬＬ１２の入力クロック信号として現在使用されており、且つ後の時刻においてクロック信号ＣＫｉｎ２へのスイッチが行われる。この状態においては、位相検知器ＰＤ１はその第一動作モードにあり、それについては既に図２を参照して説明した。然しながら、他の２つの位相検知器ＰＤ２及びＰＤ３は第二動作モードにあり、それについては図２を参照して再度以下に説明するが、その場合に、これらの検知器はＰＬＬに対し何等入力クロック信号を供給するものではない。

図２に表示した位相検知器のその第一動作モードから第二動作モードへのスイッチは信号検知装置２６又はＰＬＬスイッチング装置２２から出力される信号Ｓ１により行われ、その信号は、サンプリング装置３２から出力される位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞が最早基準クロックとしてＰＬＬへ出力されるものではないが位相検知器ＰＤ内に設けられているフィードバック経路を介して位相補間器３０へ戻って動作するように第一位相検知器スイッチング装置３４を制御する。表示した実施例の例においては、このフィードバック経路はデジタルフィルタ３６、オーバーフローカウンタ３８、モジュロ８積分器４０から形成されている。オーバーフローカウンタ３８とモジュロ８積分器４０との間に第二位相検知器スイッチング装置３５が配置されており、それは第一スイッチング装置３４と同一の態様で信号Ｓ１により制御され、且つそれは、第二動作モードにおいて、オーバーフローカウンタ３８の出力信号を積分器４０へ転送するが、第一動作モードにおいては、以下に更に説明する遅延調節装置４１の出力信号を積分器４０へ転送する。

第二動作モードにおいて、位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞がデジタルフィルタ３６を介してオーバーフローカウンタ３８の入力へ供給され、それは、各カウンタのオーバーフローに対して、出力パルスをモジュロ８積分器４０へ出力する。出力側においては、積分器４０は調節可能な位相補間器３０に対して調節信号を出力し、それに対して８個の異なる補間段階に対応して８個の異なる信号状態が設けられている。

位相検知器ＰＤの第二動作モードにおいて、位相補間器３０の調節が信号ＣＫ＜１：８＞の位相に影響を与え、従って位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞に間接的に影響を与え、補間調節に対して引き伸ばされる状況のために、位相制御機能は位相検知器ＰＤ内において実施され、その場合に、積分器４０により出力される調節は、位相検知器出力信号が基本的にゼロの位相差に対応する値へ制御される状態に到達するまで変化される。位相検知器ＰＤがアクティブであり且つＰＬＬループ内に組み込まれる場合には（第一動作モード）、全体的なフィードバック経路３６，３８，４０が非アクティブである。然しながら、この第一動作モードにおいて、以下に更に説明する態様において、モジュロ８積分器４０から位相補間器（それはＣＫ ０，ＣＫ ９０，ＣＫ＜１：８＞の間の位相変位を定義する）へ出力される調節値を遅延調節装置４１により変更することが可能である。

この位相制御は、ＰＬＬ出力信号を発生するために現在使用されていない位相検知器ＰＤ（第二動作モードにある）の全てにおいて実施される。このように、「内部位相調節」がＰＬＬ入力クロック信号としていずれを使用するかを定義するクロック信号ＣＫｉｎの間でスイッチが発生する前に、異なるクロック信号ＣＫｉｎの全てに対しＰＬＬ出力信号に関して実効的に作成される。各位相検知器ＰＤの第二動作モードにおいて行われるこの内部位相制御の機能を「位相検知器内のＰＬＬ」として実効的に提供することが可能である。コンポーネント３８，４０，３０でもって、この「内部ＰＬＬ」のデジタル的に制御可能なオシレータの機能が提供される。

ＰＬＬ出力信号発生のために前に使用されていないクロック信号へのＰＬＬ回路１０（図１）においてスイッチが行われると、関連する位相検知器ＰＤに対して、位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞がＰＬＬフィルタ２４へ同様にスイッチされるＰＬＬスイッチング装置２２を介して供給されるように内部スイッチング装置３４は信号Ｓ１により変換される。「内部ＰＬＬ」によって制御された態様で前に行われた位相補間器３０の調節のために、このスイッチは位相出力信号において不利益的な位相変更へ通ずるものではない（位相補間器３０が前もって調節されていなかった場合に予測されるであろうような）。従って、表示した実施例の例においては、「ヒットレススイッチング（ｈｉｔｌｅｓｓ ｓｗｉｔｃｈｉｎｇ）」が実現される。

ＰＬＬ回路１０の更なる特別な特徴は、４つの出力信号ＣＫｏｕｔ１乃至ＣＫｏｕｔ４の各々が「スタンダードのＰＬＬ出力信号」ＣＫｏｕｔに基づくか又は現在第一動作モードにある位相検知器ＰＤの更なる位相検知器出力信号ＣＫ＜１＞に基づくかのいずれかで発生されることにある。対応する出力信号の供給のための基礎としてこれら２つの信号のうちの１つの選択は、図１に表示した選択信号ＣＫＳＥＬ＜２：０＞により行われ、それは出力スイッチ１３−１乃至１３−４へ供給される。

ＰＬＬ回路１０の機能にとって２つの状況が基本的なことであり、一方においては、該更なるＰＬＬ信号ＣＫ＜１＞及び該ＰＬＬ出力信号ＣＫｏｕｔが現在使用されているクロック信号と同期されていることである。何故ならば、この付加的な信号ＣＫ＜１＞は信号ＣＫ＜１：８＞（図２参照）の８個の位相のうちの１つとして現在使用されている位相検知器から抽出されており、従って、信号ＣＫ＜１：８＞と同一の態様で、実際のＰＬＬ出力信号ＣＫｏｕｔの位相シフトされたバージョンに過ぎないからである。他方においては、該更なるＰＬＬ出力信号ＣＫ＜１＞及び該実際のＰＬＬ出力信号ＣＫｏｕｔの間の位相差があるレンジ即ち範囲において且つ位相補間器３０の形態により規定される分解能で必要に応じて調節することが可能であるということが基本的なことである。該２つの出力信号の間の相対的な位相差のこの調節は、遅延調節装置４１の対応する制御によってＰＬＬ制御のために現在されている位相検知器ＰＤ上で行われる。この調節装置４１への調節信号ＩＮＣ及びＤＥＣ（図２参照）の入力により、後者は、第二位相検知器スイッチング装置３５を介して、モジュロ８積分器４０をインクリメント又はデクリメントさせる制御パルスを出力する。従って、簡単な態様においては、ＰＬＬ動作期間中に出力信号ＣＫｏｕｔ及びＣＫ＜１＞の間の所望の位相差を調節することが可能である。その調節は、現在使用されている位相検知器ＰＤ（第一動作モードにある）に関連する遅延調節装置４１へ信号ＩＮＣ又はＤＥＣを対応的に供給することにより行われる。

換言すると、ＰＬＬループにおいて使用されるべき関連する位相検知器ＰＤのスイッチの後に、積分器４０及び位相補間器３０（一般的な用語においては「位相シフト用装置」）は最早位相マッチング用の「内部ＰＬＬ」のフィードバック経路におけるコンポーネントとして必要なものではなく（「ヒットレススイッチング」のために）、且つ、その代わりに、出力クロック信号の相対的な位相調節のために使用され、その場合に、出力スイッチ１３−１乃至１３−４を介して制御され、ＤＣＯ出力信号が出力装置１４，１６のうちの少なくとも１つへ印加され、且つ位相検知器ＰＤから抽出された付加的な信号ＣＫ＜１＞が該出力装置１４，１６のうちの少なくとも別のものへ印加され、これら２つの出力信号の間の相対的な位相又は位相オフセットは位相補間器の分解能の尺度に従って任意の所要の値へ調節することが可能である。説明した実施例の例においてはこの（時間的な）分解能は５０ｐｓとなる。

遅延調節装置４１はその出力において入力信号ＩＮＣ又はＤＥＣに依存する±１の信号を送給する。例えば、ＩＮＣ信号の４個のパルスが検知される場合には、遅延調節装置は＋１の値の４倍をモジュロ８積分器４０へ送給し、それはサンプリングクロック信号成分ＣＫ＜１：８＞に対して４×５０ｐｓ＝２００ｐｓの位相変位となる。２００ｐｓのこの位相変位に基づいて、サンプリング装置３２はこの値によりデジタル出力値を変更する。オシレータＤＣＯは出力位相を２００ｐｓだけ変更するが、これにはＰＬＬ帯域幅の時間的拘束が伴う。ＤＣＯ出力を基礎として発生される回路装置の各出力クロック信号は、同様に、２００ｐｓだけその位相が変位される。対照的に位相検知器出力ＣＫ＜１＞から抽出される出力クロック信号の場合には、位相の変更は各ＩＮＣ又はＤＥＣパルスの直後に行われ、その場合に、この位相変更は、再度、ＰＬＬ帯域幅の時間的拘束によって補正され、従って、終わりにおいて、オシレータＤＣＯと接続されるクロック信号及び位相検知器出力ＣＫ＜１＞は２００ｐｓの相互位相オフセットを有している。

要約すると、説明したＰＬＬ回路１０の場合には、ＰＬＬの入力クロック信号として使用すべき複数個のクロック信号の間でスイッチさせることが可能であり、その場合に、各場合において現在使用されているＰＬＬ位相検知器は調節され位相シフトされたフィードバック信号の位相を現在使用されている入力信号の位相と比較し、且つ現在使用されていない位相検知器はこの時間期間において位相変位の調節を既に実行し、それは、ＰＬＬ位相検知器として利用する場合には、「初期調節」として使用される。従って、新たに使用された位相検知器に対して、該２つのＰＬＬ出力信号の間で所望の位相差を調節することが可能である。このこととは独立的に、回路出力ＣＫｏｕｔ１乃至ＣＫｏｕｔ４の各々に対する出力スイッチング装置（スイッチ１３−１乃至１３−４）によって、該２つのＰＬＬ出力信号のうちのいずれをその発生において使用するかを別個に決定することが可能である。

言うまでもないことであるが、説明した実施例の例から逸れて、入力においての別の数のクロック信号及び／又は別の数の出力クロック信号を与えることも可能である。更に、周波数分割器１４，１６の数及び配置は当面の適用例に対して適応させることが可能である。最後に、信号ＣＫ＜１＞に対して代替的又は付加的に、補間信号ＣＫ＜１：８＞の更なる信号成分の１つ又は複数個を位相検知器から分岐させることが可能であり且つ回路出力信号の発生において出力スイッチング装置１３を介して（対応的に修正して）印加することが可能である。このように、互いに位相が異なる更なるＰＬＬ出力信号を供給することが可能である。

図２に表示した位相検知器ＰＤの構成は実施例の好適な形態を表示しているが、言うまでもなく、別の態様で実現することも可能である。然しながら、位相検知器内の内部位相制御ループが第二動作モードにおいて位相変位の調節のために実現される構成（説明した構成に関して）が好適である。このような位相変位に関する限り、位相補間器による説明した実現例は同様に単に好適実施例として考えるべきものであり、それも別の態様で構成することが可能である。同じことが更に以下に説明する詳細な形態についても適用され、一方においてはサンプリング装置３２及び他方においては位相補間器３０の詳細な形態についてであるが、それも以下に説明するものとは別の態様で構成することも可能である。

図３は図２の位相検知器ＰＤにおいて使用されるサンプリング装置３２の構成を示している。

ＰＬＬ出力信号ＣＫｏｕｔの位相シフトされたバージョンＣＫ＜１：８＞及び位相検知器入力信号ＰＤ ＩＮは多相サンプラー５０内へ入力され、それはこれらから信号ＣＫ Ｒ及びＰＤ ＯＵＴ＜２：０＞を発生する。全部で８個の信号成分ＣＫ＜１＞乃至ＣＫ＜８＞からなる信号ＣＫ＜１：８＞の信号成分ＣＫ＜１＞も位相アキュムレータ５２（カウンタ）へ入力される。位相アキュムレータ５２から出力される信号、及び信号ＣＫ Ｒは、表示されるように、７個のフリップフロップからなるフリップフロップ装置５４へ印加され、後者は信号成分ＰＤ ＯＵＴ＜９：３＞を形成し、それは、信号ＰＤ ＯＵＴ＜２：０＞が印加される加算要素５６を介して供給されて位相検知器出力信号ＰＤ ＯＵＴ＜９：０＞を形成する。表示した実施例の例においては、サンプリング装置３２は、その出力において、１０ビットワードを発生し、それはデジタル態様で位相検知器ＰＤへ供給される信号の位相差を表わす。サンプリング装置３２は信号ＰＤ ＯＵＴ＜２：０＞の供給において高速で動作している多相サンプラーを有しており、該信号は位相検知器出力信号の３個の下位ビットの値を表わしている。フリップフロップ装置５４は７個の高位値ビットを発生する。該多相サンプラーは供給された位相検知器入力信号ＰＤ ＩＮをサンプルし、それは、表示例においては１９．４４ＭＨｚの周波数を有しており、８個の均等に離隔されたクロック信号ＣＫ＜１＞乃至ＣＫ＜８＞を有しており、それは、表示した実施例の例においては、１．２５ＧＨｚの周波数を有しており且つ１００ｐｓの位相分解能を供給する。

図４は図３に表示した多相サンプラー５０の構成を示している。多相サンプラー５０は、
表示したように、フリップフロップ装置５８及びデコーダ６０を包含しており、該デコーダに対して、信号ＰＤ ＩＮ及びＣＫ＜１＞乃至ＣＫ＜８＞が表示した態様で印加され、且つ出力側において、信号ＣＫ Ｒ及びＰＤ ＯＵＴ＜２：０＞を出力する。

図５は信号成分ＣＫ＜１＞乃至ＣＫ＜８＞、信号ＰＤ ＩＮ、信号ＰＤ ＯＵＴ＜２：０＞及び信号ＣＫ Ｒの例示的な時間プロフィルを示している。図５は、特に、８個のサンプリングクロック信号ＣＫ＜１：８＞及び位相検知器入力信号ＰＤ ＩＮ及び位相検知器出力信号ＰＤ ＯＵＴの間の位相関係を示している。

これから、位相補間器３０から発生される信号成分ＣＫ＜１＞乃至ＣＫ＜８＞は、互いに位相が等距離変位されている同一の信号であることを理解することが可能である。表示した実施例の例においては、隣接するこれら信号成分のうちの２つの間（例えば、ＣＫ＜１＞とＣＫ＜２＞との間）の時間的な変位は１００ｐｓに対応している。

図６及び７は位相補間器３０の構成を明らかなものとしている。

補間器３０の全体的な構成を図６に示してある。１．２５ＧＨｚの周波数において８個の均等に離隔された（１００ｐｓだけ）クロック信号ＣＫ＜１＞乃至ＣＫ＜８＞を供給するために、補間器３０は２個の表示した補間器半分部分７０−１及び７０−２を有しており、且つ付加的な分割器回路を具備する回路７２の出力セクションを有している。これらの補間器半分部分７０−１，７０−２及び回路７２の補間器出力セクションは表示した態様で一緒に動作して直交信号ＣＫ ０及びＣＫ ９０（図１参照）から信号成分ＣＫ＜１＞乃至ＣＫ＜８＞により表現されるＰＬＬ出力信号の位相シフトされたバージョンを形成する。

直交信号ＣＫ ０及びＣＫ ９０は差動的な形態で補間器３０へ供給され、信号ＣＫ ０は差動信号成分ＣＫ ０ Ｐ及びＣＫ ０ Ｎから構成されている。信号ＣＫ ９０は差動信号成分ＣＫ ９０ Ｐ及びＣＫ ９０ Ｎから構成されている。所望の位相シフトの調節は信号ＰＨＩ＜２：０＞により行われる。これは、図２において、モジュロ８積分器４０から位相補間器３０の制御入力へ転送される信号である。

図７は、最後に、図６に表示した２つの補間器半分部分７０−１及び７０−２の（同一の）構成を示している。各補間器半分部分の構成はそれ自身既知の設計概念に従っており、且つ供給された信号ＰＨＩ＜２：０＞を電流のアナログ表示（表示した電流源により記号化してある）へ変換するデジタル・アナログ変換器７４を有している。電流源から供給される電流は夫々のトランスコンダクタンス段に対する調節用電流として作用し、表示されている各段はトランジスタ対から形成されており且つ個々の電流の重み付けした重ね合わせを行う。該電流は共通の抵抗負荷Ｒを介して供給され、従って図６に示した電位ＰＨ ＯＵＴＰ及びＰＨ ＯＵＴＮは抵抗負荷Ｒを横断しての電圧降下として与えられる。その位相補間器出力信号はＣＫ１及びＣＫ２入力信号の重み付けした和（電流の重ね合わせにより形成される）に対応しており、それは、常に、９０゜の位相差を有している。位相補間器出力信号の分解能は５０ｐｓとして特定されている。

実施例の上述した例に対して与えられた周波数及び時間の値は、言うまでもないことであるが、例としてのみ理解すべきものであり、且つ実際上修正し且つ関連する適用例に対して適応させることが可能である。

ＰＬＬ回路を示した概略図。 図１のＰＬＬ回路において使用されている位相検知器の構成を示した概略図。 図２の位相検知器において使用されているサンプリング装置の構成を示した概略図。 図３のサンプリング装置において使用されている多相サンプラーの構成を示した概略図。 図４の多相サンプラーにおいて発生する信号の時間プロフィルの例示的表示を示した概略図。 図２の位相検知器において使用されている位相補間器の構成を示した概略図。 図６の位相補間器において使用されている２個の補間器半分部分の構成を示した概略図。

Claims (9)

1. フェーズロックループの出力信号（ＣＫｏｕｔ）の発生のための制御可能なオシレータ（ＤＣＯ）を具備しており、且つ該フェーズロックループの入力クロック信号として使用されるクロック信号（ＣＫｉｎ）と該フェーズロックループの出力信号（ＣＫｏｕｔ）との間の位相差を決定し且つ使用されるクロック信号（ＣＫｉｎ）と該オシレータ（ＤＣＯ）とを同期させるための位相検知器出力信号（ＰＤ ＯＵＴ）を供給するための位相検知器（ＰＤ）を具備しているフェーズロックループ（１２）において、
   該位相検知器（ＰＤ）は該フェーズロックループの出力信号（ＣＫｏｕｔ）の調節し位相シフトしたバージョン（ＣＫ＜１：８＞）の発生のための調節可能な位相シフト用装置（３０）、及び使用されるクロック信号（ＣＫｉｎ）と該出力信号（ＣＫｏｕｔ）の該調節され位相シフトされたバージョン（ＣＫ＜１：８＞）との間の位相差を決定するための位相検知器出力信号ＰＤ ＯＵＴを発生する位相比較装置（３２）を有しており、且つ該出力信号（ＣＫｏｕｔ）の該調節され位相シフトされたバージョン（ＣＫ＜１：８＞）がフェーズロックループの更なる出力信号（ＣＫ＜１＞）として供給されることを特徴とするフェーズロックループ。
2. 請求項１において、該オシレータ（ＤＣＯ）が、該出力信号（ＣＫｏｕｔ）が該位相検知器（ＰＤ）に対して複数個の位相（ＣＫ ０，ＣＫ ９０）で供給されるように構成されており、且つ該調節可能な位相シフト用装置（３０）がこれらの位相（ＣＫ ０，ＣＫ ９０）の間の補間のため及び調節され補間された信号（ＣＫ＜１：８＞）を供給するための調節可能な位相補間器として構成されている、フェーズロックループ。
3. 請求項２において、該補間された信号（ＣＫ＜１：８＞）が複数個の位相（ＣＫ＜１＞，ＣＫ＜２＞，ＣＫ＜３＞．．．）で供給され、且つこれらの位相のうちの１つ（ＣＫ＜１＞）がフェーズロックループの該更なる出力信号として供給されるフェーズロックループ。
4. 先行する請求項のうちのいずれかにおいて、該位相検知器出力信号（ＰＤ ＯＵＴ）が決定された位相差のデジタル表示であるフェーズロックループ。
5. 先行する請求項のうちのいずれかにおいて、フェーズロックループの入力クロック信号（ＣＫｉｎ）として使用されるべき第一クロック信号（ＣＫｉｎ１）と第二クロック信号（ＣＫｉｎ２）との間でスイッチさせるためのスイッチング装置（２２）を有しており、該２つのクロック信号（ＣＫｉｎ１，ＣＫｉｎ２）の各々に対して、該スイッチング装置（２２）と接続されている別個の位相検知器（ＰＤ１，ＰＤ２）が設けられているフェーズロックループ。
6. 請求項５おいて、該位相検知器の各々（ＰＤ１又はＰＤ２）は現在使用されているクロック信号（ＣＫｉｎ１又はＣＫｉｎ２）に対する第一動作モードと現在使用されていないクロック信号（ＣＫｉｎ２又はＣＫｉｎ１）に対する第二動作モードとの間でスイッチさせることが可能であり、且つ現在第二動作モードにある位相検知器（ＰＤ２又はＰＤ１）の位相シフト用装置（３０）が該スイッチ期間中に位相ジャンプを回避するために調節されるフェーズロックループ。
7. 請求項６おいて、各位相検知器（ＰＤ）が該第二動作モードにおいて活性化されるフェーズロックループ（３６，３８，４０）を包含しており、それは、この位相検知器出力信号（ＰＤ ＯＵＴ）が位相シフト用装置（３０）の調節のために使用されるように該位相差を表わす位相検知器出力信号（ＰＤ ＯＵＴ）を制御するフェーズロックループ。
8. 請求項１乃至７のうちのいずれかに基づくフェーズロックループ（１２）を有するフェーズロックループ回路（１０）において、複数個の回路出力と接続されている出力スイッチング装置（１３−１乃至１３−４）を有しており、それに対して該フェーズロックループ（１２）の出力信号（ＣＫｏｕｔ）及び該更なるＰＬＬ出力信号（ＣＫ＜１＞）が供給され、且つそれが該複数個の回路出力に対して各場合において該出力信号（ＣＫｏｕｔ）又は該更なる出力信号（ＣＫ＜１＞）のいずれかを転送するフェーズロックループ回路。
9. 制御可能なオシレータ（ＤＣＯ）でもってフェーズロックループの出力信号（ＣＫｏｕｔ）が発生され、且つ位相検知器（ＰＤ）でもってフェーズロックループの入力クロック信号として使用されるクロック信号（ＣＫｉｎ）と該フェーズロックループの出力信号（ＣＫｏｕｔ）との間の位相差が決定され、且つ該オシレータ（ＤＣＯ）を使用されるクロック信号（ＣＫｉｎ）と同期させる位相検知器出力信号（ＰＤ ＯＵＴ）が供給されるフェーズロックループ（１２）の動作方法において、
   該位相差の決定のために、該フェーズロックループの出力信号（ＣＫｏｕｔ）の調節され位相シフトされたバージョン（ＣＫ＜１：８＞）が発生され且つ使用中のクロック信号（ＣＫｉｎ）の位相と比較され、且つ該出力信号（ＣＫｏｕｔ）の調節され位相シフトされたバージョン（ＣＫ＜１：８＞）がフェーズロックループの更なる出力信号（ＣＫ＜１＞）として供給される、ことを特徴とする方法。

Images