JP2007327932A - 半導体メモリ素子の温度情報出力装置及びその実行方法 - Google Patents
半導体メモリ素子の温度情報出力装置及びその実行方法 Download PDFInfo
- Publication number
- JP2007327932A JP2007327932A JP2006302553A JP2006302553A JP2007327932A JP 2007327932 A JP2007327932 A JP 2007327932A JP 2006302553 A JP2006302553 A JP 2006302553A JP 2006302553 A JP2006302553 A JP 2006302553A JP 2007327932 A JP2007327932 A JP 2007327932A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- potential level
- code
- unit
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Dram (AREA)
Abstract
【課題】半導体メモリ素子チップの内部で温度補正過程を行う半導体メモリ素子の温度情報出力装置及び方法を提供する。
【解決手段】温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、温度制御コード及び前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部とを備える。
【選択図】図3
【解決手段】温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、温度制御コード及び前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部とを備える。
【選択図】図3
Description
本発明は、メモリ装置の温度情報出力装置(On Die Thermal Sensor;ODTS)の自動補償構造に関し、特に工程の変化などにより発生した電圧の誤差を温度情報出力装置の自動補償を介して調整する回路及び方法に関する。
DRAMセルは、スイッチとして機能するトランジスタと、電荷(データ)を格納するキャパシタとからなっている。メモリセル内のキャパシタに電荷があるか否かに応じて、すなわちキャパシタの端子電圧の高低に応じて、データを「ハイ」または「ロー」に区分する。
データの保管は、キャパシタに電荷が蓄積された形態になっているので、原理的には電力の消費がない。しかしながら、MOSトランジスタのPN結合などによる漏れ電流があるため、格納された初期の電荷量が消滅してデータの消失が発生することもある。これを防止するために、データの消失前にメモリセル内のデータを読み出し、その読み出した情報に合せて正常的な電荷量で再充電しなければならない。
データの記憶を維持するためには、この動作を周期的に繰り返さなければならない。このようなセル電荷の再充電過程はリフレッシュ動作と呼ばれ、リフレッシュ制御は、通常、DRAM制御機で行われる。このように、リフレッシュ動作が必要なため、DRAMではリフレッシュ電力が消費される。より低電力が要求されるバッテリー動作システム(battery operated system)において、電力消費を低減させることは極めて重要であり、かつクリティカルな問題である。
リフレッシュに必要な電力消費を低減させるための試みとして、リフレッシュ周期を温度に応じて変化させることがある。DRAMでのデータ格納時間は、温度が低くなるほど長くなる。したがって、温度領域を複数の領域に分割し、リフレッシュクロックの周波数を低い温度領域で相対的に低くすれば、電力の消費は低減するであろう。したがって、DRAMの内部に温度を正確に感知し、リフレッシュクロックの周波数を下げることのできる装置が必要である。
また、半導体メモリ素子は、その集積レベル及び動作速度が増加するほど、半導体メモリ素子自体から多くの熱を発生する。このように発生した熱は、半導体メモリ素子の内部温度を上昇させて正常な動作を妨害し、これは半導体メモリ素子の不良を引き起こすおそれがある。したがって、半導体メモリ素子の温度を正確に感知し、感知した温度の情報を出力できる装置が必要である。
特開2005−31077号公報
本発明は、上述の問題点を解決するためになされたものであって、その目的は、半導体メモリ素子チップの内部で温度補正過程を行う半導体メモリ素子の温度情報出力装置及び方法を提供することにある。
上記の目的を達成すべく、本発明に係る半導体素子の温度情報出力装置によれば、温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、温度制御コード及び前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部とを備える。
さらに、設定された温度コードをデコードして温度制御コードとして出力するデコード部をさらに備えることを特徴とする。
さらに、前記電位レベル調整部が、前記調整コードに応答し、設定された基準電圧に応じて前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、前記設定された温度コード又は前記温度制御コードに応答して、アナログ値である前記第2電圧の電位レベルを調整し、前記第2電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部とを備えることを特徴とする。
さらに、前記調整部が、前記調整コードを受信してデコードすることにより、変動調整コードを生成するデコード部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して分配電圧の電位レベルを調整する電位調整部と、前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部とを備えることを特徴とする。
さらに、前記電位調整部が、前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部とを備えることを特徴とする。
さらに、前記出力制御部が、ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するトランジスタを備えることを特徴とする。
さらに、前記変動電圧調整部が、直列に接続した複数の抵抗と、前記変動調整コードに応答してオン/オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部とを備えることを特徴とする。
さらに、前記デジタル−アナログ変換調整部が、第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第1バイアス電圧の電位レベルを決定し、前記第1出力電圧の電位レベルが、前記第1バイアス電圧の電位レベルに応じて変動する第1バイアス決定部と、第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第2バイアス電圧の電位レベルを決定し、前記第2出力電圧の電位レベルが、前記第2バイアス電圧の電位レベルに応じて変動する第2バイアス決定部と、前記温度コード又は前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第1バイアス電圧及び前記第2バイアス電圧に応じて、第2電圧の電位レベルを決定する第2電圧決定部とを備えることを特徴とする。
さらに、前記第1バイアス決定部が、前記第1バイアス電圧の電位レベルに応答して、前記第1出力電圧の電位レベルを変動させる第1電流ミラー回路と、前記第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第1バイアス電圧の電位レベルを変動させる第1比較器とを備えることを特徴とする。
さらに、前記第2バイアス決定部が、前記第2バイアス電圧の電位レベルに応答して、前記第2出力電圧の電位レベルを変動させる第2電流ミラー回路と、前記第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて前記第2バイアス電圧の電位レベルを変動させる第2比較器とを備えることを特徴とする。
さらに、前記第2電圧決定部が、前記第1バイアス電圧及び前記第2バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度コード又は前記温度制御コードに応答して、前記第2電圧の電位レベルを調整する第3電流ミラー回路を備えることを特徴とする。
さらに、前記比較部が、前記第1電圧の電位レベルと前記第2電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、前記コード制御信号に応答して設定されたデジタルコード値を減少又は増加させることにより、調整コードとして出力するコードカウンタ部とを備えることを特徴とする。
また、上記の目的を達成すべく、本発明に係る半導体素子の温度情報出力装置によれば、温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を変動させて、第1テストモード時に第1調整コードとして出力するか、または第2テストモード時に温度情報コードとして出力する比較部と、前記第1テストモード時に前記第1調整コードに応答するか、または前記第2テストモード時に設定された第2調整コードに応答して、前記第2電圧が最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部と、前記第1テストモード時に設定された温度コードをデコードするか、または前記第2テストモード時に前記温度情報コードを選択してデコードして、温度制御コードとして出力するデコード選択部とを備える。
さらに、前記電位レベル調節部が、第1テストモード時に前記第1調整コードに応答するか、または第2テストモード時に前記第2調整コードに応答して、設定された基準電圧に応じて前記第1電圧をトラッキングするために、前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第2電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部とを備えることを特徴とする。
さらに、前記調整部が、第1テストモード時に前記第1調整コードをデコードするか、または第2テストモード時に前記第2調整コードをデコードして、変動調整コードを生成するデコード部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、分配電圧の電位レベルを調整する電位調整部と、前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部とを備えることを特徴とする。
さらに、前記電位調整部が、前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部とを備えることを特徴とする。
さらに、前記出力制御部が、ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するPMOSトランジスタを備えることを特徴とする。
さらに、前記変動電圧調整部が、直列に接続した複数の抵抗と、前記変動調整コードに応答してオン/オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部とを備えることを特徴とする。
さらに、前記デジタル−アナログ変換調整部が、第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第1バイアス電圧の電位レベルを決定し、前記第1出力電圧の電位レベルが、前記第1バイアス電圧の電位レベルに応じて変動する第1バイアス決定部と、第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第2バイアス電圧の電位レベルを決定し、前記第2出力電圧の電位レベルが、前記第2バイアス電圧の電位レベルに応じて変動する第2バイアス決定部と、前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第1バイアス電圧及び前記第2バイアス電圧に応じて変動可能な電位レベルを決定する第2電圧決定部とを備えることを特徴とする。
さらに、前記第1バイアス決定部が、前記第1バイアス電圧の電位レベルに応答して、前記第1出力電圧の電位レベルを変動させる第1電流ミラー回路と、前記第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第1バイアス電圧の電位レベルを変動させる第1比較器とを備えることを特徴とする。
さらに、前記第2バイアス決定部が、前記第2バイアス電圧の電位レベルに応答して、前記第2出力電圧の電位レベルを変動させる第2電流ミラー回路と、前記第2出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第2バイアス電圧の電位レベルを変動させる第2比較器とを備えることを特徴とする。
さらに、前記第2電圧決定部が、前記第1バイアス電圧及び前記第2バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度制御コードに応答して、前記第2電圧の電位レベルを調整する第3電流ミラー回路とを備えることを特徴とする。
さらに、前記比較部が、前記第1電圧の電位レベルと前記第2電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、前記コード制御信号に応答して、設定されたデジタルコード値を減少又は増加させることにより、第1テストモード時に第1調整コードとして出力するか、または第2テストモード時に温度情報コードとして出力するコードカウンタ部とを備えることを特徴とする。
さらに、前記デコード選択部が、選択信号に応答して、設定された温度コード又は前記温度情報コードのうちのいずれかのコードを選択して出力するマルチプレクス部と、前記選択信号に応答して、第1テストモード時に前記第1調整コードを前記電位レベル調節部に出力するか、または第2テストモード時に前記温度情報コードを前記マルチプレクス部に出力するデマルチプレクス部と、前記マルチプレクス部から出力されるコードをデコードして、前記温度制御コードとして出力するデコード部とを備えることを特徴とする。
さらに、前記選択信号が、第1テストモード時にアクティブになり、第2テストモード時に非アクティブになることを特徴とする。
また、上記の目的を達成すべく、本発明に係る半導体素子の温度情報出力方法によれば、温度が変わることを感知した値に応答して、第1電圧の電位レベルを変動させて出力する第1ステップと、前記第1電圧の電位レベルと第2電圧の電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードとして出力する第2ステップと、前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する第3ステップと、前記最大変動電圧及び前記最小変動電圧に応じて、前記第2電圧の電位レベルが前記第1電圧の電位レベルと等しくなるように前記第2電圧の電位レベルを変動させる第4ステップとを含む。
さらに、前記第1ステップと第2ステップとの間に、設定された温度コードをデコードしたコードに応答して、第2電圧の初期電位レベルを決定して出力するステップをさらに含むことを特徴とする。
さらに、前記第2ステップないし第4ステップが、前記第1電圧と前記第2電圧とが同じ電位レベルになるまで繰り返されることを特徴とする。
ここで前記半導体素子とは、半導体メモリ素子やメモリ装置であっても良い。
本発明では半導体メモリ素子の生産過程で各ダイ(die)ごとに、温度に対するバイポーラ接合トランジスタ(Bipolar Junction Transistor;BJT)のベース・エミッタ間電圧(VBE)の電圧の範囲が異なることを挽回し、半導体温度情報出力回路において温度補償の正確度を高めるためにチップ内部の電位レベルを外部から調整コードを入力して制御しなければならない場合に、チップ内部から発生するデジタルコードを調整コードとして代用することによって、チップ内部の電位レベルを外部で測定し、調整コードを入力する過程を省略できる。このためには、従来の半導体温度情報出力回路の内部から発生するデジタルコードを調整コードとして用いる構造が必要となる。
温度情報出力装置を備える半導体メモリ素子を生産するとき、各ダイごとに温度に対してバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)範囲が異なるようになる。そのため、本発明は、温度情報出力装置において、温度補償の正確度を高めるために予め設定された温度コードを温度情報出力装置に適用することによって、調整コードをチップ内部で作って使用する。このような場合、調整コードを外部から入力するとき、外部装備の使用により発生する電圧の誤差を低減させることができる。同様に、外部装備を利用して内部の電圧を測定しながら生じる電圧の誤差を低減させることができる。
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
図1は、本発明の第1実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
本発明の第1実施形態に係る半導体メモリ素子の温度情報出力装置(ODTS)100は、温度感知部10、デジタル−アナログ変換部DAC20、電圧比較部30、コードカウンタ部40、調整部50、及びデコード部60で構成されている。
具体的に、温度感知部10は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路の中で、バイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の変化が約−1.8mV/℃であることを利用することによって、半導体メモリ素子の温度を感知する。そして、微細に変動するバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)を増幅することによって、温度に一対一で対応する第1電圧VPTATを出力する。すなわち、半導体メモリ素子の温度が高いほど、低いバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)を出力する。
また、デジタル−アナログ変換部20は、調整部50から出力される最大変動電圧DAC_HI及び最小変動電圧DAC_LOWを受信してデジタル−アナログ変換するデジタル−アナログ変換器であって、デコード部60から出力されるデジタル値である温度制御コードTEMP_CODEに応答して、アナログ値である第2電圧VPDACに変換して出力する。
そして、電圧比較部30は、第1電圧VPTATと第2電圧VPDACとを比較して、制御信号INC_DEC_CONを出力する。このとき、第1電圧VPTATの電位レベルが第2電圧VPDACの電位レベルより小さな場合、コードカウンタ部40の予め設定されたデジタルコードを減少させる制御信号INC_DEC_CONを出力し、第1電圧VPTATの電位レベルが第2電圧VPDACの電位レベルより大きい場合、コードカウンタ部40の予め設定されたデジタルコードを増加させる制御信号INC_DEC_CONを出力する。
また、コードカウンタ部40は、電圧比較部30から制御信号INC_DEC_CONを受信して、内部に予め設定されたデジタル値を増加又は減少させることにより、温度情報を有している温度情報コードTHERMAL_CODEを出力する。
そして、調整部50は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路から出力される基準電圧VREFを受信して、半導体メモリ素子の温度や電源電圧の変化に影響されない最大変動電圧DAC_HI及び最小変動電圧DAC_LOWを出力する。このとき、半導体メモリ素子は、生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の電圧範囲が異なるため、温度補償の正確度を高めるために、調整コードTRIM_CODE_EXTが外部から入力されて、最大変動電圧DAC_HIの電位レベル及び最小変動電圧DAC_LOWの電位レベルを制御する。ここで、最大変動電圧DAC_HIの電位レベルと最小変動電圧DAC_LOWの電位レベルは、一定の電圧差をもって共に変化する。
また、デコード部60は、コードカウンタ部40から出力される温度情報コードTHERMAL_CODEを、フィードバックを介して再びデジタル−アナログ変換部20に伝達する。このとき、伝送の時間差によって発生し得るエラーを除去するため、温度情報コードTHERMAL_CODEをデコードして、温度制御コードTEMP_CODEとして出力する。ここで、伝送の時間差によって発生し得るエラーとは、デジタル−アナログ変換部20が伝送の時間差より敏感に反応して第2電圧VPDACを出力する場合、誤った情報が電圧比較部30に入力されるエラーなどを意味する。
図2Aは、温度感知部10における工程別温度に応じるバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)を示す図であり、図2Bは、温度に応じるバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)変化を示す図である。
図2A及び図2Bに示すように、上述した温度感知部10のバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)が半導体メモリ素子の温度に応じて線形的に変わることが分かる。
ところが、上記のような半導体メモリ素子の温度情報出力装置100は、半導体メモリ素子の生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の電圧範囲が異なることを挽回し、温度補償の正確度を高めるために、デジタル−アナログ変換部20から出力される第2電圧VPDACの電位レベルを制御する調整部50の最大変動電圧DAC_HIの電位レベル及び最小変動電圧DAC_LOWの電位レベルを、外部から調整コードTRIM_CODE_EXTを入力して制御するが、次のような問題を有する。
温度補償の正確度を高めるためには、温度感知部10から出力される第1電圧VPTATの電位レベルと、デジタル−アナログ変換部20から出力される第2電圧VPDACの電位レベルとが、どの程度なのかが分からなければならないが、通常、外部において電圧を測定する装備を利用して測定する。ところが、このように外部で測定すると、測定する装備のオフセットによってエラーが発生するおそれがある。
また、測定装備を利用して測定した内部の電位レベルに応じて、外部から調整コードTRIM_CODE_EXTを入力して内部の電圧を調整し、それにより内部で正確な電位レベルが出力されたかを確認する作業が必要であり、このときにも外部で内部電圧の電位レベルを測定しなければならないため、測定する装備のオフセットによりエラーが発生するおそれがある。
例えば、半導体メモリ素子と測定装備との間に発生するオフセットにより、温度感知部10から出力される第1電圧VPTATの電位レベルと、デジタル−アナログ変換部20から出力される第2電圧VPDACの電位レベルとのオフセット電圧差が20mVになれば、実際に出力される温度情報信号では、約10℃の温度エラー値を有するようになる。
図3は、本発明の第2実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
本発明の第2実施形態に係る半導体メモリ素子の温度情報出力装置1000は、温度の変化に応答して第1電圧VPTATの電位レベルを変動させて出力する温度感知部1200と、第1電圧VPTATの電位レベルと第2電圧VPDACの電位レベルとを比較した値に応答して、設定されたデジタルコード値を増加又は減少させて調整コードTRIM_CODE_INとして出力する比較部1400、及び調整コードTRIM_CODE_INに応答し、基準電圧VREFに応じて第2電圧VPDACが最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて第2電圧VPDACの電位レベルを調整して出力する電位レベル調整部1600を備える。
また、設定された温度コードTCAL_CODEをデコードして、温度制御コードTEMP_CODEとして出力する第1デコード部1700をさらに備える。
具体的に、比較部1400は、第1電圧VPTATと第2電圧VPDACとを比較して、制御信号INC_DEC_CONを出力する電圧比較部1420、及び電圧比較部1420から制御信号INC_DEC_CONを受信して、内部に予め設定されたデジタル値を増加又は減少させて調整コードTRIM_CODE_INとして出力するコードカウンタ部1440を備える。このとき、第1電圧VPTATの電位レベルが、第2電圧VPDACの電位レベルより小さな場合、コードカウンタ部1440の予め設定されたデジタルコードを減少させる制御信号INC_DEC_CONが出力され、第1電圧VPTATの電位レベルが第2電圧VPDACの電位レベルより大きい場合、コードカウンタ部1440の予め設定されたデジタルコードを増加させる制御信号INC_DEC_CONが出力される。
電位レベル調整部1600は、前記コードカウンタ部1440から出力される調整コードTRIM_CODE_INに応答し、基準電圧VREFに応じて第2電圧VPDACが最大に変動し得る電位レベルを有する最大変動電圧DAC_HI、及び最小に変動し得る電位レベルを有する最小変動電圧DAC_LOWを決定して出力する調整部1620、及び設定された温度コードTCAL_CODE又は温度制御コードTEMP_CODEに応答し、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWに応じて第2電圧VPDACの電位レベルを決定するデジタル−アナログ変換部DAC1640を備える。
ここで、デジタル−アナログ変換部DAC1640は、設定された温度コードTCAL_CODE又は温度制御コードTEMP_CODEを受信して、第2電圧VPDACの電位レベルを決定できるが、これはデジタル−アナログ変換部1640に入力されるコードは、第1デコード部1700を経由せず、入力されても構わないという意味である。
図4は、図3に示す半導体メモリ素子の温度情報出力装置におけるデジタル−アナログ変換部1640の実施形態を示す詳細回路図である。
本発明の実施形態に係るデジタル−アナログ変換部1640は、第1出力電圧OUT_1の電位レベルと最小変動電圧DAC_LOWの電位レベルとを比較し、その値に応じて第1バイアス電圧BIAS1の電位レベルを決定する第1バイアス決定部1642と、第2出力電圧OUT_2の電位レベルと最大変動電圧DAC_HIの電位レベルとを比較し、その値に応じて第2バイアス電圧BIAS2の電位レベルを決定する第2バイアス決定部1644、及び温度コードTCAL_CODE:SW<0>、…、SW<N>又は温度制御コードTEMP_CODE:SW<0>、…、SW<N>に応答してイネーブルされ、第1バイアス電圧BIAS1及び第2バイアス電圧BIAS2に応じて第2電圧VPDACの電位レベルを調整する第2電圧決定部1646を備える。
ここで、第1出力電圧OUT_1の電位レベルは、第1バイアス電圧BIAS1の電位レベルに応じて変動し、第2出力電圧OUT_2の電位レベルは、第2バイアス電圧BIAS2の電位レベルに応じて変動する。
さらに詳細に、第1バイアス決定部1642は、第1バイアス電圧BIAS1に応答して、第1出力電圧OUT_1の電位レベルを変動させる第1電流ミラー回路1642B、及び第1出力電圧OUT_1の電位レベルと最小変動電圧DAC_LOWの電位レベルとを比較し、その値に応じて第1バイアス電圧BIAS1の電位レベルを変動させる第1比較器1642Aを備える。
また、第2バイアス決定部1644は、第2バイアス電圧BIAS2の電位レベルに応答して、第2出力電圧OUT_2の電位レベルを変動させる第2電流ミラー回路1644B、及び第2出力電圧OUT_2の電位レベルと最大変動電圧DAC_HIの電位レベルとを比較して、その値に応じて第2バイアス電圧BIAS2の電位レベルを変動させる第2比較器1644Aを備える。
また、第2電圧決定部1646は、第1バイアス電圧BIAS1及び第2バイアス電圧BIAS2に応じて決定された変動可能な電位レベル内で、温度コードTCAL_CODE:SW<0>、…、SW<N>又は温度制御コードTEMP_CODE:SW<0>、…、SW<N>に応答して、第2電圧VPDACの電位レベルを調整する第3電流ミラー回路を備える。
すなわち、温度コードTCAL_CODE:SW<0>、…、SW<N>又は温度制御コードTEMP_CODE:SW<0>、…、SW<N>の値が全て「1」であれば、最大変動電圧DAC_HIと等しい電位レベルを有する第2電圧VPDACが出力される。同様に、温度コードTCAL_CODE:SW<0>、…、SW<N>又は温度制御コードTEMP_CODE:SW<0>、…、SW<N>の値が全て「0」であれば、最小変動電圧DAC_LOWと等しい電位レベルを有する第2電圧VPDACが出力される。したがって、第2電圧VPDACの電位レベルは、温度コードTCAL_CODE又は温度制御コードTEMP_CODEに応じて、最大変動電圧DAC_HIと最小変動電圧DAC_LOWとの間の値に変わる。
図5は、図3に示す半導体メモリ素子の温度情報出力装置における調整部1620を示す詳細回路図である。
調整部1620は、調整コードTRIM_CODE_INを受信してデコードすることにより変動調整コードD0〜DN−1を生成する第2デコード部1622と、変動調整コードD0〜DN−1に応答して最大変動電圧DAC_HI及び最小変動電圧DAC_LOWの電位レベルを調整し、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWの電位レベルに対応して、分配電圧DIVI_VOLの電位レベルを調整する電位調整部1626、及び基準電圧VREFと分配電圧DIVI_VOLとを比較して、その結果に応じて電位調整部1626を制御する比較制御部1624を備える。
ここで、電位調整部1626は、比較制御部1624の出力信号に応答して、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWの生成を制御する出力制御部1626Aと、変動調整コードD0〜DN−1に応答して、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWの電位レベルを調整する変動電圧調整部1626B、及び最大変動電圧DAC_HIの電位レベル及び最小変動電圧DAC_LOWの電位レベルに対応して、分配電圧DIVI_VOLの電位レベルを調整する分配電圧調整部1626Cを備える。
出力制御部1626Aは、ゲートで受信した比較制御部1624の出力信号に応答して、ソース・ドレイン経路に接続した電源電圧(VDD)と変動電圧調整部1626Bとが接続されることを制御するPMOSトランジスタP1を備える。
変動電圧調整部1626Bは、直列に接続した複数の抵抗R_21,R_22,...,R_2N、および変動調整コードD0〜DN−1に応答してオン/オフ制御され、複数の抵抗R_21,R_22,...,R_2Nと一対一で並列接続したトランスファーゲートで構成された複数のスイッチング部SW_21,SW_22,...,SW_2Nを備える。
分配電圧調整部1626Cは、複数の抵抗R_21,R_22,...,R_2Nにより可変抵抗の効果を示す変動電圧調整部1626Bに対応して設定された固定抵抗を備えることによって、分配電圧DIVI_VOLの電位レベルを調整する。
上記のように、本発明に係る調整部1620は、調整コードTRIM_CODE_INの値に応じて、複数の抵抗R_21,R_22,...,R_2Nが負荷として機能することを制御することによって、最小変動電圧DAC_LOWの電位レベルを決定し、最小変動電圧DAC_LOWと一定の差を有する最大変動電圧DAC_HIの電位レベルを決定する。
そして、最小変動電圧DAC_LOW及び最大変動電圧DAC_HIの電位レベルを決定するために必要な基準電圧VREFは、バンドギャップ回路から出力される電圧であって、PVT(プロセス、電圧、温度)の変動による影響をほとんど受けない。しかしながら、上述した温度情報出力装置は、バイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の変化が約−1.8mV/℃であることを利用して温度を感知するため、すなわち極めて敏感なため、半導体工程の変化により発生する僅かな差(例:10mV程度)でも、温度を感知した値と実際の出力値との間には多くの差が発生する。そのため、本発明では詳細に説明していないが、本発明において用いられた基準電圧VREFは、外部装置を介してバンドギャップ回路の工程の変化により発生する差を予め調整した電圧である。
しかしながら、外部装備を利用してバンドギャップ回路の工程の変化により発生する電圧差を調整したとしても、バンドギャップ回路を除外した残りの部分の工程の変化により発生する電圧差は残っている。したがって、本発明の自動補償構造は、出力される温度情報の正確性を高めるため、後者(バンドギャップ回路を除外した残りの部分の工程の変化により発生する電圧差)の電圧差を温度情報回路の自動補償を介して調整する。
以上で説明したように、本実施形態を適用すれば、半導体メモリ素子の生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の電圧範囲が異なることについて、予め設定された温度コードTCAL_CODEを温度情報出力装置に適用することによって、温度補償の正確度を高めるための調整コードTRIM_CODE_INをチップ内部で作って使用するため、従来の技術のように、外部装備を利用して内部の電圧を測定しなくても正確な温度補償を可能にすることができる。すなわち、従来の技術の問題となっていた外部で測定する装備のオフセットによるエラーの発生を防止することができる。
図3〜図5を参照して、上述した本発明の第2実施形態に係る半導体メモリ素子の温度情報出力方法を説明すれば、次の通りである。
温度が変わることを感知した値に応答して、第1電圧VPTATの電位レベルを変動させて出力する第1ステップと、設定された温度コードTCAL_CODEをデコードしたコードTEMP_CODEに応答して、第2電圧VPDACの初期電位レベルを決定して出力する第2ステップと、第1電圧VPTATと第2電圧VPDACの電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードTRIM_CODE_INとして出力する第3ステップと、調整コードTRIM_CODE_INに応答して、第2電圧VPDACが最大に変動し得る電位レベルを有する最大変動電圧DAC_HI及び最小に変動し得る最小変動電圧DAC_LOWを出力する第4ステップと、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWに応じて、第2電圧VPDACの電位レベルが第1電圧VPTATと等しくなるように第2電圧VPDACの電位レベルを変動させる第5ステップとを含む。
また、上述した第3ステップ〜第5ステップは、第1電圧VPTATと第2電圧VPDACとが等しい電位レベルになるまで繰り返される。
また、上述した第2ステップは省略可能である。すなわち、設定された温度コードTCAL_CODEに応答して、第2電圧VPDACの初期電位レベルを決定することもできる。
図6は、本発明の第2実施形態によって構成した回路のシミュレーション波形を示す図である。
同図に示すように、温度感知部から出力された第1電圧VPTATに応じて、温度情報出力装置内部から出力される第2電圧VPDACが、温度感知部から出力された第1電圧VPTATと等しい電圧になるまで増加することを示す。
そして、温度情報出力装置内部から出力される第2電圧VPDACの電位レベルが、温度感知部から出力された第1電圧VPTATの電位レベルと等しくなれば、内部から生成されて出力されたデジタルコードTRIM_CODE<0>,TRIM_CODE<1>,TRIM_CODE<2>,TRIM_CODE<3>,TRIM_CODE<4>を有効な調整コード(TRIM_CODE is valid)として認定し、調整作業を経て温度情報を有する信号として出力する。
図7は、本発明の第3実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
本発明の第3実施形態に係る半導体メモリ素子の温度情報出力装置2000は、温度の変化に応答して第1電圧VPTATの電位レベルを変動させて出力する温度感知部2200と、第1電圧VPTATの電位レベルと第2電圧VPDACの電位レベルとを比較した値に応答して、設定されたデジタルコード値を増加又は減少させて第1テストモード時に第1調整コードTRIM_CODE_INとして出力するか、または第2テストモード時に温度情報コードTHERMAL_CODEとして出力する比較部2400、第1テストモード時に第1調整コードTRIM_CODE_INに応答するか、または第2テストモード時に設定された第2調整コードTRIM_CODE_EXTに応答して、第2電圧VPDACが最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて第2電圧VPDACの電位レベルを調節して出力する電位レベル調節部2600、及び第1テストモード時に設定された温度コードTCAL_CODEをデコードしたり、または第2テストモード時に温度情報コードTHERMAL_CODEをデコードして、温度制御コードTEMP_CODEとして出力するデコード選択部2700を備える。
本発明の第3実施形態に係る半導体メモリ素子の温度情報出力装置2000は、第1テストモード時に本発明の第2実施形態に係る半導体メモリ素子の温度情報出力装置1000と同様な動作を行い、第2テストモード時に第1実施形態に係る半導体メモリ素子の温度情報出力装置100と同様な動作を行う。
本発明の第3実施形態に係る半導体メモリ素子の温度情報出力装置2000に対しては、第1及び第2実施形態に係る温度情報出力装置と異なる構成を有する部分のみを具体的に説明する。
まず、本発明の第3実施形態に係る電位レベル調節部2600の調整部2620は、第1テストモード時に第1調整コードTRIM_CODE_INを受信して、最大変動電圧DAC_HI及び最小変動電圧DAC_LOWの電位レベルを決定したり、または第2テストモード時に第2調整コードTRIM_CODE_EXTを受信して、最大変動電圧DAC_HIと最小変動電圧DAC_LOWの電位レベルを決定する。すなわち、温度補償の正確度を高めるための調整コードTRIM_CODEを、第1テストモードでは回路内部から出力されるコードを利用したり、または第2テストモードでは外部から入力されるコードを利用する方式である。
そして、本発明の第3実施形態に係るデコード選択部2700は、選択信号SELに応答して、設定された温度コードTCAL_CODE又は温度情報コードTHERMAL_CODEのうちのいずれかのコードを選択して出力するマルチプレクス部2720、選択信号SELに応答して、第1テストモード時に第1調整コードTRIM_CODE_INを出力するか、第2テストモード時に温度情報コードTHERMAL_CODEを出力するデマルチプレクス部2740、及びマルチプレクス部2720から出力されるコードをデコードして、温度制御コードTEMP_CODEとして出力するデコード部2760を備える。
ここで、デマルチプレクス部2740は、比較部2400の出力コードを受信して、第1テストモード時に第1調整コードTRIM_CODE_INを電位レベル調節部2600に出力するか、または第2テストモード時に温度情報コードTHERMAL_CODEをマルチプレクス部2720に出力する。
また、選択信号SELは、第1テストモード時にアクティブになるか、または第2テストモード時に非アクティブになる。
すなわち、上述した第2実施形態では、設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための調整コードTRIM_CODEをチップ内部で作る方法のみを使用したが、第3実施形態では、第1テストモードと第2テストモードとに分け、第1テストモードは、設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための第1調整コードTRIM_CODE_INをチップ内部で作って使用する本発明の第2実施形態で使用した方法と同じであり、第2テストモードは、外部で第2調整コードTRIM_CODE_EXTを使用する従来の技術で使用した方法と同様に構成して、選択信号SELを制御することによって、第1テストモードと第2テストモードをユーザが選択して使用できるようにした。
以上説明したように、本実施形態を適用すれば、半導体メモリ素子の生産過程において各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧(VBE)の電圧範囲が異なることに対して、予め設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための第1調整コードTRIM_CODE_INをチップ内部で作って使用するため、従来の技術と同様に、外部装備を利用して内部の電圧を測定しなくても正確な温度補償を可能にすることができるだけでなく、従来の技術と本発明をユーザが選択して使用することもできる。すなわち、従来の技術で問題となっていた外部で測定する装備のオフセットによってエラーが発生することを防止できる。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
例えば、上述した実施形態で例示した論理ゲート及びトランジスタは、入力される信号の極性に応じてその位置及び種類が異なるように具現されるべきである。
1000 温度情報出力装置
1200 温度感知部
1400 比較部
1420 電圧比較部
1440 コードカウンタ部
1600 電位レベル調整部
1620 調整部
1640 デジタル−アナログ変換部
1700 第1デコード部
1200 温度感知部
1400 比較部
1420 電圧比較部
1440 コードカウンタ部
1600 電位レベル調整部
1620 調整部
1640 デジタル−アナログ変換部
1700 第1デコード部
Claims (28)
- 温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、
前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、
温度制御コード及び前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部と
を備えることを特徴とする半導体素子の温度情報出力装置。 - 設定された温度コードをデコードして温度制御コードとして出力するデコード部をさらに備えることを特徴とする請求項1に記載の半導体素子の温度情報出力装置。
- 前記電位レベル調整部が、
前記調整コードに応答し、設定された基準電圧に応じて前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、
前記設定された温度コード又は前記温度制御コードに応答して、アナログ値である前記第2電圧の電位レベルを調整し、前記第2電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部と
を備えることを特徴とする請求項1又は2に記載の半導体素子の温度情報出力装置。 - 前記調整部が、
前記調整コードを受信してデコードすることにより、変動調整コードを生成するデコード部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して分配電圧の電位レベルを調整する電位調整部と、
前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部と
を備えることを特徴とする請求項3に記載の半導体素子の温度情報出力装置。 - 前記電位調整部が、
前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、
前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部と
を備えることを特徴とする請求項4に記載の半導体素子の温度情報出力装置。 - 前記出力制御部が、
ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するトランジスタを備えることを特徴とする請求項5に記載の半導体素子の温度情報出力装置。 - 前記変動電圧調整部が、
直列に接続した複数の抵抗と、
前記変動調整コードに応答してオン/オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部と
を備えることを特徴とする請求項5に記載の半導体素子の温度情報出力装置。 - 前記デジタル−アナログ変換調整部が、
第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第1バイアス電圧の電位レベルを決定し、前記第1出力電圧の電位レベルが、前記第1バイアス電圧の電位レベルに応じて変動する第1バイアス決定部と、
第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第2バイアス電圧の電位レベルを決定し、前記第2出力電圧の電位レベルが、前記第2バイアス電圧の電位レベルに応じて変動する第2バイアス決定部と、
前記温度コード又は前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第1バイアス電圧及び前記第2バイアス電圧に応じて、第2電圧の電位レベルを決定する第2電圧決定部と
を備えることを特徴とする請求項3に記載の半導体素子の温度情報出力装置。 - 前記第1バイアス決定部が、
前記第1バイアス電圧の電位レベルに応答して、前記第1出力電圧の電位レベルを変動させる第1電流ミラー回路と、
前記第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第1バイアス電圧の電位レベルを変動させる第1比較器と
を備えることを特徴とする請求項8に記載の半導体素子の温度情報出力装置。 - 前記第2バイアス決定部が、
前記第2バイアス電圧の電位レベルに応答して、前記第2出力電圧の電位レベルを変動させる第2電流ミラー回路と、
前記第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて前記第2バイアス電圧の電位レベルを変動させる第2比較器と
を備えることを特徴とする請求項8に記載の半導体素子の温度情報出力装置。 - 前記第2電圧決定部が、
前記第1バイアス電圧及び前記第2バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度コード又は前記温度制御コードに応答して、前記第2電圧の電位レベルを調整する第3電流ミラー回路を備えることを特徴とする請求項8に記載の半導体素子の温度情報出力装置。 - 前記比較部が、
前記第1電圧の電位レベルと前記第2電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、
前記コード制御信号に応答して設定されたデジタルコード値を減少又は増加させることにより、調整コードとして出力するコードカウンタ部と
を備えることを特徴とする請求項3に記載の半導体素子の温度情報出力装置。 - 温度の変化に応答して、第1電圧の電位レベルを変動させて出力する温度感知部と、
前記第1電圧を第2電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を変動させて、第1テストモード時に第1調整コードとして出力するか、または第2テストモード時に温度情報コードとして出力する比較部と、
前記第1テストモード時に前記第1調整コードに応答するか、または前記第2テストモード時に設定された第2調整コードに応答して、前記第2電圧が最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて前記第2電圧の電位レベルを調整して出力する電位レベル調整部と、
前記第1テストモード時に設定された温度コードをデコードするか、または前記第2テストモード時に前記温度情報コードを選択してデコードして、温度制御コードとして出力するデコード選択部と
を備えることを特徴とする半導体素子の温度情報出力装置。 - 前記電位レベル調節部が、
第1テストモード時に前記第1調整コードに応答するか、または第2テストモード時に前記第2調整コードに応答して、設定された基準電圧に応じて前記第1電圧をトラッキングするために、前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、
前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第2電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部と
を備えることを特徴とする請求項13に記載の半導体素子の温度情報出力装置。 - 前記調整部が、
第1テストモード時に前記第1調整コードをデコードするか、または第2テストモード時に前記第2調整コードをデコードして、変動調整コードを生成するデコード部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、分配電圧の電位レベルを調整する電位調整部と、
前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部と
を備えることを特徴とする請求項14に記載の半導体素子の温度情報出力装置。 - 前記電位調整部が、
前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、
前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部と
を備えることを特徴とする請求項15に記載の半導体素子の温度情報出力装置。 - 前記出力制御部が、
ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するPMOSトランジスタを備えることを特徴とする請求項16に記載の半導体素子の温度情報出力装置。 - 前記変動電圧調整部が、
直列に接続した複数の抵抗と、
前記変動調整コードに応答してオン/オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部と
を備えることを特徴とする請求項16に記載の半導体素子の温度情報出力装置。 - 前記デジタル−アナログ変換調整部が、
第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第1バイアス電圧の電位レベルを決定し、前記第1出力電圧の電位レベルが、前記第1バイアス電圧の電位レベルに応じて変動する第1バイアス決定部と、
第2出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第2バイアス電圧の電位レベルを決定し、前記第2出力電圧の電位レベルが、前記第2バイアス電圧の電位レベルに応じて変動する第2バイアス決定部と、
前記温度制御コードに応答して、前記第2電圧の電位レベルを調整し、前記第1バイアス電圧及び前記第2バイアス電圧に応じて変動可能な電位レベルを決定する第2電圧決定部と
を備えることを特徴とする請求項14に記載の半導体素子の温度情報出力装置。 - 前記第1バイアス決定部が、
前記第1バイアス電圧の電位レベルに応答して、前記第1出力電圧の電位レベルを変動させる第1電流ミラー回路と、
前記第1出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第1バイアス電圧の電位レベルを変動させる第1比較器と
を備えることを特徴とする請求項19に記載の半導体素子の温度情報出力装置。 - 前記第2バイアス決定部が、
前記第2バイアス電圧の電位レベルに応答して、前記第2出力電圧の電位レベルを変動させる第2電流ミラー回路と、
前記第2出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第2バイアス電圧の電位レベルを変動させる第2比較器と
を備えることを特徴とする請求項19に記載の半導体素子の温度情報出力装置。 - 前記第2電圧決定部が、
前記第1バイアス電圧及び前記第2バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度制御コードに応答して、前記第2電圧の電位レベルを調整する第3電流ミラー回路と
を備えることを特徴とする請求項19に記載の半導体素子の温度情報出力装置。 - 前記比較部が、
前記第1電圧の電位レベルと前記第2電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、
前記コード制御信号に応答して、設定されたデジタルコード値を減少又は増加させることにより、第1テストモード時に第1調整コードとして出力するか、または第2テストモード時に温度情報コードとして出力するコードカウンタ部と
を備えることを特徴とする請求項13に記載の半導体素子の温度情報出力装置。 - 前記デコード選択部が、
選択信号に応答して、設定された温度コード又は前記温度情報コードのうちのいずれかのコードを選択して出力するマルチプレクス部と、
前記選択信号に応答して、第1テストモード時に前記第1調整コードを前記電位レベル調節部に出力するか、または第2テストモード時に前記温度情報コードを前記マルチプレクス部に出力するデマルチプレクス部と、
前記マルチプレクス部から出力されるコードをデコードして、前記温度制御コードとして出力するデコード部と
を備えることを特徴とする請求項13に記載の半導体素子の温度情報出力装置。 - 前記選択信号が、
第1テストモード時にアクティブになり、第2テストモード時に非アクティブになることを特徴とする請求項24に記載の半導体素子の温度情報出力装置。 - 温度が変わることを感知した値に応答して、第1電圧の電位レベルを変動させて出力する第1ステップと、
前記第1電圧の電位レベルと第2電圧の電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードとして出力する第2ステップと、
前記調整コードに応答して、前記第2電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する第3ステップと、
前記最大変動電圧及び前記最小変動電圧に応じて、前記第2電圧の電位レベルが前記第1電圧の電位レベルと等しくなるように前記第2電圧の電位レベルを変動させる第4ステップと
を含むことを特徴とする半導体素子の温度情報出力方法。 - 前記第1ステップと第2ステップとの間に、
設定された温度コードをデコードしたコードに応答して、第2電圧の初期電位レベルを決定して出力するステップをさらに含むことを特徴とする請求項26に記載の半導体素子の温度情報出力方法。 - 前記第2ステップないし第4ステップが、前記第1電圧と前記第2電圧とが同じ電位レベルになるまで繰り返されることを特徴とする請求項27に記載の半導体素子の温度情報出力方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060051145A KR100772560B1 (ko) | 2005-09-29 | 2006-06-07 | 반도체 메모리 소자의 온도 정보 출력 장치 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007327932A true JP2007327932A (ja) | 2007-12-20 |
Family
ID=38928494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006302553A Withdrawn JP2007327932A (ja) | 2006-06-07 | 2006-11-08 | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007327932A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
US10685734B2 (en) | 2018-06-12 | 2020-06-16 | Toshiba Memory Corporation | Semiconductor integrated circuit and test method |
US20210310876A1 (en) * | 2017-12-01 | 2021-10-07 | SK Hynix Inc. | Digital temperature sensing circuit |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171822A (ja) * | 1983-03-18 | 1984-09-28 | Matsushita Electric Ind Co Ltd | 温度検出回路 |
JPH03293530A (ja) * | 1990-04-11 | 1991-12-25 | Sanyo Electric Co Ltd | デジタル校正装置 |
US6006169A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | Method and apparatus for trimming an integrated circuit |
JP2002516986A (ja) * | 1998-05-28 | 2002-06-11 | マイクロチップ テクノロジー インコーポレイテッド | 高精度温度センサ集積回路 |
JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
JP2004273103A (ja) * | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 電圧レギュレータ回路及び半導体メモリ装置 |
JP2005031077A (ja) * | 2003-07-04 | 2005-02-03 | Samsung Electronics Co Ltd | 温度測定回路及び方法 |
JP2005106818A (ja) * | 2003-09-30 | 2005-04-21 | Samsung Electronics Co Ltd | 温度を感知してこれに相応するデジタルデータを出力する温度感知器、及びこれを備えるlcd駆動集積回路 |
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
-
2006
- 2006-11-08 JP JP2006302553A patent/JP2007327932A/ja not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171822A (ja) * | 1983-03-18 | 1984-09-28 | Matsushita Electric Ind Co Ltd | 温度検出回路 |
JPH03293530A (ja) * | 1990-04-11 | 1991-12-25 | Sanyo Electric Co Ltd | デジタル校正装置 |
US6006169A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | Method and apparatus for trimming an integrated circuit |
JP2002516986A (ja) * | 1998-05-28 | 2002-06-11 | マイクロチップ テクノロジー インコーポレイテッド | 高精度温度センサ集積回路 |
JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
JP2004273103A (ja) * | 2003-03-06 | 2004-09-30 | Samsung Electronics Co Ltd | 電圧レギュレータ回路及び半導体メモリ装置 |
JP2005031077A (ja) * | 2003-07-04 | 2005-02-03 | Samsung Electronics Co Ltd | 温度測定回路及び方法 |
JP2005106818A (ja) * | 2003-09-30 | 2005-04-21 | Samsung Electronics Co Ltd | 温度を感知してこれに相応するデジタルデータを出力する温度感知器、及びこれを備えるlcd駆動集積回路 |
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093607A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ素子の温度情報出力装置及びその実行方法 |
US20210310876A1 (en) * | 2017-12-01 | 2021-10-07 | SK Hynix Inc. | Digital temperature sensing circuit |
US11656131B2 (en) * | 2017-12-01 | 2023-05-23 | SK Hynix Inc. | Digital temperature sensing circuit |
US10685734B2 (en) | 2018-06-12 | 2020-06-16 | Toshiba Memory Corporation | Semiconductor integrated circuit and test method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981396B2 (ja) | 半導体メモリ素子の温度情報出力装置及びその実行方法 | |
KR100846387B1 (ko) | 반도체 메모리 소자의 온도 정보 출력 장치 | |
KR100832029B1 (ko) | 온도 정보 출력 장치 및 그를 갖는 반도체 소자 | |
KR100772560B1 (ko) | 반도체 메모리 소자의 온도 정보 출력 장치 및 방법 | |
KR100807594B1 (ko) | 온도 정보 출력장치 및 그를 구비하는 반도체소자 | |
US8169764B2 (en) | Temperature compensation in integrated circuit | |
JP4982688B2 (ja) | 温度依存性を有する内部電源発生装置 | |
KR101585231B1 (ko) | 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치 | |
US8283609B2 (en) | On die thermal sensor in semiconductor memory device | |
ITRM20060675A1 (it) | Sensore di temperatura su chip | |
KR101944359B1 (ko) | 밴드갭 기준전압 발생기 | |
KR20190068952A (ko) | 밴드갭 기준전압 발생회로 | |
JP5591294B2 (ja) | 温度情報出力装置及びこれを含むメモリ装置 | |
KR100816150B1 (ko) | 온도 감지 장치 | |
JP2008165962A (ja) | 安定したセルフリフレッシュ動作を行うメモリ装置及びセルフリフレッシュ周期の制御信号生成方法 | |
US20090323764A1 (en) | Temperature sensing circuit, on die thermal sensor including the same, and method for sensing temperature | |
JP2007327932A (ja) | 半導体メモリ素子の温度情報出力装置及びその実行方法 | |
JP2023106298A (ja) | 温度変化においても基準電流または基準電圧を生成する半導体装置 | |
JP2005301410A (ja) | 定電流源、その定電流源を使用した増幅回路及び定電圧回路 | |
US20180052481A1 (en) | Method for ultra-low-power and high-precision reference generation | |
KR20040087152A (ko) | 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법 | |
US8665656B2 (en) | Semiconductor memory apparatus and method for controlling the same | |
KR20090047700A (ko) | 기준전압 발생회로 | |
KR100776739B1 (ko) | 반도체 메모리 장치의 전원 공급 회로 및 방법 | |
KR100857856B1 (ko) | 온도정보 출력장치 및 이를 포함하는 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20110721 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111019 |