JP2007324499A - 高周波用半導体装置 - Google Patents
高周波用半導体装置 Download PDFInfo
- Publication number
- JP2007324499A JP2007324499A JP2006155546A JP2006155546A JP2007324499A JP 2007324499 A JP2007324499 A JP 2007324499A JP 2006155546 A JP2006155546 A JP 2006155546A JP 2006155546 A JP2006155546 A JP 2006155546A JP 2007324499 A JP2007324499 A JP 2007324499A
- Authority
- JP
- Japan
- Prior art keywords
- frequency semiconductor
- lead terminals
- semiconductor device
- semiconductor chips
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 内蔵する複数の半導体チップ間の高調波ノイズの漏洩を防止でき、入力及び出力各端子におけるインピーダンス整合のずれの発生を抑制できる高周波用半導体装置を提供する。
【解決手段】 複数の高周波用半導体チップ2L,2Hと、複数の高周波用半導体チップを各別に搭載する矩形状のダイボンド領域8L,8Hを連結した非矩形状のダイパッド8と、パッケージ外部と高周波用半導体チップの各電極パッド4L,4H,5L,5Hを電気的に接続する複数のリード端子7AL,7AH,7BL,7BHと、リード端子と各電極パッドを電気的に接続するワイヤ6AL,6BL,6AH,6BHと、を備えてパッケージ内に組み立てられ、ダイボンド領域の外周端と、対応するダイボンド領域に搭載される高周波用半導体チップの入力電極パッド及び出力電極パッドとワイヤで各別に接続されるリード端子との間の距離が夫々同長となっている。
【選択図】 図1
【解決手段】 複数の高周波用半導体チップ2L,2Hと、複数の高周波用半導体チップを各別に搭載する矩形状のダイボンド領域8L,8Hを連結した非矩形状のダイパッド8と、パッケージ外部と高周波用半導体チップの各電極パッド4L,4H,5L,5Hを電気的に接続する複数のリード端子7AL,7AH,7BL,7BHと、リード端子と各電極パッドを電気的に接続するワイヤ6AL,6BL,6AH,6BHと、を備えてパッケージ内に組み立てられ、ダイボンド領域の外周端と、対応するダイボンド領域に搭載される高周波用半導体チップの入力電極パッド及び出力電極パッドとワイヤで各別に接続されるリード端子との間の距離が夫々同長となっている。
【選択図】 図1
Description
本発明は、高周波用半導体装置に関し、より詳細には、同一ダイパッド上に少なくとも2つの高周波用半導体チップが搭載された高周波用半導体装置に関する。
無線LAN機能搭載のパーソナルコンピュータ、携帯情報端末、コンピュータ周辺機器等の通信用パワーアンプとして、高周波、高出力で動作するトランジスタが不可欠である。これらの用途には、高周波特性の関係から化合物半導体を利用したトランジスタが用いられている。近年、情報伝送量、情報伝送速度等、その用途により使用周波数帯域が異なる複数の規格が並存している。これらに対応し、同時に商品の実装面積を縮小し、且つ、コスト低減を図るために、周波数帯域の異なる2つの高周波用半導体チップを1パッケージ内に搭載したデュアルバンド対応のより小型化された高周波用半導体装置が採用されている。
図10は、従来の2チップ1パッケージタイプのデュアルバンド対応高周波用半導体装置のパッケージ内部における、フレーム上のダイボンドエリア内のチップ配列、及び、ワイヤレイアウトの様子を示す説明図である。図10に示すように、高周波用半導体装置13は、異なる周波数に対応した半導体チップ13L(低周波数対応チップ)及び13H(高周波数対応チップ)の2つの高周波用半導体チップと、2つの半導体チップを同一領域内に搭載するダイボンドエリア20(高周波半導体チップ13L,13Hの裏面電極、即ち接地もしくはグランド電極と接触し、高周波用半導体装置13の接地電極を兼ねる。)を含むフレームと、各半導体チップ内の回路を外部へ電気的に接続する複数のリード端子と、夫々の一端が各チップの電極パッドに接続され、他端が前記パッドに対応するリード端子に接続される端子接続ワイヤ(6AL,6BL,6AH,6BH等)とを、パッケージ内部に備えている。各半導体チップは、半導体チップ間のクロストークを防止すべく、一方の半導体チップの出力電極パッドと他方の半導体チップの出力電極パッドとの最短距離が所定距離以上であるように、更に、出力端子接続ワイヤは、一方の半導体チップの出力電極パッドに接続されたワイヤと他方の半導体チップの出力電極パッドに接続されたワイヤとの最短距離が所定距離以上であるように配置される。
ここで、高周波用半導体装置のパッケージの大型化を避け、且つ、2つの半導体チップの出力電極パッド間距離をより大きくするため、図10に示す通り、各半導体チップはダイボンドエリア内で、通常対角線上に配置される。
図11は、無線LANモジュールにおける高周波用半導体装置及びフィルタ部分の構成を示す概略ブロック図である。RF回路が集積されたRFIC11から2.4GHzの低周波帯域信号または5GHzの高周波帯域信号が高周波用半導体装置13の使用条件に応じて出力される。夫々の信号はバンドパスフィルタ12L,12H、高周波用半導体装置13(低周波数側半導体チップ13L,高周波数側半導体チップ13H)を経て電力増幅され、ローパスフィルタ14L,14H、及び、ダイプレクサ15を経た後に、アンテナ16から送信される。図11において、デュアルバンド対応高周波用半導体装置13(図10の高周波用半導体装置13に相当)の低周波数側半導体チップ13L(図10の半導体チップ13Lに相当)からの高調波信号が、隣接して配置された高周波数側半導体チップ13H(図10の半導体チップ13Hに相当)の出力端子から漏れて出力され、高調波ノイズを含んだ信号がアンテナ16から送信されてしまうという不都合があった。即ち、2つの高周波用半導体チップ13L,13Hの夫々の出力電極パッドまたは出力端子接続ワイヤを通して誘導される高調波ノイズを防止するために、図10に示すように2つの半導体チップの出力電極パッド間の最短距離が所定距離以上で、更に、2つの半導体チップの出力端子接続ワイヤ間の最短距離が所定距離以上であるように配置された。より具体的には、上述の如く、2つの半導体チップは、通常は図10に示すようにダイボンドエリア内で同一対角線上に配置される。しかしながら、上述した従来の高周波用半導体装置の構造においては、以下に説明するような問題の生じる虞がある。
図10に示すように、2つの高周波用半導体チップ13L,13Hを矩形状の一つのダイボンドエリア内において対角に配置することにより、2つの半導体チップ13L,13Hの入力端子または出力端子の少なくとも何れかの一方のリード端子をパッケージの外周の1辺に纏めて配置した場合に、入力端子または出力端子の何れかの接続ワイヤが長くなるとともに、ワイヤ長のバラツキも大きくなる。即ち、接続ワイヤに寄生するインダクタンス成分が増加し、インピーダンス整合のずれ或いは信号損失が増加するという不都合が発生する。
従来の無線LANモジュールでは、モジュールを構成する際に高周波用半導体装置とは別に外付けの整合回路(図11中に破線の長方形で表示)を追加して、インピーダンス整合等の調整することで最適化を行っていた。しかし、近年ではモジュールの小型化のために高周波用半導体装置の2つの半導体チップの夫々に、予め整合回路が内蔵されている。即ち、半導体チップ設計時に予め想定したワイヤ長によるインダクタンス成分をシミュレーションにより求め、そのインダクタンス成分に適合する整合回路を半導体チップ内に作り込む作業がなされている。
ところが、ワイヤ長が長いほどシミュレーション精度が悪くなり、且つ、ワイヤ長が長いほど製造工程でのシミュレーション結果と実際のインダクタンス成分とのバラツキが大きくなり易くなる。この結果、シミュレーションにより導出したインダクタンス成分に基づいて設計された整合回路が必ずしも最適設計とならずにインピーダンス整合のずれが発生し易くなるという問題がある。つまり、インピーダンス整合のずれにより高周波用半導体装置の各半導体チップの高周波特性のずれが顕著化する。
また、図12に、無線LANカード等のモジュールのセット基板内での高周波用半導体装置(図11の高周波用半導体装置13に相当)の実装例を示す。尚、図12中において、図11と同じ構成要素には同じ符号を付して説明する。図12に示すように、セット基板10上に高周波用半導体装置13を実装する場合に、高周波用半導体装置13の入力信号用のリード端子と出力信号用のリード端子が、パッケージの左右或いは上下等180°対称方向に配置されているため、高周波用半導体装置13の入力側及び出力側に取り付ける各部品は、高周波用半導体装置13を挟んで180°対称部(左右、上下)に配置する必要がある。従って、セット基板10内に従来のような高周波用半導体装置13を実装する場合にセット基板10の配線、各種部品配置等のレイアウトに自由度がなくなり、セット基板10の小型縮小化が阻害されるという問題がある。特に、近年携帯用機器の小型化、低コスト化の要請により、セット基板の小型化或いは部品自身の小型化が必要不可欠となってきており、本問題の解決は益々重要となっている。
本発明は上記の問題点に鑑みてなされたものであり、その主たる目的は、内蔵する複数の半導体チップ間の高調波ノイズの漏洩を防止でき、入力及び出力各端子におけるインピーダンス整合のずれの発生を抑制できる高周波用半導体装置を提供する点にある。更に、本発明の目的は、搭載されるセット基板の設計自由度を増してセット基板の小型化が容易となる高周波用半導体装置を提供する点にある。
上記目的を達成するための本発明に係る高周波用半導体装置は、少なくとも2つの高周波用半導体チップと、前記少なくとも2つの高周波用半導体チップを各別に搭載する矩形状のダイボンド領域を複数連結してなり隣接する任意の2つのダイボンド領域の合体形状が非矩形状であるダイパッドと、パッケージ外部と前記少なくとも2つの高周波用半導体チップの各電極パッドを電気的に接続するための複数のリード端子と、前記リード端子と前記各電極パッドを電気的に接続するワイヤと、を備えて所定のパッケージ内に組み立てられている高周波用半導体装置であって、前記ダイボンド領域の外周端と、対応する前記ダイボンド領域に搭載される前記高周波用半導体チップの入力電極パッド及び出力電極パッドと前記ワイヤで各別に接続される前記リード端子との間の距離が、全ての前記高周波用半導体チップついて夫々同長であることを第1の特徴とする。
更に、本発明に係る高周波用半導体装置は、上記第1の特徴に加えて、前記非矩形状のダイパッドが、2つの前記高周波用半導体チップを各別に搭載する矩形状の2つのダイボンド領域の一方側の1つのコーナー部と他方側の対角に位置する1つのコーナー部を連結してなることを第2の特徴とする。
上記第1または第2の特徴を備えた高周波用半導体装置によれば、少なくとも2つの高周波用半導体チップを各別に搭載する矩形状のダイボンド領域が複数連結したダイパッドにおいて、隣接する任意の2つのダイボンド領域の合体形状が非矩形状であるため、各ダイボンド領域の相互の配置関係は、各ダイボンド領域の縦方向及び横方向の両方向にずれているため、隣接する任意の2つのダイボンド領域に搭載される2つの高周波用半導体チップの入力電極パッド同士及び入力電極パッドに接続するワイヤ同士を離間させることができ、また同様に、出力電極パッド同士及び出力電極パッドに接続するワイヤ同士を離間させることができ、2つの高周波用半導体チップ間での高周波ノイズの漏洩を低減できる。更に、ダイボンド領域の外周端と入力電極パッド及び出力電極パッドと接続するリード端子間の距離が同長であるため、パッケージの最も端部寄りに配置された入力電極パッド及び出力電極パッドと接続するリード端子とダイボンド領域の外周端との距離に、全ての入力電極パッド及び出力電極パッドと接続するリード端子とダイボンド領域の外周端との距離が統一されるので、入力信号用及び出力信号用の電極パッドと対応するリード端子間のワイヤ長が等しく且つ短く設定できるため、各ワイヤの寄生インダクタンス成分による高周波特性の劣化を抑制できるとともに、更に、ワイヤ長に伴うインダクタンス成分のシミュレーション精度も向上し、実際のインダクタンス成分との誤差も抑制されるため、整合回路の設計誤差によるインピーダンス整合のずれも抑制され、各半導体チップの高周波特性のずれを低減できる。以上により、上記本発明の主たる目的が達成される。特に、第2の特徴を備えた高周波用半導体装置によれば、2つの高周波用半導体チップを搭載した高周波用半導体装置において、上記本発明の主たる目的が達成される。
更に、本発明に係る高周波用半導体装置は、上記第1または第2の特徴に加えて、前記各高周波用半導体チップの入力電極パッドと前記ワイヤを介して接続する前記リード端子である入力リード端子の全てが、前記パッケージの矩形状の外周の1辺に配置され、前記各高周波用半導体チップの出力電極パッドと前記ワイヤを介して接続する前記リード端子である出力リード端子の全てが、前記パッケージの矩形状の外周の他の1辺に配置されていることを第3の特徴とする。
更に、本発明に係る高周波用半導体装置は、上記第1または第2の特徴に加えて、前記各高周波用半導体チップの入力電極パッドと前記ワイヤを介して接続する前記リード端子である入力リード端子の全てが、前記パッケージの矩形状の外周の1辺に配置され、前記各高周波用半導体チップの出力電極パッドと前記ワイヤを介して接続する前記リード端子である出力リード端子が、前記パッケージの矩形状の外周の他の2辺または3辺に分散して配置されていることを第4の特徴とする。
更に、本発明に係る高周波用半導体装置は、上記第3または第4の特徴に加えて、前記入力リード端子が配置されている1辺と、前記出力リード端子が配置されている1辺が直交して隣接していることを第5の特徴とする。
上記第3の特徴の高周波用半導体装置によれば、本発明に係る高周波用半導体装置を搭載するモジュールのセット基板を縦横比(長辺/短辺)の大きい細長い矩形状にする必要がある場合には、入力リード端子が配置されている1辺と出力リード端子が配置されている1辺を従来通りにパッケージの左右或いは上下等180°対称方向に配置でき、高周波用半導体装置をセット基板の中央に配置できる。他方、当該セット基板を縦横比の小さい正方形に近い矩形状にする必要がある場合には、入力リード端子が配置されている1辺と出力リード端子が配置されている1辺を相互に直交して隣接するよう選択することで、高周波用半導体装置をセット基板の4隅の1つに配置できる。特に、上記第3及び第5の特徴を兼ね備える後者の場合は、セット基板の縦横比を小さくでき小型化に寄与し、上記本発明の従たる目的が達成される。
上記第4の特徴の高周波用半導体装置によれば、本発明に係る高周波用半導体装置の各半導体チップの出力信号を処理する回路群を、セット基板上で分散配置できるため、出力リード端子をセット基板上の余白部分に向けて分散配置することで、セット基板上の面積を有効活用でき、セット基板の小型化に寄与し、上記本発明の従たる目的が達成される。特に、上記第4及び第5の特徴を兼ね備える場合には、出力リード端子を2辺に分散して配置し、その2辺を入力リード端子が配置されている1辺と直交して隣接することで、本発明に係る高周波用半導体装置をセット基板の1端辺の中央に配置して、その両側に出力信号の処理回路を分散配置できるため、セット基板の縦横比を小さくでき小型化に寄与し、上記本発明の従たる目的が達成される。
更に、本発明に係る高周波用半導体装置は、上記第3乃至第5の何れか特徴に加えて、前記パッケージの矩形状の外周の前記入力リード端子と前記出力リード端子の何れも配置されていない辺には、前記入力リード端子と前記出力リード端子以外の前記リード端子を配置しないことを第6の特徴とする。
上記第6の特徴の高周波用半導体装置によれば、全てのリード端子が、入力リード端子と出力リード端子の何れかが配置されている辺に配置されるため、出力リード端子を1辺または2辺に配置する場合には、残りの2辺または1辺にはリード端子が配置されず、同じパッケージサイズにおいて高周波用半導体装置自体の外形寸法を小さくでき、結果としてセット基板の小型化に寄与する。
更に、本発明に係る高周波用半導体装置は、上記何れか特徴に加えて、前記ダイボンド領域の外周端と前記リード端子との間の距離が全ての前記高周波用半導体チップついて夫々同長となるために、前記複数のリード端子の一部が、前記ダイボンド領域の外周端に向かって延長するとともに、前記ワイヤが接続しない側の面が厚み方向に後退した延長部分を有することを第7の特徴とする。
上記第7の特徴の高周波用半導体装置によれば、延長部分を有するリード端子の当該延長部分を除く部分が、前記ダイボンド領域の外周端と前記リード端子との間の距離が全ての前記高周波用半導体チップついて夫々同長となっていない既存品の対応するリード端子と同じ厚みで同じ平面形状となるため、各リード端子のワイヤが接続しない側の面をパッケージの裏面側に露出させた場合に、本パッケージを搭載する基板側の配線パターンを既存品用の配線パターンから変更する必要がなく既存品との互換性を確保できる。
以下、本発明に係る高周波用半導体装置(以下、適宜「本発明装置」と略称する)の実施形態を図面に基づいて説明する。
〈第1実施形態〉
図1(A)は、第1実施形態に係る本発明装置のパッケージ内部におけるリード端子のレイアウト、ダイパッド及びダイボンド領域のレイアウト、2つの高周波用半導体チップのダイパッド上での搭載位置、リード端子と各高周波用半導体チップ内の電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。また、図1(B)は、図1(A)のX−X’断面を側方(図1(A)の下側)から透視した本発明装置の断面構造を模式的に示す断面透視図である。尚、図1(A)において、説明の簡単化のため、図10に示す従来の高周波用半導体装置13と同じ構成要素には同じ符号を付して説明する。
図1(A)は、第1実施形態に係る本発明装置のパッケージ内部におけるリード端子のレイアウト、ダイパッド及びダイボンド領域のレイアウト、2つの高周波用半導体チップのダイパッド上での搭載位置、リード端子と各高周波用半導体チップ内の電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。また、図1(B)は、図1(A)のX−X’断面を側方(図1(A)の下側)から透視した本発明装置の断面構造を模式的に示す断面透視図である。尚、図1(A)において、説明の簡単化のため、図10に示す従来の高周波用半導体装置13と同じ構成要素には同じ符号を付して説明する。
図1(A)に示すように、本発明装置1は、2つの高周波用半導体チップ2L,2Hと、高周波用半導体チップ2L,2Hを各別に搭載する矩形状のダイボンド領域8L,8Hの一方側8Lの1つのコーナー部(図中では右上角)と他方側8Hの対角に位置する1つのコーナー部(図中では左下角)を連結してなる非矩形状のダイパッド8と、リード端子3,7AL,7BL,7AH,7BHと、各リード端子7AL,7BL,7AH,7BHと高周波用半導体チップ2L,2H上の電極パッド4L,4H,5L,5Hを各別に電気的に接続するワイヤ6AL,6BL,6AH,6BHとを備えて構成され、例えば、上記各構成部品が樹脂封止されパッケージ内に組み立てられている。尚、本実施形態では、本発明装置1は、周波数帯域の異なる2つの高周波用半導体チップ2L,2Hを1パッケージ内に搭載したデュアルバンド対応の高周波用半導体装置として構成されている。
ここで、高周波用半導体チップとは、メガヘルツ帯以上の信号周波数を扱う半導体チップのことをいい、特にギガヘルツ帯の信号周波数を扱う半導体チップのことをいう。特にギガヘルツ帯の半導体チップには、周波数特性の関係からHBT(Heterojunction Bipolar Transistor:材料として化合物半導体が広く用いられる)が使用されるが、それに限定されず、例えば、MESFET(Metal Semiconductor Field Effect Transistor)或いはHEMT(High Electron Mobility Transistor)も適用可能であり、更に、周波数が比較的低い用途で特性に問題がなければシリコンを材料とするトランジスタであってもよい。
また、リード端子とは、本発明装置のパッケージの端子のことであり、本発明装置とその外部の回路とは、リード端子を介して電気的に接続される。リード端子は、例えばCu(銅)を用いることができるが、それに限定されず、例えばCu合金系や42アロイ等のFe−Ni(鉄−ニッケル)合金系金属を用いてもよい。
ダイパッドとは、高周波用半導体チップをその上に接着固定するための平板状の部材で、リード端子と同様の材質の金属を用いることができるが、それに限定されず、例えば、セラミックケースやプリント基板であってもよい。また、ダイボンド領域とは、高周波用半導体チップをダイパッド上に搭載して物理的に固定する所定の領域のことをいう。
ワイヤは、例えば、高周波用半導体チップの電極パッドやダイパッドとリード端子とを電気的に接続する導電体の線材で、Au(金)、Al(アルミニウム)等の金属細線を用いることができるが、これらの材料に限定されない。
電極パッドとは、高周波用半導体チップ内の回路にワイヤを接続するためにチップ上に設けられた導電体領域のことである。
図1(A)に示す例では、2つの高周波用半導体チップ2L,2Hには、夫々、入力信号受信用の入力電極パッド4L,4Hと出力信号発信用の出力電極パッド5L,5Hが1つずつ配置されており、入力電極パッド4L,4Hは夫々入力リード端子7AL,7AHとワイヤ6AL,6AHにより電気的に接続され、出力電極パッド5L,5Hは夫々出力リード端子7BL,7BHとワイヤ6BL,6BHにより電気的に接続されている。また、各高周波用半導体チップ2L,2Hに電源供給するための電源パッド及び接地電位を供給するグランドパッドは図示を省略するとともに、各パッドへのワイヤの接続も図示を省略している。尚、接地電位は、ダイパッド8からチップの裏面を介して供給する構成でも構わない。また、各高周波用半導体チップ2L,2Hに、夫々、2以上の入力電極パッドを設けてもよいし、更に、2以上の出力電極パッドを設けてもよい。
図1(A)及び図1(B)に示すように、ダイパッド8は、低周波数対応の高周波用半導体チップ2Lを搭載するダイボンド領域8Lの1つのコーナー部(図中では右上角)と高周波数対応の高周波用半導体チップ2Hを搭載するダイボンド領域8Hの1つのコーナー部(図中では左下角)を連結してなる非矩形状であり、各ダイボンド領域8L,8Hは1つの大きな矩形状のダイボンド領域内に対角線上に配置された2つの高周波用半導体チップ2L,2Hの周囲の一部分を残して、余剰の部分を高周波用半導体チップ2L,2Hに向けて切り込んで削除した形状となっている。そして、リード端子のレイアウトは、切り込まれて削除された部分のダイボンド領域と対向していたリード端子(図中では、リード端子7BL,7AH等)の端部を、各ダイボンド領域8L,8Hに向って切り込まれた部分に延伸させた形状となっている。従って、本実施形態では、ダイボンド領域8Lに搭載される高周波用半導体チップ2Lの入力電極パッド4Lと入力リード端子7ALとの間、及び、出力電極パッド5Lと出力リード端子7BLとの間の各距離、及び、ダイボンド領域8Hに搭載される高周波用半導体チップ2Hの入力電極パッド4Hとリード端子7AHとの間、及び、出力電極パッド5Hと出力リード端子7BHとの間の各距離は、全て同じ長さとなっている。この結果、入力電極パッド4Lと入力リード端子7ALを接続するワイヤ6AL、出力電極パッド5Lと出力リード端子7BLを接続するワイヤ6BL、入力電極パッド4Hとリード端子7AHを接続するワイヤ6AH、及び、出力電極パッド5Hと出力リード端子7BHを接続するワイヤ6BHの夫々が、全て略同じ短いワイヤ長となる。
以上のパッケージ内部の構成により、高周波用半導体チップ2Lの入力電極パッド4Lと出力電極パッド5Lは、夫々、ワイヤ6AL,6BL、及び、入力リード端子7ALと出力リード端子7BLを経て、本発明装置1の外部の回路と電気的に接続される。同様に、高周波用半導体チップ2Hの入力電極パッド4Hと出力電極パッド5Hは、夫々、ワイヤ6AH,6BH、及び、入力リード端子7AHと出力リード端子7BHを経て、本発明装置1の外部の回路と電気的に接続される。
図2は、本発明装置1が適用される一回路例としての無線LANモジュールの概略の構成を示すブロック図である。RF回路が集積されたRFIC11から2.4GHzの低周波帯域信号または5GHzの高周波帯域信号が本発明装置1の使用条件に応じて出力される。夫々の信号はバンドパスフィルタ12L,12H、本発明装置1(低周波数側半導体チップ2L,高周波数側半導体チップ2H)を経て電力増幅され、ローパスフィルタ14L,14H、及び、ダイプレクサ15を経た後に、アンテナ16から送信される。無線LANモジュールを構成する本発明装置1以外の構成要素については、図11に示す従来の高周波用半導体装置13を適用した無線LANモジュールと同じであり、同じ構成要素については同じ符号を付して説明する。
本実施形態では、入力信号用及び出力信号用の整合回路が、各高周波用半導体チップ2L,2H内の入力電極パッド4L,4H及び出力電極パッド5L,5Hに夫々隣接して設けられている。ここで、入力電極パッド4L,4H及び出力電極パッド5L,5Hに接続するワイヤ6AL,6AH,6BL,6BHの各ワイヤ長が、図11に示す無線LANモジュールに使用される従来の高周波用半導体装置13のようにワイヤ長の一部が長くなり不揃いとなることはなく、短く且つ相互に略同長となるため、整合回路の設計時に使用する各ワイヤの寄生インダクタンス成分のシミュレーション値が高精度に導出されるとともに、インダクタンス成分自体も小さくなるため、各高周波用半導体チップ2L,2Hの高周波特性の劣化(インピーダンス整合のずれ、信号損失の増加等)が大幅に抑制される。
更に、本実施形態では、図10に示す従来の高周波用半導体装置13内の2つの高周波半導体チップ13L,13Hと同様に、2つの高周波半導体チップ2L,2Hが、縦方向及び横方向の両方向にずれて1本の対角線上に配置されているため、2つのダイボンド領域8L,8Hに搭載される2つの高周波用半導体チップ2L,2Hの入力電極パッド4L,4H同士及び入力電極パッド4L,4Hに接続するワイヤ6AL,6AH同士を離間させることができ、また同様に、出力電極パッド5L,5H同士及び出力電極パッド5L,5Hに接続するワイヤ6BL,6BH同士を離間させることができ、2つの高周波用半導体チップ2L,2H間での高周波ノイズの漏洩を低減できる。
〈第2実施形態〉
図3は、第2実施形態に係る本発明装置1aのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。尚、第1実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
図3は、第2実施形態に係る本発明装置1aのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。尚、第1実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
本発明装置1aは、第1実施形態と同様に、2つの高周波用半導体チップ2L,2Hと、高周波用半導体チップ2L,2Hを各別に搭載する矩形状のダイボンド領域8L,8Hの一方側8Lの1つのコーナー部(図中では右上角)と他方側8Hの対角に位置する1つのコーナー部(図中では左下角)を連結してなる非矩形状のダイパッド8と、リード端子3,7AL,7BL,7AH,7BHと、各リード端子7AL,7BL,7AH,7BHと高周波用半導体チップ2L,2H上の電極パッド4L,4H,5L,5Hを各別に電気的に接続するワイヤ6AL,6BL,6AH,6BHと、を備えて構成され、例えば、上記各構成部品が樹脂封止されパッケージ内に組み立てられている。また、本発明装置1aは、第1実施形態と同様に、周波数帯域の異なる2つの高周波用半導体チップ2L,2Hを1パッケージ内に搭載したデュアルバンド対応の高周波用半導体装置として構成されている。
図3に例示する本発明装置1aでは、パッケージ内部におけるリード端子のレイアウト及び当該レイアウトにおける出力リード端子7BL,7BHの配置と、出力電極パッド5L,5Hと出力リード端子7BL,7BH間を夫々電気的に接続するワイヤ6BL,6BHのワイヤレイアウトが第1実施形態と異なり、それ以外は第1実施形態と同じである。つまり、本発明装置1aのダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、入力リード端子7AL,7AHと各高周波用半導体チップ2L,2H内の入力電極パッド4L,4H間を接続するワイヤレイアウトは第1実施形態と同じである。
つまり、第2実施形態に係る本発明装置1aでは、図3に示すように、入力リード端子7AL,7AHが配置されるパッケージの矩形状の外周の1辺(図中の右側端辺)と、出力リード端子7BL,7BHが配置されるパッケージの矩形状の外周の1辺(図中の下側端辺)が、互いに直交して隣接している。
以上のパッケージ内部の構成により、高周波用半導体チップ2Lの入力電極パッド4Lと出力電極パッド5Lは、夫々、ワイヤ6AL,6BL、及び、入力リード端子7ALと出力リード端子7BLを経て、本発明装置1aの外部の回路と電気的に接続される。同様に、高周波用半導体チップ2Hの入力電極パッド4Hと出力電極パッド5Hは、夫々、ワイヤ6AH,6BH、及び、入力リード端子7AHと出力リード端子7BHを経て、本発明装置1aの外部の回路と電気的に接続される。
尚、本発明装置1aが適用される一回路例としての無線LANモジュールは、第1実施形態と同様に、図2に示すような概略構成となる。
図4に、無線LANカード等のモジュールのセット基板内での本発明装置1aの実装例を示す。尚、図4中において、図2と同じ構成要素には同じ符号を付して説明する。図4に示すように、セット基板10上に本発明装置1aを実装する場合に、本発明装置1aの入力リード端子7AL,7AHと出力リード端子7BL,7BHが、パッケージの矩形状の外周の互いに直交して隣接する2辺の夫々に各別に配置されているため、本発明装置1aの入力側及び出力側に取り付ける各部品は、本発明装置1aを中心として直角方向に配置することができる。これにより、本発明装置1aのセット基板10内における配置個所の自由度が増し、具体的には、従来は配置が不可能であったセット基板10の隅位置にも配置が可能となって、セット基板10の縦横比(長辺/短辺)を小さくでき、モジュールの小型化が容易となる。
尚、第2実施形態においても、各高周波用半導体チップ2L,2Hの高周波特性の劣化(インピーダンス整合のずれ、信号損失の増加等)が大幅に抑制される点、及び、2つの高周波用半導体チップ2L,2H間での高周波ノイズの漏洩を低減できる点は、第1実施形態と同様であり、重複する説明は省略する。
〈第3実施形態〉
図5は、第3実施形態に係る本発明装置1bのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。尚、第1及び第2実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
図5は、第3実施形態に係る本発明装置1bのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等を模式的に示す平面透視図である。尚、第1及び第2実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
本発明装置1bは、第1実施形態と同様に、2つの高周波用半導体チップ2L,2Hと、高周波用半導体チップ2L,2Hを各別に搭載する矩形状のダイボンド領域8L,8Hの一方側8Lの1つのコーナー部(図中では右上角)と他方側8Hの対角に位置する1つのコーナー部(図中では左下角)を連結してなる非矩形状のダイパッド8と、リード端子3,7AL,7BL,7AH,7BHと、各リード端子7AL,7BL,7AH,7BHと高周波用半導体チップ2L,2H上の電極パッド4L,4H,5L,5Hを各別に電気的に接続するワイヤ6AL,6BL,6AH,6BHと、を備えて構成され、例えば、上記各構成部品が樹脂封止されパッケージ内に組み立てられている。また、本発明装置1bは、第1実施形態と同様に、周波数帯域の異なる2つの高周波用半導体チップ2L,2Hを1パッケージ内に搭載したデュアルバンド対応の高周波用半導体装置として構成されている。
図5に例示する本発明装置1bでは、出力リード端子7BL,7BHの配置と、出力電極パッド5L,5Hと出力リード端子7BL,7BH間を夫々電気的に接続するワイヤ6BL,6BHのワイヤレイアウトが第1実施形態と異なり、それ以外は第1実施形態と同じである。つまり、本発明装置1bのパッケージ内部におけるリード端子全体のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、入力リード端子7AL,7AHと各高周波用半導体チップ2L,2H内の入力電極パッド4L,4H間を接続するワイヤレイアウトは第1実施形態と同じである。
つまり、第3実施形態に係る本発明装置1bでは、図5に示すように、出力リード端子7BL,7BHがパッケージの矩形状の外周の2辺(図中の下側端辺と上側端辺)に分散して配置され、入力リード端子7AL,7AHが配置されるパッケージの矩形状の外周の1辺(図中の右側端辺)と、出力リード端子7BL,7AHが配置されるパッケージの矩形状の外周の2辺(図中の下側端辺と上側端辺)が互いに直交して隣接している。
以上のパッケージ内部の構成により、高周波用半導体チップ2Lの入力電極パッド4Lと出力電極パッド5Lは、夫々、ワイヤ6AL,6BL、及び、入力リード端子7ALと出力リード端子7BLを経て、本発明装置1bの外部の回路と電気的に接続される。同様に、高周波用半導体チップ2Hの入力電極パッド4Hと出力電極パッド5Hは、夫々、ワイヤ6AH,6BH、及び、入力リード端子7AHと出力リード端子7BHを経て、本発明装置1bの外部の回路と電気的に接続される。
尚、本発明装置1bが適用される一回路例としての無線LANモジュールは、第1実施形態と同様に、図2に示すような概略構成となる。
図6に、無線LANカード等のモジュールのセット基板内での本発明装置1bの実装例を示す。尚、図6中において、図2と同じ構成要素には同じ符号を付して説明する。図6に示すように、セット基板10上に本発明装置1bを実装する場合に、本発明装置1bの出力リード端子7BL,7BHがパッケージの矩形状の外周の2辺(図中の下側端辺と上側端辺)に分散して配置され、当該2辺が入力リード端子7AL,7AHが配置されるパッケージの矩形状の外周の1辺と直交して隣接するため、本発明装置1bの入力側及び出力側に取り付ける各部品は、本発明装置1bを中心として3方向に分散して配置することができる。これにより、本発明装置1bのセット基板10内における配置個所の自由度が増し、具体的には、従来は配置が不可能であったセット基板10の端縁部中央にも配置が可能となって、セット基板10の縦横比(長辺/短辺)を小さくでき、モジュールの小型化が容易となる。
尚、第3実施形態においても、各高周波用半導体チップ2L,2Hの高周波特性の劣化(インピーダンス整合のずれ、信号損失の増加等)が大幅に抑制される点、及び、2つの高周波用半導体チップ2L,2H間での高周波ノイズの漏洩を低減できる点は、第1実施形態と同様であり、重複する説明は省略する。
〈第4実施形態〉
図7(A)〜図7(C)は、第4実施形態に係る本発明装置1c〜1eのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等の2つの実施例を模式的に示す平面透視図である。尚、第1〜第3実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
図7(A)〜図7(C)は、第4実施形態に係る本発明装置1c〜1eのパッケージ内部におけるリード端子のレイアウト、ダイパッド8及びダイボンド領域8L,8Hのレイアウト、2つの高周波用半導体チップ2L,2Hのダイパッド8上での搭載位置、リード端子と各高周波用半導体チップ内2L,2Hの電極パッド間を接続するワイヤレイアウト等の2つの実施例を模式的に示す平面透視図である。尚、第1〜第3実施形態と同じ構成要素には、同じ符号を付して説明する。また、高周波用半導体チップ、リード端子、ダイパッド、ワイヤ、電極パッド等の個々の構成要素の機能や材料は第1実施形態と同じであるので、重複する説明は省略する。
図7(A)に例示する本発明装置1cは、第1実施形態に係る本発明装置1の変形例であり、入力リード端子7AL,7AHと出力リード端子7BL,7BHの配置されていないパッケージの矩形状の外周の2辺(図中の上側端辺と下側端辺)にリード端子を設けないリード端子のレイアウトとなっている。リード端子のレイアウト以外は、第1実施形態と同じである。
図7(B)に例示する本発明装置1dは、第2実施形態に係る本発明装置1aの変形例であり、入力リード端子7AL,7AHと出力リード端子7BL,7BHの配置されていないパッケージの矩形状の外周の2辺(図中の上側端辺と右側端辺)にリード端子を設けないリード端子のレイアウトとなっている。リード端子のレイアウト以外は、第2実施形態に係る本発明装置1aと同じである。
図7(C)に例示する本発明装置1eは、第3実施形態に係る本発明装置1bの変形例であり、入力リード端子7AL,7AHと出力リード端子7BL,7BHの配置されていないパッケージの矩形状の外周の1辺(図中の右側端辺)にリード端子を設けないリード端子のレイアウトとなっている。リード端子のレイアウト以外は、第3実施形態と同じである。
図7(A)〜図7(C)に示すように、第4実施形態に係る本発明装置1c〜1eは、何れも入力リード端子7AL,7AHと出力リード端子7BL,7BHの配置されているパッケージの矩形状の外周の2辺または3辺にのみリード端子を設けるリード端子のレイアウトとなっている。これにより、本発明装置1c〜1eのパッケージのリード端子を含む外形寸法が縮小化されるため、本発明装置1c〜1eを図2に示す概略構成となる無線LANモジュールのセット基板10上に本発明装置1c〜1eを実装する場合おいて、更に、セット基板10内における配置個所の自由度が増し、具体的には、従来は配置が不可能であったセット基板10の隅位置や端縁部にも配置が可能となって、セット基板10つまりモジュールの小型化が更に容易に達成可能となる。
尚、第4実施形態では、各高周波用半導体チップ2L,2Hに電源供給するための電源パッド(図示せず)とワイヤ(図示せず)を介して電気的に接続されるリード端子、及び、接地電位を供給するグランドパッド(図示せず)またはダイパッド8とワイヤ(図示せず)を介して電気的に接続されるリード端子は、入力リード端子7AL,7AHと出力リード端子7BL,7BHの配置されているパッケージの矩形状の外周の2辺または3辺に配置されることになる。
〈別実施形態〉
以下に、本発明装置の別実施形態について説明する。
以下に、本発明装置の別実施形態について説明する。
〈1〉上記各実施形態では、本発明装置のダイパッド8に搭載される高周波用半導体チップの個数は2であったが、高周波用半導体チップの個数は2に限定されるものではなく、3以上であってもよい。例えば、図8(A)及び図8(B)に示すように、本発明装置1f,1gが、3つの高周波用半導体チップ2L,2H,2Mと、高周波用半導体チップ2L,2H,2Mを各別に搭載する矩形状のダイボンド領域8L,8H,8Mの内の1つのコーナー部(図中では右上角)と他の1つの対角に位置する1つのコーナー部(図中では左下角)を連結してなる非矩形状のダイパッド8と、リード端子3,7AL,7BL,7AH,7BH,7AM,7BMと、各リード端子7AL,7BL,7AH,7BH,7AM,7BMと高周波用半導体チップ2L,2H,2M上の電極パッド4L,4H,4M,5L,5H,5Mを各別に電気的に接続するワイヤ6AL,6BL,6AH,6BH,6AM,6BMとを備えて構成されるのも好ましい形態である。
〈2〉更に、上記各実施形態では、図1(A)及び(B)に示すように、ダイボンド領域8の外周端とリード端子3,7AL,7BL,7AH,7BHとの間の距離が全ての前記高周波用半導体チップついて夫々同長となるために、一部のリード端子7AH,7BL等が、ダイボンド領域8の外周端に向かって延長した延長部分を有し、その延長部分の厚みが、リード端子の全長に亘って同じであり、また、延長部分を有しない他のリード端子7AL,7BH等と同じであった。ところで、図9(B)に示すように、当該延長部分3Aの厚みを、リード端子のパッケージの外周側寄りの他の部分3Bより、ワイヤが接続しない側の面を厚み方向に後退させて薄く加工するのも好ましい実施の形態である。この場合、リード端子のパッケージの外周側寄りの他の部分3Bの厚みは、延長部分3Aを有しないリード端子7AL,7BH等と同じである。これにより、延長部分3Aを有するリード端子7AH,7BL等の当該延長部分を除く部分3Bが、ダイボンド領域8の外周端とリード端子3,7AL,7BL,7AH,7BHとの間の距離が全ての高周波用半導体チップついて夫々同長となっていない既存品の対応するリード端子と同じ厚みで同じ平面形状となるため、各リード端子のワイヤが接続しない側の面をパッケージの裏面側に露出させた場合に、本パッケージを搭載する基板側の配線パターンを既存品用の配線パターンから変更する必要がなく既存品との互換性を確保できる。尚、図9(A)は図1(A)と全く同じ平面透視図であり、図9(B)は、図9(A)のX−X’断面を側方(図9(A)の下側)から透視した本発明装置の断面構造を模式的に示す断面透視図である。
〈3〉更に、上記各実施形態では、本発明装置の各構成部品を樹脂封止したプラスチックパッケージを想定して説明したが、本発明装置のパッケージは、プラスチックパッケージに限定されるものではなく、例えばセラミックパッケージであってもよい。また、セラミックパッケージのダイボンド領域8L,8Hに搭載された高周波用半導体チップ2L,2Hの封止をセラミック製または金属製の蓋部材(リッド)で密閉する構成、或いは、樹脂封止する構成であっても構わない。
〈4〉上記各実施形態において、図2に例示した本発明装置が適用される一回路例としての無線LANモジュールは、本発明装置が送信側の電力増幅器を構成する場合を想定した実施例として説明したが、受信側の電力増幅器についても、本発明装置を適用した構成とするのが好ましい。
本発明に係る高周波用半導体装置は、同一ダイパッド上に少なくとも2つの高周波用半導体チップが搭載された高周波用半導体装置に利用可能であり、特に、周波数帯域の異なる2つの高周波用半導体チップを1パッケージ内に搭載したデュアルバンド対応の小型化された高周波用半導体装置に有用である。
1、1a〜1g: 本発明に係る高周波用半導体装置
2L: 高周波用半導体チップ(低周波数側半導体チップ)
2H: 高周波用半導体チップ(高周波数側半導体チップ)
2M: 高周波用半導体チップ
3: リード端子
3A: リード端子の延長部分
3B: リード端子の延長部分を除く他の部分
4L,4H,4M: 入力電極パッド(電極パッド)
5L,5H,5M: 出力電極パッド(電極パッド)
6AL,6BL,6AH,6BH,6AM,6BM: ワイヤ
7AL,7AH,7AM: 入力リード端子(リード端子)
7BL,7BH,7BM: 出力リード端子(リード端子)
8: ダイパッド
8L,8H,8M: ダイボンド領域
10: セット基板
11: RFIC
12L,12H: バンドパスフィルタ
13: 従来の高周波用半導体装置
13L: 高周波用半導体チップ(低周波数側半導体チップ)
13H: 高周波用半導体チップ(高周波数側半導体チップ)
14L,14H: ローパスフィルタ
15: ダイプレクサ
16: アンテナ
20: ダイボンドエリア
2L: 高周波用半導体チップ(低周波数側半導体チップ)
2H: 高周波用半導体チップ(高周波数側半導体チップ)
2M: 高周波用半導体チップ
3: リード端子
3A: リード端子の延長部分
3B: リード端子の延長部分を除く他の部分
4L,4H,4M: 入力電極パッド(電極パッド)
5L,5H,5M: 出力電極パッド(電極パッド)
6AL,6BL,6AH,6BH,6AM,6BM: ワイヤ
7AL,7AH,7AM: 入力リード端子(リード端子)
7BL,7BH,7BM: 出力リード端子(リード端子)
8: ダイパッド
8L,8H,8M: ダイボンド領域
10: セット基板
11: RFIC
12L,12H: バンドパスフィルタ
13: 従来の高周波用半導体装置
13L: 高周波用半導体チップ(低周波数側半導体チップ)
13H: 高周波用半導体チップ(高周波数側半導体チップ)
14L,14H: ローパスフィルタ
15: ダイプレクサ
16: アンテナ
20: ダイボンドエリア
Claims (7)
- 少なくとも2つの高周波用半導体チップと、
前記少なくとも2つの高周波用半導体チップを各別に搭載する矩形状のダイボンド領域を複数連結してなり、隣接する任意の2つのダイボンド領域の合体形状が非矩形状であるダイパッドと、
パッケージ外部と前記少なくとも2つの高周波用半導体チップの各電極パッドを電気的に接続するための複数のリード端子と、
前記リード端子と前記各電極パッドを電気的に接続するワイヤと、を備えて所定のパッケージ内に組み立てられている高周波用半導体装置であって、
前記ダイボンド領域の外周端と、対応する前記ダイボンド領域に搭載される前記高周波用半導体チップの入力電極パッド及び出力電極パッドと前記ワイヤで各別に接続される前記リード端子との間の距離が、全ての前記高周波用半導体チップついて夫々同長であることを特徴とする高周波用半導体装置。 - 前記非矩形状のダイパッドが、2つの前記高周波用半導体チップを各別に搭載する矩形状の2つのダイボンド領域の一方側の1つのコーナー部と他方側の対角に位置する1つのコーナー部を連結してなることを特徴とする請求項1に記載の高周波用半導体装置。
- 前記各高周波用半導体チップの入力電極パッドと前記ワイヤを介して接続する前記リード端子である入力リード端子の全てが、前記パッケージの矩形状の外周の1辺に配置され、
前記各高周波用半導体チップの出力電極パッドと前記ワイヤを介して接続する前記リード端子である出力リード端子の全てが、前記パッケージの矩形状の外周の他の1辺に配置されていることを特徴とする請求項1または2に記載の高周波用半導体装置。 - 前記各高周波用半導体チップの入力電極パッドと前記ワイヤを介して接続する前記リード端子である入力リード端子の全てが、前記パッケージの矩形状の外周の1辺に配置され、
前記各高周波用半導体チップの出力電極パッドと前記ワイヤを介して接続する前記リード端子である出力リード端子が、前記パッケージの矩形状の外周の他の2辺または3辺に分散して配置されていることを特徴とする請求項1または2に記載の高周波用半導体装置。 - 前記入力リード端子が配置されている1辺と、前記出力リード端子が配置されている1辺が直交して隣接していることを特徴とする請求項3または4に記載の高周波用半導体装置。
- 前記パッケージの矩形状の外周の前記入力リード端子と前記出力リード端子の何れも配置されていない辺には、前記入力リード端子と前記出力リード端子以外の前記リード端子を配置しないことを特徴とする請求項3〜5の何れか1項に記載の高周波用半導体装置。
- 前記ダイボンド領域の外周端と前記リード端子との間の距離が全ての前記高周波用半導体チップついて夫々同長となるために、前記複数のリード端子の一部が、前記ダイボンド領域の外周端に向かって延長するとともに、前記ワイヤが接続しない側の面が厚み方向に後退した延長部分を有することを特徴とする請求項1〜6の何れか1項に記載の高周波用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155546A JP2007324499A (ja) | 2006-06-05 | 2006-06-05 | 高周波用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155546A JP2007324499A (ja) | 2006-06-05 | 2006-06-05 | 高周波用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007324499A true JP2007324499A (ja) | 2007-12-13 |
Family
ID=38856998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155546A Withdrawn JP2007324499A (ja) | 2006-06-05 | 2006-06-05 | 高周波用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007324499A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238937A (ja) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
JP4851618B1 (ja) * | 2010-11-15 | 2012-01-11 | シャープ株式会社 | 半導体パッケージ |
CN108880937A (zh) * | 2018-06-13 | 2018-11-23 | 郑州云海信息技术有限公司 | 一种双网口网卡检测方法及装置 |
-
2006
- 2006-06-05 JP JP2006155546A patent/JP2007324499A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238937A (ja) * | 2008-03-26 | 2009-10-15 | New Japan Radio Co Ltd | 半導体装置およびその製造方法 |
JP4851618B1 (ja) * | 2010-11-15 | 2012-01-11 | シャープ株式会社 | 半導体パッケージ |
WO2012066791A1 (ja) * | 2010-11-15 | 2012-05-24 | シャープ株式会社 | 半導体パッケージ |
CN103210487A (zh) * | 2010-11-15 | 2013-07-17 | 夏普株式会社 | 半导体封装 |
DE112011103767B4 (de) * | 2010-11-15 | 2020-12-31 | Sharp Kabushiki Kaisha | Halbleitereinheit |
CN108880937A (zh) * | 2018-06-13 | 2018-11-23 | 郑州云海信息技术有限公司 | 一种双网口网卡检测方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4018312B2 (ja) | 無線通信装置 | |
US20210313284A1 (en) | Stacked rf circuit topology | |
US11881464B2 (en) | Stacked RF circuit topology using transistor die with through silicon carbide vias on gate and/or drain | |
JP2004296613A (ja) | 半導体装置 | |
WO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
KR101569855B1 (ko) | 이중 접속성 집적회로 패키지 시스템 | |
JP2003297961A (ja) | 半導体装置 | |
US20050194671A1 (en) | High frequency semiconductor device | |
US20220021404A1 (en) | Radio-frequency module and communication device | |
JP2938344B2 (ja) | 半導体装置 | |
JPWO2006038421A1 (ja) | 電子デバイス及びこれに用いるパッケージ | |
US11127686B2 (en) | Radio-frequency module and communication device | |
JP4284744B2 (ja) | 高周波集積回路装置 | |
JP2007324499A (ja) | 高周波用半導体装置 | |
JP2006180151A (ja) | 電力増幅モジュールおよびその製造方法 | |
JP2011176061A (ja) | 半導体装置 | |
JP2004296719A (ja) | 半導体装置 | |
US20040227226A1 (en) | Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same | |
JP2005110017A (ja) | 高周波フィルタモジュール及びその製造方法 | |
JP2011233846A (ja) | 半導体実装装置 | |
TWI226684B (en) | Stacked type semiconductor encapsulation device having protection mask | |
JP2021069068A (ja) | 半導体装置 | |
JP2007027762A (ja) | インダクタを具備したパッケージングチップ | |
KR100714562B1 (ko) | 멀티칩 패키지 | |
JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090901 |