JP2007324429A - モジュール部品及びその製造方法 - Google Patents
モジュール部品及びその製造方法 Download PDFInfo
- Publication number
- JP2007324429A JP2007324429A JP2006154203A JP2006154203A JP2007324429A JP 2007324429 A JP2007324429 A JP 2007324429A JP 2006154203 A JP2006154203 A JP 2006154203A JP 2006154203 A JP2006154203 A JP 2006154203A JP 2007324429 A JP2007324429 A JP 2007324429A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- flat plate
- semiconductor chip
- plate portion
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24101—Connecting bonding areas at the same height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】本発明のモジュール部品10は、平板部13を有する回路基板11と、上面に入出力電極12Aを有し且つ下面が搭載面となるように平板部13に搭載された半導体チップ12と、を備え、回路基板11には、半導体チップ12の入出力電極面12Aと同一面内に端面を有する柱状電極14と、柱状電極14の周面を支持する支持部15とが設けられ、且つ、柱状電極14の端面を表面電極部14Aとして形成され、表面電極部14Aと入出力電極12Aとが同一面に形成された再配線ライン18によって接続されている。
【選択図】図1
Description
まず、図1に基づいて本実施形態のモジュールについて説明する。
本実施形態のモジュール部品10は、例えば図1の上面斜視図(a)、下面斜視図(b)及び側断面図(c)に示すように、平板状の基板(回路基板)11と、半導体チップ12とを備えている。回路基板11は、平板部13と、平板部13の主面(上面)の外周縁部に沿って所定間隔を空けて配列された複数の柱状電極14と、これらの柱状電極14を支持するように平板部13の周縁部に沿って矩形枠状に形成された支持部15と、を備え、支持部15の内側に半導体チップ12を収納するキャビティが形成されている。
まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図2に示す平板部用セラミックグリーンシート113を、例えば20μmの厚みで所定枚数を作製する。次いで、例えばレーザー光や金型を用いて平板部用セラミックグリーンシート113に所定のパターンでビアホールを形成した後、このビアホールに導電性ペーストを充填して未焼結ビアホール導体116Cを形成する。導電性ペーストとしては、例えばAgを主成分とするものを用いる。更に、例えばスクリーン印刷法によって所定の平板部用セラミックグリーンシート113上にそれぞれ所定のパターンで同一の導電性ペーストを印刷して未焼結表面電極116A、未焼結外部端子電極116B、未焼結表面導体116D及び未焼結外部端子導体16Eを形成する。また、支持部用セラミックグリーンシート115を所定枚数作製する。この場合にはレーザー光や金型を用いて平板部用セラミックグリーンシート115の中央にキャビティ用の開口部Cを形成すると共に柱状電極14用のビアホールを形成する。その後、ビアホールに導電性ペーストを充填して未焼結柱状電極114を形成する。
まず、回路基板11上に半導体チップ12を実装する。この場合には、図3の(a)に示すように支持部15側を上向きにして回路基板11を設置し、マウンターを用いて支持部15の内側、つまりキャビティCの底面に同図の(b)に示すように半導体チップ12を搭載する。
第1の実施形態の変形例は、以下で説明するように、半導体チップ12と支持部15との段差が調整されていること、表面実装部品が付加されていること、あるいは支持部15の形態が変更されていること以外では第1の実施形態に準じて構成され、第1の実施形態に準じてモジュール部品10を製造することができ、第1の実施形態と同様の作用効果を期することができる。従って、以下では、基本的に第1の実施形態と同一または相当部分には同一符号を付して変形例について説明する。
本実施形態のモジュール部品10Aは、例えば図7の断面図に示すように、回路基板11及び半導体チップ12を備え、回路基板11を構成する支持部15以外は図1に示すモジュール部品10に準じて構成されているため、第1の実施形態と同一または相当部分には同一符号を付して本実施形態について説明する。
即ち、第1の実施形態と同一要領で平板部用セラミックグリーンシートを及び支持部用セラミックグリーンシートを所定枚数作製する。但し、本実施形態では収縮抑制セラミックグリーンシートと同様に難焼結性セラミック粉末を用いて支持部用セラミックグリーンシートを作製する点で第1の実施形態とは異なる。従って、ここでは支持部用セラミックグリーンシートを収縮抑制セラミックグリーンシートとして説明する。また、無収縮工法に用いる収縮抑制セラミックグリーンシートを所定枚数作製する。そして、図8の(a)に示すように収縮抑制グリーンシートを所定枚数積層して拘束層100を形成し、その上に平板部用セラミックグリーンシートを所定の順序で所定枚数積層して未焼結配線パターン116を有する未焼結平板部113を形成する。次いで、未焼結平板部113上に支持部用セラミックグリーンシートを所定枚数積層して未焼結柱状電極114を有する拘束層100Aを形成して、未焼結複合積層体を作製する。
図9の断面図(a)に示すように回路基板前駆体11’を準備し、同図の(b)に示すように、この回路基板前駆体11’のキャビティ内に半導体チップ12を搭載する。次いで、回路基板前駆体11’のキャビティ内に液状樹脂117を供給すると、液状樹脂117で半導体チップ12と支持部前駆体15’の隙間を埋めると共に液状樹脂117が毛細管現象により支持部前駆体15’に浸透して含浸される。その後、熱処理を施して液状樹脂117を硬化させると、同図の(c)に示すようにアルミナ粉末が樹脂によって固化した支持部15が形成されると共に半導体チップ12と支持部15の隙間に樹脂部17が形成される。そして、第1の実施形態と同一要領で、同図の(d)に示すように再配線ライン18を形成して半導体チップ12の入出力電極12Aと柱状電極14の表面電極部14Aを電気的に接続する。
本実施形態では、図12の(a)〜(c)に示すように平板部13と柱状電極14を有する支持部15とは別々に作製する点で、第1の実施形態とは異なる。尚、同図の各断面図(b)、(c)では平板部13の配線パターンが省略されている。
本実施形態では、第2の実施形態と同一要領で平板部13と柱状電極14とを一体的に作製し、平板部13の中央部に半導体チップ12を搭載した後、平板部13上の露出面全面に樹脂部17を形成した点に特徴がある。尚、図13では平板部13の配線パターンが省略されている。
11 回路基板
12 半導体チップ
12A 入出力電極
13 平板部
14 柱状電極
14A 表面電極部
15 支持部
16 配線パターン
17 樹脂部
18 再配線ライン
Claims (14)
- 平板部を有する基板と、
一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、
上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、
上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている
ことを特徴とするモジュール部品。 - 上記支持部は、上記半導体チップを取り囲むように形成された枠状の支持部であることを特徴とする請求項1に記載のモジュール部品。
- 上記平板部はセラミック製平板部であり、上記支持部は上記セラミック製平板部との同時焼成によって形成されたセラミック製支持部であることを特徴とする請求項1または請求項2に記載のモジュール部品。
- 上記半導体チップと上記支持部との隙間には樹脂が充填されていることを特徴とする請求項3に記載のモジュール部品。
- 上記平板部はセラミック製平板部であり、上記支持部は上記セラミック製平板部の焼結温度では実質的に焼結しないセラミック粉末が樹脂で一体化された複合型支持部であることを特徴とする請求項1または請求項2に記載のモジュール部品。
- 上記半導体チップと上記複合型支持部との隙間には上記樹脂と同一組成の樹脂が充填されていることを特徴とする請求項5に記載のモジュール部品。
- 上記支持部は上記平板部とは別途作製された別体支持部であり、上記別体支持部と上記平板部とは導電性接合材を介して接合されていることを特徴とする請求項1または請求項2に記載のモジュール部品。
- 上記半導体チップと上記別体支持部との隙間には樹脂が充填されていることを特徴とする請求項7に記載のモジュール部品。
- 上記平板部はセラミック製平板部であり、上記柱状電極は上記セラミック製平板部と同時焼成によって形成されており、且つ、上記支持部は樹脂によって形成された樹脂製支持部であって、上記半導体チップと上記柱状電極とは上記樹脂によって一体化されていることを特徴とする請求項1または請求項2に記載のモジュール部品。
- 上記表面電極部及び上記入出力電極が設けられている側に、マザーボードへの接続用外部電極が設けられていることを特徴とする請求項1〜請求項9のいずれか1項に記載のモジュール部品。
- 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
上記平板部となるセラミックグリーンシート及び上記未焼結柱状電極を有する上記支持部となるセラミックグリーンシートを積層し、得られた積層体を同時焼成することによって、セラミック製平板部とセラミック製支持部とが一体化した基板を作製する工程と、
上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、
上記半導体チップと上記支持部との隙間に樹脂を充填し、硬化させる工程と、
上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
を備えたことを特徴とするモジュール部品の製造方法。 - 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
上記平板部となるセラミックグリーンシートと、上記未焼結柱状電極を有し且つ上記平板部となるセラミックグリーンシートの焼結温度では実質的に焼結しない、上記支持部となるセラミックグリーンシートとを積層し、得られた積層体を同時焼成することによって、セラミック製平板部及び未焼結支持部を有する基板を作製する工程と、
上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、
上記半導体チップと上記支持部との隙間に樹脂を充填すると共にその樹脂を上記未焼結支持部に含浸させて、硬化させる工程と、
上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
を備えたことを特徴とするモジュール部品の製造方法。 - 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
上記平板部となる平板部材と、上記柱状電極を有し且つ上記支持部となる支持部材とを、導電性接合材を介して貼り合わせることによって、平板部と支持部とからなる基板を作製する工程と、
上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記平板部に搭載する工程と、
上記半導体チップと上記支持部との隙間に樹脂を充填し、硬化させる工程と、
上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
を備えたことを特徴とするモジュール部品の製造方法。 - 平板部を有する基板と、一方の主面に入出力電極を有し且つ他方の主面が搭載面となるように上記平板部に搭載された半導体チップと、を備え、上記基板には、上記半導体チップの上記入出力電極面と同一面内に端面を有する柱状電極と、上記柱状電極の周面を支持する支持部とが設けられ、且つ、上記柱状電極の上記端面を表面電極部として、上記表面電極部と上記入出力電極とが上記同一面に形成された再配線ラインによって接続されている、モジュール部品を製造するに際し、
上記平板部となるセラミックグリーンシートと、上記柱状電極となる未焼結柱状電極とを同時焼成することによってセラミック製平板部と焼結済み柱状電極とが一体化した基板を作製する工程と、
上記半導体チップを、その入出力電極部が上記柱状電極の表面電極部と同一面となるように、上記セラミック製平板部に搭載する工程と、
上記半導体チップと上記支持部との隙間に樹脂を充填し、硬化させて、上記半導体チップと上記柱状電極を一体化すると共に上記樹脂からなる支持部を形成する工程と、
上記表面電極と上記入出力電極部とを再配線ラインによって接続する工程と、
を備えたことを特徴とするモジュール部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154203A JP4899645B2 (ja) | 2006-06-02 | 2006-06-02 | モジュール部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154203A JP4899645B2 (ja) | 2006-06-02 | 2006-06-02 | モジュール部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324429A true JP2007324429A (ja) | 2007-12-13 |
JP4899645B2 JP4899645B2 (ja) | 2012-03-21 |
Family
ID=38856942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154203A Active JP4899645B2 (ja) | 2006-06-02 | 2006-06-02 | モジュール部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899645B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224624A (ja) * | 2008-03-17 | 2009-10-01 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2010103519A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製造方法 |
WO2011118572A1 (ja) * | 2010-03-23 | 2011-09-29 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2016103623A (ja) * | 2014-11-27 | 2016-06-02 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム |
JP2017108021A (ja) * | 2015-12-10 | 2017-06-15 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
WO2023281838A1 (ja) * | 2021-07-05 | 2023-01-12 | 株式会社村田製作所 | 回路基板 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61214444A (ja) * | 1985-03-18 | 1986-09-24 | Fujitsu Ltd | 半導体装置 |
JPS624351A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体キヤリアの製造方法 |
JPH05190611A (ja) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体素子の実装方法及び半導体装置 |
JPH0917906A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | 半導体用パッケージ |
JPH10242322A (ja) * | 1997-02-24 | 1998-09-11 | Toshiba Corp | 半導体パッケージ |
JPH1131713A (ja) * | 1997-07-10 | 1999-02-02 | Nec Corp | フィルムキャリアテープを用いたbga型半導体装置 |
JP2005223223A (ja) * | 2004-02-06 | 2005-08-18 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
JP2006014088A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Electric Corp | 伝送線路基板および半導体パッケージ |
JP2007201254A (ja) * | 2006-01-27 | 2007-08-09 | Ibiden Co Ltd | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 |
-
2006
- 2006-06-02 JP JP2006154203A patent/JP4899645B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61214444A (ja) * | 1985-03-18 | 1986-09-24 | Fujitsu Ltd | 半導体装置 |
JPS624351A (ja) * | 1985-06-29 | 1987-01-10 | Toshiba Corp | 半導体キヤリアの製造方法 |
JPH05190611A (ja) * | 1992-01-09 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体素子の実装方法及び半導体装置 |
JPH0917906A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | 半導体用パッケージ |
JPH10242322A (ja) * | 1997-02-24 | 1998-09-11 | Toshiba Corp | 半導体パッケージ |
JPH1131713A (ja) * | 1997-07-10 | 1999-02-02 | Nec Corp | フィルムキャリアテープを用いたbga型半導体装置 |
JP2005223223A (ja) * | 2004-02-06 | 2005-08-18 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
JP2006014088A (ja) * | 2004-06-28 | 2006-01-12 | Mitsubishi Electric Corp | 伝送線路基板および半導体パッケージ |
JP2007201254A (ja) * | 2006-01-27 | 2007-08-09 | Ibiden Co Ltd | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224624A (ja) * | 2008-03-17 | 2009-10-01 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP2010103519A (ja) * | 2008-09-29 | 2010-05-06 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板とその製造方法 |
WO2011118572A1 (ja) * | 2010-03-23 | 2011-09-29 | 日本電気株式会社 | 半導体装置の製造方法 |
US8872334B2 (en) | 2010-03-23 | 2014-10-28 | Nec Corporation | Method for manufacturing semiconductor device |
JP2016103623A (ja) * | 2014-11-27 | 2016-06-02 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム |
JP2017108021A (ja) * | 2015-12-10 | 2017-06-15 | 日立金属株式会社 | 多層セラミック基板の製造方法および多層セラミック基板 |
WO2023281838A1 (ja) * | 2021-07-05 | 2023-01-12 | 株式会社村田製作所 | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4899645B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
US8304661B2 (en) | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component | |
US6132543A (en) | Method of manufacturing a packaging substrate | |
JP4329884B2 (ja) | 部品内蔵モジュール | |
JP4899645B2 (ja) | モジュール部品及びその製造方法 | |
US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP4821424B2 (ja) | セラミック多層基板及びその製造方法 | |
JP5066830B2 (ja) | セラミック多層基板 | |
JP2006128229A (ja) | 複合多層基板 | |
JP4284782B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
JP2006196857A (ja) | ケース付き複合回路基板及びその製造方法 | |
US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
JP4403820B2 (ja) | 積層型電子部品およびその製造方法 | |
KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JP2007317712A (ja) | 部品内蔵複合配線基板及びその製造方法 | |
JP4990492B2 (ja) | 半導体装置 | |
JP2006173389A (ja) | 表面実装部品を搭載した回路基板の製造方法 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2007305631A (ja) | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 | |
JP2012015172A (ja) | 電子部品封止用基板およびその製造方法 | |
JP2001185859A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |