JP2007311687A - 半導体接合方法及び装置 - Google Patents
半導体接合方法及び装置 Download PDFInfo
- Publication number
- JP2007311687A JP2007311687A JP2006141334A JP2006141334A JP2007311687A JP 2007311687 A JP2007311687 A JP 2007311687A JP 2006141334 A JP2006141334 A JP 2006141334A JP 2006141334 A JP2006141334 A JP 2006141334A JP 2007311687 A JP2007311687 A JP 2007311687A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electronic substrate
- bonding
- semiconductor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【解決手段】個々の半導体素子2に相互に分割され且つ各半導体素子の表面に電極が形成されたウェハーの裏面とウェハーシート保持体1のウェハーシート4とが熱剥離層3で接着されてウェハーをウェハーシート保持体に保持した状態で、ウェハーの1つの半導体素子の電極と電子基板の電極とを対向させて位置決めし、ウェハーシート保持体にウェハーを保持した状態で、ウェハーの1つの半導体素子の電極と電子基板の電極とを接触させつつ、1つの半導体素子と電子基板とを熱圧着して、1つの半導体素子の電極と電子基板の電極とを接合すると同時的に、熱圧着時の熱により熱剥離層の接着力を弱めて、電子基板に接合された1つの半導体素子をウェハーシートから離脱させる。
【選択図】図1C
Description
個々の半導体素子に相互に分割され且つ各半導体素子の表面に電極が形成されたウェハーの裏面とウェハーシート保持体のウェハーシートとが熱剥離層で接着されて前記ウェハーを前記ウェハーシート保持体に保持した状態で、前記ウェハーの前記半導体素子のうちの1つの半導体素子の前記電極と、前記1つの半導体素子の前記電極に対応する前記電子基板の電極とを対向させて位置決めし、
前記ウェハーシート保持体に前記ウェハーを保持した状態で、前記ウェハーの前記1つの半導体素子の前記電極と前記電子基板の前記電極とを接触させつつ、前記1つの半導体素子と前記電子基板とを熱圧着して、前記1つの半導体素子の前記電極とそれに対応する前記電子基板の前記電極とを接合すると同時的に、前記熱圧着時の熱により前記熱剥離層の接着力を弱めて、前記電子基板に接合された前記1つの半導体素子を前記ウェハーシートから離脱させることを特徴とする半導体接合方法を提供する。
ウェハーシートと、個々の半導体素子に相互に分割され且つ各半導体素子の表面に電極が形成されたウェハーの裏面と前記ウェハーシートとを接着する熱剥離層とを備えて、前記ウェハーを前記熱剥離層を介して前記ウェハーシートに接着して保持するウェハーシート保持体と、
前記ウェハーを前記ウェハーシート保持体に保持した状態で、前記ウェハーシートの前記半導体素子のうちの1つの半導体素子の電極と、前記1つの半導体素子の前記電極に対応する前記電子基板の電極とを対向させて位置決めさせたのち、前記ウェハーの前記1つの半導体素子の前記電極と前記電子基板の前記電極とを接触させつつ、前記1つの半導体素子と前記電子基板とを熱圧着して、前記1つの半導体素子の前記電極とそれに対応する前記電子基板の前記電極とを接合すると同時的に、前記熱圧着時の熱により前記熱剥離層の接着力を弱めて、前記電子基板に接合された前記1つの半導体素子を前記ウェハーシートから離脱させる接合部と、
を備えることを特徴とする半導体接合装置を提供する。
前記1つの半導体素子と前記電子基板の接合前に前記1つの半導体素子の認識対象部を認識して半導体素子認識データを出力する半導体素子認識装置と、
をさらに備え、
前記接合部は、
前記ウェハーシート保持体に保持された前記ウェハーの前記1つの半導体素子の前記電極が形成された電極面が、前記電子基板の前記電極が形成された電極面に対向状態で配置された状態で前記ウェハーシート保持体を搬送して、前記ウェハーシート保持体に保持された前記ウェハーの前記1つの半導体素子を半導体素子用接合位置に位置させる半導体素子搬送装置と、
前記半導体素子搬送装置により搬送されて前記半導体素子用接合位置に位置した前記ウェハーシート保持体の前記ウェハーの前記1つの半導体素子を前記熱剥離層を介して接着している前記ウェハーシートに対向し且つ前記1つの半導体素子の裏面に対応する前記ウェハーシートの熱圧着領域に接触可能な熱圧着ツールと、
前記半導体素子搬送装置により搬送されて前記半導体素子用接合位置に位置した、前記ウェハーシート保持体の前記ウェハーシートの前記熱圧着領域に接触させるように前記熱圧着ツールを移動させる熱圧着ツール移動装置と、
接合前の前記電子基板の前記電極面が、前記1つの半導体素子の前記電極面に対向可能に配置された状態で接合前の前記電子基板を、前記半導体素子用接合位置に位置する前記1つの半導体素子の前記電極面に対向する電子基板用接合位置に搬送し、前記電子基板用接合位置で前記1つの半導体素子の前記電極に前記電子基板の前記電極を位置決めする電子基板搬送装置と、
前記半導体素子搬送装置と前記熱圧着ツールと前記熱圧着ツール移動装置と前記電子基板搬送装置と前記電子基板認識装置と前記半導体素子認識装置とが接続されて夫々の動作を制御することにより、前記ウェハーシート保持体を前記半導体素子搬送装置により前記半導体素子用接合位置に搬送し、前記半導体素子用接合位置に位置した前記ウェハーシート保持体の前記ウェハーシートの前記熱圧着領域で前記熱圧着ツールを接触させるとともに、接合前の前記電子基板を前記電子基板搬送装置により前記電子基板用接合位置に搬送して、前記半導体素子認識装置により出力された前記半導体素子認識データと前記電子基板認識装置により出力された前記電子基板認識データとに基づき、前記1つの半導体素子の電極に前記電子基板の前記電極が接合されるように前記半導体素子搬送装置と前記電子基板搬送装置とにより前記1つの半導体素子と前記電子基板とを位置決めし、前記1つの半導体素子と前記電子基板とを熱圧着接合するように制御する制御部と、
を備えることを特徴とする第13又は14態様に記載の半導体接合装置を提供する。
前記電子基板搬送装置は、前記電子基板供給装置に収納された前記電子基板を前記電子基板用接合位置に搬送して、前記電子基板用接合位置で前記1つの半導体素子の前記電極と前記電子基板の前記電極とを前記熱硬化層を介して位置決めすることを特徴とする第16態様に記載の半導体接合装置を提供する。
以下、本発明の最良の実施形態について、図面を参照しながら説明する。
本発明の第1実施形態にかかる半導体接合方法及び装置に用いられる半導体素子2について、図1A〜図1C、図2A〜図2E、図3A及び図3Bを参照しつつ説明する。図1Aは、本発明の第1実施形態にかかる半導体接合装置のウェハーシート保持体1に、個々の半導体素子2に相互に分割されたウェハー2Aが保持されている状態を示す斜視図であり、図1Bは1つの半導体素子2の斜視図であり、図1Cは熱剥離層の一例である熱剥離シート3の断面図である。図2A〜図2Eは、ウェハー2Aが個々の半導体素子2に相互に分割されて、ウェハーシート保持体1に保持されるまでの工程を説明するための概略説明図である。図3Aは、半導体素子2を電子基板7に接合する状態を示す概略図であり、図3Bは、図3Aの部分拡大図である。
熱剥離シート3の熱剥離粘着剤層3aの加熱前の接着力及び感圧粘着剤層3cの接着力は夫々、ウェハーシート保持体1の各半導体素子2の電極面2bを下向きにされたり、前記下向きの状態のまま搬送されるなどしても、各半導体素子2がウェハーシート4から落下及び位置ズレしないように設定されている。
熱剥離シート3の一例としては、日東電工製、商品名リバアルファが挙げられる。このリバアルファは、加熱前の被接着物との粘着力が例えば2.5〜7.3N/20mmであり、例えば90℃〜170℃で加熱されると被接着物との粘着力がほぼ0となり、被接着物が熱剥離粘着剤層3aから容易に剥離するようになっている。なお、熱剥離シート3に代えて、熱剥離層の一例である熱剥離フィルム又は熱剥離接着剤を用いても同様の効果を得ることができる。
なお、初期状態においては、図2Aに示すように、ウェハー2Aの表面(上面)、つまり電極面2bには、多数の電極2aが形成されており、ウェハー2Aの裏面(下面)には熱剥離層3の熱剥離粘着剤層3aが接着されているものとする。つまり、ウェハー2Aと熱剥離層3との接着力は、加熱されることにより弱くなるようになっている。また、ウェハーシート4の表面(上面)には、熱剥離層3の感圧粘着剤層3cが接着されているものとする。
次いで、図2Eに示すように、ウェハーシート4の外側全周が外側リング体1aと内側リング体1bとの間で挟持されて、ウェハー2Aがエキスパンドされる。これにより、ウェハーシート4が外側リング体1aと内側リング体1bとで挟持される部分に対する中央付近のたわみが例えば1.0mm以下となるように張設されるとともに、隣り合う半導体素子2間の隙間が例えば0.5mm〜1.0mmに広げられる。
以上のようにして、ウェハー2Aが、図1Aに示すように個々の半導体素子2に相互に分割され、ウェハーシート保持体1に保持される。
なお、電子基板7の電極面7cには、はんだめっき、はんだ、又は金メッキ等で形成された複数の電極7aが設けられており、複数の電極7aの夫々には、はんだや金等で形成されたバンプ7bが設けられている。なお、バンプ7bは半導体素子2の電極2a上に設けられてもよい。また、バンプ7bは必ずしも設けられなくてもよい。
また、図3A中の符号8は熱圧着ツールを示している。熱圧着ツール8は、直方体で形成され、1つの半導体素子2の裏面と略同じ大きさの矩形の熱圧着面8aを有している。熱圧着ツール8は、ウェハーシート保持体1の1つの半導体素子2が半導体素子用接合位置A1(熱圧着ツール8により半導体素子2が電子基板7に接触してバンプ7bを介しての電極同士の接合を行うときの半導体素子2の接合位置)に位置した状態で、熱剥離層3を介して接着しているウェハーシート4に対向し且つ1つの半導体素子2の裏面に対応する熱圧着位置C1(熱圧着時に熱圧着ツール8により電子基板7のバンプ7bを加熱するときの熱圧着ツール8の位置)に熱圧着面8aで接触可能に構成されている。
また、熱圧着ツール8は、1つの半導体素子2を電子基板7に向けて熱圧着面8aで押圧可能であるとともに、ウェハーシート4、熱剥離層3及び1つの半導体素子2を介して熱硬化層5を熱圧着面8aで加熱可能に構成されている。なお、熱圧着ツール8の押圧力は、電子基板7のバンプ7bの先端がつぶれる程度(例えば10g〜50g/バンプ程度)の圧力に設定されるのが好ましい。また、熱圧着ツール8の加熱温度は、半導体素子2の電極2a、熱剥離層3、熱硬化層5、電子基板7の電極7a、及びバンプ7bの材料に応じて最適温度が異なるが、熱剥離層3が前記1つの半導体素子2から剥がれるとともにバンプ7bが溶融しない温度、例えば90℃から200℃の範囲の温度に設定されることが好ましい。
また、電子基板7は、初期状態において、半導体素子用接合位置A1に位置する1つの半導体素子2の電極面2bに対向する電子基板用接合位置B1(熱圧着ツール8により半導体素子2が電子基板7に接触してバンプ7bを介しての電極同士の接合を行うときの電子基板7の接合位置)に位置決め固定されているものとする。
次いで、熱圧着ツール8を上昇させて半導体素子2を電子基板用接合位置B1で位置決め固定された電子基板7に向けて半導体素子用接合位置A1まで移動させる。これにより、図3A及び図3Bに示すように1つの半導体素子2と電子基板7との間に熱硬化層5を介在させた状態で、前記1つの半導体素子2の電極2aをそれに対応する電子基板7のバンプ7bに所定の圧力で接触させる。このとき、前記1つの半導体素子2は、ウェハーシート保持体1に保持されたウェハー2Aの隣接する他の半導体素子2−1よりも図3Aの上方へ(例えば0.5mm程度)突出し、他の半導体素子2−1は電子基板7と接触しないようになっている(なお、図3Aは理解を容易にするため、突出量を誇張して記載している)。
以上のようにして、ウェハーシート保持体1に保持されたウェハー2Aの前記1つの半導体素子2の電子基板7への接合が完了する。
また、本第1実施形態においては、熱硬化層5を半導体素子2の電極面2b上に設けたが、本発明はこれには限定されない。例えば、熱硬化層5を電子基板7の電極面7c上に設けてもよい。
半導体素子収納部11は、ネジ軸13が正方向に回転することにより上方向(以下、+Z方向という)に移動可能であるとともに、ネジ軸13が逆方向に回転することにより下方向(以下、−Z方向という)に移動可能となるように、ネジ軸13の上端部に取り付けられている。
Y軸テーブルは、±Y方向に延在し、基台200に回転自在に固定されたネジ軸(図示せず)と、前記ネジ軸が回転することにより前記ネジ軸上を移動可能に構成され、保持フレーム21に固定されるナット部材(図示せず)と、前記ネジ軸を回転させるモータ20Mとで構成されている。
熱圧着ツール移動装置30の各テーブル31〜33の夫々は、X、Y、又は±Z方向に延在するネジ軸(図示せず)と、前記ネジ軸が回転することにより前記ネジ軸上を移動可能なナット部材(図示せず)と、前記ネジ軸を回転させるモータ31M〜33Mとを備えている。X軸テーブル31のナット部材はY軸テーブル32に連結され、Y軸テーブル32のネジ軸が回転することにより前記ネジ軸上を移動可能なナット部材はZ軸テーブル33に連結され、Z軸テーブル33のネジ軸が回転することにより前記ネジ軸上を移動可能なナット部材は熱圧着ツール8に連結されている。これにより、熱圧着ツール8は、各テーブル31〜33の夫々のモータ31M〜33Mが正逆方向に駆動されることで±X方向、±Y方向及び±Z方向に夫々移動可能となっている。
熱圧着ツール移動装置30は、各テーブル31〜33のモータ31M〜33Mが駆動することにより、半導体素子搬送装置20により搬送されて半導体素子用接合位置A1(図3A参照)に位置したウェハーシート保持体1のウェハーシート4に対向し、且つウェハーシート4に保持されたウェハー2Aの前記1つの半導体素子2の裏面に対応する熱圧着位置C1(図3A参照)に熱圧着ツール8を移動させることができるように構成されている。
なお、ウェハーシート保持体1に保持された各半導体素子2は、ダイサー6により分割された方向と、本第1実施形態の半導体接合装置におけるX方向及びY方向とが略同一方向になるように配置されて、つまり各半導体素子2がX方向に整列するとともにY方向に整列するように配置されて、半導体素子収納部11内の搬送可能位置10Aから半導体素子用接合位置A1に搬送されるのが好ましい。以下の本発明の第2実施形態等においても、同様とする。
また、ウェハーシート保持体1に保持された各半導体素子2が、ダイサー6により分割された方向と、本第1実施形態の半導体接合装置におけるX方向及びY方向とが略同一方向にならないように配置された場合には、熱圧着ツール移動装置30に熱圧着ツール8をXY平面上で回動可能にするθ軸(図示しない)をさらに設けて、前記分割方向と前記X方向及びY方向とが略同一方向になるように調整可能に構成されることが好ましい。以下の本発明の第2実施形態等においても、同様とする。
トレイ搬送装置45は、前記のように±Y方向に移動可能に構成された保持台46により、電子基板供給装置40の搬送可能位置40Aに位置するトレイ42を引き出し、電子基板収納部41の外部に搬送可能に構成されている。
本第1実施形態にかかる半導体接合装置は、以上のように構成されている。
次いで、熱圧着ツール移動装置30の各テーブル31〜33の夫々のモータ31M〜33Mの駆動を夫々制御して、熱圧着ツール8を、前記接合対象の1つの半導体素子2の裏面に接触するウェハーシート4の熱圧着領域D1(熱圧着時に熱圧着ツール8により電子基板7のバンプ7bに直接加熱できないため、ウェハーシート4を介して半導体素子2を加熱するときに熱圧着ツール8が接触するウェハーシート4の領域)の下方で前記熱圧着領域D1に対向する熱圧着準備位置C2(熱圧着領域D1の下方でかつ熱圧着領域D1に対向して離れた位置であって加熱のための熱圧着ツール8の準備位置)に移動させる(図7A参照)。
この熱圧着動作により、ウェハーシート4を介して熱剥離層3も加熱されて、前記1つの半導体素子2と熱剥離層3との接着力が弱まるとともに、ウェハーシート4、熱剥離層3及び半導体素子2を介して熱硬化層5が加熱されて、前記1つの半導体素子2の全ての電極2aが熱硬化層5を貫通して前記電子基板7の電極7aと夫々当接した状態で熱硬化層5が熱硬化して、前記1つの半導体素子2と前記電子基板7とが、前記1つの半導体素子2と加熱後の熱剥離層3との接着力よりも強い力で接合される。
このとき、熱圧着ツール移動装置30の各テーブル31〜33の夫々のモータ31M〜33Mの駆動を夫々制御して、熱圧着ツール8を熱圧着準備位置C2から、次の熱圧着準備位置C2−1まで移動させる(図7E及び図7F参照)。
以下、前述したように、吸着ヘッド51により保持された電子基板7と、熱圧着ツール8の上方の半導体素子2とが、吸着ヘッド51と熱圧着ツール8との間で熱圧着接合される。
以下、本発明の第1実施形態にかかる半導体接合装置は、前記と同様の動作を行うことで、複数の接合後の前記1つの電子基板7及び前記1つの半導体素子2を順に得ることができる。
なお、トレイ42に載置され且つ接合対象となる複数の電子基板7の全てが半導体素子2と接合されると、トレイ搬送装置45のモータ47Mの駆動を制御して、接合が完了したトレイ42を電子基板供給装置40の電子基板収納部41内にトレイ搬送装置45により戻し、接合前の複数の電子基板7を載置した新たな1つのトレイ42を、電子基板収納部41内の搬送可能位置40Aから電子基板収納部41外にトレイ搬送装置45により搬送させる。同様に、ウェハーシート保持体1の接合対象となる全ての半導体素子2の接合が完了した場合には、半導体素子搬送装置20のY軸テーブル(図示せず)のモータ20Mの駆動を制御して、接合が完了したウェハーシート保持体1を半導体素子供給装置10の半導体素子収納部11に戻し、接合前の複数の半導体素子2を保持した新たなウェハーシート保持体1を、半導体素子収納部11内で搬送可能位置10Aから半導体素子収納部11外の半導体素子用接合位置A1に搬送させる。
本発明の第2実施形態にかかる半導体接合方法及び装置について、図8及び図9を用いて、参照しつつ説明する。図8は、本発明の第2実施形態にかかる半導体接合装置の全体構成を示す斜視図であり、図9は、本発明の第2実施形態にかかる半導体接合装置の横から見た概略説明図である。本発明の第2実施形態にかかる半導体接合装置は、第1実施形態にかかる半導体接合装置の半導体素子搬送装置20、熱圧着ツール移動装置30及び電子基板搬送装置50に代えて、半導体素子搬送装置20a、熱圧着ツール移動装置30a及び電子基板搬送装置50aを備え、さらに吸着ステージ9を備える点で、本発明の第1実施形態にかかる半導体接合装置と異なる。それ以外の点については、本発明の第1実施形態にかかる半導体接合装置と同様であるので、重複する説明は省略する。
吸着ヘッド51aは、180度位相を異ならせて配置された2つの吸引ノズル51a−1,51a−2を有している。2つの吸引ノズル51a−1,51a−2の夫々には、吸引装置56aが独立に各吸引ノズル51a−1,51a−2に働くように接続されている。
また、吸着ステージ9側では、吸引ノズル51a−1,51a−2の一方の吸引ノズルにより、吸着ステージ9の電子基板用接合位置B1aに位置した、接合後の電子基板7を吸着保持し、Z軸回転駆動モータ55aMによりZ軸55aを180度回転させたのち、他方の吸引ノズルにより、トレイ側で他方の吸引ノズルに吸着保持した接合対象の電子基板7を吸着ステージ9の電子基板用接合位置B1aに載置して吸着解除する。
次に、本第2実施形態にかかる半導体接合装置の接合動作を、図8、図9、図10A〜図10Eを参照しつつ説明する。図10A〜図10Eは、本第2実施形態にかかる半導体接合装置の接合動作を示す概略説明図であって、この接合動作は制御部80の制御の下に行われる。なお、ここでは、前記1つの電子基板7のサイズは、前記1つの半導体素子2のサイズよりも十分大きなもの(例えば10倍のサイズ)とし、前記1つの半導体素子2の電極2aと前記1つの電子基板7の電極7aとはバンプ7bを介さず、直接、接合されるものとするが、これに限られるものではない。
次いで、電子基板搬送装置50aの駆動を制御して、吸着ステージ9上に吸着保持された前記接合対象となる1つの電子基板7の上方に、電子基板搬送装置50aに固定される電子基板認識装置60aを移動させることにより、電子基板認識装置60aが、前記接合対象となる1つの電子基板7の認識対象部(図示せず)を認識して、電子基板認識装置60aから制御部80に電子基板認識データを出力する。
また、このとき、熱圧着ツール移動装置30aの各テーブル31〜33の夫々のモータ31M〜33Mの駆動を夫々制御して、熱圧着ツール8を、前記接合対象の1つの半導体素子2の裏面に接触するウェハーシート4の熱圧着領域D1aの上方で対向する熱圧着準備位置C2a(熱圧着領域D1aの上方でかつ熱圧着領域D1aから離れた位置であって熱圧着ツール8により加熱するための準備位置)に向けて搬送させる(図10B参照)。
この熱圧着動作により、ウェハーシート4を介して熱剥離層3も加熱されて、前記1つの半導体素子2と熱剥離層3との接着力が弱まるとともに、ウェハーシート4、熱剥離層3及び半導体素子2を介して熱硬化層5が加熱されて、前記1つの半導体素子2の全ての電極2aが熱硬化層5を貫通して前記電子基板7の電極7aと夫々当接し、当該当接した状態で熱硬化層5が熱硬化して前記1つの半導体素子2と前記電子基板7とが、前記1つの半導体素子2と加熱後の熱剥離層3との接着力よりも強い力で接合される。
次いで、吸着ステージ9のZ軸テーブル9bのモータの駆動を制御して、保持板9aを電子基板保持位置E1から電子基板保持準備位置E2に下降させ、前記1つの半導体素子2が接合された前記電子基板7と保持板9aとの接触状態を解除させる。このとき、一方の吸引ノズル51a−1により、前記1つの半導体素子2が接合された前記電子基板7を吸着保持された状態が維持されている。
次いで、電子基板搬送装置50aのZ軸55aのZ軸回転駆動モータ55aMの駆動を制御して、吸着ヘッド51aを180°回転させ、他方の吸引ノズル51a−2に吸着保持され且つ前記次の接合対象となる1つの電子基板7を電子基板用接合位置B1aに移動させる(図10E参照)とともに、一方の吸引ノズル51a−1に吸着保持され且つ前記半導体素子2が接合された前記電子基板7を電子基板用接合位置B1aから退避させる。このとき同時的に、吸着ステージ9のZ軸テーブル9bのモータ(図示せず)の駆動及び吸引装置(図示せず)の駆動を制御して、保持板9aを電子基板保持準備位置E2から電子基板保持位置E1に上昇させて、前記電子基板用接合位置B1aで前記次の接合対象となる1つの電子基板7を保持板9aに吸着保持させるとともに、電子基板搬送装置50aの吸引装置56aの駆動を制御して、吸引ノズル51a−2による前記次の接合対象となる1つの電子基板7の吸着保持状態を解除させる。
電子基板搬送装置50aの吸着ヘッド51aがトレイ42の方に移動した後、又は移動すると同時に、半導体素子搬送装置20aの各テーブル22a〜24aの夫々のモータ22aM〜24aMの駆動を制御してウェハーシート保持体1を半導体素子認識装置70aの上方に移動させ、半導体素子認識装置70aにより、次の接合対象となる1つの半導体素子2の認識対象部(図示せず)を認識させて、制御部80に半導体素子認識データを出力させたのち、次の1つの半導体素子2を半導体素子用接合準備位置A2aに位置させる。
なお、トレイ42に載置された多数の電子基板7の全てが半導体素子2と接合される場合、及びウェハーシート保持体1の複数の半導体素子2の接合が完了した場合の動作は、第1実施形態の半導体接合装置と同様であるので説明は省略する。
なお、本発明の第2実施形態の半導体接合装置においては、前記接合対象となる電子基板7を、電子基板搬送装置50aにより、トレイ42の中から吸着ステージ9上に搬送し、電子基板用接合位置B1aに位置させるように構成したが、本発明はこれに限定されない。例えばコンベアのような搬送装置によって、前記接合対象となる電子基板7を吸着ステージ9上に位置決めするようにしてもよい。
例えば、本発明の第1及び第2実施形態の第1変形例として、本発明の第1及び第2実施形態の半導体接合装置においては、前記電子基板7に前記1つの半導体素子2を接合する毎に吸着ヘッド51,51aを上下方向(±Z方向)に移動させたが、本発明はこれには限定されるものではない。例えば、ウェハーシート保持体1のウェハーシート4と電子基板7との隙間寸法を大略一定に(例えば1mm)維持した状態で、ウェハーシート4と電子基板7との隙間寸法をほとんど変えることなく(言い換えれば、ウェハーシート4と電子基板7とを相対的に離すようにいずれか一方の部材を他方の部材に対して上昇又は下降させることなく)、1つの電子基板7に複数の半導体素子2を熱圧着ツール8で連続的に熱圧着接合するように制御部80で動作制御させてもよい。
ここで、ウェハー2Aは、図11Aに上から見た透視図として示すように、±y方向(前記±Y方向と同一の方向でもよいし、前記±Y方向とは全く異なる方向でもよい。)に3列、±x方向(前記±X方向と同一の方向でもよいし、前記±X方向とは全く異なる方向でもよい。)に3行の合計9つの半導体素子S11〜S13,S21〜S23,S31〜S33に分割されてウェハーシート保持体1に保持されているものとする。すなわち、図11Aのウェハー2Aにおいて、+x方向の最も上流側でかつ+y方向の最も上流側には半導体素子S11が配置され、+y方向の最も上流側の列には、半導体素子S11,S21,S31が+x方向の上流側から下流側に向けて夫々順に配置され、次いで、+y方向の上流側と下流側の中間の列には、半導体素子S12,S22,S32が+x方向の上流側から下流側に向けて夫々順に配置され、次いで、+y方向の最も下流側には、半導体素子S13,S23,S33が+x方向の上流側から下流側に向けて夫々順に配置されているとする。
このような場合には、以下のように制御部80で動作制御する。
例えば、まず、図11Dに示すように、ウェハー2Aの+y方向の最も上流側に位置する半導体素子S11を、電子基板7の+y方向の最も上流側に位置する半導体素子用接合位置A1−1に前記したように圧着接合する。
次いで、図11Eに示すように、ウェハー2Aの+y方向の2番目に上流側に位置する半導体素子S12を、電子基板7の+y方向の2番目に上流側に位置する半導体素子用接合位置A1−2に前記したように圧着接合する。
次いで、図11Fに示すように、ウェハー2Aの+y方向の最も下流側に位置する半導体素子S13を、電子基板7の+y方向の最も下流側に位置する半導体素子用接合位置A1−3に前記したように圧着接合する。
すなわち、ウェハーシート保持体1の単一の搬送方向である+y方向の上流側に位置する半導体素子2から下流側に向けて順に、複数の半導体素子2を、電子基板7の搬送方向と同一方向に配列された複数の接合位置のうちの搬送方向である+y方向の上流側に位置する接合位置から順に複数の接合位置に夫々圧着接合するように動作制御すればよい。
先に接合された半導体素子と、ウェハーシート保持体1に保持された半導体素子との接触を避けるためには、図11A〜図11Fで説明したように、半導体素子2の配列方向と半導体素子用接合位置の配列方向とを同一にするものに限られるものではなく、本発明の第1及び第2実施形態の第2変形例として図12A〜図12Dに示すように、半導体素子2の配列方向と半導体素子用接合位置の配列方向とが、ある所定の角度をなすようにしてもよい。
このような場合に接合動作時間を短縮化するためには、まず、ウェハーシート保持体1を+x方向に搬送して半導体素子用接合位置A1−4,A1−5で夫々半導体素子2を接合したのち、+x方向及び+y方向に搬送して半導体素子用接合位置A1−6で半導体素子2を接合すればよい。
より具体的には、図12Bに示すように、図11Aのウェハー2Aにおいて+x方向の最も上流側で且つ+y方向の最も上流側に位置する半導体素子S11を、電子基板7の+x方向の最も上流側で且つ+y方向の最も上流側に位置する半導体素子用接合位置A1−4に前記したように圧着接合する。
次いで、図12Cに示すように、図11Aのウェハー2Aにおいて+x方向の2番目に上流側で且つ+y方向の最も上流側に位置する半導体素子S21を、電子基板7の+x方向の2番目に上流側で且つ+y方向の最も上流側に位置する半導体素子用接合位置A1−5に圧着接合する。
次いで、図12Dに示すように、図11Aのウェハー2Aにおいて+x方向の最も下流側で且つ+y方向の最も上流側に位置する半導体素子S31を、電子基板7の+y方向の最も下流側に位置する半導体素子用接合位置A1−6に圧着接合する。
すなわち、ウェハーシート保持体1の半導体素子S11,S21,S31の配列方向(図12B〜図12Dの下方向)と、電子基板7の接合位置の配列方向(接合位置A1−4と接合位置A1−5とでの配列方向は図12B〜図12Dの下方向、接合位置A1−5と接合位置A1−6とでの配列方向は図12B〜図12Dの斜め右上方向)とが同一及び所定の角度をなすように配置されている。
従って、半導体素子2の配列方向と半導体素子用接合位置の配列方向とが、逆方向(180度位相が異なる方向)以外の方向にすれば、すなわち、0度以上でかつ180度より小さい角度をなすようにすれば、ウェハーシート保持体1に保持された半導体素子2が、半導体素子用接合位置に接合された半導体素子2と接触することを避けることができる。
なお、1つの電子基板7に対して1つの半導体素子2のみを接合するようにすれば、次に接合対象となる半導体素子2が接合後の半導体素子2と接触する恐れがないので、制御部80の制御を簡潔にすることができる。
言い換えれば、前記1つの電子基板7にウェハーシート保持体1に保持されている複数の半導体素子2を接合するときには、前記接合する半導体素子2以外の前記ウェハーシート4上に残された半導体素子2と、前記1つの電子基板に既に接合されている半導体素子2とが、干渉関係にならないように接合を行うようにする。このようにすれば、前記1つの電子基板7に複数の半導体素子2を接合できる。
つまり、制御部80が、次に接合される半導体素子2が不良半導体素子S100である場合には、不良半導体素子S100が廃棄箱90の上方に位置する廃棄位置までウェハーシート保持体1を搬送し、熱圧着ツール8で不良半導体素子S100の裏面から下方に押圧し且つ加熱して、不良半導体素子S100の裏面とウェハーシート4の熱剥離層3の熱剥離粘着剤層3aとの間の接着力を弱めて、不良半導体素子S100をウェハーシート4の熱剥離層3から離脱させて廃棄箱90に入れるように各装置を制御するよう構成されるのが好ましい。このように構成されることにより、ウェハーシート保持体1に保持される複数の半導体素子2の中に不良半導体素子S100が含まれていても、不良半導体素子S100を電子基板7に接合せずに容易にかつ確実に廃棄することができる。なお、この廃棄動作は、接合動作開始前に、予め、不良半導体素子S100のみを廃棄するようにしてもよい。
例えば、図14A〜図14Fに示されるように、熱硬化接着剤5aを収納保持する熱硬化接着剤注入器91を別途備えて、XYZ軸テーブルなどにより±XYZ方向に夫々熱硬化接着剤注入器91を移動可能に構成している。そして、半導体素子2と電子基板7とを接合する直前に、熱硬化接着剤注入器91により熱硬化接着剤5aを電子基板7の電極面7c上(又は半導体素子2の電極面2b上)に塗布して熱硬化層5を形成するように構成されてもよい。なお、この場合、熱硬化接着剤5aを電子基板7に塗布する前に、熱硬化接着剤5aの温度を熱圧着ツール8の加熱設定温度近くまで予め引き上げておくと、半導体素子2と電子基板7との熱圧着接合時に、熱硬化接着剤5aを溶融させるのに要する加熱時間を短縮することができる。したがって、1つの又は複数の電子基板7に複数の半導体素子2を接合するのに要する時間を短縮することができる。
2 半導体素子
2A ウェハー
3 熱剥離層
4 ウェハーシート
5 熱硬化層
6 ダイサー
7 電子基板
8 熱圧着ツール
9 吸着ステージ
10 半導体素子供給装置
11 半導体素子収納部
12 上下リフター
13 ネジ軸
14 駆動用モータ
20 半導体素子搬送装置
21 保持フレーム
31,52 X軸テーブル
32,47,53 Y軸テーブル
33,54 Z軸テーブル
30 熱圧着ツール移動装置
40 電子基板供給装置
41 電子基板収納部
42 トレイ
45 トレイ搬送装置
46 保持台
50 電子基板搬送装置
51 吸着ヘッド
55 θ軸
60 電子基板認識装置
70 半導体素子認識装置
80 制御部
81 記憶部
90 廃棄箱
91 熱硬化接着剤注入器
Claims (21)
- 電極付きの電子基板と電極付きの半導体素子とを接合する半導体接合方法であって、
個々の半導体素子に相互に分割され且つ各半導体素子の表面に電極が形成されたウェハーの裏面とウェハーシート保持体のウェハーシートとが熱剥離層で接着されて前記ウェハーを前記ウェハーシート保持体に保持した状態で、前記ウェハーの前記半導体素子のうちの1つの半導体素子の前記電極と、前記1つの半導体素子の前記電極に対応する前記電子基板の電極とを対向させて位置決めし、
前記ウェハーシート保持体に前記ウェハーを保持した状態で、前記ウェハーの前記1つの半導体素子の前記電極と前記電子基板の前記電極とを接触させつつ、前記1つの半導体素子と前記電子基板とを熱圧着して、前記1つの半導体素子の前記電極とそれに対応する前記電子基板の前記電極とを接合すると同時的に、前記熱圧着時の熱により前記熱剥離層の接着力を弱めて、前記電子基板に接合された前記1つの半導体素子を前記ウェハーシートから離脱させることを特徴とする半導体接合方法。 - 前記1つの半導体素子と前記電子基板を前記熱圧着するときに、前記1つの半導体素子の前記電極が形成された電極面と前記電子基板の前記電極が形成された電極面との間に配置された熱硬化層を熱硬化させて、前記1つの半導体素子と前記電子基板を接着させて前記熱圧着を行うことを特徴とする請求項1に記載の半導体接合方法。
- 前記熱圧着と同時的に、前記熱圧着時の熱により、熱剥離シート、熱剥離フィルム又は熱剥離接着剤の内の一つで構成されている前記熱剥離層の接着力を弱めて、前記電子基板に接合された前記1つの半導体素子を前記ウェハーシートから離脱させることを特徴とする請求項1又は2に記載の半導体接合方法。
- 前記熱圧着と同時的に、前記熱圧着時の熱により、熱硬化シート、熱硬化フィルム又は熱硬化接着剤の内の一つで構成されている熱硬化層を熱硬化することを特徴とする請求項2に記載の半導体接合方法。
- 前記熱圧着時に、前記1つの半導体素子の裏面側から熱を加えることを特徴とする請求項1〜4のいずれか1つに記載の半導体接合方法。
- 前記熱圧着時に、前記電子基板の裏面側から熱を加えることを特徴とする請求項1〜5のいずれか1つに記載の半導体接合方法。
- 前記熱圧着時に、前記半導体素子の裏面側から、固定された前記電子基板に向けて押圧することを特徴とする請求項1〜6のいずれか1つに記載の半導体接合方法。
- 前記熱圧着時に、前記電子基板の裏面側から、固定された前記1つの半導体素子に向けて押圧することを特徴とする請求項1〜6のいずれか1つに記載の半導体接合方法。
- 前記熱圧着時に、前記電子基板の裏面側から前記1つの半導体素子に向けて押圧するとともに、前記1つの半導体素子の裏面側から前記電子基板に向けて押圧することを特徴とする請求項1〜6のいずれか1つに記載の半導体接合方法。
- 前記電子基板に複数の半導体素子を接合するときに、前記ウェハーシート保持体の前記ウェハーシートに保持され且つ前記電子基板に接合されていない半導体素子と、前記電子基板に既に接合された半導体素子とが、干渉関係にならないように接合することを特徴とする請求項1〜9のいずれか1つに記載の半導体接合方法。
- 前記複数の半導体素子の中の不良の半導体素子を不良半導体素子廃棄位置に搬送したのち、前記不良の半導体素子に対応する前記熱剥離層に熱を加えて前記不良の半導体素子を前記ウェハーシートから離脱させることを特徴とする請求項1〜10のいずれか1つに記載の半導体接合方法。
- 前記電子基板に前記半導体素子を接合するときに、1つの電子基板に対して1つの半導体素子のみを接合することを特徴とする請求項1〜11のいずれか1つに記載の半導体接合方法。
- 電極付きの電子基板と電極付きの半導体素子とを接合する半導体接合装置であって、
ウェハーシートと、個々の半導体素子に相互に分割され且つ各半導体素子の表面に電極が形成されたウェハーの裏面と前記ウェハーシートとを接着する熱剥離層とを備えて、前記ウェハーを前記熱剥離層を介して前記ウェハーシートに接着して保持するウェハーシート保持体と、
前記ウェハーを前記ウェハーシート保持体に保持した状態で、前記ウェハーシートの前記半導体素子のうちの1つの半導体素子の電極と、前記1つの半導体素子の前記電極に対応する前記電子基板の電極とを対向させて位置決めさせたのち、前記ウェハーの前記1つの半導体素子の前記電極と前記電子基板の前記電極とを接触させつつ、前記1つの半導体素子と前記電子基板とを熱圧着して、前記1つの半導体素子の前記電極とそれに対応する前記電子基板の前記電極とを接合すると同時的に、前記熱圧着時の熱により前記熱剥離層の接着力を弱めて、前記電子基板に接合された前記1つの半導体素子を前記ウェハーシートから離脱させる接合部と、
を備えることを特徴とする半導体接合装置。 - 前記ウェハーシート保持体は、前記ウェハーシート保持体に保持された前記ウェハー上に、前記熱圧着時の熱硬化により前記1つの半導体素子と前記電子基板とを電極接合状態で接着させる熱硬化層を配置した状態で、前記ウェハーを前記熱剥離層を介して前記ウェハーシートに接着して保持することを特徴とする請求項13に記載の半導体接合装置。
- 前記接合部により前記位置決めを行う前に前記電子基板の認識対象部を認識して電子基板認識データを出力する電子基板認識装置と、
前記1つの半導体素子と前記電子基板の接合前に前記1つの半導体素子の認識対象部を認識して半導体素子認識データを出力する半導体素子認識装置と、
をさらに備え、
前記接合部は、
前記ウェハーシート保持体に保持された前記ウェハーの前記1つの半導体素子の前記電極が形成された電極面が、前記電子基板の前記電極が形成された電極面に対向状態で配置された状態で前記ウェハーシート保持体を搬送して、前記ウェハーシート保持体に保持された前記ウェハーの前記1つの半導体素子を半導体素子用接合位置に位置させる半導体素子搬送装置と、
前記半導体素子搬送装置により搬送されて前記半導体素子用接合位置に位置した前記ウェハーシート保持体の前記ウェハーの前記1つの半導体素子を前記熱剥離層を介して接着している前記ウェハーシートに対向し且つ前記1つの半導体素子の裏面に対応する前記ウェハーシートの熱圧着領域に接触可能な熱圧着ツールと、
前記半導体素子搬送装置により搬送されて前記半導体素子用接合位置に位置した、前記ウェハーシート保持体の前記ウェハーシートの前記熱圧着領域に接触させるように前記熱圧着ツールを移動させる熱圧着ツール移動装置と、
接合前の前記電子基板の前記電極面が、前記1つの半導体素子の前記電極面に対向可能に配置された状態で接合前の前記電子基板を、前記半導体素子用接合位置に位置する前記1つの半導体素子の前記電極面に対向する電子基板用接合位置に搬送し、前記電子基板用接合位置で前記1つの半導体素子の前記電極に前記電子基板の前記電極を位置決めする電子基板搬送装置と、
前記半導体素子搬送装置と前記熱圧着ツールと前記熱圧着ツール移動装置と前記電子基板搬送装置と前記電子基板認識装置と前記半導体素子認識装置とが接続されて夫々の動作を制御することにより、前記ウェハーシート保持体を前記半導体素子搬送装置により前記半導体素子用接合位置に搬送し、前記半導体素子用接合位置に位置した前記ウェハーシート保持体の前記ウェハーシートの前記熱圧着領域で前記熱圧着ツールを接触させるとともに、接合前の前記電子基板を前記電子基板搬送装置により前記電子基板用接合位置に搬送して、前記半導体素子認識装置により出力された前記半導体素子認識データと前記電子基板認識装置により出力された前記電子基板認識データとに基づき、前記1つの半導体素子の電極に前記電子基板の前記電極が接合されるように前記半導体素子搬送装置と前記電子基板搬送装置とにより前記1つの半導体素子と前記電子基板とを位置決めし、前記1つの半導体素子と前記電子基板とを熱圧着接合するように制御する制御部と、
を備えることを特徴とする請求項13又は14に記載の半導体接合装置。 - 前記電子基板搬送装置は、前記電子基板の前記電極面に、前記電子基板を接合する前に、前記熱圧着時の熱硬化により前記1つの半導体素子と前記電子基板とを電極接合状態で接着させる熱硬化層を前記電子基板上に配置した状態で、接合前の前記電子基板を前記電子基板用接合位置に搬送することを特徴とする請求項13又は15に記載の半導体接合装置。
- 接合前の前記電子基板の前記電極面に前記熱硬化層が配置され且つ前記電子基板の前記電極面が前記1つの半導体素子の前記電極面に対向可能に配置された状態で前記電子基板を供給可能に収納する電子基板供給装置をさらに備え、
前記電子基板搬送装置は、前記電子基板供給装置に収納された前記電子基板を前記電子基板用接合位置に搬送して、前記電子基板用接合位置で前記1つの半導体素子の前記電極と前記電子基板の前記電極とを前記熱硬化層を介して位置決めすることを特徴とする請求項16に記載の半導体接合装置。 - 前記電子基板に前記1つの半導体素子を接合する前に前記電子基板の前記電極面に熱硬化接着剤を塗布することにより前記熱硬化層を形成して配置する塗布装置をさらに備えることを特徴とする請求項16に記載の半導体接合装置。
- 前記接合部は、前記ウェハーシート保持体の前記ウェハーシートに保持された前記隣接する複数の半導体素子のうちの先に接合する半導体素子から見た、次に接合する半導体素子の配列方向と、前記1つの電子基板に前記複数の半導体素子を接合するときの先に半導体素子を接合する接合位置から見た、次に半導体素子を接合する接合位置との配列方向とが180度より小さい角度をなすように、前記複数の半導体素子を電子基板に接合することを特徴とする請求項13〜18のいずれか1つに記載の半導体接合装置。
- 前記接合部は、前記複数の半導体素子の中の不良の半導体素子を不良半導体廃棄位置に搬送したのち、前記不良半導体素子に対応する前記熱剥離層に前記熱圧着時の熱を加えて、前記不良の半導体素子を前記ウェハーシートから離脱させることを特徴とする請求項13〜19のいずれか1つに記載の半導体接合装置。
- 前記制御部は、前記電子基板に前記1つの半導体素子を接合したのち、前記電子基板搬送装置により、接合後の前記電子基板を前記電子基板用接合位置から退避させ、次に接合する電子基板を前記電子基板用接合位置に搬送するとともに、前記半導体素子搬送装置により次に接合する半導体素子を前記半導体素子用接合位置に搬送して、前記次に接合する電子基板と前記次に接合する半導体素子とを熱圧着接合するよう制御することを特徴とする請求項15に記載の半導体素子接合装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141334A JP4589265B2 (ja) | 2006-05-22 | 2006-05-22 | 半導体接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141334A JP4589265B2 (ja) | 2006-05-22 | 2006-05-22 | 半導体接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311687A true JP2007311687A (ja) | 2007-11-29 |
JP4589265B2 JP4589265B2 (ja) | 2010-12-01 |
Family
ID=38844246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141334A Active JP4589265B2 (ja) | 2006-05-22 | 2006-05-22 | 半導体接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589265B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI381462B (zh) * | 2008-10-27 | 2013-01-01 | Asm Assembly Automation Ltd | 使用加熱鍵合頭的直接晶粒裝配 |
KR20190037177A (ko) * | 2017-09-28 | 2019-04-05 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법 |
JP2019068055A (ja) * | 2017-09-28 | 2019-04-25 | 芝浦メカトロニクス株式会社 | 素子実装装置、素子実装方法及び素子実装基板製造方法 |
KR20210077599A (ko) * | 2019-12-17 | 2021-06-25 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
JPH08316194A (ja) * | 1995-05-18 | 1996-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0992664A (ja) * | 1995-09-22 | 1997-04-04 | Matsushita Electric Ind Co Ltd | チップの搭載装置 |
JP2002026071A (ja) * | 2000-07-05 | 2002-01-25 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2002313844A (ja) * | 2001-04-19 | 2002-10-25 | Toray Eng Co Ltd | チップ供給装置およびチップ実装装置 |
JP2002373917A (ja) * | 2001-06-15 | 2002-12-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003115698A (ja) * | 2001-10-05 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品実装装置 |
JP2005129803A (ja) * | 2003-10-24 | 2005-05-19 | Dainippon Printing Co Ltd | Icタグ付きシートの製造方法、icタグの製造方法、及びその製造装置 |
JP2005311031A (ja) * | 2004-04-21 | 2005-11-04 | Nitto Denko Corp | 被着物の加熱剥離方法及び被着物加熱剥離装置 |
-
2006
- 2006-05-22 JP JP2006141334A patent/JP4589265B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
JPH08316194A (ja) * | 1995-05-18 | 1996-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0992664A (ja) * | 1995-09-22 | 1997-04-04 | Matsushita Electric Ind Co Ltd | チップの搭載装置 |
JP2002026071A (ja) * | 2000-07-05 | 2002-01-25 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2002313844A (ja) * | 2001-04-19 | 2002-10-25 | Toray Eng Co Ltd | チップ供給装置およびチップ実装装置 |
JP2002373917A (ja) * | 2001-06-15 | 2002-12-26 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003115698A (ja) * | 2001-10-05 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品実装装置 |
JP2005129803A (ja) * | 2003-10-24 | 2005-05-19 | Dainippon Printing Co Ltd | Icタグ付きシートの製造方法、icタグの製造方法、及びその製造装置 |
JP2005311031A (ja) * | 2004-04-21 | 2005-11-04 | Nitto Denko Corp | 被着物の加熱剥離方法及び被着物加熱剥離装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI381462B (zh) * | 2008-10-27 | 2013-01-01 | Asm Assembly Automation Ltd | 使用加熱鍵合頭的直接晶粒裝配 |
KR20190037177A (ko) * | 2017-09-28 | 2019-04-05 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법 |
JP2019068055A (ja) * | 2017-09-28 | 2019-04-25 | 芝浦メカトロニクス株式会社 | 素子実装装置、素子実装方法及び素子実装基板製造方法 |
KR102123348B1 (ko) | 2017-09-28 | 2020-06-16 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법 |
KR20210077599A (ko) * | 2019-12-17 | 2021-06-25 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치 |
KR102468101B1 (ko) | 2019-12-17 | 2022-11-16 | 시바우라 메카트로닉스 가부시끼가이샤 | 소자 실장 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4589265B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4266106B2 (ja) | 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法 | |
JP3531586B2 (ja) | 表示パネルの組立装置および組立方法 | |
JP2004071863A (ja) | フレキシブルプリント基板の搬送用キャリアおよびフレキシブルプリント基板への電子部品実装方法 | |
US11495571B2 (en) | Mounting method and mounting device | |
JP2007201375A (ja) | 電子部品の実装装置及び実装方法 | |
JP4589265B2 (ja) | 半導体接合方法 | |
JP4544776B2 (ja) | チップ供給装置およびチップ実装装置 | |
JP2006135082A (ja) | 電子部品の実装装置及び実装方法 | |
JPH10163274A (ja) | チップの実装装置 | |
JP3949031B2 (ja) | チップ実装方法 | |
JP4906670B2 (ja) | 部品実装装置及び方法 | |
JP4589266B2 (ja) | 半導体超音波接合方法 | |
JP2000022395A (ja) | 電子部品の実装方法および実装装置 | |
JP5445259B2 (ja) | Icチップ供給装置、icチップ実装体の製造装置 | |
JP5076111B1 (ja) | 溶接リングの仮付け装置、及び溶接リングの仮付け方法 | |
JPH10163265A (ja) | チップの実装装置 | |
JP2009010123A (ja) | 電子部品の実装装置及び電子部品の製造方法 | |
JP6437343B2 (ja) | シート貼付装置およびシート貼付方法 | |
WO2003067649A1 (fr) | Procede de montage d'une puce et dispositif d'utilisation associe | |
JP7257296B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP2018115050A (ja) | 部材貼り付け装置 | |
KR102284943B1 (ko) | 본딩 장치 및 본딩 방법 | |
JPH09213746A (ja) | 実装装置 | |
JP4520270B2 (ja) | 表示装置の組み立て装置及び組み立て方法 | |
JPH1074767A (ja) | 微細ボールバンプ形成方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4589265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |