JP2007311649A - シリコンインターポーザ基板を用いた高周波回路モジュール装置 - Google Patents

シリコンインターポーザ基板を用いた高周波回路モジュール装置 Download PDF

Info

Publication number
JP2007311649A
JP2007311649A JP2006140584A JP2006140584A JP2007311649A JP 2007311649 A JP2007311649 A JP 2007311649A JP 2006140584 A JP2006140584 A JP 2006140584A JP 2006140584 A JP2006140584 A JP 2006140584A JP 2007311649 A JP2007311649 A JP 2007311649A
Authority
JP
Japan
Prior art keywords
silicon interposer
interposer substrate
circuit module
module device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006140584A
Other languages
English (en)
Inventor
Koji Sakata
晃次 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2006140584A priority Critical patent/JP2007311649A/ja
Publication of JP2007311649A publication Critical patent/JP2007311649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】インダクタ素子、薄膜抵抗及びコンデンサ等の受動素子を実装しても全体を小型とすること。
【解決手段】シリコンインターポーザ基板３１に上下面に貫通する複数の貫通電極３１ａ，３１ｂ，３１ｃを形成し、下面の空き領域にインダクタ４０、薄膜抵抗３２ｂ、ＭＩＳコンデンサ３９ｂ等の受動素子を形成し、この受動素子を貫通電極３１ａ，３１ｃを介して上面の配線と接続すると共に、その受動素子に接続端子を介してＢＧＡボール４３ａ，４３ｂ，４３ｃを接続する。この下面をプリント基板１１に実装するので、この実装スペースＳ４がシリコンインターポーザ基板３１の下面と同寸法の最小限の面積となる。
【選択図】 図１

Description

本発明は、半導体チップとプリント基板間に介在されるシリコンインターポーザ基板を用いた高周波回路モジュール装置に関し、特に全体の小型化を図ることが可能なシリコンインターポーザ基板を用いた高周波回路モジュール装置に関する。
図２に従来のシリコンインターポーザ基板を用いたＲＦ(Radio Frequency)モジュール装置の断面構成を示し、その説明を行う。この図２に示すＲＦ回路モジュール装置１０は、プリント基板１１の上面にシリコンインターポーザ基板１２をダイボンドし、このシリコンインターポーザ基板１２の上面にベアチップ１３及びＣＳＰ(Chip size Package)１４を実装し、更に、プリント基板１１の上面に受動素子であるインダクタ素子（ＲＦコイル）１５を実装して構成したものである。なお、受動素子としては、インダクタ素子１５の他に、薄膜抵抗やコンデンサ等が用いられる。
シリコンインターポーザ基板１２の上面両側には、ベアチップ１３及びＣＳＰ１４が配線接続された入出力端子である電極パッド１２ａが設けられており、これら電極パッド１２ａと、プリント基板１１のインダクタ素子１５が配線接続された電極とが、Ａｕ（金）やＡｌ（アルミニュウム）のワイヤー１６でワイヤーボンディングされている。
また、図３に示すようにＲＦ回路モジュール装置２０を構成してもよい。即ち、上述したベアチップ１３及びＣＳＰ１４が実装されたシリコンインターポーザ基板１２をＢＧＡ(Ball Grid Array)用プリント基板２１の上面に実装して封止剤２２で封止し、このＢＧＡ用プリント基板２１の下面にインダクタ素子１５を実装し、このインダクタ素子１５を介してＢＧＡ用プリント基板２１の下面をＢＧＡにてプリント基板１１に実装して構成する。
なお、インダクタ素子１５は、ＢＧＡ用プリント基板２１の下面でなく、ＢＧＡ用プリント基板２１の上面に空き領域が出来た場合は、その空き領域に実装してもよい。また、ベアチップ１３及びＣＳＰ１４が配線接続された電極パッド１２ａは、ＢＧＡ用プリント基板２１の図示せぬ電極にワイヤー２２でワイヤーボンディングされている。
この種の従来の高周波回路モジュール装置として、例えば特許文献１に記載のものがある。
特開平６−２１６２７５号公報
しかし、図２に示したＲＦ回路モジュール装置１０においては、電極パッド１２ａとプリント基板１１の電極とをワイヤー１６でワイヤーボンディングするためにプリント基板１１の上面に比較的広い面積Ｓ１が必要となり、更に、プリント基板１１の上面に部品面積の広いインダクタ素子１５などの受動素子を実装するために広い実装スペースＳ２が必要となる。このため、プリント基板１１が大きくなるので、ＲＦ回路モジュール装置１０全体の小型化が困難になるという問題があった。
また、図３のＲＦ回路モジュール装置２０のようにＢＧＡ用プリント基板２１を用いた場合は、インダクタ素子１５などの受動素子をＢＧＡ用プリント基板２１の下面に実装することができるので、上記ＲＦ回路モジュール装置１０に比べて実装スペースＳ３を狭くすることができる。しかし、その実装スペースＳ３は、シリコンインターポーザ基板１２の電極パッド１２ａをＢＧＡ用プリント基板２１の電極にワイヤーボンディングするために必要な両側の比較的広い面積（図では片方のみ記載）Ｓ４を含む。このため、受動素子を実装するために比較的広い実装スペースＳ３が必要となるので、ＲＦ回路モジュール装置１０全体の小型化が困難になるという問題があった。
本発明は、このような課題に鑑みてなされたものであり、インダクタ素子、薄膜抵抗及びコンデンサ等の受動素子を実装しても全体を小型とすることができるシリコンインターポーザ基板を用いた高周波回路モジュール装置を提供することを目的としている。
上記目的を達成するために、本発明の請求項１による高周波回路モジュール装置は、高周波回路を形成する半導体部品及び受動素子が導電パターンによる配線に接続されて実装されるシリコンインターポーザ基板を用いた高周波回路モジュール装置において、前記シリコンインターポーザ基板に上面と下面に貫通する１乃至は複数の貫通電極を離隔状態に形成し、該上面に前記半導体部品及び受動素子を配線に接続して実装し、該下面に前記受動素子のうち少なくとも高周波回路用コイルとして機能するインダクタをパターン形成し、このインダクタが接続される該下面の配線と該上面の配線とを前記貫通電極で接続して成ることを特徴とする。
この構成によれば、シリコンインターポーザ基板に上下面に貫通する複数の貫通電極を形成し、下面に少なくとも受動素子であるインダクタを形成し、このインダクタが接続される下面の配線と上面の配線とを貫通電極で接続したので、インダクタが形成された下面を半田ボール（ＢＧＡボール）でプリント基板に実装すれば、この実装スペースをシリコンインターポーザ基板の下面と同寸法の最小限の面積とすることができる。従って、従来のようなワイヤーボンディングのためのスペースやプリント基板に受動素子を直付けするためのスペースが不要となると共にＢＧＡ用プリント基板を用いる必要もなくなるので、その分、プリント基板を小さくすることができ、高周波回路モジュール装置全体を小型とすることができる。
また、本発明の請求項２による高周波回路モジュール装置は、請求項１において、前記シリコンインターポーザ基板の下面に、前記インダクタの他にコンデンサ及び抵抗を含む受動素子を形成して配線接続したことを特徴とする。
この構成によれば、シリコンインターポーザ基板の下面にインダクタの他にコンデンサ及び抵抗を含む受動素子を形成しても、これら受動素子は当該下面を食み出すことなく形成されるので、プリント基板への実装スペースは前述同様に最小限の面積である。従って、前述同様にプリント基板を小さくすることができ、高周波回路モジュール装置全体を小型とすることができる。
以上説明したように本発明のシリコンインターポーザ基板を用いた高周波回路モジュール装置によれば、インダクタ素子、薄膜抵抗及びコンデンサ等の受動素子を実装しても全体を小型とすることができるという効果がある。
以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明の実施の形態に係るシリコンインターポーザ基板を用いたＲＦ回路モジュール装置の構成を示す断面図である。
図１に示すＲＦ回路モジュール装置３０の特徴は、シリコンインターポーザ基板３１に上下面に貫通する複数の貫通電極３１ａ，３１ｂ，３１ｃを離隔状態に形成し、貫通電極３１ａを介して上面と下面との配線を接続可能とし、下面に配線を形成する際に、下面の空き領域にＲＦコイルであるインダクタパターン等の受動素子の形成を行う点にある。
即ち、ＲＦ回路モジュール装置３０は、複数箇所に貫通電極３１ａ，３１ｂ，３１ｃが形成されたシリコンインターポーザ基板３１の上面には、貫通電極３１ｃに接続して薄膜抵抗３２ａを形成し、この薄膜抵抗３２ａに長手の導電材料の一端部を接続して配線３３ａを形成し、この配線３３ａの上に接続した複数の接続端子３４ａ，３４ｂを介して半導体チップ３５を実装し、更に、貫通電極３１ａと貫通電極３１ｂとの間の基板面に誘電体３６ａを埋設し、この誘電体３６ａ及び薄膜抵抗３２ａを覆い基板上面に形成した絶縁層３７ａの上に長手の導電材料による配線・電極３８ａを形成し、この配線・電極３８ａの一端部を絶縁層３７ａを介して誘電体３６ａと対向位置に配置することでＭＩＳ(Metal Insulator Semiconductor)コンデンサ３９ａを形成し、最上層に、配線・電極３８ａの電極部分が露出状態となるように当該配線・電極３８及び配線３３ａを覆って絶縁層３７ｂを形成した。但し、半導体チップ３５は、ベアチップ、ＣＳＰ、チップ部品などである。
一方、シリコンインターポーザ基板３１の下面には、貫通電極３１ａに接続して薄膜抵抗３２ｂを形成し、貫通電極３１ｃの横の基板面に誘電体３６ｂを埋設し、この誘電体３６ｂ及び薄膜抵抗３２ｂを覆い基板下面に形成した絶縁層３７ｃの下に導電材料による配線・電極３８ｂを形成し、この配線・電極３８ｂの一端部を絶縁層３７ｃを介して誘電体３６ｂと対向位置に配置することでＭＩＳコンデンサ３９ｂを形成し、また、絶縁層３７ｃの下にＲＦコイルとして機能する導電パターンによるインダクタ４０を形成し、絶縁層３７ｃを貫通して薄膜抵抗３２ｂと接続状態に接続端子３４ｃを形成すると共に、配線・電極３８ｂと接続状態に接続端子３４ｄを形成し、これら接続端子３４ｃ，３４ｄとインダクタ４０とを覆って絶縁層３７ｄを形成し、この絶縁層３７ｄの下に絶縁層３７ｄを貫通して接続端子３４ｃと接続状態に接続端子３４ｅを、インダクタ４０と接続状態に接続端子３４ｆを、接続端子３４ｄと接続状態に接続端子３４ｇを形成し、これら接続端子３４ｅ，３４ｆ，３４ｇを覆い絶縁層３７ｅを形成し、更に、各接続端子３４ｅ，３４ｆ，３４ｇごとにＢＧＡボール４３ａ，４３ｂ，４３ｃを接続した。
なお、ＭＩＳコンデンサ３９ａ，３９ｂに代え、ＭＩＭ(Metal/Insulator/Metal)コンデンサ等の他のコンデンサを形成してもよい。また、シリコンインターポーザ基板３１の下面側のパッシベーション膜は、インダクタ４０の特性向上と、本ＲＦ回路モジュール装置３０のプロセスの簡略化を目的として、感光性のＢＣＢ（ベンゾシクロブテン）やポリイミド等の低誘電率膜を用いてもよい。
このように構成されたＲＦ回路モジュール装置３０をプリント基板１１に実装する場合、各ＢＧＡボール４３ａ，４３ｂ，４３ｃをプリント基板１１の所定回路位置に接合すればよい。
このように、本実施の形態のＲＦ回路モジュール装置３０は、シリコンインターポーザ基板３１に上下面に貫通する複数の貫通電極３１ａ，３１ｂ，３１ｃを形成し、下面の空き領域にインダクタ４０、薄膜抵抗３２ｂ、ＭＩＳコンデンサ３９ｂ等の受動素子を形成し、これらに接続端子を介してＢＧＡボール４３ａ，４３ｂ，４３ｃを接続したので、従来のように受動素子やワイヤーボンディング部材がシリコンインターポーザ基板３１の横に食み出すことがなくなり、プリント基板１１への実装スペースＳ４（図１参照）をシリコンインターポーザ基板３１と同寸法の最小面積とすることができる。
従って、従来のようなワイヤーボンディングのためのスペースやプリント基板１１に受動素子直付けのためのスペースが不要となると共にＢＧＡ用プリント基板を用いる必要もなくなるので、その分、プリント基板１１を小さくすることができ、ＲＦ回路モジュール装置３０全体を小型とすることができる。
本発明の実施の形態に係るシリコンインターポーザ基板を用いたＲＦ回路モジュール装置の構成を示す断面図である。 従来のシリコンインターポーザ基板を用いたＲＦ回路モジュール装置の構成を示す断面図である。 従来のＢＧＡ用プリント基板に実装のシリコンインターポーザ基板を用いたＲＦ回路モジュール装置の構成を示す断面図である。
符号の説明
３０ ＲＦ回路モジュール装置
３１ シリコンインターポーザ基板
３１ａ，３１ｂ，３１ｃ 貫通電極
３２ａ，３２ｂ 薄膜抵抗
３３ａ 配線
３４ａ，３４ｂ、３４ｃ，３４ｄ，３４ｅ，３４ｆ，３４ｇ 接続端子
３５ 半導体チップ
３６ａ，３６ｂ 誘電体
３７ａ，３７ｂ，３７ｃ，３７ｄ，３７ｅ 絶縁層
３８ａ，３８ｂ 配線・電極
３９ａ，３９ｂ ＭＩＳコンデンサ
４０ インダクタ
４３ａ，４３ｂ，４３ｃ ＢＧＡボール

Claims (2)

  1. 高周波回路を形成する半導体部品及び受動素子が導電パターンによる配線に接続されて実装されるシリコンインターポーザ基板を用いた高周波回路モジュール装置において、
    前記シリコンインターポーザ基板に上面と下面に貫通する１乃至は複数の貫通電極を離隔状態に形成し、該上面に前記半導体部品及び受動素子を配線に接続して実装し、該下面に前記受動素子のうち少なくとも高周波回路用コイルとして機能するインダクタをパターン形成し、このインダクタが接続される該下面の配線と該上面の配線とを前記貫通電極で接続して成る
    ことを特徴とするシリコンインターポーザ基板を用いた高周波回路モジュール装置。
  2. 前記シリコンインターポーザ基板の下面に、前記インダクタの他にコンデンサ及び抵抗を含む受動素子を形成して配線接続したことを特徴とする請求項１に記載のシリコンインターポーザ基板を用いた高周波回路モジュール装置。
JP2006140584A 2006-05-19 2006-05-19 シリコンインターポーザ基板を用いた高周波回路モジュール装置 Pending JP2007311649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006140584A JP2007311649A (ja) 2006-05-19 2006-05-19 シリコンインターポーザ基板を用いた高周波回路モジュール装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006140584A JP2007311649A (ja) 2006-05-19 2006-05-19 シリコンインターポーザ基板を用いた高周波回路モジュール装置

Publications (1)

Publication Number Publication Date
JP2007311649A true JP2007311649A (ja) 2007-11-29

Family

ID=38844213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006140584A Pending JP2007311649A (ja) 2006-05-19 2006-05-19 シリコンインターポーザ基板を用いた高周波回路モジュール装置

Country Status (1)

Country Link
JP (1) JP2007311649A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2182582A1 (en) 2008-09-30 2010-05-05 NTT DoCoMo, Inc. Reflect array
CN102157514A (zh) * 2010-01-07 2011-08-17 三星电机株式会社 Rf半导体器件及其制造方法
US8026610B2 (en) 2008-05-15 2011-09-27 Shinko Electric Industries Co., Ltd. Silicon interposer and method for manufacturing the same
JP2016046517A (ja) * 2014-08-20 2016-04-04 インテル・コーポレーション キャプダクタアセンブリに関連する技術及び構成

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193614A (ja) * 2002-12-09 2004-07-08 Internatl Business Mach Corp <Ibm> チップ・キャリア
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193614A (ja) * 2002-12-09 2004-07-08 Internatl Business Mach Corp <Ibm> チップ・キャリア
JP2004311574A (ja) * 2003-04-03 2004-11-04 Shinko Electric Ind Co Ltd インターポーザー及びその製造方法ならびに電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026610B2 (en) 2008-05-15 2011-09-27 Shinko Electric Industries Co., Ltd. Silicon interposer and method for manufacturing the same
EP2182582A1 (en) 2008-09-30 2010-05-05 NTT DoCoMo, Inc. Reflect array
CN102157514A (zh) * 2010-01-07 2011-08-17 三星电机株式会社 Rf半导体器件及其制造方法
JP2016046517A (ja) * 2014-08-20 2016-04-04 インテル・コーポレーション キャプダクタアセンブリに関連する技術及び構成

Similar Documents

Publication Publication Date Title
US11462510B2 (en) Stacked package structure and stacked packaging method for chip
KR100390966B1 (ko) 반도체 장치
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7342308B2 (en) Component stacking for integrated circuit electronic package
JP2005064479A (ja) 回路モジュール
JP2938344B2 (ja) 半導体装置
JP2001156251A (ja) 半導体装置
JP2007311649A (ja) シリコンインターポーザ基板を用いた高周波回路モジュール装置
JP3569585B2 (ja) 半導体装置
JPH0582582A (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2004253579A (ja) 半導体装置
US12002787B2 (en) Multi-die package structure and multi-die co-packing method
JP6511181B2 (ja) 半導体装置
JP3825196B2 (ja) 電子回路装置
KR100708038B1 (ko) 반도체칩의 실장 구조 및 그 방법
TW200527616A (en) Stacked type semiconductor encapsulation device having protection mask
US20050001307A1 (en) [wafer level passive component]
JP3859045B2 (ja) 半導体チップの実装構造
JP4469427B2 (ja) 半導体装置
JP2001185675A (ja) 半導体装置
JPH11354713A (ja) 半導体装置及び実装方法
JPH10321757A (ja) 電子回路モジュール
JP2004327757A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080201

A621 Written request for application examination

Effective date: 20090415

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120104

A521 Written amendment

Effective date: 20120301

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120904

Free format text: JAPANESE INTERMEDIATE CODE: A02