JP2007310823A - メモリカード、メモリカード処理方法、制御プログラム、及び集積回路 - Google Patents

Abstract

【課題】メモリカードの大容量化（２ギガバイト超）に伴い、旧来のＦＡＴ１６のメモリカード制御装置は対応できない。
【解決手段】コマンドを解析し、論理アドレスを出力するコマンド解析手段と、１つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルと、前記複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力手段と、前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、論理アドレスに応じて、論理物理変換テーブルを変更する事により、旧来のＦＡＴ１６のメモリカード制御装置や、大容量に対応したメモリカード制御装置のどちらでも使用可能なメモリカードを提供できる。
【選択図】図１

Description

本発明は既存のメモリカード制御装置で、大容量のメモリカードを無駄なく制御するための、メモリカードの論理アドレス物理アドレス変換に関するものである。

デジタルカメラや、携帯型音楽端末といったデジタル情報の記録・再生制御を行う機器（以下、メモリカード制御装置）において、デジタル情報を記録・再生するための記録装置としてＦｌａｓｈメモリなどの電源を切ってもデータが保存可能なメモリデバイスが用いられている。
これらのメモリカード制御装置では、記録情報の管理のためファイルシステムを用いて管理を行っている。ファイルシステムの代表的なＦＡＴ１６ファイルシステムを用いて管理する場合、クラスタアドレスでアドレッシング可能アドレスは１６ビットであり、クラスタサイズが３２キロバイトの場合、最大２ギガバイトがＦＡＴ１６ファイルシステムで管理可能な領域となる。
近年のメモリデバイスの製造技術の微細化や実装技術の進歩により、同一のサイズにおけるメモリ容量は増加の一途を辿っており、２ギガバイトを超えるメモリカードの製造も容易になってきている。

メモリカードに関する技術として、記憶可能容量を増加させるため、物理的に２つのメモリカードを搭載する記録装置（例えば、特許文献１参照。）や、同一アドレスに複数のデータやプログラムを保存できるように、一枚のＩＣメモリカードに複数のアドレス空間を持たせるもの（例えば、特許文献２参照。）等が開示されている。
特開２００１−３２５１２７号公報（第２０頁、図２０） 特開平５−２３３４３９号公報（第４頁、図１）

前記従来の構成では、ＦＡＴ１６ファイルシステムでは、１つのクラスタを大きくすれば大容量メモリに対応は可能であるが、クラスタサイズを固定としているシステムでは、クラスタサイズを変更すると意図しないデータ領域へのアクセスを行ってしまい、最悪の場合、データを破壊してしまう。
これらの問題を解決するために上記文献に開示された発明を実施すると、上記論理アドレスに対応する物理メモリは、特定範囲の物理領域からアロケーションされるため、例えば、同じ論理アドレスを使用し続けると、特定範囲の物理領域の寿命を早め、ひいてはメモリカードそのものも使用不可になる。

本発明は、前記従来の課題を解決するもので、旧来のＦＡＴ１６のメモリカード制御装置（以下、ＦＡＴ１６メモリカード制御装置）や、大容量に対応したメモリカード制御装置（以下、大容量メモリカード制御装置）のどちらでも使用可能なメモリカードを提供することを目的とする。
また、旧来のＦＡＴ１６では使用できない領域を有意義に使用可能なメモリカードを提供することを目的とする。
さらに、メモリカードの全物理領域をアロケーションできるような構成を取ることにより、ウェアレベリングのばら撒き対象先メモリ空間として大容量メモリの全アドレスを使用可能とし、それにより、メモリカードの長寿命化を図ることを目的とする。

前記従来の課題を解決するために、本発明のメモリカードは、メモリカード制御装置から送信されるコマンドを処理するメモリカードにおいて、コマンドを解析し、論理アドレスを出力するコマンド解析手段と、１つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルと、前記複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力手段と、前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、論理アドレスに応じて、論理物理変換テーブルを変更する事を特徴とする。
これにより、ＦＡＴ１６メモリカード制御装置や、大容量メモリカード制御装置のどちらでも使用可能なメモリカードを提供できる。

また、本発明のメモリカードは、論理物理変換テーブルの複数の物理アドレス情報を使用するか否かを切り換える物理アドレス切換手段をさらに備え、前記物理アドレス切換手段に応じて複数の物理アドレス情報を使用することを特徴とする。
これにより、ＦＡＴ１６メモリカード制御装置が複数の物理アドレスを使用している状態で、大容量メモリカード制御装置で使用する場合に物理アドレスが足りなく事を防止できる。

また、本発明のメモリカードの前記物理アドレス切換手段は、メモリカード制御装置から送信される物理アドレス切換コマンドにより切換が行われることを特徴とする。
これにより、ＦＡＴ１６メモリカード制御装置や、大容量メモリカード制御装置のどちらでも使用可能なメモリカードを提供できる。

また、本発明のメモリカードは、メカニカルスイッチの状態を判定するスイッチ判定手段をさらに備え、前記物理アドレス切換手段は、前記スイッチ判定手段により切換が行われることを特徴とする。
これにより、複数の物理アドレスの書込を利用したデータの信頼性を採用するか、又は通常の書込みを行うかをユーザ自身で決定することが可能となる。

また、本発明のメモリカード処理方法は、メモリカード制御装置から送信されるコマンドを処理するメモリカード処理方法において、コマンドを解析し、論理アドレスを出力するコマンド解析ステップと、１つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力ステップと、前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換ステップとを備え、論理アドレスに応じて、論理物理変換テーブルを変更することを特徴とする。

また、本発明の制御プログラムは、メモリカード制御装置から送信されるコマンドを処理するメモリカード処理を実行する制御プログラムであって、コマンドを解析し、論理アドレスを出力するコマンド解析ステップと、１つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力ステップと、前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換ステップとを備え、論理アドレスに応じて、論理物理変換テーブルを変更することを特徴とする。

また、本発明の集積回路は、メモリカード制御装置から送信されるコマンドを処理するメモリカードにおいて用いられる集積回路であって、コマンドを解析し、論理アドレスを出力するコマンド解析手段と、１つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルと、前記複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力手段と、前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、論理アドレスに応じて、論理物理変換テーブルを変更する事を特徴とする。

本発明のメモリカードによれば、ＦＡＴ１６メモリカード制御装置や、大容量メモリカード制御装置のどちらでも使用可能なメモリカードを提供することができる。
また、１つの論理物理変換テーブルの１論理アドレスに対して複数の物理アドレス情報を持たせることにより、データの多重化を行うことが可能となり、データの信頼性の向上を図ることが可能となるため、旧来のＦＡＴ１６では使用できない領域を有意義に使用可能となる。
さらに、全物理領域からアロケーションが可能な構成をとれるため、物理メモリの平均的な使用が可能となり、メモリカードの長寿命化を図ることが可能となる。

以下本発明の実施の形態について、図面を参照しながら説明する。
実施の形態を説明する前にまず、メモリカードとそれを使用するメモリカード制御装置について説明する。
図１に示すように、メモリカードとそれを使用するメモリカード制御装置を用いたシステムは、メモリカード制御装置１００と、メモリカード２００と、メモリカードカード制御装置１００とメモリカード２００の間でデータを送受信するバス３００からなる。

メモリカード制御装置１００は、バス３００を通じてメモリカード２００の制御を行う。具体的には、デジタルカメラ、携帯型音楽端末、携帯電話、ＦＡＸ、カーナビ、ＤＶＤレコーダなどが考えられる。

メモリカード２００は、メモリカード制御装置と物理的な通信制御や、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｏｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を含むコントローラ２０１、コントローラ２０１から出力される論理的なコマンドからコマンドの内容を解析し論理アドレスを出力するコマンド解析手段２０２、論理アドレスから物理アドレスに変換を行うための複数の論理物理変換テーブル２０３ａ、２０３ｂ、２０３ｃ、・・・、出力された論理アドレスと複数の論理物理変換テーブルより使用するテーブルを判定し出力する使用テーブル判定出力手段２０４、出力された論理アドレスと出力された論理物理変換テーブルから物理アドレスを出力するアドレス変換手段２０５、及び、物理アドレスから実際のＦｌａｓｈのリード・ライト・イレースといった制御を行うＦｌａｓｈ制御部２０６よりなる。

メモリカード２００は、具体的には、ＳＤメモリカードに適応可能である。ＳＤメモリカードは，松下電器産業（株）、（株）東芝，サンディスクコーポレーションの３社が共同で開発した、取り扱いの容易なメモリデバイスである。
ＳＤメモリカードは、著作権保護機能を備え、２４×３２×２．１ｍｍのサイズであり、先行発売された同サイズのＭＭＣとは上位互換性を持つ。又、ＳＤメモリカードではＩＳＯ／ＩＥＣ９２９３で規定されているＦＡＴ１６ファイルシステムを採用している。
このＦＡＴ１６ファイルシステムを採用するメモリカードにアクセスする装置をＦＡＴ１６メモリカード制御装置と定義する。

（実施の形態１）
実施の形態１では、ＦＡＴ１６メモリカード制御装置で使用するアドレスのデータ長は１６ビットアドレッシング、大容量メモリカード制御装置は１６ビットを超えるアドレッシングを行うメモリカード装置と定義する。
図２は、本発明の実施の形態１における論理物理変換テーブル１（Ｔ００１）、論理物理変換テーブル２（Ｔ００２）、及び、物理メモリ（Ｐ００１）を示した図である。
１つの物理アドレス情報をもつ論理物理変換テーブル１（Ｔ００１）は、図１の論理物理変換テーブル２０３ａ、２つの物理アドレス情報をもつ論理物理変換テーブル２（Ｔ００２）は、図１の論理物理変換テーブル２０３ｂを具体化したものである。論理物理変換テーブル１，及び論理物理変換テーブル２は、コントローラ２０１のＲＡＭ上に展開され、自由に書き換えが可能であるものとする。

論理物理変換テーブルは、メモリカード制御装置から送信される論理アドレスとメモリカード内の物理メモリを対応させる変換表である。
１つの物理アドレスをもつ論理物理変換テーブル１では、論理アドレスに対応する物理メモリは、対応する論理アドレスの同一の行の物理アドレスを参照する事により物理アドレスを取得することが可能となる。

また、２つの物理アドレスをもつ論理物理変換テーブル２では、論理アドレスに対応する物理メモリは、２重化されて物理アドレス１及び物理アドレス２として登録される。書込時には、物理アドレス１の領域、及び、物理アドレス２の領域に対して同一データの書込を行い、読み出し時には物理アドレス１の領域を読み出し、読み出しに失敗した場合、物理アドレス２の領域を読み出す処理を行うことが可能となる。

上記の書込時の処理を図４を用いて説明する。
（イ）まず、ステップＳ２００において、２重化領域の書込の場合、物理アドレス１で示される領域にデータの書込を行う。
（ロ）次に、ステップＳ２０１において、ステップＳ２００で書込を行った同一データを物理アドレス２で示される領域にデータの書込を行う。
以上の処理により、データの２重化が実現される。

上記読みだしの処理を図５を用いて説明する。
（イ）まず、ステップＳ３００において、２重化領域の読み出しの場合、物理アドレス１で示される領域のデータの読みだしを行う。物理アドレス１の読み出しに成功した場合（ステップＳ３０１のＹＥＳ）、２重化領域の読み出し処理を終了する。
（ロ）読み出しに失敗した場合（ステップＳ３０１のＮＯ）、ステップＳ３０２において物理アドレス２で示される領域のデータの読み出しを行う。
（ハ）物理アドレス２の読み出しに成功した場合（ステップＳ３０３のＹＥＳ）、２重化領域の読み出し処理を終了する。
（ニ）物理アドレス２の読み出しに失敗した場合（ステップＳ３０３のＮＯ）、異常処理を実施し（ステップＳ３０４）、２重化領域の読み出し処理を終了する。
以上の処理により、データの２重化領域の読み出しが実現される。

今回、物理メモリ（Ｐ００１）としては、アドレス０ｘ０００００〜０ｘ３ＦＦＦＦの範囲の領域を取れるものとする。
さらに、１つの物理アドレスが示すクラスタのサイズを３２キロバイトと定義する（全物理領域は８ギガバイト）。ここでは、論理物理変換テーブル１（Ｔ００１）を使用するのは大容量のメモリカード制御装置用の論理物理変換テーブル、論理物理変換テーブル２（Ｔ００２）を使用するのはＦＡＴ１６メモリカード制御装置の論理物理変換テーブルと定義する。
論理物理変換テーブル１（Ｔ００１）は、全領域を指し示すのに必要な論理アドレスとして１８ビットデータと定義し、物理アドレスも１８ビットデータとして定義する。
また、論理物理変換テーブル２（Ｔ００２）は、旧来のＦＡＴ１６で用いられる論理アドレスとして１６ビットデータとして定義し、物理アドレス１、及び物理アドレス２は全物理領域を指し示すのに必要な１８ビットデータとして管理する。

次に図３を用いて、論理物理変換テーブル１（Ｔ００１）と論理物理変換テーブル２（Ｔ００２）の変換テーブル判定出力処理方法について説明を行う。
（イ）まず、ステップＳ１００において、メモリカード制御装置から送信され、コマンド解析手段２０２により出力される論理アドレスを読み出す。
（ロ）次に、ステップＳ１０１において、論理アドレスの範囲を判定する。旧来のアドレス範囲０ｘ０００００〜０ｘ０ＦＦＦＦの場合、ステップＳ１０２へ進み、０ｘ１００００以上アドレス指定の場合、ステップＳ１０３へ分岐する。
（ハ）ステップＳ１０２では、論理物理変換テーブル２（Ｔ００２）を選択し処理を終了。
（ニ）ステップＳ１０３では、論理物理変換テーブル１（Ｔ００１）を選択し処理を終了。
以上の処理により、論理アドレスに応じて論理物理変換テーブルを変更する事が可能となり、ＦＡＴ１６メモリカード制御装置や、大容量メモリカード制御装置のどちらでも使用可能なメモリカードを提供できる。また、ＦＡＴ１６メモリカード装置でデータは２重化されるため、ＦＡＴ１６メモリ装置では使用できない領域の有効活用が可能となる。

本実施例では物理メモリが８ギガバイトの場合を明記したが、この物理メモリは８ギガに限定される訳ではなく、物理メモリのサイズが変更された場合には、論理物理変換テーブルのアドレスのビットサイズは、それが管理できるビットサイズが有ればよい。
さらに、本実施の形態において明らかなように、物理アドレスは物理メモリの全領域を指定可能であるため、物理メモリの平均的な使用の構成をとる事が可能となり、メモリカードの長寿命化を図ることが可能となる。

（第２の実施の形態）
実施の形態２では、ＦＡＴ１６メモリカード制御装置は「物理アドレス切換コマンド」を発行できない制御装置、また、大容量メモリカード制御装置は「物理アドレス切換コマンド」を発行できる制御装置と定義する。
「物理アドレス切換コマンド」は、ＳＤカードのコマンドでいえば、リザーブコマンドを新規に「物理アドレス切換コマンド」コマンドと定義することにより実現できる。さらに、既存のコマンド内で、未使用ビットに「物理アドレス切換コマンド」との意味づけを行うことにより実現可能である。

図６は、本発明の実施の形態２のメモリカードのブロック図である。図６において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図６において、物理アドレス切換手段２０７は、揮発性のメモリＲＡＭで構成され、論理物理変換テーブル上の複数物理アドレス領域について「複数物理アドレスを使用しない」、又は「複数物理アドレスを使用する」のいずれかを記憶し、切り換える手段である。
メモリカード電源投入時には「複数物理アドレスを使用する」に初期化される事とする。
この物理アドレス切換手段２０７は、大容量メモリカード制御装置から「物理アドレス切換コマンド」が送信された場合、「複数物理アドレスを使用しない」に変更される事とする。これにより、ＦＡＴ１６メモリカード制御装置では「物理アドレス切換コマンド」は発行できないので、必ず「複数物理アドレスを使用する」状態になる。

図７は、図６の構成のメモリカードにおいての書込処理のシーケンス図である。
（イ）まず、ステップＳ４００において、２重化領域の書込の場合、物理アドレス１で示される領域にデータの書込を行う。
（ロ）物理アドレス切換手段２０７において物理アドレス２を使用しないと設定されている場合（ステップＳ４０１のＹＥＳ）、２重化領域の書込処理を終了する。
（ハ）物理アドレス切換手段２０７において物理アドレス２を使用すると設定されている場合（ステップＳ４０１のＮＯ）、ステップＳ４０２で物理アドレス２で示される領域にデータの書込を行う。
以上の処理により、データの２重化領域の書込処理が実現される。

また、図８は、図６の構成のメモリカードにおいての読み出し処理のシーケンス図である。
（イ）まず、ステップＳ５００において、２重化領域の読み出しの場合、物理アドレス１で示される領域のデータの読みだしを行う。
（ロ）物理アドレス１のデータの読み出しに成功した場合（ステップＳ５０１のＹＥＳ）、２重化領域の読み出し処理を終了する。
（ハ）物理アドレス１のデータの読み出しに失敗した場合（ステップＳ５０１のＮＯ）、物理アドレス切換手段２０７において物理アドレス２を使用すると設定されている場合（ステップＳ５０２のＮＯ）、ステップＳ５０３で物理アドレス２で示される領域のデータの読み出しを行う。
（ニ）物理アドレス２の読み出しに成功した場合（ステップＳ５０４のＹＥＳ）、２重化領域の読み出し処理を終了する。
（ホ）ステップＳ５０２で物理アドレス２を使用しない、または、ステップＳ５０４で物理アドレス２の読み出しに失敗した場合、Ｓ５０５において異常処理を行い、２重化領域の読み出し処理を終了する。
以上の処理により、データの２重化領域の読み出しが実現される。
これにより、ＦＡＴ１６メモリカード制御装置が複数の物理アドレスを使用している状態において、大容量メモリカード制御装置で使用する場合に物理アドレスが足りなく事を防止できる。

（第３の実施の形態）
第３の実施の形態は、メモリカードにメカニカルスイッチを取り付けることにより、物理アドレス切換手段２０７を設定可能なメモリカードについて説明するものである。
図９は、本発明の実施の形態３のメモリカードのブロック図である。図９において、図６と同じ構成要素については同じ符号を用い、説明を省略する。
図９に示すメモリカードは、図６に示すメモリカードに対してメカニカルスイッチ２０８、読み取り端子２０９ａ、２０９ｂ、及び２０９ｃと、スイッチ判定手段２１０をさらに備えている。

メカニカルスイッチ２０８は上下移動し、読み取り端子２０９ａと２０９ｂ、または、２０９ｂと２０９ｃを短絡させる。読み取り端子２０９ａはシステム電源に接続させ、読み取り端子２０９ｃはグランドに接続する。短絡により、読み取り端子２０９ｂは、スイッチ判定部２１０にシステム電源電圧または、グランド電圧を出力する。
スイッチ判定手段２１０は、読み取り端子２０９ｂより出力する電圧を測定し、システム電源電圧の場合、「複数物理アドレスを使用しない」を物理アドレス切換手段２０７に記憶し、グランド電圧の場合、「複数物理アドレスを使用する」を物理アドレス切換手段２０７に記憶する。
以上の構成をとることにより、複数の物理アドレスの書込を利用したデータの信頼性を採用するか、又は通常の書込みを行うかをユーザ自身で決定することが可能となる。

本発明にかかるメモリカードでは複数の論理物理変換テーブルを有すればよく、組み込み機器のメモリ制御等の用途にも応用できる。

本発明の実施の形態１におけるメモリカードのブロック図 本発明の実施の形態１におけるメモリカードの論理物理変換テーブル図 本発明の実施の形態１におけるメモリカードのシーケンス図 本発明の実施の形態１における２重化領域書込処理のシーケンス図 本発明の実施の形態１における２重化領域読み出し処理のシーケンス図 本発明の実施の形態２におけるメモリカードのブロック図 本発明の実施の形態２における２重化領域書込処理のシーケンス図 本発明の実施の形態２における２重化領域読み出し処理のシーケンス図 本発明の実施の形態３におけるメモリカードのブロック図

符号の説明

１００ メモリカード制御装置
２００ メモリカード
３００ バス
２０１ コントローラ
２０２ コマンド解析手段
２０３ａ 論理物理変換テーブル１
２０３ｂ 論理物理変換テーブル２
２０３ｃ 論理物理変換テーブル３
２０４ 使用テーブル判定出力手段
２０５ アドレス変換手段
２０６ Ｆｌａｓｈ制御部
２０７ 物理アドレス切換手段
２０８ メカニカルスイッチ
２０９ａ 読み取り端子ａ
２０９ｂ 読み取り端子ｂ
２０９ｃ 読み取り端子ｃ
２１０ スイッチ判定手段

Claims (7)

1. メモリカード制御装置から送信されるコマンドを処理するメモリカードにおいて、
   コマンドを解析し、論理アドレスを出力するコマンド解析手段と、
   １つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルと、
   前記複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力手段と、
   前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、
   論理アドレスに応じて、論理物理変換テーブルを変更する事を特徴とするメモリカード。
2. 論理物理変換テーブルの複数の物理アドレス情報を使用するか否かを切り換える物理アドレス切換手段をさらに備え、
   前記物理アドレス切換手段に応じて複数の物理アドレス情報を使用することを特徴とする請求項１記載のメモリカード。
3. 前記物理アドレス切換手段は、メモリカード制御装置から送信される物理アドレス切換コマンドにより切換が行われることを特徴とする請求項２記載のメモリカード。
4. メカニカルスイッチの状態を判定するスイッチ判定手段をさらに備え、前記物理アドレス切換手段は、前記スイッチ判定手段により切換が行われることを特徴とする請求項２記載のメモリカード。
5. メモリカード制御装置から送信されるコマンドを処理するメモリカード処理方法において、
   コマンドを解析し、論理アドレスを出力するコマンド解析ステップと、
   １つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力ステップと、
   前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換ステップとを備え、
   論理アドレスに応じて、論理物理変換テーブルを変更することを特徴とするメモリカード処理方法。
6. メモリカード制御装置から送信されるコマンドを処理するメモリカード処理を実行する制御プログラムであって、
   コマンドを解析し、論理アドレスを出力するコマンド解析ステップと、
   １つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力ステップと、
   前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換ステップとを備え、
   論理アドレスに応じて、論理物理変換テーブルを変更することを特徴とする制御プログラム。
7. メモリカード制御装置から送信されるコマンドを処理するメモリカードにおいて用いられる集積回路であって、
   コマンドを解析し、論理アドレスを出力するコマンド解析手段と、
   １つ、または複数の物理アドレス情報を持つ複数の論理物理変換テーブルと、
   前記複数の論理物理変換テーブルの中から、前記出力された論理アドレスにより、使用する論理物理変換テーブルを判定し出力する使用テーブル判定出力手段と、
   前記出力された論理アドレス、及び、前記出力された論理物理変換テーブルにより、論理アドレスを物理アドレスに変換するアドレス変換手段とを備え、
   論理アドレスに応じて、論理物理変換テーブルを変更する事を特徴とする集積回路。
   

Images