JP2007299934A - Nitride-based semiconductor light emitting element, its fabrication process, and lamp - Google Patents

Nitride-based semiconductor light emitting element, its fabrication process, and lamp Download PDF

Info

Publication number
JP2007299934A
JP2007299934A JP2006126710A JP2006126710A JP2007299934A JP 2007299934 A JP2007299934 A JP 2007299934A JP 2006126710 A JP2006126710 A JP 2006126710A JP 2006126710 A JP2006126710 A JP 2006126710A JP 2007299934 A JP2007299934 A JP 2007299934A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
nitride
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006126710A
Other languages
Japanese (ja)
Inventor
Hiroshi Osawa
弘 大澤
Takashi Hodota
高史 程田
Hironao Shinohara
裕直 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006126710A priority Critical patent/JP2007299934A/en
Publication of JP2007299934A publication Critical patent/JP2007299934A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride-based semiconductor light emitting element having high light extraction efficiency and excellent in light emission characteristic and productivity, and to provide its fabrication process, and a lamp. <P>SOLUTION: The nitride-based semiconductor light emitting element comprises a substrate 11, and a lamination semiconductor 10 where at least an n-type semiconductor layer 12. A light emitting layer 13 and a p-type semiconductor layer 14 are laminated sequentially on the substrate 11, side face of the lamination semiconductor 10 is an inclining surface formed by blasting, and a substrate having a Vickers hardness higher than that of the lamination semiconductor 10 is employed as the substrate 11. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、窒化物系半導体発光素子及びその製造方法、並びにランプに関する。   The present invention relates to a nitride semiconductor light emitting device, a method for manufacturing the same, and a lamp.

近年、短波長発光素子用の半導体材料として、窒化物系半導体であるＧａＮ系化合物半導体材料が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶をはじめ、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、この基板上に有機金属気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。   In recent years, GaN-based compound semiconductor materials that are nitride-based semiconductors have attracted attention as semiconductor materials for short-wavelength light-emitting elements. GaN-based compound semiconductors include sapphire single crystals, various oxides and III-V group compounds as substrates, and metal organic vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE), etc. on this substrate. Formed by.

ＧａＮ系化合物半導体材料の特性として、横方向への電流拡散が小さいことが挙げられる。このため、電極の直下の半導体にしか電流が注入されず、発光層で発光した光は電極に遮られて外部に取り出されない。そこで、このような半導体発光素子では、通常、透光性正極が用いられ、透光性正極を通して光が取り出されるようになっている。   A characteristic of the GaN-based compound semiconductor material is that current diffusion in the lateral direction is small. For this reason, current is injected only into the semiconductor directly under the electrode, and light emitted from the light emitting layer is blocked by the electrode and is not extracted outside. Therefore, in such a semiconductor light emitting element, a translucent positive electrode is usually used, and light is extracted through the translucent positive electrode.

従来から用いられている透光性正極は、ＮｉやＣｏの酸化物と、コンタクト金属としてＡｕ等を組み合わせた層構造とされていた。また、近年では、ＩＴＯ等より導電性の高い酸化物を使用することにより、コンタクト金属の膜厚を極力薄くして透光性を高めた層構造とされた透光性正極が用いられるようになり、発光層からの光が効率良く外部に取り出される構成とされている。   Conventionally, the translucent positive electrode used has a layer structure in which an oxide of Ni or Co and Au as a contact metal are combined. In recent years, a translucent positive electrode having a layer structure in which the thickness of the contact metal is made as thin as possible by using an oxide having higher conductivity than ITO or the like to increase translucency is used. Thus, the light from the light emitting layer is efficiently extracted to the outside.

ところで、発光素子の外部量子効率は、光取出し効率と内部量子効率を掛け合わせたものとして表される。内部量子効率とは、発光素子に注入した電流のエネルギーの内、光に変換されるエネルギーの割合である。また、光取り出し効率とは、半導体結晶内部で発生した光の内、外部へ取り出すことのできる光の割合である。   By the way, the external quantum efficiency of the light emitting element is expressed as a product of the light extraction efficiency and the internal quantum efficiency. The internal quantum efficiency is a ratio of energy converted into light in the energy of current injected into the light emitting element. The light extraction efficiency is the proportion of light that can be extracted outside of the light generated inside the semiconductor crystal.

発光素子の内部量子効率は、結晶状態の改善や構造の適正化等の検討によって、現在では７０〜８０％程度まで向上していると言われており、注入電流量に対して十分な効果が得られていると言える。
しかしながら、ＧａＮ系化合物半導体のみならず発光ダイオード（ＬＥＤ）においては、一般的に光取り出し効率が押並べて低いため、注入電流のエネルギーに対し、内部発光を充分に外部に取り出しているとは言い難い。 It is said that the internal quantum efficiency of the light-emitting element has been improved to about 70 to 80% at present due to the examination of the improvement of the crystal state and the optimization of the structure, etc., which has a sufficient effect on the amount of injected current. It can be said that it is obtained.
However, in light-emitting diodes (LEDs) as well as GaN-based compound semiconductors, the light extraction efficiency is generally low and it is difficult to say that internal light emission is sufficiently extracted outside with respect to the energy of the injected current. .

発光ダイオードの発光取り出し効率が低いのは、ＧａＮ系化合物半導体における発光層の屈折率が約２．５と、空気の屈折率が１であるのに対して非常に高く、臨界角が約２５°と小さいため、結晶内で反射及び吸収を繰り返すことにより、光を外部に取り出すことができない事が原因となっている。   The light emission efficiency of the light emitting diode is low because the refractive index of the light emitting layer in the GaN-based compound semiconductor is about 2.5, which is very high compared to the refractive index of air, and the critical angle is about 25 °. This is because the light cannot be extracted outside by repeating reflection and absorption in the crystal.

ＧａＮ系化合物半導体からなる発光素子の光取り出し効率を向上させるため、側面がブラスト加工によって傾斜面として形成された半導体発光素子が提案されている（例えば、特許文献１）。
しかしながら、特許文献１に記載の半導体発光素子は、ブラスト加工の角度制御を行ないながら傾斜面を形成する方法で製造されるため、傾斜面を安定して形成するための角度制御が難しく、生産性が低いという問題がある。 In order to improve the light extraction efficiency of a light-emitting element made of a GaN-based compound semiconductor, a semiconductor light-emitting element having a side surface formed as an inclined surface by blasting has been proposed (for example, Patent Document 1).
However, since the semiconductor light emitting device described in Patent Document 1 is manufactured by a method of forming an inclined surface while performing angle control of blasting, it is difficult to control the angle to stably form the inclined surface, and productivity is increased. There is a problem that is low.

また、半導体発光素子に用いられるサファイア基板の一部に、ブラスト加工によって凹凸が形成された半導体発光素子が提案されている（例えば、特許文献２）。
特許文献２に記載の半導体発光素子は、上記構成により、光取り出し効率の向上に一定の効果が見られる。 In addition, a semiconductor light emitting element in which irregularities are formed by blasting on a part of a sapphire substrate used for the semiconductor light emitting element has been proposed (for example, Patent Document 2).
The semiconductor light-emitting element described in Patent Document 2 has a certain effect in improving light extraction efficiency due to the above configuration.

しかしながら、ＧａＮ系化合物からなる半導体発光素子の光取り出し効率が低いのは、ＧａＮ系化合物の屈折率が大きいために内部から光を取り出しにくいことが主な原因であるため、特許文献２に記載の半導体発光素子のように、サファイア基板の一部に凹凸が形成された構成では、光取り出し効率を充分に向上させることができなかった。
特開平１０−３４１０３５号公報 特開２００４−５６０８８号公報 However, the light extraction efficiency of a semiconductor light emitting device made of a GaN-based compound is mainly due to the difficulty in extracting light from the inside because the refractive index of the GaN-based compound is large. In the configuration in which the sapphire substrate is formed with unevenness like the semiconductor light emitting device, the light extraction efficiency cannot be sufficiently improved.
Japanese Patent Laid-Open No. 10-341035 JP 2004-56088 A

本発明は上記事情に鑑みてなされたものであり、高い光取り出し効率を有し、発光特性に優れるとともに、生産性に優れた窒化物系半導体発光素子及びその製造方法、並びにランプを提供することを目的とする。   The present invention has been made in view of the above circumstances, and provides a nitride-based semiconductor light-emitting device having high light extraction efficiency, excellent light emission characteristics, and excellent productivity, a method for manufacturing the same, and a lamp. With the goal.

本発明者等は、上記問題を解決するために鋭意努力検討した結果、基板材料と半導体材料との間にビッカース硬度の差を持たせる点に着目し、半導体材料よりもビッカース硬度が高い基板を用いるとともに、基板よりもビッカース硬度が低いブラスト粒子を用いて、積層半導体側からブラスト加工を行うことにより、発光素子の積層半導体側面に安定した形状の傾斜面を形成することができ、これにより、光取り出し効率が向上することを見出した。
即ち、本発明は以下に関する。 As a result of diligent efforts to solve the above problems, the present inventors have paid attention to the fact that there is a difference in Vickers hardness between the substrate material and the semiconductor material, and a substrate having a Vickers hardness higher than that of the semiconductor material. By using blasting particles having a Vickers hardness lower than that of the substrate and performing blasting from the laminated semiconductor side, an inclined surface having a stable shape can be formed on the side of the laminated semiconductor of the light emitting element. It has been found that the light extraction efficiency is improved.
That is, the present invention relates to the following.

［１］ 基板と、少なくともｎ型半導体層、発光層、及びｐ型半導体層が前記基板上に順次積層されてなる積層半導体とを具備してなる窒化物系半導体発光素子であって、前記積層半導体の側面が、ブラスト加工により形成された傾斜面とされており、前記基板として、前記積層半導体よりも高いビッカース硬度を有する基板を用いたことを特徴とする窒化物系半導体発光素子。
［２］ 前記積層半導体は、ビッカース硬度が、前記基板に対して９０％以下とされていることを特徴とする［１］に記載の窒化物系半導体発光素子。
［３］ 前記基板がサファイアからなることを特徴とする［１］又は［２］に記載の窒化物系半導体発光素子。
［４］ 前記積層半導体がＧａＮ系半導体からなることを特徴とする［１］〜［３］の何れかに記載の窒化物系半導体発光素子。 [1] A nitride-based semiconductor light-emitting device comprising a substrate and a stacked semiconductor in which at least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially stacked on the substrate. A nitride-based semiconductor light-emitting device, wherein a side surface of a semiconductor is an inclined surface formed by blasting, and a substrate having a Vickers hardness higher than that of the laminated semiconductor is used as the substrate.
[2] The nitride-based semiconductor light-emitting element according to [1], wherein the laminated semiconductor has a Vickers hardness of 90% or less with respect to the substrate.
[3] The nitride-based semiconductor light-emitting element according to [1] or [2], wherein the substrate is made of sapphire.
[4] The nitride-based semiconductor light-emitting element according to any one of [1] to [3], wherein the stacked semiconductor is made of a GaN-based semiconductor.

［５］ 窒化物系半導体からなる半導体層を基板上に積層する窒化物系半導体発光素子の製造方法であって、基板上に、少なくともｎ型半導体層、発光層、及びｐ型半導体層を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体とし、前記基板として、前記半導体層よりも高いビッカース硬度を有する基板を用いることを特徴とする窒化物系半導体発光素子の製造方法。
［６］ 前記半導体層のビッカース硬度が、前記基板のビッカース硬度の９０％以下であることを特徴とする［５］に記載の窒化物系半導体発光素子の製造方法。
［７］ 前記ブラスト加工を、前記基板よりもビッカース硬度が低いブラスト粒子を用いて行なうことを特徴とする［５］又は［６］に記載の窒化物系半導体発光素子の製造方法。
［８］ 前記ブラスト加工を、平均粒径が５〜５０μｍの範囲のブラスト粒子を用いて行なうことを特徴とする［５］〜［７］の何れかに記載の窒化物系半導体発光素子の製造方法。
［９］ 前記ブラスト粒子は、アルミナ又はシリコンを主成分としてなるものであることを特徴とする［７］又は［８］に記載の窒化物系半導体発光素子の製造方法。
［１０］ 前記ブラスト加工は、前記半導体層側にレジストでパターニングを施して行うことを特徴とする［５］〜［９］の何れかに記載の窒化物系半導体発光素子の製造方法。
［１１］ 前記基板がサファイアからなることを特徴とする［５］〜［１０］の何れかに記載の窒化物系半導体発光素子の製造方法。
［１２］ 前記半導体層がＧａＮ系半導体からなることを特徴とする［５］〜［１１］の何れかに記載の窒化物系半導体発光素子の製造方法。 [5] A method for manufacturing a nitride-based semiconductor light-emitting device in which a semiconductor layer made of a nitride-based semiconductor is stacked on a substrate, wherein at least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially formed on the substrate. After forming a semiconductor layer by laminating, the semiconductor layer side is blasted to make the semiconductor layer a laminated semiconductor having a side surface formed of an inclined surface formed by the blasting, and the semiconductor as the substrate A method for producing a nitride-based semiconductor light-emitting device, comprising using a substrate having a Vickers hardness higher than that of the layer.
[6] The method for producing a nitride-based semiconductor light-emitting element according to [5], wherein the semiconductor layer has a Vickers hardness of 90% or less of the Vickers hardness of the substrate.
[7] The method for producing a nitride-based semiconductor light-emitting element according to [5] or [6], wherein the blasting is performed using blast particles having a Vickers hardness lower than that of the substrate.
[8] The nitride-based semiconductor light-emitting device according to any one of [5] to [7], wherein the blasting is performed using blast particles having an average particle diameter of 5 to 50 μm. Method.
[9] The method for producing a nitride-based semiconductor light-emitting element according to [7] or [8], wherein the blast particles are mainly composed of alumina or silicon.
[10] The method for manufacturing a nitride-based semiconductor light-emitting element according to any one of [5] to [9], wherein the blasting is performed by patterning with a resist on the semiconductor layer side.
[11] The method for manufacturing a nitride-based semiconductor light-emitting element according to any one of [5] to [10], wherein the substrate is made of sapphire.
[12] The method for producing a nitride-based semiconductor light-emitting element according to any one of [5] to [11], wherein the semiconductor layer is made of a GaN-based semiconductor.

［１３］ 上記［５］〜［１２］の何れかに記載の製造方法によって得られる窒化物系半導体発光素子。
［１４］ 上記［１］〜［４］及び［１３］の何れか１項に記載の窒化物系半導体発光素子を備えたことを特徴とするランプ。 [13] A nitride-based semiconductor light-emitting device obtained by the manufacturing method according to any one of [5] to [12].
[14] A lamp comprising the nitride-based semiconductor light-emitting device according to any one of [1] to [4] and [13].

本発明の窒化物系半導体発光素子によれば、積層半導体の側面が、ブラスト加工により形成された傾斜面とされているため、光取り出し効率が向上するとともに、生産性が向上する。これにより、発光特性に優れた窒化物系半導体発光素子を安価に得ることが可能となる。   According to the nitride semiconductor light emitting device of the present invention, the side surface of the laminated semiconductor is an inclined surface formed by blasting, so that the light extraction efficiency is improved and the productivity is improved. Thereby, it is possible to obtain a nitride-based semiconductor light-emitting device having excellent light-emitting characteristics at a low cost.

以下に、本発明の窒化物系半導体発光素子及びその製造方法、並びにランプの実施形態について、図１〜６を適宜参照しながら説明する。
但し、本発明は、以下の実施形態の各々に限定されるものではなく、例えば、これら実施形態の構成要素同士を適宜組み合わせても良い。 Embodiments of a nitride-based semiconductor light-emitting device, a method for manufacturing the same, and a lamp according to the present invention will be described below with reference to FIGS.
However, the present invention is not limited to each of the following embodiments. For example, the constituent elements of these embodiments may be appropriately combined.

［第１の実施形態：フリップチップタイプ］
以下、本発明に係る窒化物系半導体発光素子（以下、半導体発光素子と略称することがある）及び製造方法について、フリップチップタイプの半導体発光素子を例に詳述する。 [First embodiment: flip chip type]
The nitride-based semiconductor light-emitting device (hereinafter sometimes abbreviated as “semiconductor light-emitting device”) and the manufacturing method according to the present invention will be described in detail below by taking a flip-chip type semiconductor light-emitting device as an example.

「窒化物系半導体発光素子」
本実施形態のフリップチップタイプの半導体発光素子１は、図１（ａ）、（ｂ）、（ｃ）に示すように、基板１１と、少なくともｎ型半導体層１２、発光層１３、及びｐ型半導体層１４が基板１１上に順次積層されてなる積層半導体１０とを具備してなり、積層半導体１０の側面が、ブラスト加工により形成された傾斜面とされており、基板１１として、積層半導体１０よりも高いビッカース硬度を有する基板を用いて、概略構成されている。さらに、本例の半導体発光素子１は、積層半導体１０表面にオーミックコンタクト層１５、反射層１６が積層されており、反射層１６表面には正極１７が設けられている。また、上記各層の一部が除去されることによって露出したｎ型半導体層１２の露出面には、負極１８が設けられている。
本実施形態のようなフリップチップタイプの半導体発光素子１では、正極１７及び負極１８の両電極が積層半導体１０側の面に配置され、各々が配された位置が、図１（ｂ）の断面図に示すように段差がある関係とされている。 "Nitride semiconductor light emitting devices"
As shown in FIGS. 1A, 1B, and 1C, the flip-chip type semiconductor light emitting device 1 of this embodiment includes a substrate 11, at least an n-type semiconductor layer 12, a light emitting layer 13, and a p-type. The semiconductor layer 14 includes a stacked semiconductor 10 that is sequentially stacked on the substrate 11, and the side surface of the stacked semiconductor 10 is an inclined surface formed by blasting. It is roughly constructed using a substrate having a higher Vickers hardness. Furthermore, in the semiconductor light emitting device 1 of this example, the ohmic contact layer 15 and the reflective layer 16 are laminated on the surface of the laminated semiconductor 10, and the positive electrode 17 is provided on the surface of the reflective layer 16. A negative electrode 18 is provided on the exposed surface of the n-type semiconductor layer 12 exposed by removing a part of each of the above layers.
In the flip-chip type semiconductor light emitting device 1 as in the present embodiment, both the positive electrode 17 and the negative electrode 18 are disposed on the surface of the laminated semiconductor 10, and the positions where the respective electrodes are disposed are the cross-section of FIG. As shown in the figure, there is a relationship with steps.

＜基板＞
基板１１に用いられる基板材料としては、サファイア単結晶（Ａｌ２Ｏ３；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ２Ｏ４）、ＺｎＯ単結晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＯ単結晶等の酸化物単結晶、Ｓｉ単結晶、ＳｉＣ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶及びＺｒＢ２等のホウ化物単結晶等の材料が周知である。本発明においても、これら周知の基板材料を含めて、如何なる基板材料を何ら制限なく用いることができる。これらの中でも、サファイア単結晶（ビッカース硬度Ｈｖ：２３００）、及びＳｉＣ単結晶（ビッカース硬度Ｈｖ：２４００）を用いることが、ビッカース硬度が高い点で特に好ましい。
本例の基板１１は、上述したように、後述の積層半導体１０よりも高いビッカース硬度を有してなるものである。 <Board>
As a substrate material used for the substrate 11, sapphire single crystal (Al 2 O 3 ; A plane, C plane, M plane, R plane), spinel single crystal (MgAl 2 O 4 ), ZnO single crystal, LiAlO 2 single crystal. Materials such as oxide single crystals such as LiGaO 2 single crystal and MgO single crystal, Si single crystal, SiC single crystal, GaAs single crystal, AlN single crystal, GaN single crystal and boride single crystal such as ZrB 2 are well known. is there. In the present invention, any substrate material including these known substrate materials can be used without any limitation. Among these, it is particularly preferable to use a sapphire single crystal (Vickers hardness Hv: 2300) and an SiC single crystal (Vickers hardness Hv: 2400) because of high Vickers hardness.
As described above, the substrate 11 in this example has a Vickers hardness higher than that of the laminated semiconductor 10 described later.

＜積層半導体＞
積層半導体１０は、ＧａＮ系半導体からなるｎ型半導体層１２、発光層１３及びｐ型半導体層１４によって構成され、通常、ＧａＮからなる図示略のバッファ層を介して上記基板１１上に積層される。また、使用する基板やエピタキシャル層の成長条件によっては、バッファ層が不要な場合がある。
また、図１（ｂ）、（ｃ）に示すように、本例の積層半導体１０は、側面が、ブラスト加工により形成された傾斜面とされている。 <Multilayer semiconductor>
The laminated semiconductor 10 includes an n-type semiconductor layer 12 made of a GaN-based semiconductor, a light emitting layer 13 and a p-type semiconductor layer 14, and is usually laminated on the substrate 11 via a buffer layer (not shown) made of GaN. . In addition, the buffer layer may be unnecessary depending on the substrate used and the growth conditions of the epitaxial layer.
Further, as shown in FIGS. 1B and 1C, the side surface of the laminated semiconductor 10 of this example is an inclined surface formed by blasting.

積層半導体１０としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶等、従来周知の半導体発光素子材料を用いることができるが、基板１１に用いられるサファイア単結晶又はＳｉＣ単結晶上に、エピタキシャル成長させることが可能な窒化物系化合物であるＧａＮ系単結晶や、ＺｎＯ系単結晶等を用いることがより好ましい。この中で、ＧａＮ系単結晶を用いることがより好ましい。   As the laminated semiconductor 10, a conventionally known semiconductor light emitting element material such as a GaN-based single crystal, a GaP-based single crystal, a GaAs-based single crystal, or a ZnO-based single crystal can be used. It is more preferable to use a GaN-based single crystal that is a nitride-based compound that can be epitaxially grown on a SiC single crystal, a ZnO-based single crystal, or the like. Among these, it is more preferable to use a GaN-based single crystal.

ＧａＮ系半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。 The GaN-based semiconductor, for example, and by the general formula Al X Ga Y In Z N 1 -A M A (0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. Symbol M nitrogen (N) represents another group V element, and 0 ≦ A <1.) Many GaN-based semiconductors represented by this are known, and the present invention includes these well-known GaN-based semiconductors. formula Al X Ga Y in Z N 1 -a M a ( and in 0 ≦ X ≦ 1,0 ≦ Y ≦ 1,0 ≦ Z ≦ 1, X + Y + Z = 1. symbol M another is nitrogen (N) A GaN-based semiconductor represented by a group V element and 0 ≦ A <1) can be used without any limitation.

ＧａＮ系半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢなどの元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。   GaN-based semiconductors can contain other group III elements in addition to Al, Ga, and In, and contain elements such as Ge, Si, Mg, Ca, Zn, Be, P, As, and B as necessary. You can also Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.

ＧａＮ系半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、ＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性や量産性の観点から、ＭＯＣＶＤ法が挙げられる。   The growth method of GaN-based semiconductors is not particularly limited, and it is known to grow GaN-based semiconductors such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy). All the methods described can be applied. A preferable growth method includes MOCVD from the viewpoint of film thickness controllability and mass productivity.

ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。 In the MOCVD method, hydrogen (H 2 ) or nitrogen (N 2 ) as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum as an Al source (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source as a group V source. In addition, as a dopant, for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germanium gas (GeH 4 ) or tetramethyl germanium ((CH 3 ) 4 Ge) is used as a Ge raw material. And organic germanium compounds such as tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
In the MBE method, elemental germanium can also be used as a doping source. For the p-type, for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium (EtCp 2 Mg) is used as the Mg raw material.

（ｎ型半導体層）
ｎ型半導体層１２は、図示を省略するが、通常、下地層、ｎコンタクト層およびｎクラッド層から構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。下地層の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。膜厚を１μｍ以上とすることにより、結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすくなる。 (N-type semiconductor layer)
Although not shown, the n-type semiconductor layer 12 is usually composed of an underlayer, an n-contact layer, and an n-cladding layer. The n contact layer can also serve as an underlayer and / or an n clad layer.
Underlayer Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1) is preferably configured from. The film thickness of the underlayer is preferably 0.1 μm or more, more preferably 0.5 μm or more, and most preferably 1 μm or more. By setting the film thickness to 1 μm or more, an Al X Ga 1-X N layer having good crystallinity can be easily obtained.

下地層には、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が、良好な結晶性を維持する点から好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。 The underlayer may be doped with n-type impurities within the range of 1 × 10 17 to 1 × 10 19 / cm 3 , but undoped (<1 × 10 17 / cm 3 ) is better. From the standpoint of maintaining excellent crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge.

下地層を成長させる際の成長温度は、８００〜１２００℃が好ましく、１０００〜１２００℃の範囲に調整することがより好ましい。この温度範囲内で成長させれば、結晶性の高い下地層が得られる。また、ＭＯＣＶＤ成長炉内の圧力は１５〜４０ｋＰａに調整することが好ましい。   The growth temperature for growing the underlayer is preferably 800 to 1200 ° C, and more preferably adjusted to a range of 1000 to 1200 ° C. If grown within this temperature range, an underlayer with high crystallinity can be obtained. The pressure in the MOCVD growth furnace is preferably adjusted to 15 to 40 kPa.

ｎコンタクト層としては、前記下地層と同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎコンタクト層には、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ及びＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は前記下地層と同様である。 The n-contact layer, the underlying layer like the Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1) consists It is preferred that The n contact layer is preferably doped with an n-type impurity, and the n-type impurity is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , preferably 1 × 10 18 to 1 × 10 19 / cm. If it contains in the density | concentration of 3 , it is preferable at the point of maintenance of favorable ohmic contact with a negative electrode, suppression of crack generation, and maintenance of favorable crystallinity. Although it does not specifically limit as an n-type impurity, For example, Si, Ge, Sn, etc. are mentioned, Preferably it is Si and Ge. The growth temperature is the same as that of the underlayer.

ｎコンタクト層を構成するＧａＮ系化合物半導体は、下地層と同一組成であることが好ましく、また、ｎコンタクト層と下地層の合計の膜厚は１〜２０μｍが好ましく、より好ましくは２〜１５μｍの範囲であり、３〜１２μｍの範囲に設定することが最も好ましい。ｎコンタクト層と下地層との合計の膜厚がこの範囲であると、半導体の結晶性が良好に維持される。   The GaN-based compound semiconductor constituting the n contact layer preferably has the same composition as that of the underlayer, and the total film thickness of the n contact layer and the underlayer is preferably 1 to 20 μm, more preferably 2 to 15 μm. It is the range, and it is most preferable to set to the range of 3-12 micrometers. When the total film thickness of the n-contact layer and the base layer is within this range, the crystallinity of the semiconductor is favorably maintained.

ｎコンタクト層と発光層１３との間には、ｎクラッド層を設けることが好ましい。ｎクラッド層を設けることにより、ｎコンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることできる。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。   An n-cladding layer is preferably provided between the n-contact layer and the light emitting layer 13. By providing the n-cladding layer, it is possible to fill a portion of the outermost surface of the n-contact layer that has deteriorated flatness. The n-clad layer can be formed of AlGaN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. In the case of GaInN, it goes without saying that it is desirable to make it larger than the GaInN band gap of the light emitting layer.

ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍの範囲であり、より好ましくは０．００５〜０．１μｍの範囲である。
また、ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持、及び発光素子の動作電圧低減の点で好ましい。 The film thickness of the n-clad layer is not particularly limited, but is preferably in the range of 0.005 to 0.5 μm, and more preferably in the range of 0.005 to 0.1 μm.
The n-type doping concentration of the n-clad layer is preferably in the range of 1 × 10 17 to 1 × 10 20 / cm 3 , more preferably in the range of 1 × 10 18 to 1 × 10 19 / cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.

（発光層）
ｎ型半導体層１２上に積層される発光層１３としては、ＧａＮ系半導体、好ましくはＧａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）のＧａＮ系半導体からなる発光層が通常用いられる。
発光層１４の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましく、例えば１〜１０ｎｍの範囲が好ましく、より好ましくは２〜６ｎｍの範囲である。膜厚が上記範囲であると、発光出力を向上させる点で好ましい。
また、発光層は、上記のような単一量子井戸（ＳＱＷ）構造の他、上記Ｇａ１−ｓＩｎｓＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ２ＢＮ（０≦ｃ＜０．３かつｂ＞ｃ）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。 (Light emitting layer)
The light-emitting layer 13 that is stacked on the n-type semiconductor layer 12, GaN-based semiconductor, preferably Ga 1-s In s N ( 0 <s <0.4) emitting layer made of GaN-based semiconductor is generally used .
Although it does not specifically limit as a film thickness of the light emitting layer 14, The film thickness to the extent that a quantum effect is acquired, ie, a critical film thickness, is preferable, for example, the range of 1-10 nm is preferable, More preferably, it is the range of 2-6 nm. . A film thickness in the above range is preferable in terms of improving the light emission output.
In addition to the single quantum well (SQW) structure as described above, the light emitting layer has the above Ga 1-s In s N as a well layer, and Al c Ga 2B N (0 ≦ c <0.3 and b> c) A multiple quantum well (MQW) structure including a barrier layer may be employed. The well layer and the barrier layer may be doped with impurities.

ＡｌｃＧａ２ＢＮ障璧層の成長温度は７００℃以上が好ましく、８００〜１１００℃の温度で成長させると結晶性が良好になるため、より好ましい。また、ＧａＩｎＮ井戸層は６００〜９００℃、好ましくは７００〜９００℃の温度で成長させる。すなわちＭＱＷの結晶性を良好にするためには、層間で成長温度を変化させることが好ましい。 The growth temperature of the Al c Ga 2B N barrier layer is preferably 700 ° C. or higher, and is more preferably grown at a temperature of 800 to 1100 ° C. because crystallinity is improved. The GaInN well layer is grown at a temperature of 600 to 900 ° C., preferably 700 to 900 ° C. That is, in order to improve the MQW crystallinity, it is preferable to change the growth temperature between layers.

（ｐ型半導体層）
ｐ型半導体層１４は、図示を省略するが、通常、ｐクラッド層およびｐコンタクト層から構成される。また、ｐコンタクト層がｐクラッド層を兼ねる構成としてもよい。
ｐクラッド層としては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１ｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。 (P-type semiconductor layer)
Although not shown, the p-type semiconductor layer 14 is generally composed of a p-cladding layer and a p-contact layer. The p contact layer may also serve as the p clad layer.
The p-cladding layer is not particularly limited as long as it has a composition larger than the band gap energy of the light-emitting layer 13 and can confine carriers in the light-emitting layer 13, but is preferably Al d Ga 1-d N ( 0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3). When the p-cladding layer is made of such AlGaN, it is preferable in terms of confining carriers in the light-emitting layer 13.
The thickness of the p-clad layer is not particularly limited, but is preferably 1 to 400 nm, more preferably 5 to 100 nm.
The p-type doping concentration of the p-clad layer is preferably 1 × 10 18 to 1 × 10 21 m 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity.

ｐコンタクト層としては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層が用いられる。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１ｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐコンタクト層の膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力を向上させる点で好ましい。 As the p contact layer, a GaN-based material containing at least Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1). A semiconductor layer is used. When the Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with the p ohmic electrode.
In addition, it is preferable that the p-type dopant is contained at a concentration in the range of 1 × 10 18 to 1 × 10 21 m 3 in terms of maintaining good ohmic contact, preventing cracking, and maintaining good crystallinity. More preferably, it is the range of 5 * 10 < 19 > -5 * 10 < 20 > / cm < 3 >.
Although it does not specifically limit as a p-type impurity, For example, Preferably Mg is mentioned.
The thickness of the p contact layer is not particularly limited, but is preferably 0.01 to 0.5 μm, more preferably 0.05 to 0.2 μm. When the film thickness is within this range, it is preferable in terms of improving the light emission output.

（積層半導体側面にブラスト加工により形成された傾斜面）
図１（ｂ）、（ｃ）に示すように、積層半導体１０の側面が傾斜面として形成されている。
本例の積層半導体１０の側面に形成された傾斜面は、詳細を後述するブラスト加工によって形成された傾斜面であり、図示例では、積層半導体１０が、基板１１側からオーミックコンタクト層１５側へ向かうに従って縮寸するように形成されている。 (Inclined surface formed by blasting on the side of the laminated semiconductor)
As shown in FIGS. 1B and 1C, the side surface of the laminated semiconductor 10 is formed as an inclined surface.
The inclined surface formed on the side surface of the laminated semiconductor 10 of this example is an inclined surface formed by blast processing, which will be described in detail later. In the illustrated example, the laminated semiconductor 10 is moved from the substrate 11 side to the ohmic contact layer 15 side. It is formed to shrink as it goes.

なお、積層半導体１０に、ブラスト加工によって形成される傾斜面は、全体として傾斜した形状であればどのような形状でも構わない。例えば、テーパ形状でもよく、また、単斜面形状としても良い。また、傾斜角度が２０〜７０度の範囲であることが、光取り出し効率がより向上するので好ましい。   Note that the inclined surface formed by blasting on the laminated semiconductor 10 may have any shape as long as it is inclined as a whole. For example, a tapered shape or a single slope shape may be used. Moreover, it is preferable that the inclination angle is in the range of 20 to 70 degrees because the light extraction efficiency is further improved.

また、本実施形態の半導体素子１では、積層半導体１０のビッカース硬度（Ｈｖ）を、基板１１のビッカース硬度に対して９０％以下とすることが好ましい。
積層半導体１０及び基板１１のビッカース硬度（Ｈｖ）を上述のような関係とすることにより、詳細を後述するブラスト加工の処理において、側面が安定した形状の傾斜面とされた積層半導体１０を形成することができる。 In the semiconductor element 1 of the present embodiment, the Vickers hardness (Hv) of the laminated semiconductor 10 is preferably 90% or less with respect to the Vickers hardness of the substrate 11.
By setting the Vickers hardness (Hv) of the laminated semiconductor 10 and the substrate 11 as described above, the laminated semiconductor 10 whose side surface is an inclined surface having a stable shape is formed in a blasting process to be described in detail later. be able to.

＜オーミックコンタクト層＞
積層半導体１０上には、オーミックコンタクト層１５を積層して設けることができる。
オーミックコンタクト層１５に要求される性能としては、ｐ型半導体層１４との接触抵抗が小さいことが必須として挙げられる。
また、オーミックコンタクト層１５の材料としては、ｐ型半導体層１４との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族、又はＡｇを用いることが好ましい。さらに好ましくは、Ｐｔ、Ｉｒ、Ｒｈ及びＲｕであり、Ｐｔが特に好ましい。
オーミックコンタクト層１５にＡｇを用いることは、良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも大きい。従って、接触抵抗がそれほど要求されない用途にはＡｇを用いることも可能である。 <Omic contact layer>
An ohmic contact layer 15 can be stacked on the stacked semiconductor 10.
As the performance required for the ohmic contact layer 15, it is essential that the contact resistance with the p-type semiconductor layer 14 is small.
Further, as a material of the ohmic contact layer 15, it is preferable to use a platinum group such as Pt, Ru, Os, Rh, Ir, Pd, or Ag from the viewpoint of contact resistance with the p-type semiconductor layer 14. More preferred are Pt, Ir, Rh and Ru, with Pt being particularly preferred.
The use of Ag for the ohmic contact layer 15 is preferable for obtaining good reflection, but the contact resistance is larger than Pt. Therefore, Ag can be used for applications that do not require much contact resistance.

オーミックコンタクト層１５の厚さは、低接触抵抗を安定して得るため、０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、この厚さであれば均一な接触抵抗が得られる。   The thickness of the ohmic contact layer 15 is preferably 0.1 nm or more in order to stably obtain a low contact resistance. More preferably, the thickness is 1 nm or more, and a uniform contact resistance can be obtained with this thickness.

＜反射層＞
オーミックコンタクト層１５上には、Ａｇ合金、Ａｌ合金等からなる反射層１６を設けることができる。
オーミックコンタクト層１５に用いられるＰｔ、Ｉｒ、Ｒｈ、Ｒｕ、ＯＳ、Ｐｄ等は、Ａｇ合金と比較すると、可視光から紫外領域の反射率が低い。このため、発光層１３からの光が十分に反射せず、発光出力の高い素子を得ることが困難となる。
このような場合には、オーミックコンタクト層１５を、光が充分に透過するように薄く形成するとともに、オーミックコンタクト層１５上にＡｇ合金等からなる反射層１６を形成して反射光を得ることにより、良好なオーミック接触が得られ、且つ、発光出力の高い半導体発光素子を得ることができる。この場合の上記オーミックコンタクト層１５の膜厚は、３０ｎｍ以下とすることが好ましく、より好ましくは１０ｎｍ以下である。 <Reflective layer>
On the ohmic contact layer 15, a reflective layer 16 made of Ag alloy, Al alloy or the like can be provided.
Pt, Ir, Rh, Ru, OS, Pd, and the like used for the ohmic contact layer 15 have a lower reflectance from visible light to ultraviolet region than Ag alloys. For this reason, the light from the light emitting layer 13 is not sufficiently reflected, and it is difficult to obtain an element having a high light emission output.
In such a case, the ohmic contact layer 15 is formed thin so that light is sufficiently transmitted, and a reflection layer 16 made of an Ag alloy or the like is formed on the ohmic contact layer 15 to obtain reflected light. Thus, a semiconductor light emitting device with good ohmic contact and high light emission output can be obtained. In this case, the thickness of the ohmic contact layer 15 is preferably 30 nm or less, more preferably 10 nm or less.

反射層１６の膜厚は、良好な反射率を得るためには０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、反射層１６をこのような厚さとすることにより、均一な密着性が得られる。また、反射層１６にＡｇ合金を用いた場合、Ａｇ合金はマイグレーションを起こしやすいので、これを防止するため、２００ｎｍ以下とすることが好ましい。   The film thickness of the reflective layer 16 is preferably 0.1 nm or more in order to obtain good reflectance. More preferably, it is 1 nm or more, and uniform adhesion can be obtained by setting the reflective layer 16 to such a thickness. In addition, when an Ag alloy is used for the reflective layer 16, the Ag alloy is liable to cause migration, so that the thickness is preferably 200 nm or less in order to prevent this.

反射層１６の成膜方法については、特に制限されず、従来公知のスパッタ法や蒸着法を用いることができる。スパッタ法は、スパッタ粒子が高エネルギーで基板表面に衝突し、成膜されるので、密着力の高い膜を得ることができる。従って、スパッタ法を用いることが好ましい。   The method for forming the reflective layer 16 is not particularly limited, and a conventionally known sputtering method or vapor deposition method can be used. In the sputtering method, sputtered particles collide with the substrate surface with high energy to form a film, so that a film with high adhesion can be obtained. Therefore, it is preferable to use a sputtering method.

＜正極及び負極＞
正極１７は、図１に示す例のように、反射層１６上に設けられる。
正極１７としては、例えば、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。 <Positive electrode and negative electrode>
The positive electrode 17 is provided on the reflective layer 16 as in the example shown in FIG.
As the positive electrode 17, for example, various structures using materials such as Au, Al, Ni and Cu are known, and these known materials can be used without any limitation.

負極１８は、図１に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、ｎ型半導体層１２のｎコンタクト層（図示略）を露出させ、この上に形成される。
負極１８としては、各種組成及び構造の負極が公知であり、これら公知の構成の負極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。 As shown in FIG. 1, the negative electrode 18 is formed by removing a part of each layer constituting the semiconductor light emitting element by an etching method or the like to expose an n contact layer (not shown) of the n-type semiconductor layer 12. Is done.
As the negative electrode 18, negative electrodes having various compositions and structures are known, and negative electrodes having these known configurations can be used without any limitation, and can be provided by conventional means well known in this technical field.

以上説明したように、本実施形態の半導体発光素子１によれば、積層半導体１０の側面が、ブラスト加工により形成された傾斜面とされており、且つ、基板１１が積層半導体１０よりも高いビッカース硬度とされているので、積層半導体１０の側面は安定した形状の傾斜面となる。これにより、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れる窒化物系半導体発光素子が安価に得られる。 As described above, according to the semiconductor light emitting device 1 of the present embodiment, the side surface of the laminated semiconductor 10 is an inclined surface formed by blasting, and the substrate 11 is higher than the laminated semiconductor 10. Since the hardness is set, the side surface of the laminated semiconductor 10 is an inclined surface having a stable shape. Thereby, the light extraction efficiency of the semiconductor light emitting device is improved and the productivity is improved.
Therefore, a nitride-based semiconductor light-emitting device having excellent light emission characteristics can be obtained at low cost.

「窒化物系半導体発光素子の製造方法」
本実施形態の窒化物系半導体発光素子の製造方法は、基板１１上に、少なくともｎ型半導体層１２、発光層１３、及びｐ型半導体層１４を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体１０とし、基板１１として、前記半導体層よりも高いビッカース硬度を有する基板を用いる方法として概略構成されている。 "Nitride semiconductor light emitting device manufacturing method"
In the method for manufacturing a nitride-based semiconductor light-emitting device of this embodiment, at least an n-type semiconductor layer 12, a light-emitting layer 13, and a p-type semiconductor layer 14 are sequentially stacked on a substrate 11 to form a semiconductor layer. By blasting the semiconductor layer side, the semiconductor layer is a laminated semiconductor 10 having a side surface composed of an inclined surface formed by the blasting process, and a substrate having a higher Vickers hardness than the semiconductor layer is used as the substrate 11. It is schematically configured as a method to be used.

＜ブラスト加工による積層半導体側面の傾斜面の形成＞
以下、本実施形態の製造方法において、半導体層をブラスト加工して傾斜面を形成し、該傾斜面からなる側面を有する積層半導体とする方法について詳述する。
本実施形態では、図３（ａ）、（ｂ）、（ｃ）に示すように、基板１１上に積層された半導体層１０Ａ上に、レジストフィルム５１でパターニングを施し（図３（ａ）、（ｂ））、ブラスト粒子５０を用いて半導体層１０Ａをブラスト加工することにより、側面が傾斜面として形成された積層半導体１０とする（図３（ｃ））。 <Formation of inclined surface of laminated semiconductor side by blasting>
Hereinafter, in the manufacturing method of this embodiment, a method of forming a tilted surface by blasting a semiconductor layer and forming a laminated semiconductor having side surfaces made of the tilted surface will be described in detail.
In this embodiment, as shown in FIGS. 3A, 3 </ b> B, and 3 </ b> C, patterning is performed on the semiconductor layer 10 </ b> A laminated on the substrate 11 with the resist film 51 (FIG. 3A, (B)) By blasting the semiconductor layer 10A using the blast particles 50, the laminated semiconductor 10 having side surfaces formed as inclined surfaces is formed (FIG. 3C).

まず、図３（ａ）に示すように、基板１１上に積層された半導体層１０Ａ表面全体に、レジストフィルム５１を貼り付ける。
次いで、図３（ｂ）に示すように、レジストフィルム５１を露光現像することによって、半導体層１０Ａ上において加工を施す位置からレジストフィルム５１を除去する。 First, as illustrated in FIG. 3A, a resist film 51 is attached to the entire surface of the semiconductor layer 10 </ b> A laminated on the substrate 11.
Next, as shown in FIG. 3B, the resist film 51 is removed from the processing position on the semiconductor layer 10 </ b> A by exposing and developing the resist film 51.

次いで、図３（ｃ）に示すように、ブラスト粒子５１を用いて、半導体層１０上の、レジストフィルム５１を除去した位置をブラスト加工する。
この際、基板１１よりもビッカース硬度が低いブラスト粒子を用いることにより、基板１１側にブラスト粒子５１による加工が生じることはほとんど無い。また、ブラスト粒子は、一般的に球形状又は針状であるので、図３（ｃ）に示すように、ブラスト加工時は、レジストフィルム５１及び基板１１にその動きが規制されることにより、半導体層１０Ａの基板１１側の面に、ブラスト加工されない領域が発生する。図示例では、ブラスト粒子が球形状又は針状であるので、上述したような半導体層１０Ａのブラスト加工されない領域は、基板１１側の面に向かうほど大きくなる（図３（ｃ）の左右方向）。
このようなブラスト加工を行うことにより、図１に示すように、側面が安定した形状の傾斜面とされた積層半導体１０を形成することができる。 Next, as shown in FIG. 3 (c), the blast particle 51 is used to blast the position on the semiconductor layer 10 where the resist film 51 is removed.
At this time, by using blast particles having a Vickers hardness lower than that of the substrate 11, processing by the blast particles 51 hardly occurs on the substrate 11 side. In addition, since the blast particles are generally spherical or needle-shaped, as shown in FIG. 3C, the movement of the resist film 51 and the substrate 11 restricts the movement of the blast particles as shown in FIG. A region that is not blasted is generated on the surface of the layer 10A on the substrate 11 side. In the illustrated example, since the blast particles are spherical or needle-like, the region of the semiconductor layer 10A as described above that is not blasted becomes larger toward the surface on the substrate 11 side (the left-right direction in FIG. 3C). .
By performing such a blasting process, as shown in FIG. 1, it is possible to form the laminated semiconductor 10 whose side surface is an inclined surface having a stable shape.

一方、従来の窒化物系半導体発光素子の製造方法のように、ブラスト粒子の硬度が基板よりも大きい場合や、ブラスト粒子の硬度が基板よりも低いものの、ブラスト粒子の半導体層及び基板への衝突速度が極端に大きい場合、また、長時間に渡ってブラスト加工を行った場合には、基板側への加工が進行してしまうことがある。
このような従来の製造方法の場合、図４（ａ）に示すように、基板１０１上に積層された半導体層１０２の加工領域側面の角度が、徐々に基板１０１上面に対して直角となる方向に近づいてゆき、最終的に、図４（ｂ）に示すように、基板１０１上面に対して直角となり、傾斜面が消滅した形状となる。 On the other hand, when the hardness of the blast particles is larger than that of the substrate as in the conventional method for manufacturing a nitride-based semiconductor light emitting device, or the hardness of the blast particles is lower than that of the substrate, the blast particles collide with the semiconductor layer and the substrate. When the speed is extremely high, or when blasting is performed for a long time, the processing toward the substrate side may proceed.
In the case of such a conventional manufacturing method, as shown in FIG. 4A, the angle of the processing region side surface of the semiconductor layer 102 stacked on the substrate 101 gradually becomes perpendicular to the upper surface of the substrate 101. Finally, as shown in FIG. 4B, the shape is perpendicular to the upper surface of the substrate 101 and the inclined surface disappears.

図４に示す従来の製造方法のように、基板にまでブラスト加工を施してしまうことは、半導体層をブラスト加工して、側面が傾斜面とされた積層半導体を形成するにあたり、好ましくない。
しかしながら、ブラスト加工によって基板が全く加工されないことのみが求められるのではなく、例えば、積層半導体の側面を傾斜面として形成できるような僅かな程度の加工代であれば、基板がブラスト加工されても構わない。
また、基板よりもビッカース硬度が低いブラスト粒子を用いた場合であっても、半導体層側に比べれば極めて遅いものの、基板側も一定の加工レートを有するので、通常、ある程度の加工が生じる。 Blasting the substrate as in the conventional manufacturing method shown in FIG. 4 is not preferable for blasting the semiconductor layer to form a laminated semiconductor with side surfaces inclined.
However, it is not only required that the substrate is not processed at all by blasting. For example, if the processing allowance is small enough that the side surface of the laminated semiconductor can be formed as an inclined surface, the substrate may be blasted. I do not care.
Further, even when blast particles having a Vickers hardness lower than that of the substrate are used, although the substrate side has a constant processing rate although it is extremely slower than the semiconductor layer side, a certain amount of processing usually occurs.

図５に、サファイアからなる基板Ａ上にＧａＮ系半導体からなる半導体層Ｂが積層された半導体発光素子に対し、ブラスト加工を施した際の半導体側面のＳＥＭ像を示す。
図５に示すように、基板Ａ側も１μｍ程度加工されているものの、半導体層Ｂ側面に傾斜角が約４５度の傾斜面が形成されていることがわかる。 FIG. 5 shows an SEM image of a semiconductor side surface when a semiconductor light emitting device in which a semiconductor layer B made of a GaN-based semiconductor is stacked on a substrate A made of sapphire is subjected to blasting.
As shown in FIG. 5, although the substrate A side is also processed by about 1 μm, it can be seen that an inclined surface with an inclination angle of about 45 degrees is formed on the side surface of the semiconductor layer B.

なお、本発明に係る製造方法では、ブラスト粒子のビッカース硬度が基板よりも低い構成とされているため、基板へのブラスト粒子による加工がほとんど無く、且つ、ブラスト粒子の動きを規制することにより、側面が傾斜面とされた積層半導体を形成する方法であるが、ブラスト粒子のビッカース硬度が基板よりも高い構成とした場合であっても、側面が傾斜面とされた積層半導体を形成することは可能である。
しかしながら、ブラスト粒子のビッカース硬度が基板よりも高い場合、基板側をほとんど加工せずに、側面が傾斜面とされた積層半導体を形成するためには、ブラスト粒子の突出圧や加工時間等をより厳密に制御しなければならず、製造装置が複雑になるとともに、工程管理が難しくなる虞がある。
上述のような観点からも、ブラスト粒子のビッカース硬度は、基板よりも低いことが好ましい。 In the production method according to the present invention, since the Vickers hardness of the blast particles is lower than that of the substrate, there is almost no processing by the blast particles to the substrate, and by restricting the movement of the blast particles, Although it is a method of forming a laminated semiconductor whose side surface is an inclined surface, even when the blast particle has a Vickers hardness higher than that of the substrate, it is possible to form a laminated semiconductor whose side surface is an inclined surface. Is possible.
However, when the Vickers hardness of the blast particles is higher than that of the substrate, in order to form a laminated semiconductor whose side surfaces are inclined without processing the substrate side, the blast particle protrusion pressure, processing time, etc. It must be strictly controlled, and the manufacturing apparatus becomes complicated and process management may be difficult.
Also from the above viewpoint, it is preferable that the Vickers hardness of the blast particles is lower than that of the substrate.

図３に示す半導体層１０Ａのビッカース強度は、基板１１のビッカース硬度の９０％以下であることが好ましい。この数値が９０％を超えると、基板１１と半導体層１０Ａのビッカース硬度の差がほとんどなくなるので、半導体層１０Ａのブラスト加工条件によっては、基板１１も加工されてしまう可能性が高くなってしまう。また、下限は特に限定されないが、レジストフィルム５１の貼付けや露光現像等によって半導体層１０Ａにダメージが加わらないようにするため、半導体層１０Ａのビッカース強度は１０％以上であることが好ましい。   The Vickers strength of the semiconductor layer 10 </ b> A shown in FIG. 3 is preferably 90% or less of the Vickers hardness of the substrate 11. If this value exceeds 90%, there is almost no difference in Vickers hardness between the substrate 11 and the semiconductor layer 10A, so that there is a high possibility that the substrate 11 is also processed depending on the blasting conditions of the semiconductor layer 10A. Further, the lower limit is not particularly limited, but the Vickers strength of the semiconductor layer 10A is preferably 10% or more so that the semiconductor layer 10A is not damaged by attaching the resist film 51, exposure development, or the like.

なお、ビッカース硬度は、測定方法によって測定数値に差が生じることがあるので、ビッカース硬度の比較は同じ装置を用いて実施することが好ましい。また、半導体層１０Ａは薄膜（１〜２０μｍ程度）であるので、薄膜用のビッカース硬度測定装置を用いることがより好ましい。   In addition, since a difference may arise in a measured value by a measuring method, it is preferable to implement the comparison of Vickers hardness using the same apparatus. Further, since the semiconductor layer 10A is a thin film (about 1 to 20 μm), it is more preferable to use a Vickers hardness measuring device for a thin film.

レジストフィルム５１は、ブラスト加工に対する加工耐性のあるものであれば、どのようなものを用いても構わないが、ブラスト加工用のレジストフィルムを用いることが好ましい。市販されているレジストフィルムとしては、東京応化工業製オーディルＢＦシリーズや、旭化成エレクトロニクス製サンフォート等が挙げられ、適宜選択して用いることができる。
また、レジストフィルム５１の露光は、通常のフォトリソグラフィーと同様に、露光機を用いて実施することができる。
また、レジストフィルム５１の現像は、炭酸ナトリウム水溶液をシャワー状に吹き付ける等の方法によって実施することができる。
半導体層１０Ａ側にレジストフィルム５１が貼り付けられ、露光現像したものに、半導体層１０Ａ側からブラスト処理を施すことにより、側面が傾斜面とされた積層半導体１０を形成することができる。この際、レジストフィルム５１が残存している部分は加工されず、レジストフィルム５１が除去された所定の位置にのみブラスト加工が施される。 Any resist film 51 may be used as long as it has a processing resistance to blasting, but a resist film for blasting is preferably used. Examples of commercially available resist films include Audyl BF series manufactured by Tokyo Ohka Kogyo Co., Ltd., Sunfort manufactured by Asahi Kasei Electronics, and the like, which can be appropriately selected and used.
Moreover, the exposure of the resist film 51 can be implemented using an exposure machine similarly to normal photolithography.
The development of the resist film 51 can be performed by a method such as spraying a sodium carbonate aqueous solution in a shower shape.
By subjecting the resist film 51 attached to the semiconductor layer 10A side and exposure and development to a blast treatment from the semiconductor layer 10A side, the laminated semiconductor 10 whose side surfaces are inclined can be formed. At this time, the portion where the resist film 51 remains is not processed, and blast processing is performed only at a predetermined position where the resist film 51 is removed.

ブラスト加工に用いるブラスト粒子５０は、如何なる形をしていても構わないが、球状または針状であることが、半導体層をブラスト加工した際、安定した形状の傾斜面を有する積層半導体を形成することができるので好ましい。また、球状であることがより好ましい。
ブラスト粒子５１の粒径としては、加工幅や、加工対象の半導体層１０Ａの厚さによって変化するが、加工幅が３０〜１００μｍ、半導体層１０Ａの厚さが３〜１５μｍの範囲である場合、ブラスト粒子５１の平均粒径は５〜５０μｍの範囲であることが好ましい。この範囲であれば、側面が安定した形状の傾斜面とされた積層半導体１０を形成することができる。 The blast particles 50 used for the blasting may have any shape, but the spherical shape or the needle shape forms a laminated semiconductor having an inclined surface having a stable shape when the semiconductor layer is blasted. This is preferable. Moreover, it is more preferable that it is spherical.
The particle size of the blast particle 51 varies depending on the processing width and the thickness of the semiconductor layer 10A to be processed, but when the processing width is 30 to 100 μm and the thickness of the semiconductor layer 10A is 3 to 15 μm, The average particle size of the blast particles 51 is preferably in the range of 5 to 50 μm. If it is this range, the laminated semiconductor 10 made into the inclined surface of the shape where the side surface was stabilized can be formed.

サファイア単結晶、又はＳｉＣ単結晶からなる基板上にエピタキシャル成長させたＧａＮ系単結晶からなる半導体層をブラスト加工する場合には、アルミナ又はシリコンを主成分としてなるブラスト粒子を用いることが好ましい。
アルミナやシリコンは、サファイア単結晶、ＳｉＣ単結晶に比べてビッカース硬度が低く、且つ、ＧａＮ系単結晶とはビッカース硬度が同等程度であるため、アルミナ又はシリコンを主成分としてなるブラスト粒子を用いてブラスト加工を行うことが、安定した形状の傾斜面を有する積層半導体１０を、効率良く形成できる点から好ましい。 When blasting a GaN-based single crystal semiconductor layer epitaxially grown on a sapphire single crystal or SiC single crystal substrate, it is preferable to use blast particles mainly composed of alumina or silicon.
Since alumina and silicon have lower Vickers hardness than sapphire single crystals and SiC single crystals, and GaN-based single crystals have similar Vickers hardness, blast particles containing alumina or silicon as the main component are used. Blasting is preferable from the viewpoint that the laminated semiconductor 10 having the inclined surface having a stable shape can be efficiently formed.

サファイアからなる基板や、サファイア上に積層された半導体層のビッカース硬度は、薄膜用のビッカース硬度測定装置で測定することができるが、薄膜用の測定装置でブラスト粒子のビッカース硬度を測定することは困難である。このため、ブラスト粒子のビッカース硬度としては、材料のバルク状態のビッカース硬度を代用することになるが、この測定値と薄膜用のビッカース硬度測定装置による測定値とを、正確に比較することは困難である。
従って、現実的には、一定条件でブラスト加工を行い、半導体層に対する加工レートが基板に対する加工レートよりも大きければ良い。この際、半導体層に対する加工レートが基板に対する加工レートの３倍以上であれば好ましく、さらに、１０倍以上であればより好ましい。 The Vickers hardness of a substrate made of sapphire or a semiconductor layer laminated on sapphire can be measured with a Vickers hardness measuring device for thin films, but measuring the Vickers hardness of blast particles with a measuring device for thin films Have difficulty. For this reason, the Vickers hardness of the blast particle is substituted with the bulk Vickers hardness of the material, but it is difficult to accurately compare this measured value with the measured value of the Vickers hardness measuring device for thin films. It is.
Therefore, in reality, it is only necessary that the blast processing is performed under a certain condition and the processing rate for the semiconductor layer is larger than the processing rate for the substrate. At this time, the processing rate for the semiconductor layer is preferably 3 times or more of the processing rate for the substrate, and more preferably 10 times or more.

また、半導体層１０Ａをブラスト加工する工程は、半導体層１０Ａ（ｎ型半導体層、発光層、及びｐ型半導体層）を積層した後、次いでブラスト加工を行う方法としても良いし、あるいは正極及び負極を形成した後に行なっても良い。また、その他の途中工程においてブラスト加工を行っても良い。   The step of blasting the semiconductor layer 10A may be a method in which the semiconductor layer 10A (n-type semiconductor layer, light emitting layer, and p-type semiconductor layer) is stacked and then blasted, or the positive electrode and the negative electrode It may be performed after forming. Further, blasting may be performed in other intermediate steps.

半導体層１０Ａをブラスト加工することで形成される積層半導体１０側面の傾斜面は、上述したように、全体として傾斜した形状であればどのような形状でも構わない。例えば、テーパ形状でもよく、また、単斜面形状としても良い。また、傾斜角度が２０〜７０度の範囲であることが、光取り出し効率がより向上するので好ましい。   As described above, the inclined surface of the side surface of the laminated semiconductor 10 formed by blasting the semiconductor layer 10A may have any shape as long as it is inclined as a whole. For example, a tapered shape or a single slope shape may be used. Moreover, it is preferable that the inclination angle is in the range of 20 to 70 degrees because the light extraction efficiency is further improved.

＜正極及び負極の形成＞
そして、図１に示す半導体発光素子のように、積層半導体１０上に、オーミックコンタクト層１５、反射層１６をこの順で積層した後、該反射層１６上に正極１７を形成する。
また、図１に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、ｎ型半導体層１２のｎコンタクト層（図示略）を露出させ、この上に負極１８を形成する。
正極１７及び負極１８としては、各種組成及び構造の電極が公知であり、これら公知の構成の電極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。 <Formation of positive electrode and negative electrode>
Then, as in the semiconductor light emitting device shown in FIG. 1, the ohmic contact layer 15 and the reflective layer 16 are laminated in this order on the laminated semiconductor 10, and then the positive electrode 17 is formed on the reflective layer 16.
Further, as shown in FIG. 1, a part of each layer constituting the semiconductor light emitting element is removed by an etching method or the like to expose an n contact layer (not shown) of the n-type semiconductor layer 12, and a negative electrode 18 is formed thereon. Form.
As the positive electrode 17 and the negative electrode 18, electrodes having various compositions and structures are known, and electrodes having these known configurations can be used without any limitation, and are provided by conventional means well known in this technical field. Can do.

＜素子の分割＞
上述のようにして製造される半導体発光素子は、素子毎に分割することにより、最終的に、図１に示すような半導体発光素子１として得ることができる。素子の分割方法としては、レーザスクライブ法やダイシング法等、公知の技術を何ら制限なく用いることが出来る。 <Division of elements>
The semiconductor light emitting device manufactured as described above can be finally obtained as a semiconductor light emitting device 1 as shown in FIG. 1 by dividing each device. As a method for dividing the element, a known technique such as a laser scribing method or a dicing method can be used without any limitation.

以上説明したように、本実施形態の半導体発光素子の製造方法によれば、半導体層１０Ａをブラスト加工することにより、側面が傾斜面とされた積層半導体層１０を形成し、且つ、基板１１として、半導体層１０Ａよりも高いビッカース硬度を有する基板と用いた構成としている。
これにより、側面が安定した形状の傾斜面とされた積層半導体層１０を形成することが可能となり、生産性が向上するとともに、光取り出し効率が向上した半導体発光素子を製造することができる。
従って、発光特性に優れた窒化物系半導体発光素子を安価に得ることができる。 As described above, according to the method for manufacturing a semiconductor light emitting device of this embodiment, the semiconductor layer 10A is blasted to form the laminated semiconductor layer 10 whose side surface is inclined, and as the substrate 11 The substrate is used with a substrate having higher Vickers hardness than the semiconductor layer 10A.
This makes it possible to form the laminated semiconductor layer 10 whose side surface is an inclined surface having a stable shape, and it is possible to manufacture a semiconductor light emitting device with improved productivity and improved light extraction efficiency.
Therefore, a nitride-based semiconductor light-emitting device having excellent light emission characteristics can be obtained at low cost.

［第２の実施形態：フェイスアップタイプ］
以下、本発明に係る窒化物系半導体発光素子の第２の実施形態として、フェイスアップタイプの半導体発光素子について、図２（ａ）、（ｂ）、（ｃ）を参照しながら詳述する。
なお、本実施形態において、第１の実施形態と共通の構成については、その詳細な説明を省略する。 [Second Embodiment: Face-up Type]
Hereinafter, as a second embodiment of the nitride-based semiconductor light-emitting device according to the present invention, a face-up type semiconductor light-emitting device will be described in detail with reference to FIGS. 2 (a), 2 (b), and 2 (c).
In the present embodiment, detailed description of the configuration common to the first embodiment is omitted.

「窒化物系半導体発光素子」
本実施形態のフェイスアップタイプの半導体発光素子２は、図２（ａ）、（ｂ）、（ｃ）に示すように、基板２１と、少なくともｎ型半導体層２２、発光層２３、及びｐ型半導体層２４が基板２１上に順次積層されてなる積層半導体２０とを具備してなり、積層半導体２０の側面が、ブラスト加工により形成された傾斜面とされており、基板２１として、積層半導体２０よりも高いビッカース硬度を有する基板が用いられ、概略構成されている。さらに、本例の半導体発光素子２は、積層半導体２０上に透光性正極２５が積層され、該透光性正極２５上にはボンディングパッドである正極２６が設けられている。また、上記各層の一部が除去されることによって露出したｎ型半導体層２２上には、負極２７が設けられている。
本例のようなフェイスアップタイプの半導体発光素子２では、正極２６及び負極２７の両電極が積層半導体側の面に配置され、各々が配された位置が、図２（ｂ）の断面図に示すように段差がある関係とされている。 "Nitride semiconductor light emitting devices"
As shown in FIGS. 2A, 2 </ b> B, and 2 </ b> C, the face-up type semiconductor light emitting device 2 of this embodiment includes a substrate 21, at least an n-type semiconductor layer 22, a light-emitting layer 23, and a p-type. The semiconductor layer 24 includes a stacked semiconductor 20 that is sequentially stacked on the substrate 21, and the side surface of the stacked semiconductor 20 is an inclined surface formed by blasting. A substrate having a higher Vickers hardness is used and is generally structured. Further, in the semiconductor light emitting device 2 of this example, a translucent positive electrode 25 is laminated on the laminated semiconductor 20, and a positive electrode 26 that is a bonding pad is provided on the translucent positive electrode 25. A negative electrode 27 is provided on the n-type semiconductor layer 22 exposed by removing a part of each of the layers.
In the face-up type semiconductor light emitting device 2 as in this example, both the positive electrode 26 and the negative electrode 27 are arranged on the surface of the laminated semiconductor side, and the positions where each is arranged are shown in the sectional view of FIG. As shown, there is a step difference.

＜基板＞
基板２１としては、第１の実施形態におけるリップチップタイプの半導体発光素子１と同様の基板材料を何ら制限無く用いることができ、また、半導体発光素子１と同様に、サファイア単結晶（ビッカース硬度Ｈｖ：２３００）、及びＳｉＣ単結晶（ビッカース硬度Ｈｖ：２４００）を用いることが、ビッカース硬度が高い点で特に好ましい。
本例の基板２１は、上述したように、後述の積層半導体２０よりも高いビッカース硬度を有してなるものである。 <Board>
As the substrate 21, the same substrate material as that of the lip chip type semiconductor light emitting element 1 in the first embodiment can be used without any limitation. Similarly to the semiconductor light emitting element 1, a sapphire single crystal (Vickers hardness Hv : 2300) and SiC single crystal (Vickers hardness Hv: 2400) are particularly preferable in terms of high Vickers hardness.
As described above, the substrate 21 of this example has a Vickers hardness higher than that of the laminated semiconductor 20 described later.

＜積層半導体＞
本例の積層半導体２０としては、第１の実施形態の半導体発光素子１と同様、ＧａＮ系単結晶等の半導体を何ら制限無く用いることにより、ｎ型半導体層２２、発光層２３、及びｐ型半導体層２４が順次積層された構成とすることができる。 <Multilayer semiconductor>
As the stacked semiconductor 20 of this example, similarly to the semiconductor light emitting device 1 of the first embodiment, a semiconductor such as a GaN-based single crystal is used without any limitation, so that the n-type semiconductor layer 22, the light-emitting layer 23, and the p-type are used. The semiconductor layer 24 may be sequentially stacked.

本例の積層半導体２０は、図２（ｂ）、（ｃ）に示すように、第１の実施形態で説明した半導体発光素子１の積層半導体１０と同様、側面が傾斜面とされている。
本例の積層半導体２０側面の傾斜面は、ブラスト加工によって形成された傾斜面であり、図示例では、積層半導体２０が、基板２１側からオーミックコンタクト層２５側へ向かうに従って縮寸するように形成されている。 As shown in FIGS. 2B and 2C, the laminated semiconductor 20 of this example has an inclined surface as in the laminated semiconductor 10 of the semiconductor light emitting device 1 described in the first embodiment.
The inclined surface on the side surface of the laminated semiconductor 20 in this example is an inclined surface formed by blasting, and in the illustrated example, the laminated semiconductor 20 is formed so as to be reduced in size from the substrate 21 side toward the ohmic contact layer 25 side. Has been.

積層半導体２０側面にブラスト加工によって形成される傾斜面は、第１の実施形態の半導体発光素子１と同様、傾斜面の形状であればどのような形状でも構わないが、傾斜角度が２０〜７０度の範囲であることが、光取り出し効率がより向上するので好ましい。   The inclined surface formed on the side surface of the laminated semiconductor 20 by blasting may be any shape as long as the inclined surface has the same shape as the semiconductor light emitting device 1 of the first embodiment, but the inclined angle is 20 to 70. The range of the degree is preferable because the light extraction efficiency is further improved.

＜透光性正極＞
透光性正極２５は、少なくとも上記積層半導体２０のｐ型半導体層２４と接するように積層して設けられ、透光性導電酸化膜層からなる。
透光性正極２５の材質としては、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺｎＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）の内、少なくとも一種以上を含有した材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。 <Translucent positive electrode>
The translucent positive electrode 25 is provided so as to be in contact with at least the p-type semiconductor layer 24 of the laminated semiconductor 20 and is composed of a translucent conductive oxide film layer.
As a material of the translucent positive electrode 25, ITO (In 2 O 3 -SnO 2 ), AZnO (ZnO—Al 2 O 3 ), IZnO (In 2 O 3 —ZnO), GZO (ZnO—GeO 2 ), Materials containing at least one or more can be provided by conventional means well known in the art. In addition, any structure including a conventionally known structure can be used without any limitation.

透光性正極２５は、ｐ型半導体層２４上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。また、透光性正極２５を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。   The translucent positive electrode 25 may be formed so as to cover almost the entire surface of the p-type semiconductor layer 24, or may be formed in a lattice shape or a tree shape with a gap. In addition, after forming the translucent positive electrode 25, thermal annealing for alloying or transparency may be performed, but it may not be performed.

＜正極及び負極＞
透光性正極２５上の所定の位置には、回路基板又はリードフレーム等との間で電気接続するためのボンディングパッドである正極２６が設けられる。
正極２６の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等が挙げられ、このような材料を用いてなる各種構造が周知であり、これら周知の材料及び構造のものを何ら制限無く用いることができる。
正極２６の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドとしての特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極２６の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から、正極２６の厚さは５００ｎｍ以下とすることが好ましい。 <Positive electrode and negative electrode>
At a predetermined position on the translucent positive electrode 25, a positive electrode 26 which is a bonding pad for electrical connection with a circuit board or a lead frame is provided.
Examples of the material of the positive electrode 26 include Au, Al, Ni, Cu, and the like. Various structures using such materials are well known, and those known materials and structures can be used without any limitation. .
The thickness of the positive electrode 26 is preferably in the range of 100 to 1000 nm. In addition, in view of the characteristics as a bonding pad, the larger the thickness, the higher the bondability. Therefore, the thickness of the positive electrode 26 is more preferably 300 nm or more. Furthermore, from the viewpoint of manufacturing cost, the thickness of the positive electrode 26 is preferably 500 nm or less.

負極２７は、図２に示すように、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、ｎ型半導体層２２のｎコンタクト層（図示略）を露出させ、この上に形成される。
負極２７としては、各種組成及び構造の負極が公知であり、これら公知の構成の負極を何ら制限なく用いることができ、また、この技術分野でよく知られた慣用の手段で設けることができる。 As shown in FIG. 2, the negative electrode 27 is formed by removing a part of each layer constituting the semiconductor light emitting element by an etching method or the like to expose the n contact layer (not shown) of the n-type semiconductor layer 22. Is done.
As the negative electrode 27, negative electrodes having various compositions and structures are known, and negative electrodes having these known structures can be used without any limitation, and can be provided by conventional means well known in this technical field.

「窒化物系半導体発光素子の製造方法」
本実施形態のフェイスアップタイプの窒化物系半導体発光素子２の製造方法では、第１の実施形態におけるフリップチップタイプの半導体発光素子と同様の材質の基板２１及び積層半導体２０を使用し、該積層半導体２０上に透光性正極２５を形成することができる。また、正極２６を、この技術分野でよく知られた慣用の手段で透光性正極２５上に設けるとともに、エッチング法などによって半導体発光素子を構成する各層の一部を除去し、ｎ型半導体層２２のｎコンタクト層（図示略）を露出させ、この上に負極２６を形成する。 "Nitride semiconductor light emitting device manufacturing method"
In the manufacturing method of the face-up type nitride semiconductor light emitting device 2 of the present embodiment, the substrate 21 and the laminated semiconductor 20 are used which are made of the same material as that of the flip chip type semiconductor light emitting device of the first embodiment. A translucent positive electrode 25 can be formed on the semiconductor 20. Further, the positive electrode 26 is provided on the transparent positive electrode 25 by a conventional means well known in this technical field, and a part of each layer constituting the semiconductor light emitting element is removed by an etching method or the like to form an n-type semiconductor layer. 22 n contact layers (not shown) are exposed, and a negative electrode 26 is formed thereon.

また、積層半導体２０の側面を傾斜面として形成する方法についても、第１の実施形態と同様の方法で行なうことができ、その詳細な説明を省略する。   Also, the method of forming the side surface of the laminated semiconductor 20 as an inclined surface can be performed in the same manner as in the first embodiment, and detailed description thereof is omitted.

本実施形態のフェイスアップタイプの半導体発光素子２によれば、第１の実施形態のフリップチップタイプの半導体発光素子と同様に、積層半導体２０の側面に安定した形状の傾斜面が形成された構成であり、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れたフェイスアップタイプの窒化物系半導体発光素子が安価に得られる。 According to the face-up type semiconductor light emitting device 2 of the present embodiment, a configuration in which an inclined surface having a stable shape is formed on the side surface of the laminated semiconductor 20 as in the flip-chip type semiconductor light emitting device of the first embodiment. Thus, the light extraction efficiency of the semiconductor light emitting device is improved and the productivity is improved.
Therefore, a face-up type nitride-based semiconductor light-emitting device having excellent light emission characteristics can be obtained at a low cost.

［第３の実施形態：上下電極構造］
本発明に係る窒化物系半導体発光素子は、例えば、図６に示す例のような上下電極構造の半導体素子において、積層半導体３０の側面が傾斜面とされた構成とすることができる。
以下、本実施形態の窒化物系半導体発光素子について詳述するが、本実施形態において、第１及び第２の実施形態と共通の構成については、その詳細な説明を省略する。 [Third Embodiment: Upper and Lower Electrode Structure]
The nitride-based semiconductor light-emitting device according to the present invention can be configured, for example, in a semiconductor device having an upper and lower electrode structure as shown in FIG.
Hereinafter, the nitride-based semiconductor light-emitting device of this embodiment will be described in detail, but in this embodiment, detailed description of configurations common to the first and second embodiments is omitted.

「窒化物系半導体発光素子」
図６に示す本実施形態の半導体発光素子３は、ＳｉＣ単結晶からなる基板３１と、少なくともｎ型半導体層３２、発光層３３、及びｐ型半導体層３４が基板３１上に順次積層されてなる積層半導体３０とを具備してなり、積層半導体３０の側面が、ブラスト加工により形成された傾斜面とされており、基板３１として、積層半導体３０よりも高いビッカース硬度を有する基板を用いて、概略構成されている。さらに、本例の半導体発光素子３は、積層半導体１０表面にオーミックコンタクト層３５、反射層３６が積層されており、反射層３６表面には正極３７が設けられている。また、基板３１上には負極３８が設けられている。
本実施形態のような上下電極構造の半導体発光素子３では、正極３７及び負極３８の両電極がそれぞれ反対側（図６の上下方向）の面に配置された関係とされている。 "Nitride semiconductor light emitting devices"
The semiconductor light emitting device 3 of the present embodiment shown in FIG. 6 includes a substrate 31 made of SiC single crystal, and at least an n-type semiconductor layer 32, a light emitting layer 33, and a p-type semiconductor layer 34 sequentially stacked on the substrate 31. The side surface of the laminated semiconductor 30 is an inclined surface formed by blasting, and a substrate having a Vickers hardness higher than that of the laminated semiconductor 30 is used as a substrate 31. It is configured. Further, in the semiconductor light emitting device 3 of this example, the ohmic contact layer 35 and the reflective layer 36 are laminated on the surface of the laminated semiconductor 10, and the positive electrode 37 is provided on the surface of the reflective layer 36. A negative electrode 38 is provided on the substrate 31.
In the semiconductor light emitting device 3 having the upper and lower electrode structure as in the present embodiment, both the positive electrode 37 and the negative electrode 38 are disposed on opposite surfaces (up and down direction in FIG. 6).

＜基板＞
図６に示す例のような上下電極構造の半導体素子に用いられる基板としては、材質は特に限定されず、第１及び第２の実施形態と同様の基板材料を何ら制限されること無く用いることができる。図示例の半導体発光素子３では、基板３１上に負極３８が設けられた構造とされているため、導電性材料のＳｉＣ単結晶を基板３１の材料に用いているが、基板材料にＳｉＣ単結晶を用いることは、ビッカース硬度が高い点（ビッカース硬度（Ｈｖ）２４００）からも好ましい。 <Board>
The substrate used for the semiconductor element having the upper and lower electrode structures as in the example shown in FIG. 6 is not particularly limited, and the same substrate material as in the first and second embodiments is used without any limitation. Can do. The semiconductor light emitting device 3 in the illustrated example has a structure in which the negative electrode 38 is provided on the substrate 31, and therefore a SiC single crystal of a conductive material is used as the material of the substrate 31. Is also preferable from the viewpoint of high Vickers hardness (Vickers hardness (Hv) 2400).

＜積層半導体＞
基板３１の材質をＳｉＣ単結晶とした場合も、第１及び第２の実施形態と同様、積層半導体３０（ｎ型半導体層３２、発光層３３、ｐ型半導体層３４）の半導体材料としてＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶等、周知の半導体発光材料を用いることができるが、ＳｉＣ単結晶上にエピタキシャル成長可能なＧａＮ系単結晶、ＺｎＯ系単結晶を用いることがより好ましい。また、ＧａＮ系単結晶を用いることがより好ましい。 <Multilayer semiconductor>
Even when the material of the substrate 31 is SiC single crystal, as in the first and second embodiments, the GaN-based semiconductor material of the stacked semiconductor 30 (n-type semiconductor layer 32, light-emitting layer 33, p-type semiconductor layer 34) is used. Known semiconductor light emitting materials such as single crystal, GaP single crystal, GaAs single crystal, and ZnO single crystal can be used, but GaN single crystal and ZnO single crystal that can be epitaxially grown on SiC single crystal are used. It is more preferable. It is more preferable to use a GaN-based single crystal.

本例の積層半導体３０は、図６に示すように、第１及び第２の実施形態で説明した半導体発光素子の積層半導体と同様、側面が、ブラスト加工によって形成された傾斜面とされており、図示例では、積層半導体３０が、基板３１側からオーミックコンタクト層３５側へ向かうに従って縮寸するように形成されている。   As shown in FIG. 6, the laminated semiconductor 30 of this example has an inclined surface formed by blasting as in the laminated semiconductor of the semiconductor light emitting device described in the first and second embodiments. In the illustrated example, the laminated semiconductor 30 is formed to be reduced in size from the substrate 31 side toward the ohmic contact layer 35 side.

積層半導体３０側面にブラスト加工によって形成される傾斜面は、第１及び第２の実施形態の半導体発光素子と同様、傾斜面の形状であればどのような形状でも構わず、傾斜角度が２０〜７０度の範囲であることが、光取り出し効率がより向上するので好ましい。   The inclined surface formed by blasting on the side surface of the laminated semiconductor 30 may be any shape as long as the inclined surface has the same shape as the semiconductor light emitting device of the first and second embodiments. The range of 70 degrees is preferable because the light extraction efficiency is further improved.

＜正極及び負極＞
本実施形態の半導体発光素子３では、積層半導体３０表面にオーミックコンタクト層３５及び反射層３６が積層され、該反射層３６表面に正極３７が形成されている。
正極３７としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。 <Positive electrode and negative electrode>
In the semiconductor light emitting device 3 of the present embodiment, the ohmic contact layer 35 and the reflective layer 36 are laminated on the surface of the laminated semiconductor 30, and the positive electrode 37 is formed on the surface of the reflective layer 36.
As the positive electrode 37, various structures using materials such as Au, Al, Ni, and Cu are known, and these known materials can be used without any limitation.

また、半導体発光素子３では、ＳｉＣ単結晶からなる基板３１上に積層して、負極３８が形成されている。
負極３８としては、各種組成及び構造の負極が公知であり、これら公知の負極を何ら制限なく用いることが出来る。 In the semiconductor light emitting device 3, the negative electrode 38 is formed by being stacked on the substrate 31 made of SiC single crystal.
As the negative electrode 38, negative electrodes having various compositions and structures are known, and these known negative electrodes can be used without any limitation.

本実施形態で説明する上下電極構造の半導体発光素子３では、正極３７及び負極３８が上述のような配置で構成されていることにより、両電極が、基板３１及び積層半導体３０を介して、それぞれ反対側の面に配置された関係とされている。   In the semiconductor light emitting device 3 having the upper and lower electrode structure described in the present embodiment, the positive electrode 37 and the negative electrode 38 are configured as described above, so that both electrodes are respectively connected via the substrate 31 and the laminated semiconductor 30. The relationship is arranged on the opposite surface.

「窒化物系半導体発光素子の製造方法」
本実施形態の上下電極構造の窒化物系半導体発光素子３の製造方法では、第１の実施形態と同様の材質の基板２１及び積層半導体２０を使用し、該積層半導体２０表面に上述のオーミックコンタクト層３５及び反射層３６を積層することができる。また、正極３７を、この技術分野でよく知られた慣用の手段で反射層３６表面に形成するとともに、基板３１上に負極３８を形成することができる。 "Nitride semiconductor light emitting device manufacturing method"
In the method of manufacturing the nitride-based semiconductor light-emitting element 3 having the upper and lower electrode structures of the present embodiment, the substrate 21 and the laminated semiconductor 20 that are the same as those in the first embodiment are used, and the above-mentioned ohmic contact is made on the surface of the laminated semiconductor 20 The layer 35 and the reflective layer 36 can be stacked. In addition, the positive electrode 37 can be formed on the surface of the reflective layer 36 by conventional means well known in this technical field, and the negative electrode 38 can be formed on the substrate 31.

また、積層半導体３０の側面を傾斜面として形成する方法についても、第１の実施形態と同様の方法で行なうことができ、その詳細な説明を省略する。   Also, the method of forming the side surface of the laminated semiconductor 30 as an inclined surface can be performed in the same manner as in the first embodiment, and detailed description thereof is omitted.

本実施形態の上下電極構造の半導体発光素子３によれば、第１及び第２の実施形態の半導体発光素子と同様に、積層半導体３０の側面に安定した形状の傾斜面が形成された構成であり、半導体発光素子の光取り出し効率が向上するとともに、生産性が向上する。
従って、発光特性に優れた上下電極構造の窒化物系半導体発光素子が安価に得られる。 According to the semiconductor light emitting device 3 having the upper and lower electrode structure of the present embodiment, the inclined surface having a stable shape is formed on the side surface of the laminated semiconductor 30 as in the semiconductor light emitting devices of the first and second embodiments. In addition, the light extraction efficiency of the semiconductor light emitting device is improved, and the productivity is improved.
Therefore, a nitride-based semiconductor light-emitting device having an upper and lower electrode structure excellent in light emission characteristics can be obtained at low cost.

［窒化物系半導体発光素子を用いたランプ］
本発明の半導体発光素子は、当業者周知の方法を用いてなんら制限無くＬＥＤランプとして構成することができる。
図７は、本発明のランプの一例を模式的に示した断面図であり、このランプ４は、図２に示す本発明のフェイスアップタイプの半導体発光素子２が砲弾型に実装されたものである。図７において、符号４１、４２はフレームを示し、符号４３、４４はワイヤー、符号４５はモールドを示している。 [Lamp using nitride-based semiconductor light-emitting element]
The semiconductor light emitting device of the present invention can be configured as an LED lamp without any limitation using a method well known to those skilled in the art.
FIG. 7 is a cross-sectional view schematically showing an example of the lamp of the present invention. This lamp 4 is obtained by mounting the face-up type semiconductor light emitting element 2 of the present invention shown in FIG. is there. In FIG. 7, reference numerals 41 and 42 denote frames, reference numerals 43 and 44 denote wires, and reference numeral 45 denotes a mold.

図７に示すランプ４は、図２に示す本発明の半導体発光素子２を用いて、従来公知の方法により製造することができる。具体的には、例えば、２本のフレームの内の一方（図７ではフレーム４２）に半導体発光素子２を銀ペーストなどの導電性接着材で接着し、半導体発光素子２の負極（図２に示す符号２７参照）を、金等の材質からなるワイヤー４３でフレーム４１に接合し、半導体発光素子２の正極（図２に示す符号２６参照）をワイヤー４４でフレーム４２に接合する。そして、透明な樹脂からなるモールド４５で半導体発光素子２の周辺をモールドすることにより、図７に示すような砲弾型のランプを作成することができる。   The lamp 4 shown in FIG. 7 can be manufactured by a conventionally known method using the semiconductor light emitting device 2 of the present invention shown in FIG. Specifically, for example, the semiconductor light emitting element 2 is bonded to one of the two frames (frame 42 in FIG. 7) with a conductive adhesive such as silver paste, and the negative electrode of the semiconductor light emitting element 2 (see FIG. 2). 27) is joined to the frame 41 with a wire 43 made of a material such as gold, and the positive electrode (see reference numeral 26 shown in FIG. 2) of the semiconductor light emitting element 2 is joined to the frame 42 with a wire 44. Then, by molding the periphery of the semiconductor light emitting element 2 with a mold 45 made of a transparent resin, a bullet-type lamp as shown in FIG. 7 can be created.

なお、本発明のランプは上記の構成には限定されず、例えば、本発明の半導体発光素子と蛍光体を有するカバーとを組み合わせることにより、白色のランプを構成することもできる。
また、本発明のランプは、上述のフェイスアップタイプの半導体発光素子に限らず、図１に示す半導体発光素子１のようなフリップチップタイプのものや、図６に示すような上下電極構造のもの等、各種用いることができる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。 In addition, the lamp | ramp of this invention is not limited to said structure, For example, a white lamp | ramp can also be comprised by combining the semiconductor light-emitting device of this invention, and the cover which has fluorescent substance.
Further, the lamp of the present invention is not limited to the above-described face-up type semiconductor light emitting device, but a flip chip type such as the semiconductor light emitting device 1 shown in FIG. 1 or an upper and lower electrode structure as shown in FIG. Etc., and various types can be used.
Further, the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.

次に、本発明の窒化物系半導体発光素子を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   Next, the nitride-based semiconductor light-emitting device of the present invention will be described in more detail with reference to examples, but the present invention is not limited only to these examples.

［実施例１］
「半導体発光素子の作製」
図１に示すような、サファイア単結晶からなる基板１１上に、ＡｌＮからなる図示略のバッファ層を介して、窒化ガリウム（ＧａＮ）系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ４μｍのアンドープＧａＮからなる下地層（図示せず）、厚さ２μｍのＧｅドープｎ型ＧａＮコンタクト層及び厚さ０．０２μｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層がこの順序で積層されたｎ型半導体層１２、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、及び、厚さ０．０１μｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層と厚さ０．１８μｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層がこの順序で積層されたｐ型半導体層１４からなり、各層をこの順で積層して形成した。
この構造において、ｎ型ＧａＮコンタクト層のキャリア濃度は１×１０１９ｃｍ−３であり、ＧａＮ障壁層のＳｉドープ量は１×１０１７ｃｍ−３であり、ｐ型ＡｌＧａＮコンタクト層のキャリア濃度は５×１０１８ｃｍ−３であり、ｐ型ＡｌＧａＮクラッド層のＭｇドープ量は５×１０１９ｃｍ−３であった。
また、ＧａＮ系化合物からなる半導体層の積層（図１の符号１２、１３、１４を参照）は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。 [Example 1]
"Production of semiconductor light emitting devices"
A gallium nitride (GaN) -based compound semiconductor layer was stacked on a substrate 11 made of sapphire single crystal as shown in FIG. 1 via a buffer layer (not shown) made of AlN. This gallium nitride-based compound semiconductor layer includes a base layer (not shown) made of 4 μm thick undoped GaN, a 2 μm thick Ge-doped n-type GaN contact layer, and a 0.02 μm thick n-type In 0.1 Ga layer. An n-type semiconductor layer 12 in which 0.9 N clad layers are stacked in this order, a Si-doped GaN barrier layer having a thickness of 16 nm, and an In 0.06 Ga 0.94 N well layer having a thickness of 2.5 nm are stacked five times. Finally, a light emitting layer 13 having a multiple quantum well structure provided with a barrier layer, a 0.01 μm-thick Mg-doped p-type Al 0.07 Ga 0.93 N clad layer, and a 0.18 μm-thick Mg doped The p-type Al 0.02 Ga 0.98 N contact layer is composed of the p-type semiconductor layer 14 stacked in this order, and the layers are formed by stacking in this order.
In this structure, the carrier concentration of the n-type GaN contact layer is 1 × 10 19 cm −3 , the Si doping amount of the GaN barrier layer is 1 × 10 17 cm −3 , and the carrier concentration of the p-type AlGaN contact layer is 5 is a × 10 18 cm -3, Mg doping amount of p-type AlGaN cladding layer was 5 × 10 19 cm -3.
Further, the lamination of the semiconductor layers made of GaN-based compounds (see reference numerals 12, 13, and 14 in FIG. 1) was performed by MOCVD under normal conditions well known in the technical field.

そして、上述のようにして基板１１上に半導体層（図３（ａ）の半導体層１０Ａ参照）を積層した試料のビッカース硬度を測定した。測定装置として、ＣＳＭ Ｉｎｓｔｒｕｍｅｎｔｓ社製：Ｎａｎｏ Ｈａｒｄｎｅｓｓ Ｔｅｓｔｅｒを用いた。ＧａＮ系化合物からなる積層半導体１０は、ビッカース硬度（Ｈｖ）１８５０、ヤング率：２８０ＧＰａであった。また、サファイアからなる基板１１は、ビッカース硬度（Ｈｖ）２５３０、ヤング率：４１７ＧＰａであった。
この測定結果により、基板１１が、半導体層よりも高いビッカース強度を有していることが確認できた。 And the Vickers hardness of the sample which laminated | stacked the semiconductor layer (refer semiconductor layer 10A of Fig.3 (a)) on the board | substrate 11 as mentioned above was measured. As a measuring device, Nano Hardness Tester manufactured by CSM Instruments was used. The laminated semiconductor 10 made of a GaN-based compound had a Vickers hardness (Hv) of 1850 and a Young's modulus of 280 GPa. The substrate 11 made of sapphire had Vickers hardness (Hv) 2530 and Young's modulus: 417 GPa.
From this measurement result, it was confirmed that the substrate 11 had higher Vickers strength than the semiconductor layer.

次に、公知のフォトリソグラフィーを用いて、負極１８を形成する部分を、ｎ型半導体層１２が露出するまで、ドライエッチング法により除去した。   Next, a portion where the negative electrode 18 was formed was removed by dry etching using known photolithography until the n-type semiconductor layer 12 was exposed.

次に、基板１１上に積層された半導体層をブラスト加工し、以下のような工程により、側面に傾斜面が形成された積層半導体１０を形成した（図３（ａ）、（ｂ）、（ｃ）参照）。
（１）レジストフィルム５１（東京応化製：ＢＦ４５Ｚ）を半導体層１０Ａ表面に密着させた。
（２）レジストフィルム５１を、露光機を用いて所定のパターンに露光することにより、３５０μｍ角の格子状パターンとし、幅５０μｍでレジストフィルムを除去した。
（３）炭酸ナトリウム水溶液を用いて現像した。
（４）ブラスト装置により、平均粒径２０μｍのホワイトアランダム（図３のブラスト粒子５０：ビッカース硬度（Ｈｖ）２０００）を用いてブラスト加工を行った。
（５）超音波洗浄にてレジストフィルム５１及びブラスト粒子５０の残渣を除去した。 Next, the semiconductor layer laminated on the substrate 11 was blasted, and the laminated semiconductor 10 having the inclined surface formed on the side surface was formed by the following steps (FIGS. 3A, 3B, 3). c)).
(1) A resist film 51 (manufactured by Tokyo Ohka: BF45Z) was adhered to the surface of the semiconductor layer 10A.
(2) The resist film 51 was exposed to a predetermined pattern using an exposure machine to form a 350 μm square lattice pattern, and the resist film was removed with a width of 50 μm.
(3) Development was performed using an aqueous sodium carbonate solution.
(4) Blasting was performed with a blasting apparatus using white alundum having an average particle diameter of 20 μm (blast particles 50 in FIG. 3: Vickers hardness (Hv) 2000).
(5) Resist film 51 and blast particle 50 residue were removed by ultrasonic cleaning.

次に、ｐ型半導体層１４上に、オーミックコンタクト層１５としてＰｔを１．５ｎｍ、反射層１６としてＡｇを２０ｎｍ、この順でスパッタ法により成膜した。
次に、反射層１６上に、Ｐｔからなる第１の層（膜厚＝４０ｎｍ）、及びＡｕからなる第２の層（膜厚＝１００ｎｍ）を、この順でスパッタ法によって成膜することにより、正極１７を形成した。
次に、真空蒸着法により、ｎ型半導体層１２上にＣｒからなる第１の層（層厚＝４０ｎｍ）、Ｔｉからなる第２の層（層厚＝１００ｎｍ）、及びＡｕからなる第３の層（層厚＝４００ｎｍ）を、この順で積層することにより、負極１８を形成した。
次いで、素子をダイシングによって分割し、図１に示すような、３５０μｍ角の、フリップチップタイプのＧａＮ系半導体発光素子とした。 Next, on the p-type semiconductor layer 14, Pt was formed to be 1.5 nm as the ohmic contact layer 15, and Ag was formed to 20 nm as the reflective layer 16 in this order by sputtering.
Next, a first layer made of Pt (film thickness = 40 nm) and a second layer made of Au (film thickness = 100 nm) are formed on the reflective layer 16 in this order by sputtering. A positive electrode 17 was formed.
Next, a first layer made of Cr (layer thickness = 40 nm), a second layer made of Ti (layer thickness = 100 nm), and a third layer made of Au are formed on the n-type semiconductor layer 12 by vacuum deposition. By stacking layers (layer thickness = 400 nm) in this order, the negative electrode 18 was formed.
Next, the device was divided by dicing to obtain a flip-chip type GaN-based semiconductor light-emitting device having a 350 μm square as shown in FIG.

「素子特性評価」
上述のようにして得られた半導体発光素子を、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流を２０ｍＡとした際の発光出力（Ｐｏ）及び駆動電圧（Ｖｆ）を測定した。
実施例１の半導体発光素子は、発光出力（Ｐｏ）＝１７ｍＷ、駆動電圧（Ｖｆ）＝３．３Ｖであった。 `` Element characteristics evaluation ''
The semiconductor light-emitting device obtained as described above was mounted in a TO-18 can package, and the light emission output (Po) and drive voltage (Vf) when the applied current was 20 mA were measured by a tester.
The semiconductor light emitting device of Example 1 had a light emission output (Po) = 17 mW and a drive voltage (Vf) = 3.3V.

［比較例１］
半導体層の加工にブラスト法を用いず、公知のフォトリソグラフィー法で加工した点以外は、実施例１と同様にしてＧａＮ系半導体発光素子を作製し、実施例１と同様に評価した。 [Comparative Example 1]
A GaN-based semiconductor light-emitting device was fabricated in the same manner as in Example 1 except that the semiconductor layer was processed by a known photolithography method without using the blast method, and evaluated in the same manner as in Example 1.

得られたＧａＮ系半導体発光素子について、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡとした際の発光出力（Ｐｏ）及び駆動電圧（Ｖｆ）を測定した。
比較例１の半導体発光素子は、発光出力（Ｐｏ）＝１３ｍＷ、駆動電圧（Ｖｆ）＝３．３Ｖであった。 About the obtained GaN-type semiconductor light-emitting device, it mounted in the TO-18 can package, and the light emission output (Po) and drive voltage (Vf) at the time of setting applied current 20mA with the tester were measured.
The semiconductor light emitting device of Comparative Example 1 had a light emission output (Po) = 13 mW and a drive voltage (Vf) = 3.3V.

［実施例２］
「半導体発光素子の作製」
図２に示すような、サファイア単結晶からなる基板２１上に、ＡｌＮからなる図示略のバッファ層を介して、窒化ガリウム（ＧａＮ）系化合物半導体層を積層した。この窒化ガリウム系化合物半導体層は、厚さ４μｍのアンドープＧａＮからなる下地層（図示せず）、厚さ２μｍのＧｅドープｎ型ＧａＮコンタクト層及び厚さ０．０２μｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層がこの順序で積層されたｎ型半導体層２２、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．０６Ｇａ０．９４Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層２３、及び、厚さ０．０１μｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層と厚さ０．１８μｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層がこの順序で積層されたｐ型半導体層２４からなり、各層をこの順で積層して形成した。
この構造において、ｎ型ＧａＮコンタクト層のキャリア濃度は１×１０１９ｃｍ−３であり、ＧａＮ障壁層のＳｉドープ量は１×１０１７ｃｍ−３であり、ｐ型ＡｌＧａＮコンタクト層のキャリア濃度は５×１０１８ｃｍ−３であり、ｐ型ＡｌＧａＮクラッド層のＭｇドープ量は５×１０１９ｃｍ−３であった。
また、ＧａＮ系化合物からなる半導体層の積層（図２の符号２２、２３、２４を参照）は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。 [Example 2]
"Production of semiconductor light emitting devices"
A gallium nitride (GaN) -based compound semiconductor layer was stacked on a substrate 21 made of sapphire single crystal as shown in FIG. 2 via a buffer layer (not shown) made of AlN. This gallium nitride-based compound semiconductor layer includes a base layer (not shown) made of 4 μm thick undoped GaN, a 2 μm thick Ge-doped n-type GaN contact layer, and a 0.02 μm thick n-type In 0.1 Ga layer. An n-type semiconductor layer 22 in which 0.9 N cladding layers are stacked in this order, a Si-doped GaN barrier layer having a thickness of 16 nm, and an In 0.06 Ga 0.94 N well layer having a thickness of 2.5 nm are stacked five times. Finally, a light emitting layer 23 having a multi-quantum well structure provided with a barrier layer, a Mg-doped p-type Al 0.07 Ga 0.93 N clad layer having a thickness of 0.01 μm and a Mg-doped having a thickness of 0.18 μm The p-type Al 0.02 Ga 0.98 N contact layer is composed of the p-type semiconductor layer 24 laminated in this order, and each layer is formed by laminating in this order.
In this structure, the carrier concentration of the n-type GaN contact layer is 1 × 10 19 cm −3 , the Si doping amount of the GaN barrier layer is 1 × 10 17 cm −3 , and the carrier concentration of the p-type AlGaN contact layer is 5 is a × 10 18 cm -3, Mg doping amount of p-type AlGaN cladding layer was 5 × 10 19 cm -3.
Further, the lamination of the semiconductor layers made of GaN-based compounds (see reference numerals 22, 23, and 24 in FIG. 2) was performed by MOCVD under normal conditions well known in the technical field.

次に、公知のフォトリソグラフィーを用いて、負極２７を形成する部分を、ｎ型半導体層２２が露出するまで、ドライエッチング法により除去した。   Next, the portion where the negative electrode 27 was formed was removed by dry etching using known photolithography until the n-type semiconductor layer 22 was exposed.

次に、基板２１上に積層された半導体層をブラスト加工し、以下のような工程により、側面に傾斜面が形成された積層半導体２０を形成した（図３（ａ）、（ｂ）、（ｃ）参照）。
（１）レジストフィルム５１（東京応化製：ＢＦ４５Ｚ）を半導体層２０Ａ表面に密着させた。
（２）レジストフィルム５１を、露光機を用いて所定のパターンに露光することにより、３５０μｍ角の格子状パターンとし、幅５０μｍでレジストフィルム５１を除去した。
（３）炭酸ナトリウム水溶液を用いて現像した。
（４）ブラスト装置により、平均粒径２０μｍのホワイトアランダム（ブラスト粒子５０：ビッカース硬度（Ｈｖ）２０００）を用いてブラスト加工を行った。
（５）超音波洗浄にてレジストフィルム５１及びブラスト粒子５０の残渣を除去した。 Next, the semiconductor layer laminated on the substrate 21 was blasted, and the laminated semiconductor 20 having the inclined surface formed on the side surface was formed by the following steps (FIGS. 3A, 3B, 3). c)).
(1) A resist film 51 (manufactured by Tokyo Ohka: BF45Z) was adhered to the surface of the semiconductor layer 20A.
(2) The resist film 51 was exposed to a predetermined pattern using an exposure machine to form a 350 μm square lattice pattern, and the resist film 51 was removed with a width of 50 μm.
(3) Development was performed using an aqueous sodium carbonate solution.
(4) Blasting was performed with a blasting apparatus using white alundum (blast particle 50: Vickers hardness (Hv) 2000) having an average particle diameter of 20 μm.
(5) Resist film 51 and blast particle 50 residue were removed by ultrasonic cleaning.

次に、ｐ型半導体層２４上に、透光性正極２５として、ＩＴＯ（ＳｎＯ２：１０ｗｔ％）を厚さ４００ｎｍでスパッタ法により成膜した。
次に、真空蒸着法により、ｐ型半導体層２４上に、Ｃｒからなる第１の層（層厚＝４０ｎｍ）、Ｔｉからなる第２の層（層厚＝１００ｎｍ）、Ａｕからなる第３の層（層厚＝４００ｎｍ）を、この順で積層し、正極２６を形成した。
次に、真空蒸着法により、ｎ型半導体層２２上にＣｒからなる第１の層（層厚＝４０ｎｍ）、Ｔｉからなる第２の層（層厚＝１００ｎｍ）、及びＡｕからなる第３の層（層厚＝４００ｎｍ）を、この順で積層することにより、負極２７を形成した。
次いで、素子をダイシングによって分割し、図２に示すような３５０μｍ角の、フェイスアップタイプのＧａＮ系半導体発光素子とした。 Next, ITO (SnO 2: 10 wt%) was formed as a light transmitting positive electrode 25 on the p-type semiconductor layer 24 by a sputtering method with a thickness of 400 nm.
Next, a first layer made of Cr (layer thickness = 40 nm), a second layer made of Ti (layer thickness = 100 nm), and a third layer made of Au are formed on the p-type semiconductor layer 24 by vacuum deposition. Layers (layer thickness = 400 nm) were stacked in this order to form the positive electrode 26.
Next, a first layer made of Cr (layer thickness = 40 nm), a second layer made of Ti (layer thickness = 100 nm), and a third layer made of Au are formed on the n-type semiconductor layer 22 by vacuum deposition. The negative electrode 27 was formed by laminating layers (layer thickness = 400 nm) in this order.
Next, the device was divided by dicing to obtain a face-up type GaN-based semiconductor light-emitting device having a 350 μm square as shown in FIG.

「素子特性評価」
上述のようにして得られた実施例２のフェイスアップタイプの半導体発光素子を、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流を２０ｍＡとした際の発光出力（Ｐｏ）及び駆動電圧（Ｖｆ）を測定した。
実施例２の半導体発光素子は、発光出力（Ｐｏ）＝１６ｍＷ、駆動電圧（Ｖｆ）＝３．３Ｖであった。 `` Element characteristics evaluation ''
The face-up type semiconductor light-emitting device of Example 2 obtained as described above is mounted in a TO-18 can package, and the light emission output (Po) and drive voltage (Vf) when the applied current is 20 mA by a tester. ) Was measured.
The semiconductor light emitting device of Example 2 had a light emission output (Po) = 16 mW and a drive voltage (Vf) = 3.3V.

［比較例２］
半導体層の加工にブラスト法を用いず、公知のフォトリソグラフィー法で加工した点以外は、実施例２と同様にしてＧａＮ系半導体発光素子を作製し、実施例２と同様に評価した。 [Comparative Example 2]
A GaN-based semiconductor light-emitting device was produced in the same manner as in Example 2 except that the semiconductor layer was not processed by blasting but processed by a known photolithography method, and evaluated in the same manner as in Example 2.

得られたＧａＮ系半導体発光素子について、ＴＯ−１８缶パッケージに実装し、テスターによって印加電流２０ｍＡとした際の発光出力（Ｐｏ）及び駆動電圧（Ｖｆ）を測定した。
比較例２の半導体発光素子は、発光出力（Ｐｏ）＝１２ｍＷ、駆動電圧（Ｖｆ）＝３．３Ｖであった。 About the obtained GaN-type semiconductor light-emitting device, it mounted in the TO-18 can package, and the light emission output (Po) and drive voltage (Vf) at the time of setting applied current 20mA with the tester were measured.
The semiconductor light emitting device of Comparative Example 2 had a light emission output (Po) = 12 mW and a drive voltage (Vf) = 3.3V.

以上の結果、ブラスト加工により、側面が安定した形状の傾斜面として形成された積層半導体を有する本発明の半導体発光素子が、高い光取り出し効率を有し、発光特性に優れているとともに、高い生産性を有していることが明らかである。   As a result of the above, the semiconductor light emitting device of the present invention having a laminated semiconductor formed as an inclined surface having a stable side surface by blasting has high light extraction efficiency, excellent light emission characteristics, and high production. It is clear that it has sex.

本発明に係る窒化物系半導体発光素子の一例を模式的に説明する図であり、フリップチップタイプの半導体発光素子を示す、（ａ）平面図、（ｂ）Ｉｂ−Ｉｂ断面図、（ｃ）Ｉｃ−Ｉｃ断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which illustrates typically an example of the nitride-type semiconductor light-emitting device based on this invention, and shows a flip chip type semiconductor light-emitting device, (a) Top view, (b) Ib-Ib sectional drawing, (c). It is Ic-Ic sectional drawing. 本発明に係る窒化物系半導体発光素子の他例を模式的に説明する図であり、フェイスアップタイプの半導体発光素子を示す、（ａ）平面図、（ｂ）ＩＩｂ−ＩＩｂ断面図、（ｃ）ＩＩｃ−ＩＩｃ断面図である。It is a figure which illustrates typically other examples of the nitride system semiconductor light emitting element concerning the present invention, and shows a face up type semiconductor light emitting element, (a) top view, (b) IIb-IIb sectional view, (c) ) IIc-IIc sectional view. 本発明に係る窒化物系半導体発光素子の製造方法の一例を模式的に説明する図であり、（ａ）レジストフィルム貼り付け状態、（ｂ）レジストフィルムパターニング状態、（ｃ）ブラスト粒子によるブラスト加工、の各工程を示す部分断面図である。平面図、（ｂ）ＩＩｂ−ＩＩｂ断面図、（ｃ）ＩＩｃ−ＩＩｃ断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which illustrates typically an example of the manufacturing method of the nitride type semiconductor light-emitting device based on this invention, (a) Resist film sticking state, (b) Resist film patterning state, (c) Blast processing by blast particle | grains It is a fragmentary sectional view which shows each process of these. It is a top view, (b) IIb-IIb sectional drawing, (c) IIc-IIc sectional drawing. 従来の窒化物系半導体発光素子の製造方法を模式的に説明する図であり、ブラスト粒子によるブラスト加工の処理状態を示す部分断面図である。It is a figure which illustrates typically the manufacturing method of the conventional nitride type semiconductor light-emitting device, and is a fragmentary sectional view which shows the processing state of the blast process by a blast particle. 本発明に係る窒化物系半導体発光素子の製造方法の一例を説明する図であり、ブラスト加工によって半導体層に傾斜面を形成した際の断面図である。It is a figure explaining an example of the manufacturing method of the nitride type semiconductor light-emitting device based on this invention, and is sectional drawing at the time of forming an inclined surface in a semiconductor layer by blasting. 本発明に係る窒化物系半導体発光素子の他例を模式的に説明する断面図である。It is sectional drawing which illustrates typically the other example of the nitride type semiconductor light-emitting device concerning this invention. 本発明に係る窒化物系半導体発光素子が用いられたランプを模式的に説明する概略図である。It is the schematic explaining typically the lamp | ramp with which the nitride type semiconductor light-emitting device based on this invention was used.

符号の説明Explanation of symbols

１、２、３…窒化物系半導体発光素子（半導体発光素子）、１１、２１、３１…基板、１２、２２、３２…ｎ型半導体層、１３、２３、３３…発光層、１４、２４、３４…ｐ型半導体層、１７、２６、３７…正極、１８、２７、３８…負極、２５…透光性正極、３…ランプ、５０…ブラスト粒子、５１…レジストフィルム
1, 2, 3... Nitride semiconductor light emitting element (semiconductor light emitting element), 11, 21, 31... Substrate, 12, 22, 32... N-type semiconductor layer, 13, 23, 33. 34 ... p-type semiconductor layer, 17, 26, 37 ... positive electrode, 18, 27, 38 ... negative electrode, 25 ... translucent positive electrode, 3 ... lamp, 50 ... blast particle, 51 ... resist film

Claims (14)

基板と、少なくともｎ型半導体層、発光層、及びｐ型半導体層が前記基板上に順次積層されてなる積層半導体とを具備してなる窒化物系半導体発光素子であって、
前記積層半導体の側面が、ブラスト加工により形成された傾斜面とされており、
前記基板として、前記積層半導体よりも高いビッカース硬度を有する基板を用いたことを特徴とする窒化物系半導体発光素子。 A nitride-based semiconductor light-emitting device comprising a substrate and a stacked semiconductor in which at least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially stacked on the substrate,
The side surface of the laminated semiconductor is an inclined surface formed by blasting,
A nitride-based semiconductor light-emitting element using a substrate having a Vickers hardness higher than that of the laminated semiconductor as the substrate. 前記積層半導体は、ビッカース硬度が、前記基板に対して９０％以下とされていることを特徴とする請求項１に記載の窒化物系半導体発光素子。   The nitride semiconductor light emitting device according to claim 1, wherein the laminated semiconductor has a Vickers hardness of 90% or less with respect to the substrate. 前記基板がサファイアからなることを特徴とする請求項１又は２に記載の窒化物系半導体発光素子。   The nitride-based semiconductor light-emitting element according to claim 1, wherein the substrate is made of sapphire. 前記積層半導体がＧａＮ系半導体からなることを特徴とする請求項１〜３の何れか１項に記載の窒化物系半導体発光素子。   The nitride-based semiconductor light-emitting element according to claim 1, wherein the stacked semiconductor is made of a GaN-based semiconductor. 窒化物系半導体からなる半導体層を基板上に積層する窒化物系半導体発光素子の製造方法であって、
基板上に、少なくともｎ型半導体層、発光層、及びｐ型半導体層を順次積層して半導体層を形成した後、該半導体層側をブラスト加工することにより、前記半導体層を、前記ブラスト加工によって形成される傾斜面からなる側面を有する積層半導体とし、
前記基板として、前記半導体層よりも高いビッカース硬度を有する基板を用いることを特徴とする窒化物系半導体発光素子の製造方法。 A method for manufacturing a nitride semiconductor light emitting device in which a semiconductor layer made of a nitride semiconductor is laminated on a substrate,
A semiconductor layer is formed by sequentially laminating at least an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer on a substrate, and then the semiconductor layer side is blasted to form the semiconductor layer by blasting. A laminated semiconductor having a side surface formed of an inclined surface;
A method for manufacturing a nitride-based semiconductor light-emitting element, wherein a substrate having a Vickers hardness higher than that of the semiconductor layer is used as the substrate. 前記半導体層のビッカース硬度が、前記基板のビッカース硬度の９０％以下であることを特徴とする請求項５に記載の窒化物系半導体発光素子の製造方法。   6. The method for producing a nitride-based semiconductor light-emitting element according to claim 5, wherein the Vickers hardness of the semiconductor layer is 90% or less of the Vickers hardness of the substrate. 前記ブラスト加工を、前記基板よりもビッカース硬度が低いブラスト粒子を用いて行なうことを特徴とする請求項５又は６に記載の窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to claim 5, wherein the blasting is performed using blast particles having a Vickers hardness lower than that of the substrate. 前記ブラスト加工を、平均粒径が５〜５０μｍの範囲のブラスト粒子を用いて行なうことを特徴とする請求項５〜７の何れか１項に記載の窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to any one of claims 5 to 7, wherein the blasting is performed using blast particles having an average particle diameter of 5 to 50 µm. 前記ブラスト粒子は、アルミナ又はシリコンを主成分としてなるものであることを特徴とする請求項７又は８に記載の窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to claim 7 or 8, wherein the blast particles are mainly composed of alumina or silicon. 前記ブラスト加工は、前記半導体層側にレジストでパターニングを施して行うことを特徴とする請求項５〜９の何れか１項に記載の窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to claim 5, wherein the blasting is performed by patterning the semiconductor layer side with a resist. 前記基板がサファイアからなることを特徴とする請求項５〜１０の何れか１項に記載の窒化物系半導体発光素子の製造方法。   The method for manufacturing a nitride-based semiconductor light-emitting element according to claim 5, wherein the substrate is made of sapphire. 前記半導体層がＧａＮ系半導体からなることを特徴とする請求項５〜１１の何れか１項に記載の窒化物系半導体発光素子の製造方法。   The method for producing a nitride-based semiconductor light-emitting element according to claim 5, wherein the semiconductor layer is made of a GaN-based semiconductor. 請求項５〜１２の何れか１項に記載の製造方法によって得られる窒化物系半導体発光素子。   A nitride-based semiconductor light-emitting device obtained by the manufacturing method according to claim 5. 請求項１〜４及び請求項１３の何れか１項に記載の窒化物系半導体発光素子を備えたことを特徴とするランプ。
A lamp comprising the nitride-based semiconductor light-emitting device according to any one of claims 1 to 4 and claim 13.
JP2006126710A 2006-04-28 2006-04-28 Nitride-based semiconductor light emitting element, its fabrication process, and lamp Pending JP2007299934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006126710A JP2007299934A (en) 2006-04-28 2006-04-28 Nitride-based semiconductor light emitting element, its fabrication process, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006126710A JP2007299934A (en) 2006-04-28 2006-04-28 Nitride-based semiconductor light emitting element, its fabrication process, and lamp

Publications (1)

Publication Number Publication Date
JP2007299934A true JP2007299934A (en) 2007-11-15

Family

ID=38769184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006126710A Pending JP2007299934A (en) 2006-04-28 2006-04-28 Nitride-based semiconductor light emitting element, its fabrication process, and lamp

Country Status (1)

Country Link
JP (1) JP2007299934A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114377A (en) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp Semiconductor light-emitting element
WO2012137406A1 (en) * 2011-04-06 2012-10-11 パナソニック株式会社 Semiconductor light-emitting device

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648137A (en) * 1979-09-27 1981-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59104989A (en) * 1982-12-08 1984-06-18 Noritake Co Ltd Multilayer-type transfer paper for sandblasting
JPH05266791A (en) * 1991-10-23 1993-10-15 Oki Electric Ind Co Ltd Method for forming partition of gas discharge display panel
JPH1069851A (en) * 1996-08-28 1998-03-10 Hitachi Chem Co Ltd Manufacture of barrier plate
JPH11104963A (en) * 1997-10-02 1999-04-20 Brother Ind Ltd Shot blast processing method
JPH11214749A (en) * 1998-01-29 1999-08-06 Sanyo Electric Co Ltd Semiconductor light-emitting device
JP2000284700A (en) * 1999-03-30 2000-10-13 Seiko Epson Corp Electro-optic device and projection type display device having the same
JP2001254685A (en) * 2000-03-09 2001-09-21 Komatsu Ltd Variable displacement pump and variable speed motor
JP2001274458A (en) * 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp Semiconductor light emitting device and method of manufacturing it
JP2001284290A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Chip division method for semiconductor wafer
JP2002280618A (en) * 2001-03-21 2002-09-27 Seiwa Electric Mfg Co Ltd Gallium nitride compound semiconductor light emitting device
JP2002302793A (en) * 2001-04-09 2002-10-18 Nippon Steel Corp Conductor roller and producing method thereof
JP2003342058A (en) * 2002-05-23 2003-12-03 Sumitomo Special Metals Co Ltd Ceramic substrate material for thin film magnetic head
JP2004025424A (en) * 2002-03-07 2004-01-29 Yasuhiro Tani Tool plate for polishing and polishing method using the same
JP2004071644A (en) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2004299964A (en) * 2003-03-31 2004-10-28 Toshiba Ceramics Co Ltd Silicon-impregnated silicon carbide member and surface treatment method of the same
JP2005272203A (en) * 2004-03-24 2005-10-06 Neomax Co Ltd Substrate for forming film and method for forming semiconductor film
JP2005308287A (en) * 2004-04-21 2005-11-04 Sharp Corp Refrigerator
JP2006019586A (en) * 2004-07-02 2006-01-19 Sanyo Electric Co Ltd Manufacturing method of nitride semiconductor light emitting device
JP2006066496A (en) * 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd Crystal growth method of gallium nitride, gallium nitride substrate, and manufacturing method thereof

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648137A (en) * 1979-09-27 1981-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59104989A (en) * 1982-12-08 1984-06-18 Noritake Co Ltd Multilayer-type transfer paper for sandblasting
JPH05266791A (en) * 1991-10-23 1993-10-15 Oki Electric Ind Co Ltd Method for forming partition of gas discharge display panel
JPH1069851A (en) * 1996-08-28 1998-03-10 Hitachi Chem Co Ltd Manufacture of barrier plate
JPH11104963A (en) * 1997-10-02 1999-04-20 Brother Ind Ltd Shot blast processing method
JPH11214749A (en) * 1998-01-29 1999-08-06 Sanyo Electric Co Ltd Semiconductor light-emitting device
JP2000284700A (en) * 1999-03-30 2000-10-13 Seiko Epson Corp Electro-optic device and projection type display device having the same
JP2001254685A (en) * 2000-03-09 2001-09-21 Komatsu Ltd Variable displacement pump and variable speed motor
JP2001274458A (en) * 2000-03-27 2001-10-05 Toshiba Electronic Engineering Corp Semiconductor light emitting device and method of manufacturing it
JP2001284290A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Chip division method for semiconductor wafer
JP2002280618A (en) * 2001-03-21 2002-09-27 Seiwa Electric Mfg Co Ltd Gallium nitride compound semiconductor light emitting device
JP2002302793A (en) * 2001-04-09 2002-10-18 Nippon Steel Corp Conductor roller and producing method thereof
JP2004025424A (en) * 2002-03-07 2004-01-29 Yasuhiro Tani Tool plate for polishing and polishing method using the same
JP2003342058A (en) * 2002-05-23 2003-12-03 Sumitomo Special Metals Co Ltd Ceramic substrate material for thin film magnetic head
JP2004071644A (en) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JP2004299964A (en) * 2003-03-31 2004-10-28 Toshiba Ceramics Co Ltd Silicon-impregnated silicon carbide member and surface treatment method of the same
JP2005272203A (en) * 2004-03-24 2005-10-06 Neomax Co Ltd Substrate for forming film and method for forming semiconductor film
JP2005308287A (en) * 2004-04-21 2005-11-04 Sharp Corp Refrigerator
JP2006019586A (en) * 2004-07-02 2006-01-19 Sanyo Electric Co Ltd Manufacturing method of nitride semiconductor light emitting device
JP2006066496A (en) * 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd Crystal growth method of gallium nitride, gallium nitride substrate, and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114377A (en) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp Semiconductor light-emitting element
WO2012137406A1 (en) * 2011-04-06 2012-10-11 パナソニック株式会社 Semiconductor light-emitting device
JP5069386B1 (en) * 2011-04-06 2012-11-07 パナソニック株式会社 Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP4637781B2 (en) GaN-based semiconductor light emitting device manufacturing method
KR101007202B1 (en) Gallium nitride compound semiconductor ligth-emitting device
JP5232969B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
TWI425664B (en) Semiconductor light-emitting device and method for producing the same
TWI423475B (en) Light emitting device, production method, lamp, electronic equipment and mechanical equipment
WO2007069590A1 (en) Gallium nitride compound semiconductor light-emitting device and method for manufacturing same
JP5232971B2 (en) Method for manufacturing nitride-based semiconductor light-emitting device
JP2007184411A (en) Light emitting diode and its manufacturing method, integrated light emitting diode and its manufacturing method, light emitting diode backlight, light emitting diode lighting apparatus, light emitting diode display, electronic equipment, and electronic device and its manufacturing method
JP2009065196A (en) Gallium-nitride compound semiconductor light-emitting device
KR20080033545A (en) Gallium nitride-based compound semiconductor light-emitting device and production method thereof
JP4959203B2 (en) LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP
JP4959184B2 (en) Method for manufacturing nitride-based semiconductor light-emitting device
JP2007073789A (en) Electrodes for semiconductor light emitting device
JP2007103891A (en) Gallium-nitride-based compound semiconductor light emitting element and its manufacturing method
JP2007180326A (en) Light emitting device
JP2007220973A (en) Semiconductor light-emitting element, manufacturing method thereof, and lamp
JP2007299934A (en) Nitride-based semiconductor light emitting element, its fabrication process, and lamp
JP2007324546A (en) Method of manufacturing gallium nitride compound semiconductor light-emitting element, gallium nitride compound semiconductor light-emitting element, and lamp
JP2010206230A (en) METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LAMP
JP2006013475A (en) Positive electrode structure and gallium nitride based compound semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207