JP2007298769A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- JP2007298769A JP2007298769A JP2006126944A JP2006126944A JP2007298769A JP 2007298769 A JP2007298769 A JP 2007298769A JP 2006126944 A JP2006126944 A JP 2006126944A JP 2006126944 A JP2006126944 A JP 2006126944A JP 2007298769 A JP2007298769 A JP 2007298769A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- signal
- video
- data
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、１つの画面に複数の映像を本来の解像度及びリフレッシュレートで同時表示できるようにした表示装置に関する。 The present invention relates to a display device capable of simultaneously displaying a plurality of videos on a single screen at the original resolution and refresh rate.
従来、１つの画面に複数の映像を表示可能にした表示装置が存在する。例えば、特許文献１では、２つのソースドライブを設けることで１つの画面を水平方向に二分割し、分割した領域ごとに別々の映像を同時に表示できるようにした表示装置が開示されている。なお、表示装置が表示対象となる複数の映像を取得するためには、表示装置に複数のチューナを内蔵すること、映像出力装置（コンピュータ、ＤＶＤプレーヤ、セットトップボックス等）と接続するための接続端子を複数設けることなどが必要である。
昨今は、表示装置の画面サイズの大型化が進行すると共に、高画質ハイビジョン放送（HDTV）の開始等に伴い画面の解像度も向上している。そのため、１つの画面に複数映像を表示することは、画面サイズ及び解像度の点において実質的に充分対応可能になっており、今後の更なる画面サイズ及び解像度の拡大を考慮すれば、ユーザ側からも１つの画面に複数映像を表示する要望が増えるものと考えられる。 In recent years, the screen size of display devices has been increasing, and the resolution of the screen has been improved with the start of high-definition high-definition broadcasting (HDTV). For this reason, displaying multiple images on one screen can be substantially adequately handled in terms of screen size and resolution. From the viewpoint of further expansion of screen size and resolution in the future, the user side However, it is considered that there is an increasing demand for displaying a plurality of videos on one screen.
しかし、一画面での複数映像表示を行うにあたり、特許文献１に係る表示装置を用いた場合、主に２つの問題が生じる。即ち、特許文献１に係る表示装置は、単に１つの画面を水平方向に二分割して表示する構成に留まるため、分割された各領域の水平解像度は、元の画面の水平解像度の半分になる。そのため、元の１つの画面で表示していた映像を分割した領域に収まるように表示すると、水平方向の画素データを間引く必要あるため、分割した領域で表示された映像は、オリジナルの映像に比べて垂直方向に伸びて縦長に変形した画像になると云う問題がある。
However, when displaying a plurality of images on one screen, when the display device according to
また、特許文献１に係る表示装置では、所定のリフレッシュレート（垂直走査周波数）で映像フレームの書き替え処理を行うゲートドライブは１つであるため、分割した領域ごとにリフレッシュレートを相異させることができない。そのため、各領域に相異するリフレッシュレートの映像を表示しようとしても、一方の映像のリフレッシュレートを他方の映像のリフレッシュレートに合わせる必要があるため、リフレッシュレートの合わない方の映像にちらつきが発生するなど、良好な表示を行えないと云う問題が生じる。よって、特許文献１に係る表示装置では、解像度及びリフレッシュレートが相異する映像を出力する複数の映像出力装置を接続した場合、各映像出力装置から出力される映像の両方を良好に表示できない。
In addition, in the display device according to
本発明は、斯かる問題に鑑みてなされたものであり、１つの画面を区分けした領域ごとに専用の処理回路を設けることで、１つの画面で複数映像を良好に表示できるようにした表示装置を提供することを目的とする。
また、本発明は、映像が有する解像度を変更することなく複数の映像を忠実に表示可能にした表示装置を提供することを目的とする。
さらに、本発明は、オリジナルのリフレッシュレートで複数の映像を表示可能にした表示装置を提供することを目的とする。
The present invention has been made in view of such a problem, and a display device which can display a plurality of images satisfactorily on one screen by providing a dedicated processing circuit for each area obtained by dividing one screen. The purpose is to provide.
It is another object of the present invention to provide a display device that can faithfully display a plurality of videos without changing the resolution of the videos.
Furthermore, an object of the present invention is to provide a display device capable of displaying a plurality of videos at an original refresh rate.
上記課題を解決するために本発明に係る表示装置は、複数の画素を格子状に配列した画素パネルと、該画素パネルにデータ信号を供給するデータドライブ回路と、前記画素パネルに走査信号を供給するゲートドライブ回路と、該ゲートドライブ回路及び前記データドライブ回路にクロック信号を供給する信号制御部とを備え、前記画素パネルに映像を表示する表示装置において、前記画素パネルを区分けしたそれぞれの領域にデータ信号を供給する複数のデータドライブ回路と、前記領域のそれぞれに走査信号を供給する複数のゲートドライブ回路と、前記複数のデータドライブ回路及び前記複数のゲートドライブ回路のそれぞれにクロック信号を供給する複数の信号制御部とを備え、前記領域のそれぞれに映像を表示することを特徴とする。 In order to solve the above problems, a display device according to the present invention includes a pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, and a scanning signal that is supplied to the pixel panel. And a signal control unit that supplies a clock signal to the gate drive circuit and the data drive circuit, and in a display device that displays an image on the pixel panel, each region in which the pixel panel is divided is provided. A plurality of data drive circuits for supplying data signals, a plurality of gate drive circuits for supplying scanning signals to each of the regions, and a clock signal for supplying each of the plurality of data drive circuits and the plurality of gate drive circuits A plurality of signal control units, and displaying video in each of the regions
本発明にあっては、画素パネルの区分けした複数の領域に対応して複数のデータドライブ回路、複数のゲートドライブ回路、及び複数の信号制御部を設けるので、領域ごとに表示対象となる映像の仕様及び規格に応じた専用の表示処理が行えるようになると共に、各データドライブ回路、各ゲートドライブ回路、及び各信号制御部が協働して画素パネル全体で１つの映像を表示する処理も行える。そのため、複数の映像を１つの画素パネルに同時表示することから、１つの画素パネルで１つの映像を全画面的に表示することまでをスムーズに行えるようになる。なお、本発明の表示装置には、テレビジョン装置、コンピュータ用のディスプレイ装置、画素パネルを用いたプロジェクタ（フロントプロジェクション方式とリアプロジェクション方式の両方を含む）等が該当する。 In the present invention, a plurality of data drive circuits, a plurality of gate drive circuits, and a plurality of signal control units are provided corresponding to a plurality of divided areas of the pixel panel, so that an image to be displayed is displayed for each area. In addition to performing dedicated display processing according to specifications and standards, each data drive circuit, each gate drive circuit, and each signal control unit can also cooperate to display one image on the entire pixel panel. . Therefore, since a plurality of videos are simultaneously displayed on a single pixel panel, a single video can be displayed smoothly on a single pixel panel. Note that the display device of the present invention includes a television device, a display device for a computer, a projector using a pixel panel (including both a front projection method and a rear projection method), and the like.
また、本発明に係る表示装置は、前記複数のデータドライブ回路のそれぞれは、前記領域で表示する対象の映像が有する解像度に応じたデータ信号を供給することを特徴とする。
本発明にあっては、各データドライブ回路のそれぞれは、対応する領域での表示対象となる映像が有する解像度でデータ信号の供給を行うため、画素パネルの区分けした領域に表示される映像は本来の解像度で表示可能となる。そのため、１つの画面に複数の映像を表示した場合でも、映像が変形（例えば、縦長に変形）することなく、本来の解像度で映像を表示できる。
In the display device according to the present invention, each of the plurality of data drive circuits supplies a data signal corresponding to a resolution of an image to be displayed in the area.
In the present invention, each of the data drive circuits supplies the data signal with the resolution of the video to be displayed in the corresponding area, so that the video displayed in the divided area of the pixel panel is originally It becomes possible to display at the resolution. Therefore, even when a plurality of videos are displayed on one screen, the videos can be displayed at the original resolution without being deformed (for example, vertically deformed).
さらに、本発明に係る表示装置は、前記信号制御部のそれぞれは、前記領域で表示する対象の映像に係るリフレッシュレートに応じてクロック信号を供給するようにしてあり、前記複数のデータドライブ回路のそれぞれは、供給されたクロック信号に基づいた時期にデータ信号を供給するようにしてあり、前記複数のゲートドライブ回路のそれぞれは、供給されたクロック信号に基づいた時期に走査信号を供給することを特徴とする。 Further, in the display device according to the present invention, each of the signal control units supplies a clock signal in accordance with a refresh rate related to a video to be displayed in the area, and the plurality of data drive circuits Each of the plurality of gate drive circuits supplies a scanning signal at a time based on the supplied clock signal. The data signal is supplied at a time based on the supplied clock signal. Features.
本発明にあっては、各信号制御部は、各映像に適したリフレッシュレートに応じて各データドライブ回路及び各ゲートドライブ回路へクロック信号を供給すると共に、各データドライブ回路及び各ゲートドライブ回路は、供給されたクロック信号に基づいてデータ信号及び走査信号を供給するため、各領域で表示される映像は、その映像に合致したリフレッシュレートで映像フレームが書き替えられる。従って、１つの画面に複数の映像を表示した場合でも、ちらつき等の不具合が生じることなく、各映像を忠実に表示できる。 In the present invention, each signal control unit supplies a clock signal to each data drive circuit and each gate drive circuit according to a refresh rate suitable for each video, and each data drive circuit and each gate drive circuit Since the data signal and the scanning signal are supplied based on the supplied clock signal, the video frame displayed in each region is rewritten at a refresh rate that matches the video. Therefore, even when a plurality of videos are displayed on one screen, each video can be displayed faithfully without causing problems such as flickering.
本発明に係る表示装置は、複数の画素を格子状に配列した画素パネルと、該画素パネルにデータ信号を供給するデータドライブ回路と、前記画素パネルに走査信号を供給するゲートドライブ回路と、該ゲートドライブ回路及び前記データドライブ回路にクロック信号を供給する信号制御部とを備え、前記画素パネルに映像を表示する表示装置において、前記画素パネルの相異する領域のそれぞれへデータ信号を供給するように前記データドライブ回路を複数部分に分割する手段と、前記領域のそれぞれに走査信号を供給する複数のゲートドライブ回路と、前記データドライブ回路の複数部分及び前記複数のゲートドライブ回路のそれぞれにクロック信号を供給する複数の信号制御部とを備え、前記領域のそれぞれに映像を表示することを特徴とする。 A display device according to the present invention includes a pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, a gate drive circuit that supplies a scanning signal to the pixel panel, A display device for displaying an image on the pixel panel, and supplying a data signal to each of the different regions of the pixel panel. Means for dividing the data drive circuit into a plurality of parts, a plurality of gate drive circuits for supplying a scanning signal to each of the regions, a clock signal for each of the plurality of parts of the data drive circuit and the plurality of gate drive circuits A plurality of signal control units for supplying video, and displaying video in each of the regions To.
本発明にあっては、データドライブ回路を、画素パネルの各領域に応じて複数部分に分割すると共に、各領域に対応して複数のゲートドライブ回路及び複数の信号制御部を設けるので、データドライブ回路を分割する範囲に応じて、画素パネルの区分けする領域の水平方向の大きさを柔軟に変更可能となる。そのため、表示対象となる映像のサイズに合致するようにデータドライブ回路を分割して、画素パネルの表示領域をできるだけ有効に使用した表示処理が行える。 In the present invention, the data drive circuit is divided into a plurality of parts according to each region of the pixel panel, and a plurality of gate drive circuits and a plurality of signal control units are provided corresponding to each region. The horizontal size of the area to be divided by the pixel panel can be flexibly changed according to the range into which the circuit is divided. For this reason, the data drive circuit is divided so as to match the size of the video to be displayed, and display processing using the display area of the pixel panel as effectively as possible can be performed.
また、本発明に係る表示装置は、複数の画素を格子状に配列した画素パネルと、該画素パネルにデータ信号を供給するデータドライブ回路と、前記画素パネルに走査信号を供給するゲートドライブ回路と、該ゲートドライブ回路及び前記データドライブ回路にクロック信号を供給する信号制御部とを備え、前記画素パネルに映像を表示する表示装置において、前記画素パネルの相異する領域のそれぞれへデータ信号を供給するように前記データドライブ回路を複数部分に分割する手段と、前記画素パネルの相異する領域のそれぞれへ走査信号を供給するように前記ゲートドライブ回路を複数部分に分割する手段と、前記データドライブ回路の複数部分及び前記ゲートドライブ回路の複数部分のそれぞれにクロック信号を供給する複数の信号制御部とを備え、前記領域のそれぞれに映像を表示することを特徴とする。 The display device according to the present invention includes a pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, and a gate drive circuit that supplies a scanning signal to the pixel panel. A signal control unit for supplying a clock signal to the gate drive circuit and the data drive circuit, and supplying a data signal to each of the different regions of the pixel panel in a display device for displaying an image on the pixel panel Means for dividing the data drive circuit into a plurality of parts, means for dividing the gate drive circuit into a plurality of parts so as to supply scanning signals to different regions of the pixel panel, and the data drive A plurality of signal systems for supplying a clock signal to each of the plurality of portions of the circuit and the plurality of portions of the gate drive circuit; And a section, and displaying the image on each of the regions.
本発明にあっては、データドライブ回路及びゲートドライブ回路を、画素パネルの各領域に応じて複数部分に分割すると共に、各領域に対応して複数の信号制御部を設けるので、データドライブ回路及びゲートドライブ回路のそれぞれを分割する範囲に応じて、画素パネルの区分けする領域の水平及び垂直方向の大きさを一段と柔軟に変更できる。従って、様々なサイズの複数の映像を各領域で表示する場合でも、表示対象の映像サイズに応じて画素パネルを区分けする領域をフレキシブルに最適な大きさに変更して、複数映像を一画面で良好に表示できる。 In the present invention, the data drive circuit and the gate drive circuit are divided into a plurality of portions according to each region of the pixel panel, and a plurality of signal control units are provided corresponding to each region. The horizontal and vertical sizes of the area to be divided of the pixel panel can be changed more flexibly according to the range into which each of the gate drive circuits is divided. Therefore, even when multiple videos of various sizes are displayed in each area, the area for dividing the pixel panel is flexibly changed to an optimal size according to the video size of the display target, and the multiple videos can be displayed on one screen. It can be displayed well.
本発明に係る表示装置は、各領域に表示する映像に係る映像信号の入力を受け付ける複数の入力受付部を備えることを特徴とする。
本発明にあっては、映像信号を受け付ける複数の入力受付部を備えるので、表示対象の映像に係る映像信号を同時に外部から複数取得でき、表示対象の映像ソースの取得が容易になる。また、複数の入力受付部を介して、解像度及びリフレッシュレートが相異する映像を出力する複数の映像出力装置を組み合わせて接続することが可能となり、様々な映像出力装置に対して出力映像を忠実に再現表示できる。このように複数の入力受付部を設けた構成の表示装置は、コンピュータ用のディスプレイ装置、及びプロジェクタ等の映像出力装置に対して好適となる。
The display device according to the present invention includes a plurality of input receiving units that receive input of video signals related to video to be displayed in each region.
In the present invention, since a plurality of input reception units that receive video signals are provided, a plurality of video signals related to the video to be displayed can be simultaneously acquired from the outside, and acquisition of the video source to be displayed is facilitated. It is also possible to connect multiple video output devices that output video with different resolutions and refresh rates via multiple input accepting units, and faithfully output video to various video output devices. Can be reproduced. A display device having a plurality of input receiving units as described above is suitable for a computer display device and a video output device such as a projector.
また、本発明に係る表示装置は、前記領域で表示可能な解像度を前記入力受付部を通じて出力する手段を備えることを特徴とする。
本発明にあっては、区分けした各領域で表示可能な解像度を、入力受付部を通じて外部へ出力するので、その入力受付部に接続される外部の映像出力装置（コンピュータ、ＤＶＤプレーヤ等）は、表示に最適な映像サイズを予め把握できるようになる。そのため、外部の映像出力装置が、出力する映像信号の映像サイズを変更可能であれば、把握した内容に合致する映像サイズで映像信号を出力すれば、領域に収まるように映像をスムーズに表示可能となる。なお、入力受付部と画素パネルの領域は対応付けを固定してもよく、この場合は、その入力受付部で受け付けた映像信号の映像は、対応付けられた領域で表示されるようになるため、領域内に収まるように映像を確実に表示できる。
In addition, the display device according to the present invention includes means for outputting resolution that can be displayed in the region through the input receiving unit.
In the present invention, since the resolution that can be displayed in each divided area is output to the outside through the input receiving unit, an external video output device (computer, DVD player, etc.) connected to the input receiving unit is The optimum video size for display can be grasped in advance. Therefore, if an external video output device can change the video size of the output video signal, if the video signal is output with a video size that matches the grasped content, the video can be displayed smoothly so that it fits in the area It becomes. Note that the association between the input receiving unit and the area of the pixel panel may be fixed, and in this case, the video of the video signal received by the input receiving unit is displayed in the associated region. The video can be reliably displayed so as to be within the area.
さらに、本発明に係る表示装置は、前記画素パネルで表示可能な最大解像度を前記入力受付部を通じて出力する手段を備えることを特徴とする。
本発明は、画素パネルで表示可能な最大解像度を入力受付部を通じて外部へ出力するので、その入力受付部に接続された外部の映像出力装置が出力する映像を全画面的に表示する場合、その映像出力装置は予め全画面的に表示可能な最大解像度を把握可能となる。従って、把握した最大解像度に合わせて映像信号を出力することで、全画面的な表示を行うときも、画素パネルの表示範囲に収まるように映像表示をスムーズに行える。
Furthermore, the display device according to the present invention includes means for outputting the maximum resolution that can be displayed on the pixel panel through the input receiving unit.
Since the present invention outputs the maximum resolution that can be displayed on the pixel panel to the outside through the input receiving unit, when displaying the video output by the external video output device connected to the input receiving unit in full screen, The video output device can grasp the maximum resolution that can be displayed in full screen in advance. Accordingly, by outputting the video signal in accordance with the grasped maximum resolution, the video display can be smoothly performed so as to be within the display range of the pixel panel even when full screen display is performed.
本発明にあっては、画素パネルを区分けした領域ごとにデータドライブ回路、ゲートドライブ回路、及び信号制御部を設けるので、複数の映像を一画面で同時表示すること、及び全画面的に一映像を表示することの両方を良好に行える。
また、本発明にあっては、各データドライブ回路は、映像が有する解像度でデータ信号の供給を行うため、各映像を本来の解像度で各領域に表示できる。
さらに、本発明にあっては、表示対象の映像に適したリフレッシュレートに応じたクロック信号に基づいて各データドライブ回路及び各ゲートドライブ回路はデータ信号及び走査信号を供給するので、映像に適したリフレッシュレートで各領域の映像フレームを書き換えることができ、ちらつき等の不具合の発生を防止できる。
In the present invention, since a data drive circuit, a gate drive circuit, and a signal control unit are provided for each area where the pixel panel is divided, a plurality of images can be displayed simultaneously on one screen, and one image can be displayed on the entire screen. Both can be satisfactorily displayed.
In the present invention, each data drive circuit supplies a data signal with the resolution of the video, so that each video can be displayed in each area with the original resolution.
Furthermore, in the present invention, each data drive circuit and each gate drive circuit supply a data signal and a scanning signal based on a clock signal corresponding to a refresh rate suitable for a video to be displayed. Video frames in each area can be rewritten at the refresh rate, and occurrence of problems such as flickering can be prevented.
本発明にあっては、データドライブ回路を複数部分に分割するので、分割する範囲に応じて画素パネルの区分けする領域の水平方向の大きさを柔軟に変更でき、表示対象の映像サイズに合わせて１画面内に複数の映像を表示できる。
また、本発明にあっては、データドライブ回路及びゲートドライブ回路を複数部分に分割するので、分割する範囲に応じて画素パネルの区分けする領域の水平及び垂直方向の大きさを柔軟に変更でき、複数映像をサイズに応じて一画面内に収めた表示を行える。
In the present invention, since the data drive circuit is divided into a plurality of parts, the horizontal size of the area divided by the pixel panel can be flexibly changed in accordance with the range to be divided, so that it matches the video size to be displayed. Multiple images can be displayed on one screen.
Further, in the present invention, since the data drive circuit and the gate drive circuit are divided into a plurality of parts, the horizontal and vertical sizes of the area to be divided of the pixel panel can be flexibly changed according to the divided range, Multiple images can be displayed in one screen according to their size.
本発明にあっては、映像信号を受け付ける複数の入力受付部を備えるので、複数の映像信号を外部から同時に受け付けてスムーズに各領域で映像を表示できる。
また、本発明は、区分けした各領域で表示可能な解像度を入力受付部を通じて外部へ出力するので、その入力受付部に接続される外部の映像出力装置は最適な映像サイズを予め把握でき、出力する映像信号の映像サイズを事前に調整してスムーズに良好な表示を行える。
さらに、本発明は、本発明は、画素パネルで表示可能な最大解像度を入力受付部を通じて外部へ出力するので、全画面的に映像を表示する場合の映像サイズを外部の映像出力装置は事前に把握でき、全画面的な表示もスムーズに行える。
In the present invention, since a plurality of input reception units for receiving video signals are provided, a plurality of video signals can be received from the outside at the same time and video can be smoothly displayed in each area.
In addition, since the present invention outputs the resolution that can be displayed in each divided area to the outside through the input receiving unit, the external video output device connected to the input receiving unit can grasp the optimum video size in advance and output it. The video size of the video signal to be adjusted can be adjusted in advance to smoothly display a good image.
Furthermore, since the present invention outputs the maximum resolution that can be displayed on the pixel panel to the outside through the input receiving unit, the external video output device determines in advance the video size when displaying the video in full screen. It can be grasped and a full-screen display can be performed smoothly.
図１は、本発明の第１実施形態に係る表示装置１の内部構成を示している。第１実施形態の表示装置１は映像表示用の画素パネル２を二つ区分けした第１領域２Ａ及び第２領域２Ｂのそれぞれに別個の映像を、映像本来の解像度及びリフレッシュレートを表示可能にしたことが特徴である。
FIG. 1 shows an internal configuration of a
表示装置１は、画素パネル２の第１領域２Ａ及び第２領域２Ｂへデータ信号を供給する第１データドライブ回路５Ａ及び第２データドライブ回路５Ｂ、表示する映像を書き換えるための走査信号（順次走査信号）を供給する第１ゲートドライブ回路６Ａ及び第２ゲートドライブ回路６Ｂを有する。また、表示装置１は、両データドライブ回路５Ａ、５Ｂ及び両ゲートドライブ回路６Ａ、６Ｂへ各種信号を供給する第１信号制御部７Ａ及び第２信号制御部７Ｂを有する。さらに表示装置１は、第１信号制御部７Ａ及び第２信号制御部７Ｂと、第１インタフェース９Ａ及び第２インタフェース９Ｂとの間に映像信号の出力先の切替を行う切替部８を設ける一方、表示装置１の内部を全体的に制御するＣＰＵ１０を設けている。以下、表示装置１の上述した各部分を説明する。
The
画素パネル２は、多数の画素３を格子状に配列して表示用の画面を形成している。なお、図１は、図示のために画素３の実際の数を省略して概略的に示したものであり、第１実施形態の画素パネル２は、水平方向（Ｘ方向）に１９２０個、垂直方向（Ｙ方向）に１２００個の画素３を配置して、Ｗ−ＵＸＧＡ（Wide Ultra eXtended Graphics Array）の解像度の画面を形成している（図２（ａ）（ｂ）参照）。また、画素パネル２は、水平方向（Ｘ方向）に延びるゲート線（アドレス線）と、垂直方向（Ｙ方向）に延びるデータ線（ソース線）Ｄａ１、Ｄａ２・・・、Ｄｂ１、Ｄｂ２・・・とを各画素３に接続しているが、水平方向においてはゲート線を水平方向の半分となる箇所で左側ゲート線Ｇａ１、Ｇａ２・・・と右側ゲート線Ｇｂ１、Ｇｂ２・・・に分断して、水平方向に区分けした第１領域２Ａ（Ｘ方向で０〜９５９の範囲）及び第２領域２Ｂ（Ｘ方向で９６０〜１９１９の範囲）を形成している。
The
また、第１データドライブ回路５Ａは、上述した画素パネル２の第１領域２Ａに含まれる各データ線Ｄａ１、Ｄａ２・・・へ表示対象の映像に係るデータ信号を供給（出力）する処理を行う。第１データドライブ回路５Ａは、出力用のデータ信号を第１信号制御部７Ａから受け取ると共に、データ信号の出力開始、出力間隔の時期（タイミング）を、第１信号制御部７Ａから送られる水平方向用の制御信号及びクロック信号に基づき特定している。このように第１データドライブ回路５Ａは、第１領域２Ａに対して専用の処理を行うので、第１領域２Ａで表示される映像が有する解像度でデータ信号の出力を行えると共に、リフレッシュレートに応じた水平走査周波数でデータ信号を出力できる仕様になっている。
Further, the first
第２データドライブ回路５Ｂは、処理対象を画素パネル２の第２領域２Ｂにしており、構成及び処理内容は、上述した第１データドライブ回路５Ａと同様である。よって、第２データドライブ回路５Ｂは、第１データドライブ回路５Ａとは別個独立して、表示対象の映像が有する解像度でデータ信号の出力を行えると共に、リフレッシュレートに応じた水平走査周波数でデータ信号を出力できる仕様になっている。
In the second
第１ゲートドライブ回路６Ａは、画素パネル２の第１領域２Ａに含まれる左側ゲート線Ｇａ１、Ｇａ２・・・のそれぞれに、表示する映像のフレーム書き替え用の走査信号を生成して供給（出力）する処理を行う。第１ゲートドライブ回路６Ａは、走査信号の出力開始、出力間隔の時期（タイミング）を、第１信号制御部７Ａから送られる垂直方向用の制御信号及びクロック信号に基づき特定している。このように第１ゲートドライブ回路６Ａは、第１領域２Ａに対して専用の処理を行うので、第１領域２Ａで表示される映像に応じたリフレッシュレートで映像フレームの書き替えを行える仕様になっている。
The first
第２ゲートドライブ回路６Ｂは、処理対象を画素パネル２の第２領域２Ｂにしており、構成及び処理内容は、上述した第１ゲートドライブ回路６Ａと同様である。よって、第２ゲートドライブ回路６Ｂは、第１ゲートドライブ回路６Ａと別個独立して、表示対象の映像に応じたリフレッシュレートで映像フレームの書き替えを行える仕様になっている。
In the second
また、第１信号制御部７Ａは、第１データドライブ回路５Ａへ第１領域２Ａで表示する映像に係るデータ信号を供給すると共に、その映像に応じた水平方向用のクロック信号及び制御信号を供給している。また、第１信号制御部７Ａは、第１ゲートドライブ回路６Ａへ第１領域２Ａで表示する映像に応じたリフレッシュレートに対応した垂直用のクロック信号及び制御信号を供給している。なお、第１信号制御部７Ａは、ＣＰＵ１０からの制御指示に基づき第１領域２Ａで表示する映像に合ったクロック信号及び制御信号を生成して出力する処理を行っており、また、第１データドライブ回路５Ａへ供給するデータ信号は、切替部８から受け取った映像信号に基づき生成している。
Further, the first
第２信号制御部７Ｂは、上述した第１信号制御部７Ａと同様の処理を行うものであり、第２データドライブ回路５Ｂへ第２領域２Ｂで表示する映像に係るデータ信号を供給すると共に、その映像に応じた水平方向用のクロック信号及び制御信号を供給する。また、第２信号制御部７Ｂは、第２ゲートドライブ回路６Ｂへは第１領域２Ｂで表示する映像に応じたリフレッシュレートに対応した垂直用のクロック信号及び制御信号を供給する。
The second
切替部８は、第１インタフェース９Ａ及び第２インタフェース９Ｂから送られた映像信号を第１信号制御部７Ａ及び第２信号制御部７Ｂへ出力するものであり、両インタフェース９Ａ、９Ｂから受け付けた映像信号の出力先を各信号制御部７Ａ、７Ｂの何れにも切り替えられる内部回路を有する。なお、切替部８は、ＣＰＵ１０からの制御指示に基づき出力先の切替を行っている。
The
第１インタフェース９Ａは、外部の映像出力装置（第１実施形態ではコンピュータが該当）が接続される接続端子（入力受付部）に相当し、双方向で信号を送受できる規格（例えばDVI(Digital Visual Interface),HDMI(High Definition Multimedia
Interface)等）に対応している。そのため、第１インタフェース９Ａは、コンピュータが出力する映像信号の入力を受け付けることに加えて、ＣＰＵ１０から第１インタフェース９Ａを通じてコンピュータへ各種情報及び信号等を出力することも可能にすると共に、コンピュータから送られる各種情報及び信号等をＣＰＵ１０へ伝える処理も行う。また、第２インタフェース９Ｂは、上述した第１インタフェース９Ａと同等の構成であり、上記とは別の外部の映像出力装置（第１実施形態ではＤＶＤプレーヤが該当）を接続している。
The
Interface) etc.). Therefore, in addition to accepting input of video signals output from the computer, the
ＣＰＵ１０は、画素パネル２の第１領域２Ａ及び第２領域２Ｂのそれぞれに映像を表示するための制御、並びに、第１領域２Ａと第２領域２Ｂとを合わせた範囲で１つの映像を全画面的に表示するための制御等を行うものであり、このような表示をスムーズに行うために様々な制御処理を行っている。先ず、ＣＰＵ１０は、第１インタフェース９Ａ及び第２インタフェース９Ｂに対して外部の映像出力装置が接続されたか否かを検出する。また、接続を検出した場合、ＣＰＵ１０は、接続が検出されたインタフェース９Ａ、９Ｂを通じて、各領域２Ａ、２Ｂで表示可能な解像度（第１実施形態では９６０×１２００）及び全画面表示を行うときの最大解像度（第１実施形態では１９２０×１２００）を出力する制御処理を行う。
The
このように、各領域２Ａ、２Ｂの解像度及び画素パネル２の最大解像度を先ず出力することで、外部のコンピュータ及びＤＶＤプレーヤは、表示装置１で良好に表示できる解像度の数値を予め把握でき、出力する映像の解像度を調整できる場合は、解像度を把握した数値に調整して映像信号を出力することが可能となり、表示装置１で良好に映像を表示するための処理をスムーズに行える。なお、外部のコンピュータ及びＤＶＤプレーヤは、相異する解像度及びリフレッシュレートの映像信号（アナログ又はデジタルの映像信号）を出力する装置であり、映像信号を出力する際には、その映像信号が規定する解像度及びリフレッシュレートを通知するソース情報も出力する仕様になっている。
Thus, by first outputting the resolution of each
また、ＣＰＵ１０は、外部のコンピュータ及びＤＶＤプレーヤから出力されたソース情報を各インタフェース９Ａ、９Ｂを通じて受け取ると、そのソース情報に応じて切替部８の出力先を切り替えるための制御指示を切替部８へ送出すると共に、出力先に応じた各信号制御部７Ａ、７Ｂでソース情報に合致した水平方向用と垂直方向用のクロック信号及び制御信号を生成するように制御指示を各信号制御部７Ａ、７Ｂへ送出する。なお、ＣＰＵ１０は、基本的に第１インタフェース９Ａで受け付けた映像信号の映像を第１領域２Ａで表示し、第２インタフェース９Ｂで受け付けた映像信号の映像を第２領域２Ｂで表示するように切替部８の出力先を制御するが、上記とは出力先を逆にするように切替部８を制御することも勿論可能である。さらに、ＣＰＵ１０は、全画面的に表示を行う場合は、一方のインタフェース（例えば、第１インタフェース９Ａ）で受け付ける映像信号の一部分の出力先を第１信号制御部７Ａにすると共に、他部分の出力先を第２信号制御部７ｂにするように切替部８を制御する。
When the
図２（ａ）は、２つの映像（第１映像Ｅ１、第２映像Ｅ２）を１つの画面に同時表示した状態を示している。第１領域２Ａに表示されている第１映像Ｅ１は、図１に示すコンピュータから出力された映像信号に基づくものであり、第２領域２Ｂに表示されている第２映像Ｅ２は、ＤＶＤプレーヤから出力された映像信号に基づくものである。
FIG. 2A shows a state where two images (first image E1 and second image E2) are simultaneously displayed on one screen. The first video E1 displayed in the
第１映像Ｅ１は、解像度がＳＶＧＡサイズ（８００×６００）、リフレッシュレートが８０Ｈｚであるため、第１信号制御部７Ａを通じて行われるＣＰＵ１０の制御に基づいて、第１データドライブ回路５ＡはＳＶＧＡサイズのデータ信号を第１領域２Ａに供給すると共に、第１ゲートドライブ回路６Ａは８０Ｈｚのリフレッシュレートで走査信号を第１領域２Ａに供給して映像フレームを書き替えている。また、第２映像Ｅ２は、解像度がＶＧＡサイズ（６４０×４８０）、リフレッシュレートが７０Ｈｚであるため、第２信号制御部７Ｂを通じて行われるＣＰＵ１０の制御に基づいて、第２データドライブ回路５ＢはＶＧＡサイズのデータ信号を第２領域２Ｂに供給すると共に、第２ゲートドライブ回路６Ｂは７０Ｈｚのリフレッシュレートで走査信号を第２領域２Ｂに供給して映像フレームを書き替えている。そのため、表示装置１は、１つの画素パネル２で、解像度及びリフレッシュレートが相異する２つの映像を忠実に同時表示することが可能になる。なお、図２（ａ）に示す２つの映像（第１映像Ｅ１、第２映像Ｅ２）の表示は一例であり、他の解像度の映像も勿論表示可能である。
Since the first video E1 has a resolution of SVGA size (800 × 600) and a refresh rate of 80 Hz, the first
図２（ｂ）は、第２領域２Ｂの画素サイズ（水平方向の画素数９６０）を超えるＸＧＡサイズ（１２８０×７６８）の第２映像Ｅ２′を第２領域２Ｂに表示した状態を示している。この場合、第２データドライブ回路５Ｂは、第２映像Ｅ２′の第２領域２Ｂで対応できる範囲のデータ信号（水平方向の９６０画素分のデータ信号）を供給する。また、第２コンピュータＰＣ２がユーザから水平方向のスクロール操作を受け付けた場合、第２コンピュータＰＣ２はスクロール操作に応じた量をＣＰＵ１０へ通知し、ＣＰＵ１０は通知された量だけデータ信号の範囲をシフトする制御指示を第２信号制御部７Ｂへ送出することで、第２データドライブ回路５Ｂも水平方向にシフトした範囲のデータ信号を供給して、図２（ｂ）では表示されない範囲を水平方向にスクロール表示可能にしている。
FIG. 2B shows a state in which a second image E2 ′ having an XGA size (1280 × 768) exceeding the pixel size of the
また、図３は、ＵＸＧＡサイズ（１６００×１２００）の映像Ｅ３を全画面的に表示した状態を示している。映像Ｅ３は、図１に示すコンピュータから出力された映像信号に基づくものであり、ＣＰＵ１０の制御に基づき切替部８は、第１インタフェース９Ａで受け付けた映像信号を、映像の左範囲（水平方向の０から７９９画素分）と、右範囲（水平方向の８００から１５９９画素分）とに分割し、左範囲の映像信号を第１信号制御部７Ａへ送ると共に、右範囲の映像信号を第２信号制御部７Ｂへ送る。また、ＣＰＵ１０は、第１領域２Ａ及び第２領域２Ｂを映像Ｅ３に応じた同一のリフレッシュレート（８５Ｈｚ）で同期して走査信号を供給するように、第１信号制御部７Ａ及び第２信号制御部７Ｂを通じて第１ゲートドライブ回路６Ａ及び第２ゲートドライブ回路６Ｂを制御する。このような制御により、第１領域２Ａ及び第２領域２Ｂを合わせた範囲で映像Ｅ３は、ちらつき等が生じることなく良好に表示される。
FIG. 3 shows a state in which a video E3 of UXGA size (1600 × 1200) is displayed on a full screen. The video E3 is based on the video signal output from the computer shown in FIG. 1. Based on the control of the
上述した構成の表示装置１は、コンピュータ用のディスプレイ装置、及び画素パネルを用いたプロジェクタ等に対して適用可能である。なお、第１実施形態の表示装置１は、上記内容に限定されるものではなく、種々の変形例が存在する。
The
図４は、第１実施形態の変形例に係る表示装置１１の内部構成を示している。変形例の表示装置１１は、テレビジョン装置に該当しチューナ１４を内蔵していることが特徴である。チューナ１４は切替部１８と接続されており、チューナ１４が受信した放送内容に係る映像信号も切替部１８に入力されている。また、表示対象となる映像の入力元をチューナ１４、第１インタフェース１９Ａ、第２インタフェース１９Ｂから最大２つを選択できる操作を受け付ける操作部２０ａを設けており、ユーザが選択した映像入力元をＣＰＵ２０へ通知するようになっている。ＣＰＵ２０は、操作部２０ａからの通知に基づき切替部１８の制御を行って、画素パネル２２の第１領域２２Ａ、及び第２領域２２Ｂに対応する入力元を切り替えて、チューナ１４が取得した放送映像、第１インタフェース１９Ａで受け付けた映像、及び第２インタフェース１９Ｂで受け付けた映像を適宜表示可能にしている。
FIG. 4 shows the internal configuration of the
図５は、別の変形例の表示装置２１の内部構成を示している。変形例の表示装置２１は１つの画面に３つの映像を同時表示可能にした構成であり、画素パネル２２に含まれるゲート線及びデータ線を３つ（奇数）の領域に分断することで、画素パネル２２内に左上の第１領域２２Ａ、右上の第２領域２２Ｂ、及び下半分の第３領域２２Ｃを形成している。表示装置２１は、各領域２２Ａ〜２２Ｃ用に第１データドライブ回路２５Ａ〜第３データドライブ回路２５Ｃ、第１ゲートドライブ回路２６Ａ〜第３ゲートドライブ回路２６Ｃ、及び第１信号制御部２７Ａ〜第３信号制御部２７Ｃを設けている。また、切替部２８には第１インタフェース２９Ａから第３インタフェース２９Ｃまでが接続されており、出力先を計３個の各信号制御部２７Ａ〜２７Ｃのいずれかに切替可能になっている。
FIG. 5 shows an internal configuration of the
表示装置２１は、ＣＰＵ３０の制御により３通りの表示形態を可能にしている。１つ目は各領域２２Ａ〜２２Ｃに映像を表示して計３個の映像を同時表示する形態である。２つ目は第１領域２２Ａ及び第２領域２２Ｂを合わせた範囲で１つの映像を表示すると共に、第３領域２２Ｃで他の映像を表示することで、計２個の映像を同時表示する形態である。３つ目は、全領域２２Ａ〜２２Ｃを合わせた範囲で１つの映像を全画面的に表示する形態である。このような３種類の表示形態を行う場合でも、各領域２２Ａ〜２２Ｃにはそれぞれ専用のデータドライブ回路２５Ａ〜２５Ｃ及びゲートドライブ回路２６Ａ〜２６Ｃが存在するので、領域ごとに本来の解像度及びリフレッシュレートで映像を表示できる。なお、図５の表示装置２１においても、図４の表示装置１１のようにチューナを含ませた構成にすることは勿論可能である。
The
図６は、さらに別の変形例の表示装置３１の内部構成を示している。表示装置３１は１つの画面に４つの映像を同時表示可能にした構成であり、画素パネル３２に含まれるゲート線及びデータ線を４つの領域に分断し、左上の第１領域３２Ａ、右上の第２領域３２Ｂ、左下の第３領域３２Ｃ、及び右下の第４領域３２Ｄを形成している。また、表示装置３１は、各領域３２Ａ〜３２Ｄ用に第１データドライブ回路３５Ａ〜第４データドライブ回路３５Ｄ、第１ゲートドライブ回路３６Ａ〜第４ゲートドライブ回路３６Ｄ、及び第１信号制御部３７Ａ〜第４信号制御部３７Ｄを設けている。また、切替部３８は第１インタフェース３９Ａ〜第４インタフェース３９Ｄを接続し、ＣＰＵ４０の制御に基づき出力先を各信号制御部３７Ａ〜３７Ｄのいずれにも切替可能にしている。
FIG. 6 shows an internal configuration of a
このような構成にすることで、表示装置３１は、図１の表示装置１及び図５の表示装置２１に比べて更に多様な表示形態を可能にしている。例えば、画素パネル３２が７６８０×４３２０の解像度を有する場合、アナログ又はデジタルの映像に関わらず第１領域３２ＡにＷ−ＵＸＧＡサイズの映像、第２領域３２ｂにＵＸＧＡサイズの映像、第３領域３２ＣにＳＸＧＡサイズの映像、第４領域３２ＤにＨＤ−ＴＶ２サイズの映像を、それぞれ相異するリフレッシュレートで表示できる。なお、図６の表示装置３１では、できるだけ解像度の大きい画素パネル（できればＱＸＧＡ以上）を用いることが、様々な解像度の映像を良好に表示する点で好適である。また、図６の表示装置３１も、図４の表示装置１１のようにチューナを含ませた構成にすることが可能である。
By adopting such a configuration, the
図７は、本発明の第２実施形態に係る表示装置４１を示している。第２実施形態の表示装置４１は、基本的な構成は図１に示す第１実施形態の表示装置１と同様であるが、第１領域４２Ａ及び第２領域４２Ｂのサイズを水平方向で可変にしていることが特徴である。各領域４２Ａ、４２Ｂのサイズを可変にするため、第２実施形態の表示装置４１は、画素パネル４２と、データ信号を供給するデータドライブ回路４５の構成を第１実施形態と相異させている。
FIG. 7 shows a
図８は、画素パネル４２（解像度はＷ−ＵＸＧＡ）の一部の詳細を示している。画素パネル４２は、水平方向に伸びる各ゲート線Ｇｎ−１、Ｇｎ、Ｇｎ＋１・・・に分断スイッチ４４を各画素４３の間ごとに設けている。各ゲート線Ｇｎ−１、Ｇｎ、Ｇｎ＋１・・・に設けられた分断スイッチ４４は、垂直方向（Ｙ方向）で同一箇所に位置するものが連動してオン／オフが切り替わる構成になっており、オン／オフの切替はデータドライブ回路４５から送られる切替信号（図７中の黒太矢印が相当）により行われる。なお、分断スイッチ４４は、通常の状態ではオン（接続状態）になっており、切替信号が送られた先の分断スイッチ４４のみがオフとなって、各ゲート線Ｇｎ−１、Ｇｎ、Ｇｎ＋１・・・を分断スイッチ４４で左右に分断し、それにより水平方向でサイズが可変する第１領域４２Ａ及び第２領域４２Ｂが形成される（図８は、データ線Ｄｎとデータ線Ｄｎ＋１の間の分断スイッチ４４をオフにした状態を示す）。
FIG. 8 shows details of a part of the pixel panel 42 (resolution is W-UXGA). In the
また、データドライブ回路４５は、画素パネル４５の水平方向の画素分に対応してデータ信号を供給できる構成になっており、内部を水平方向で第１部分４５ａと第２部分４５ｂに分割すると共に、両部分４５ａ、４５ｂの分割範囲の境界４５ｃ（分割する手段に相当）を第１信号制御部４７Ａ及び第２信号制御部４７Ｂから送られる制御信号に基づき左右に移動するようにしている。デフォルト状態では、第１部分４５ａは画素パネル４５の水平方向の０〜９５９画素分の範囲に対応すると共に、第２部分４５ｂは水平方向の９６０〜１９１９画素分の範囲に対応しているが、境界４５ｃの移動により対応部分が変化する。
The data drive
なお、データドライブ回路４５の第１部分４５ａには第１信号制御部４７Ａから第１領域４２Ａ用のデータ信号、制御信号及びクロック信号が送られ、第２部分４５ｂには第２信号制御部４７Ｂから第２領域４２Ｂ用のデータ信号、制御信号及びクロック信号が送られる。そのため、第１部分４５ａは丁度、第１実施形態の図１の表示装置１における第１データドライブ回路５Ａに相当し、第２部分４５ｂは第２データドライブ回路５Ｂに相当する関係になっている。よって、各部分４５ａ、４５ｂは、各領域４２Ａ、４２Ｂでの表示対象の映像が有する解像度でデータ信号の出力を行えると共に、リフレッシュレートに応じた水平走査周波数でデータ信号を出力できる。
A data signal, a control signal, and a clock signal for the
さらに、データドライブ回路４５は、境界４５ｃの位置に対応する箇所の画素パネル４２内の分断スイッチ４４へ切替信号を出力する分断回路部４５ｄを設けている。分断回路部４５ｄは、第１信号制御部４７Ａ及び第２信号制御部４７Ｂからの制御信号に基づいて切替信号の出力制御等を行っている。このようなデータドライブ回路４５の処理により、画素パネル４２に対して範囲を可変にした第１領域４２Ａと第２領域４２Ｂを形成する。
Further, the data drive
また、ＣＰＵ５０は、データドライブ回路４５が上述したような処理を行うために、第１インタフェース４９Ａ及び第２インタフェース４９Ｂで受け付けた外部の映像出力装置からのソース情報に基づいて、デフォルト状態の第１領域４２Ａ及び第２領域４２Ｂで各映像が表示可能か否かを判断する。表示できると判断した場合、ＣＰＵ５０は、データドライブ回路４５の境界４５ｃを移動させずに且つ、境界４５ｃがデフォルトの位置で分断回路部４５ｄから切替信号を出力する指示を含ませた制御信号を第１信号制御部４７Ａ及び第２信号制御部４７Ｂを経由してデータドライブ回路４５へ送る。
In addition, the
一方、表示できないと判断した場合、ＣＰＵ５０は各映像が領域４２Ａ、４２Ｂ内に収まるように境界４５ｃの移動する位置を特定し、その特定した位置に境界４５ｃを移動させる指示と、その移動先の位置で分断回路部４５ｄから切替信号を出力する指示を含ませた制御信号を各信号制御部４７Ａ、４７Ｂを経由してデータドライブ回路４５へ送る処理を行う。なお、表示装置４１は、上述した箇所以外は第１実施形態と同様であり、切替部４８はＣＰＵ５０の制御に従い出力先の切替等を行い、第１ゲートドライブ回路４６Ａ及び第２ゲートドライブ回路４６Ｂは制御信号に基づき所定のリフレッシュレートで走査信号を第１領域４２Ａ及び第２領域４２Ｂへ供給する。
On the other hand, if it is determined that the image cannot be displayed, the
図９は、ＸＧＡサイズの第１映像Ｅ４を画素パネル４２の第１領域４２Ａに表示すると共に、ＳＶＧＡサイズの第２映像Ｅ５を第２領域４２Ｂに表示した状態を示している。このような表示を行うために、ＣＰＵ５０はデフォルトの画素パネル４２を均等に分割した状態から、両インタフェース４９Ａ、４９Ｂで受け付けたソース情報に基づきデータドライブ回路４５の境界４５ｃを水平方向の１０２３画素と１０２４画素の間に移動させると共に、その位置で分断回路部４５ｄから切替信号を出力させる制御を行っている。
FIG. 9 shows a state in which the first video E4 of XGA size is displayed in the
また、表示装置４１で１つの映像を全画面的に表示する処理は、図１の表示装置１における処理と同様に、第１領域４２Ａと第２領域４２Ｂとを合わせた範囲に１つの映像を表示することが可能である。また、別の全画面表示の仕方としては、境界４５ｃを右端に移動させて画素パネル４２を第１領域４２Ａのみの状態にすると共に、第１部分４５ａのみで１つの映像分のデータ信号を供給して全画面表示を行うことも可能である。さらに、上記とは逆に、境界４５ｃを左端に移動させて第２部分４５ｂのみで全画面的な表示を行うことも勿論可能である。なお、第２実施形態の表示装置４１も種々の変形例が存在し、例えば、図４の表示装置１１のようにチューナを含ませる構成にすることも可能である。
Further, the processing for displaying one video on the full screen on the
図１０は、第２実施形態の変形例の表示装置５１を示している。表示装置５１は、映像を表示する各領域５２Ａ〜５２Ｄのサイズを垂直及び水平の両方向で可変にして、一画面に４つの映像を良好に同時表示にしたことが特徴である。
FIG. 10 shows a
図１１は、表示装置５１に用いられる画素パネル５２の一部分の詳細を示している。画素パネル５２は、図８の画素パネル４２と同様に水平方向に延出する各ゲート線Ｇｎ−２、Ｇｎ−２、Ｇｎ・・・に分断スイッチ５４を設けると共に、垂直方向に延出する各データ線Ｄｎ−２、Ｄｎ−２、Ｄｎ・・・にも垂直分断スイッチ６４を各画素５３の間に設けている。分断スイッチ５４は、垂直方向（Ｙ方向）の同一箇所に位置するスイッチが連動（オン）と、非連動（オフ）とを切り替えられるように各ゲート線間に連動切替スイッチ５４ａを設けている。また、各垂直分断スイッチ６４も、水平方向（Ｘ方向）で同一箇所に位置するスイッチが連動（オン）と、非連動（オフ）とを切り替えられるように各データ線間に垂直連動切替スイッチ６４ａを設けている。
FIG. 11 shows details of a part of the
分断スイッチ５４及び連動切替スイッチ５４ａのオン／オフの切替は、矩形状の画素パネル５２の上側（長辺の一辺側）に位置する第１データドライブ回路５５及び下側（長辺の他辺側）に位置する第２データドライブ回路６５からそれぞれ出力される切替信号により行われる。また、垂直分断スイッチ６４及び垂直連動切替スイッチ６４ａのオン／オフの切替は、画素パネル５２の左側（短辺の一辺側）に位置する第１ゲートドライブ回路５６及び右側（短辺の他辺側）に位置する第２ゲートドライブ回路６６からそれぞれ出力される切替信号により行われる。
On / off switching of the dividing
なお、図１１は、ゲート線Ｇｎとゲート線Ｇｎ＋１の間の垂直分断スイッチ６４が全て連動された状態（垂直連動切替スイッチ６４ａの全てがオン）で、ゲート線Ｇｎとゲート線Ｇｎ＋１の間で且つデータＤｎからデータ線Ｄｎ＋２までの２個の連動切替スイッチ５４ａをオフ（非連動）にして、ゲート線Ｇｎ以上で且つデータ線Ｄｎとデータ線Ｄｎ＋１の間の分断スイッチ５４をオフにすると共に、ゲート線Ｇｎ＋１以下で且つデータ線Ｄｎ＋１とデータ線Ｄｎ＋２の間の分断スイッチ５４をオフにした状態を示す。このように各スイッチ５４、５４ａ、６４の切替を行うことで、２本の垂直境界線Ｋａ１、Ｋａ２（図中波線で示す）及び１本の水平境界線Ｋｂ（図中、波線で示す）で区分けされた計４個の領域（５２Ａ〜５２Ｄ）が形成されている。
Note that FIG. 11 shows a state in which the vertical dividing switches 64 between the gate lines Gn and Gn + 1 are all interlocked (all of the
画素パネル５２の上側に位置して、第１信号制御部５７Ａ及び第２信号制御部５７Ｂから各種信号が送られる第１データドライブ回路５５は、図７に示す表示装置４１におけるデータドライブ回路４５と同じ構成であり、移動可能な境界５５ｃで内部を第１部分５５ａと第２部分５５ｂに分割すると共に、切替信号を供給する分断回路部５５ｄを内蔵する。また、画素パネル５２の下側に位置して、第３信号制御部５７Ｃ及び第４信号制御部５７Ｄから各種信号が送られる第２データドライブ回路６５は、上述した第１データドライブ回路５５と同じ構成であり、移動可能な境界６５ｃで内部を第１部分６５ａと第２部分６５ｂに分割すると共に、切替信号を供給する分断回路部６５ｄを内蔵する。
The first
一方、画素パネル５２の左側に位置して、第１信号制御部５７Ａ及び第３信号制御部５７Ｃから垂直方向に対する第１領域５２Ａ用及び第３領域５２Ｃ用の制御信号及びクロック信号が送られる第１ゲートドライブ回路５６は、垂直方向に移動可能な境界５６ｃ（分割する手段に相当）で内部を第１部分５６ａと第２部分５６ｂに分割しており、画素パネル５２内の垂直分断スイッチ６４へ切替信号を送る分断回路部５６ｄを内蔵している。このような構成により第１ゲートドライブ回路５６の第１部分５６ａは丁度、第１実施形態の変形例に係る図６の表示装置３１における第１ゲートドライブ回路３６Ａに相当し、第２部分５６ｂは第３ゲートドライブ回路３６Ｃに相当する関係になり、各部分５６ａ、５６ｂは、各領域５２Ａ、５２Ｃでの表示対象の映像に応じたリフレッシュレートで走査信号を供給できる仕様になっている。
On the other hand, a control signal and a clock signal for the
また、画素パネル５２の右側に位置して、第２信号制御部５７Ｂ及び第４信号制御部５７Ｄから垂直方向に対する第２領域５２Ｂ用及び第４領域５２Ｄ用の制御信号及びクロック信号が送られる第２ゲートドライブ回路６６は、上述した第１ゲートドライブ回路５６と同様の構成であり、移動可能な境界６６ｃで内部を第１部分６６ａと第２部分６６ｂに分割すると共に、切替信号を供給する分断回路部６６ｄを内蔵している。そのため、第１部分６６ａは丁度、図６の表示装置３１における第２ゲートドライブ回路３６Ｂに相当し、第２部分６６ｂは第４ゲートドライブ回路３６Ｄに相当した関係になり、各部分６６ａ、６６ｂは、各領域５２Ｂ、５２Ｄでの表示対象の映像に応じたリフレッシュレートで走査信号を供給できる。
In addition, a control signal and a clock signal for the
表示装置５１のその他の部分は、図６に示す第１実施形態の変形例に係る表示装置３１と同等の構成であり、計４個のインタフェース５９Ａ〜５９Ｄを切替部５８に接続し、ＣＰＵ６０の制御に基づいて各インタフェース５９Ａ〜５９Ｄを受け付けた映像信号を各信号制御部５７Ａ〜５７Ｄへ出力する。また、ＣＰＵ６０は、各インタフェース５９Ａ〜５９Ｄで受け付けるソース情報に基づいて、図７の表示装置４１のデータドライブ回路４５に対して行う制御処理（区分けする境界の位置制御等を含む）を、図１０における第１データドライブ回路５５、第２データドライブ回路６５、第１ゲートドライブ回路５６、及び第２ゲートドライブ回路６６のそれぞれに対して行う。
The other part of the
表示装置５１は、ＣＰＵ６０が各回路５５、５６、６５、６６へ制御を行うことで、画素パネル５２内の各領域５２Ａ〜５２Ｃのサイズを様々に変更できる。例えば、図１０（ａ）に示すように、各領域５２Ａ〜５２Ｄを分ける１本の垂直境界線Ｋａ及び１本の水平境界線Ｋｂ（図中波線で示す）で各領域５２Ａ〜５２Ｄのサイズを可変にできる。また、図１０（ｂ）に示すように、連動切替スイッチ５４ａを適宜オフに切り替えることで、２本の垂直境界線Ｋａ１、Ｋａ２及び１本の水平境界線Ｋｂで各領域５２Ａ〜５２Ｄのサイズを可変にでき、さらには、図１０（ｃ）に示すように、垂直切替スイッチ６４ａを適宜オフに切り替えることで、１本の垂直境界線Ｋａ及び２本の水平境界線Ｋｂ１、Ｋｂ２で各領域５２Ａ〜５２Ｄのサイズを可変にできる。
In the
よって、変形例の表示装置５１は、表示対象の映像サイズに応じて各領域５２Ａ〜５２Ｄのサイズを柔軟に変更して、各画像の全範囲を表示することが可能になる。なお、表示装置５１も、図４の表示装置１１のようにチューナを含ませる構成にすることが可能である。また、図１２（ｂ）に示すように１本の垂直境界線Ｋａ及び１本の水平境界線Ｋｂのみで区分けを行う場合は、図１１に示す連動切替スイッチ５４ａ及び垂直連動切替スイッチ６４ａを省略した構成にすることが可能である。
Therefore, the
１、１１、２１、３１、４１、５１ 表示装置
２、１２、２２、３２、４２、５２ 画素パネル
２Ａ、１２Ａ、２２Ａ、３２Ａ、４２Ａ、５２Ａ 第１領域
２Ｂ、１２Ｂ、２２Ｂ、３２Ｂ、４２Ｂ、５２Ｂ 第２領域
３、４３、５３ 画素
５Ａ、１５Ａ、２５Ａ、３５Ａ、５５ 第１データドライブ回路
５Ｂ、１５Ｂ、２５Ｂ、３５Ｂ、６５ 第２データドライブ回路
６Ａ、１６Ａ、２６Ａ、３６Ａ、４６Ａ、５６ 第１ゲートドライブ回路
６Ｂ、１６Ｂ、２６Ｂ、３６Ｂ、４６Ｂ、６６ 第２ゲートドライブ回路
７Ａ、１７Ａ、２７Ａ、３７Ａ、４７Ａ、５７Ａ 第１信号制御部
７Ｂ、１７Ｂ、２７Ｂ、３７Ｂ、４７Ｂ、５７Ｂ 第２信号制御部
８、１８、２８、３８、４８、５８ 切替部
９Ａ、１９Ａ、２９Ａ、３９Ａ、４９Ａ、５９Ａ 第１インタフェース
９Ｂ、１９Ｂ、２９Ｂ、３９Ｂ、４９Ｂ、５９Ｂ 第２インタフェース
１０、２０、３０、４０、５０、６０ ＣＰＵ
１４ チューナ
４４、５４ 分断スイッチ
４５ データドライブ回路
４５ａ、５５ａ、５６ａ、６５ａ、６６ａ 第１部分
４５ｂ、５５ｂ、５６ｂ、６５ｂ、６６ｂ 第２部分
４５ｃ、５５ｃ、５６ｃ、６５ｃ、６６ｃ 境界
４５ｄ、５５ｄ、５６ｄ、６５ｄ、６６ｄ 分断回路部
６４ 垂直分断スイッチ
1, 11, 21, 31, 41, 51
14
Claims (8)
前記画素パネルを区分けしたそれぞれの領域にデータ信号を供給する複数のデータドライブ回路と、
前記領域のそれぞれに走査信号を供給する複数のゲートドライブ回路と、
前記複数のデータドライブ回路及び前記複数のゲートドライブ回路のそれぞれにクロック信号を供給する複数の信号制御部とを備え、
前記領域のそれぞれに映像を表示することを特徴とする表示装置。 A pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, a gate drive circuit that supplies a scanning signal to the pixel panel, the gate drive circuit, and the data drive circuit And a signal control unit for supplying a clock signal to the display panel for displaying an image on the pixel panel,
A plurality of data drive circuits for supplying data signals to the respective areas into which the pixel panel is divided;
A plurality of gate drive circuits for supplying a scanning signal to each of the regions;
A plurality of signal control units for supplying a clock signal to each of the plurality of data drive circuits and the plurality of gate drive circuits;
A display device that displays an image in each of the regions.
前記複数のデータドライブ回路のそれぞれは、供給されたクロック信号に基づいた時期にデータ信号を供給するようにしてあり、
前記複数のゲートドライブ回路のそれぞれは、供給されたクロック信号に基づいた時期に走査信号を供給する請求項１又は請求項２に記載の表示装置。 Each of the signal control units supplies a clock signal according to a refresh rate related to a target video to be displayed in the area,
Each of the plurality of data drive circuits supplies a data signal at a time based on the supplied clock signal,
The display device according to claim 1, wherein each of the plurality of gate drive circuits supplies a scanning signal at a time based on a supplied clock signal.
前記画素パネルの相異する領域のそれぞれへデータ信号を供給するように前記データドライブ回路を複数部分に分割する手段と、
前記領域のそれぞれに走査信号を供給する複数のゲートドライブ回路と、
前記データドライブ回路の複数部分及び前記複数のゲートドライブ回路のそれぞれにクロック信号を供給する複数の信号制御部とを備え、
前記領域のそれぞれに映像を表示することを特徴とする表示装置。 A pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, a gate drive circuit that supplies a scanning signal to the pixel panel, the gate drive circuit, and the data drive circuit And a signal control unit for supplying a clock signal to the display panel for displaying an image on the pixel panel,
Means for dividing the data drive circuit into a plurality of portions so as to supply a data signal to each of the different regions of the pixel panel;
A plurality of gate drive circuits for supplying a scanning signal to each of the regions;
A plurality of signal control units for supplying a clock signal to each of the plurality of portions of the data drive circuit and the plurality of gate drive circuits;
A display device that displays an image in each of the regions.
前記画素パネルの相異する領域のそれぞれへデータ信号を供給するように前記データドライブ回路を複数部分に分割する手段と、
前記画素パネルの相異する領域のそれぞれへ走査信号を供給するように前記ゲートドライブ回路を複数部分に分割する手段と、
前記データドライブ回路の複数部分及び前記ゲートドライブ回路の複数部分のそれぞれにクロック信号を供給する複数の信号制御部とを備え、
前記領域のそれぞれに映像を表示することを特徴とする表示装置。 A pixel panel in which a plurality of pixels are arranged in a grid, a data drive circuit that supplies a data signal to the pixel panel, a gate drive circuit that supplies a scanning signal to the pixel panel, the gate drive circuit, and the data drive circuit And a signal control unit for supplying a clock signal to the display panel for displaying an image on the pixel panel,
Means for dividing the data drive circuit into a plurality of portions so as to supply a data signal to each of the different regions of the pixel panel;
Means for dividing the gate drive circuit into a plurality of portions so as to supply a scanning signal to each of the different regions of the pixel panel;
A plurality of signal control units for supplying a clock signal to each of the plurality of portions of the data drive circuit and the plurality of portions of the gate drive circuit;
A display device that displays an image in each of the regions.
The display device according to claim 6, further comprising a unit that outputs a maximum resolution that can be displayed on the pixel panel through the input receiving unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006126944A JP2007298769A (en) | 2006-04-28 | 2006-04-28 | Display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006126944A JP2007298769A (en) | 2006-04-28 | 2006-04-28 | Display apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007298769A true JP2007298769A (en) | 2007-11-15 |
Family
ID=38768306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006126944A Pending JP2007298769A (en) | 2006-04-28 | 2006-04-28 | Display apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007298769A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009084331A1 (en) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display, liquid crystal display driving method, and television receiver |
| WO2009084332A1 (en) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display, liquid crystal display driving method, and television receiver |
| JP2010002576A (en) * | 2008-06-19 | 2010-01-07 | Sony Corp | Information processing device and method, and program |
| JP2010048989A (en) * | 2008-08-21 | 2010-03-04 | Sharp Corp | Liquid crystal display device |
| JP2011035747A (en) * | 2009-08-04 | 2011-02-17 | Nippon Telegr & Teleph Corp <Ntt> | Method, device and program for decoding moving image |
| US8836612B2 (en) | 2009-06-09 | 2014-09-16 | Samsung Electronics Co., Ltd. | Method and device for driving a plurality of display devices |
| CN106531098A (en) * | 2016-12-08 | 2017-03-22 | 惠科股份有限公司 | Display driving method, display driving device and display device |
| KR20170122911A (en) * | 2016-04-27 | 2017-11-07 | 엘지디스플레이 주식회사 | Display device and driving method thereof |
| WO2018143028A1 (en) * | 2017-01-31 | 2018-08-09 | シャープ株式会社 | Matrix-type display device and method for driving same |
| CN110910828A (en) * | 2018-09-14 | 2020-03-24 | 华为技术有限公司 | Screen module and electronic equipment |
| CN114815346A (en) * | 2021-01-22 | 2022-07-29 | 北京京东方光电科技有限公司 | Array substrate and display panel |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170470A (en) * | 1993-12-13 | 1995-07-04 | Casio Comput Co Ltd | Liquid crystal display device |
| JPH07306661A (en) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | Liquid crystal display device |
| JPH0962230A (en) * | 1995-08-22 | 1997-03-07 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| JPH11231994A (en) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | Display device and controlling method for acquiring information related to display |
| JP2000315068A (en) * | 1999-02-12 | 2000-11-14 | Toshiba Corp | Picture display device |
| JP2005091509A (en) * | 2003-09-12 | 2005-04-07 | Chi Mei Electronics Corp | Image display device and image display system |
-
2006
- 2006-04-28 JP JP2006126944A patent/JP2007298769A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170470A (en) * | 1993-12-13 | 1995-07-04 | Casio Comput Co Ltd | Liquid crystal display device |
| JPH07306661A (en) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | Liquid crystal display device |
| JPH0962230A (en) * | 1995-08-22 | 1997-03-07 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| JPH11231994A (en) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | Display device and controlling method for acquiring information related to display |
| JP2000315068A (en) * | 1999-02-12 | 2000-11-14 | Toshiba Corp | Picture display device |
| JP2005091509A (en) * | 2003-09-12 | 2005-04-07 | Chi Mei Electronics Corp | Image display device and image display system |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5512284B2 (en) * | 2007-12-27 | 2014-06-04 | シャープ株式会社 | Liquid crystal display device, driving method of liquid crystal display device, and television receiver |
| WO2009084332A1 (en) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display, liquid crystal display driving method, and television receiver |
| CN101896961A (en) * | 2007-12-27 | 2010-11-24 | 夏普株式会社 | Liquid crystal display, liquid crystal display driving method, and television receiver |
| WO2009084331A1 (en) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Liquid crystal display, liquid crystal display driving method, and television receiver |
| US8542228B2 (en) | 2007-12-27 | 2013-09-24 | Sharp Kabushiki Kaisha | Liquid crystal display, liquid crystal display driving method, and television receiver utilizing a preliminary potential |
| JP2010002576A (en) * | 2008-06-19 | 2010-01-07 | Sony Corp | Information processing device and method, and program |
| JP2010048989A (en) * | 2008-08-21 | 2010-03-04 | Sharp Corp | Liquid crystal display device |
| US8836612B2 (en) | 2009-06-09 | 2014-09-16 | Samsung Electronics Co., Ltd. | Method and device for driving a plurality of display devices |
| JP2011035747A (en) * | 2009-08-04 | 2011-02-17 | Nippon Telegr & Teleph Corp <Ntt> | Method, device and program for decoding moving image |
| KR20170122911A (en) * | 2016-04-27 | 2017-11-07 | 엘지디스플레이 주식회사 | Display device and driving method thereof |
| KR102551536B1 (en) | 2016-04-27 | 2023-07-07 | 엘지디스플레이 주식회사 | Display device and driving method thereof |
| CN106531098A (en) * | 2016-12-08 | 2017-03-22 | 惠科股份有限公司 | Display driving method, display driving device and display device |
| WO2018143028A1 (en) * | 2017-01-31 | 2018-08-09 | シャープ株式会社 | Matrix-type display device and method for driving same |
| CN110910828A (en) * | 2018-09-14 | 2020-03-24 | 华为技术有限公司 | Screen module and electronic equipment |
| CN110910828B (en) * | 2018-09-14 | 2022-01-11 | 华为技术有限公司 | Screen module and electronic equipment |
| US11545086B2 (en) | 2018-09-14 | 2023-01-03 | Huawei Technologies Co., Ltd. | Screen module and electronic device |
| CN114815346A (en) * | 2021-01-22 | 2022-07-29 | 北京京东方光电科技有限公司 | Array substrate and display panel |
| CN114815346B (en) * | 2021-01-22 | 2024-05-07 | 北京京东方光电科技有限公司 | Array substrate and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007298769A (en) | Display apparatus | |
| JP2007322747A (en) | Display panel and display device | |
| US8847848B2 (en) | Display apparatus and control method thereof | |
| JP5336117B2 (en) | Liquid crystal display | |
| JP2005078069A (en) | Multiscreen display system and its control method | |
| KR101416272B1 (en) | Display apparatus and control method thereof | |
| JP2010271365A (en) | Display controller and method for controlling display | |
| US7626601B2 (en) | Video signal processing apparatus and video signal processing method | |
| KR20060097376A (en) | Display apparatus and control method thereof | |
| KR20060045934A (en) | Image signal processing circuit and image display apparatus | |
| JP5455042B2 (en) | Multi-view display device | |
| JP2005025189A (en) | Driving apparatus and driving method for liquid crystal display | |
| WO2015056362A1 (en) | Display device | |
| KR102568911B1 (en) | Display device and method for driving the same | |
| US7830450B2 (en) | Frame synchronization method and device utilizing frame buffer | |
| US8711180B2 (en) | Display apparatus and control method thereof | |
| JP2011059312A (en) | Image display device and control method of the same | |
| US20110164073A1 (en) | Method of driving a display and a display using the same | |
| JP2011033994A (en) | Liquid crystal device | |
| US8576160B2 (en) | Display apparatus and method for driving display applying the same | |
| KR20060116529A (en) | Method for protecting a screen ocular spectrum of picture display device | |
| US20110148943A1 (en) | Method for driving three-dimensional (3d) display and 3d display apparatus using the same | |
| WO2021064801A1 (en) | Display device and control method for display device | |
| JP2002244634A (en) | System and device for displaying picture | |
| JP2014202865A (en) | Video processing apparatus, control method for video processing apparatus, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110819 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111208 |