JP2007288660A - Data communication system, data communication apparatus and method, and computer program - Google Patents
Data communication system, data communication apparatus and method, and computer program Download PDFInfo
- Publication number
- JP2007288660A JP2007288660A JP2006115665A JP2006115665A JP2007288660A JP 2007288660 A JP2007288660 A JP 2007288660A JP 2006115665 A JP2006115665 A JP 2006115665A JP 2006115665 A JP2006115665 A JP 2006115665A JP 2007288660 A JP2007288660 A JP 2007288660A
- Authority
- JP
- Japan
- Prior art keywords
- value
- data
- bit
- transmission
- data communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、送受信装置の間で（１，０）の２値からなるデータ系列を交換するためのデータ通信を行なうデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムに係り、特に、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく、受信装置側では送信されてきたデータを一定の間隔で取り込むだけの受信動作を行なうデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムに関する。 The present invention relates to a data communication system, a data communication apparatus and a data communication method, and a computer program for performing data communication for exchanging a data sequence consisting of binary values of (1, 0) between transmission / reception apparatuses. A data communication system, a data communication apparatus, and a data communication that perform a reception operation of only taking in transmitted data at a constant interval on the reception apparatus side without synchronizing the reception clock that defines the sampling period with the transmission clock on the transmission side The present invention relates to a method and a computer program.
通信端末間のデータ送受信や、コンピュータ本体と周辺機器間のデータ転送、回路基板上の回路モジュール間のデータ信号の伝送など、データ通信技術の用途は幅広い。また、通信に用いられるメディアも、バスや同軸ケーブル、光ケーブルなどの有線、電磁波や光信号の照射を用いた無線などさまざまである。 Data communication technology has a wide range of applications, such as data transmission / reception between communication terminals, data transfer between a computer main unit and peripheral devices, and data signal transmission between circuit modules on a circuit board. In addition, media used for communication are various, such as wired such as buses, coaxial cables and optical cables, and wireless using irradiation of electromagnetic waves and optical signals.
ここで言うデータ通信とは、基本的には、（１，０）の２値からなる系列データを送信側と受信側とで交換し合う処理を意味する。そして、一般的なデータ通信方式では、データの受信側の装置は、送信側の装置から送信されてくるデータの値（１，０）を正しくサンプリングするために、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させておく必要がある。 The data communication mentioned here basically means a process of exchanging sequence data consisting of binary values (1, 0) between the transmission side and the reception side. In a general data communication system, a device on the data reception side transmits a reception clock that defines a sampling period in order to correctly sample the data value (1, 0) transmitted from the device on the transmission side. It is necessary to synchronize with the transmission clock on the side.
受信クロックを送信クロックに同期させるには、例えば、送信側（若しくはそれ以外の外部装置）から受信側の装置に対して送信クロックと同じクロックを供給する方法と、受信側の装置自身が、送信されてきたデータに基づいて送信クロックと同じクロックを再生する（例えば、パケットのプリアンブルとして付加されている既知シーケンスを用いて同期を獲得する）方法がある。 To synchronize the reception clock with the transmission clock, for example, a method of supplying the same clock as the transmission clock from the transmission side (or other external device) to the reception side device, and the reception side device itself transmits There is a method of regenerating the same clock as the transmission clock based on the received data (for example, obtaining synchronization using a known sequence added as a packet preamble).
前者の方法では、データ・シーケンスのための伝送路とは別にクロック供給路が必要になることから、その用途は基板上での通信や複数の配線が可能な通信に限定される。また、後者の方法は、シリアル通信（１チャンネル通信）で用いられることが多いが、受信側の装置で送信クロックを再生するためＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）が一般的に用いられる。ＰＬＬは、例えば、ローパス・フィルタ（ＬＰＦ）と、位相比較器と、ループ・フィルタと、電圧制御発振器（ＶＣＯ）で構成されるが、特に高周波領域の信号を扱う場合、アナログ回路で構成しなければならないことが多く、高集積化には向いていない。また、ＰＬＬは、原理的に位相がロック（同期）するまでに時間を要することから、特に高速通信には不向きである。 In the former method, a clock supply path is required in addition to the transmission path for the data sequence, so that its use is limited to communication on a board and communication capable of a plurality of wirings. The latter method is often used in serial communication (one-channel communication), but PLL (Phase Locked Loop) is generally used to regenerate the transmission clock in the receiving device. The PLL is composed of, for example, a low-pass filter (LPF), a phase comparator, a loop filter, and a voltage-controlled oscillator (VCO). However, particularly when a high-frequency signal is handled, the PLL must be composed of an analog circuit. In many cases, it is not suitable for high integration. In addition, the PLL is not suitable for high-speed communication because it takes time until the phase is locked (synchronized) in principle.
受信側の装置に同期を確保させるための上述したそれぞれの方法には不利な点があるにも拘らず、それを許容しなければ、伝送容量を確保しつつ正確にデータを復元させることができない。 Despite the disadvantages of each of the above-described methods for ensuring synchronization on the receiving side device, data cannot be accurately restored while ensuring the transmission capacity unless this is allowed. .
一方、受信装置側において、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく、送信されてきたデータを一定の間隔で取り込むだけの受信動作が可能となる通信システムが考えられる。 On the other hand, there can be considered a communication system in which the receiving apparatus can perform a receiving operation only by fetching transmitted data at a constant interval without synchronizing a receiving clock for determining a sampling period with a transmitting clock on the transmitting side.
しかしながら、サンプリング定理から、サンプリング周波数の１／２以上の周波数の信号は正しくサンプリングすることができないため、受信装置ですべての値を正しくサンプリングさせるためには、送信装置は、送信クロックの周波数を受信クロックの周波数（サンプリング周波数）の１／２以下に設定する必要がある。すなわち、同期をとる手段が受信装置に用意されない場合、実際の伝送容量は想定する伝送容量の少なくとも１／２以下に低下することになり、伝送効率がよくない。 However, from the sampling theorem, a signal with a frequency of 1/2 or more of the sampling frequency cannot be sampled correctly. Therefore, in order to correctly sample all values at the receiving device, the transmitting device receives the frequency of the transmission clock. It is necessary to set it to 1/2 or less of the clock frequency (sampling frequency). That is, when a means for synchronizing is not prepared in the receiving apparatus, the actual transmission capacity is reduced to at least 1/2 or less of the assumed transmission capacity, and the transmission efficiency is not good.
これに対し、送信クロックに受信クロックを同期させる手段が設けられていない場合であっても、送信されてきたデータを、正確に、且つ高い伝送容量を確保しつつ受信することができる通信システムについて提案がなされている（例えば、特許文献１を参照のこと）。 On the other hand, a communication system that can receive transmitted data accurately and with a high transmission capacity even when a means for synchronizing the reception clock with the transmission clock is not provided. Proposals have been made (see, for example, Patent Document 1).
同通信システムでは、サンプリング値から、注目するビットの値が１であると判定する閾値を「上の閾値」と言い、注目するビットの値が０であると判定する閾値を「下の閾値」と言う。サンプリング値が上の閾値以上の値である場合は注目するビットの値は１として判定され、下の閾値未満の値である場合は注目するビットの値は０として判定される。また、サンプリング値が上の閾値より低く、下の閾値より高い値である場合、この値を中間値という。 In the communication system, the threshold value for determining that the value of the bit of interest is 1 from the sampling value is referred to as “upper threshold value”, and the threshold value for determining that the value of the bit of interest is 0 is “lower threshold value”. Say. When the sampling value is a value equal to or higher than the upper threshold value, the value of the bit of interest is determined as 1, and when the sampling value is lower than the lower threshold value, the value of the bit of interest is determined as 0. When the sampling value is lower than the upper threshold and higher than the lower threshold, this value is referred to as an intermediate value.
上述した単純な閾値判定処理では、送信データの値が変化するタイミング、すなわち、１から０に、又は０から１に値が変化するタイミングと、受信装置におけるサンプル・タイミングがほぼ一致する場合には、サンプリング値が中間値となり、受信装置では１，０の値を判定することができない。しかし、注目するビットのサンプリング値が中間値であるということは、そのサンプル・タイミングで、１から０に、又は０から１に送信データの値が変化したことを表し、その直前のビットの値の反対の値として判定することができる。１つのビットの値を正しく判定することができれば、それ以降は、中間値をとるサンプリング値（変化点の存在の検出）と、直前の１ビットの値から推定することができる。したがって、送信クロックに受信クロックを同期させる手段が設けられていない場合であっても、受信装置側では、送信されてきたデータを、正確に、且つ高い伝送容量を確保しつつ受信することができる。 In the simple threshold determination process described above, when the transmission data value changes, that is, when the value changes from 1 to 0, or from 0 to 1, and the sample timing in the receiving apparatus substantially matches. The sampling value becomes an intermediate value, and the receiving device cannot determine a value of 1, 0. However, the fact that the sampling value of the bit of interest is an intermediate value indicates that the value of the transmission data has changed from 1 to 0 or from 0 to 1 at the sampling timing, and the value of the bit immediately before that It can be determined as the opposite value of. If the value of one bit can be correctly determined, it can be estimated from the sampling value taking the intermediate value (detection of the presence of a change point) and the value of the previous 1 bit. Therefore, even if a means for synchronizing the reception clock with the transmission clock is not provided, the receiving device can receive the transmitted data accurately and while ensuring a high transmission capacity. .
具体的には、受信装置で、ある１ビットの値が１として正しく判定することができ、その次の注目するビットのサンプル・タイミングで中間値がサンプリングされた場合、そのことは送信データに値の変化（１から０）が生じたことを表すから、注目するビットの値は０として推定することができる。また、受信装置で、ある１ビットの値が０として正しく判定することができ、その次の注目するビットのサンプル・タイミングで中間値がサンプリングされた場合、そのことは送信データに値の変化（０から１）が生じたことを表すから、注目するビットの値は１として推定することができる。 Specifically, when the receiving device can correctly determine that a certain bit value is 1, and the intermediate value is sampled at the sampling timing of the next bit of interest, this means that the value is not included in the transmission data. Since the change (1 to 0) occurs, the value of the bit of interest can be estimated as 0. Further, when the receiving apparatus can correctly determine that a certain 1-bit value is 0 and an intermediate value is sampled at the sampling timing of the next bit of interest, this means that a change in value ( Since the occurrence of 0 to 1) has occurred, the value of the bit of interest can be estimated as 1.
しかしながら、このようなデータ通信方式においては、中間値となる範囲を定義するための、注目するビットの値が１であると判定する「上の閾値」と、０であると判定する「下の閾値」のそれぞれを適切に決める必要がある。 However, in such a data communication system, an “upper threshold value” for determining that the value of the bit of interest is 1 and a “lower value” for determining 0 are defined to define a range that is an intermediate value. It is necessary to appropriately determine each of the “threshold values”.
これらの閾値が適切に決められていないと、誤ったビット判定を行なうことになってしまう。適切な閾値を決めるには、系のノイズなどの信号品質を知らなければならず、送受信装置の間で事前に系の状態を知ることは難しい。また、チャネル状況など系の状態に応じて適切な閾値は時間の経過とともに変動するため、系の状態変化に対して適切に閾値を追従させることも、受信側でのエラーの状態を反映しなければならず、困難である。 If these thresholds are not properly determined, erroneous bit determination will be performed. In order to determine an appropriate threshold value, it is necessary to know signal quality such as system noise, and it is difficult to know the state of the system in advance between the transmitting and receiving apparatuses. In addition, an appropriate threshold value varies with the passage of time, such as the channel status, so that the threshold value appropriately follows the state change of the system must also reflect the error state on the receiving side. It must be difficult.
また、注目するビットのサンプリング値が中間値であるときにはその直前のビットの値の反対の値として判定するというビット値の判定方式を適用しているため、受信側で一度ビット判定の誤りを起こすと、その誤ったビットに続きサンプリング値が中間値となるデータが連続した場合には、中間値となるデータが連続する期間はビット誤りが伝播し続けるという問題が発生する。 In addition, when the sampling value of the bit of interest is an intermediate value, a bit value determination method is applied in which the bit value is determined as the opposite value of the immediately preceding bit value. Then, when the data having the intermediate sampling value continues after the erroneous bit, there is a problem that the bit error continues to propagate during the period in which the intermediate data continues.
本発明の目的は、受信装置側において、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく、送信されてきたデータを一定の間隔で取り込むだけの受信動作によって、正確に、且つ高い伝送容量を確保しつつ受信することができる、優れたデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムを提供することにある。 An object of the present invention is to accurately and accurately perform a reception operation in which the received data is fetched at regular intervals without synchronizing the reception clock that defines the sampling period with the transmission clock on the transmission side. An object of the present invention is to provide an excellent data communication system, data communication apparatus and data communication method, and computer program that can be received while ensuring a high transmission capacity.
本発明のさらなる目的は、受信装置側では、送信されてきたデータを一定の間隔で取り込むだけの受信動作を行ない、サンプリング値が注目するビットの値が１であると判定する上の閾値以上の値であれば注目するビットの値を１と判定し、サンプリング値が０であると判定する下の閾値未満の値である場合は注目するビットの値を０として判定して、同期タイミングを確保しなくても、正確に、且つ高い伝送容量を確保しつつ受信することができる、優れたデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムを提供することにある。 A further object of the present invention is to perform a reception operation for taking in transmitted data at regular intervals on the receiving device side, and the sampling value is equal to or higher than a threshold value for determining that the value of the bit of interest is 1. If it is a value, the value of the bit of interest is determined to be 1, and if the sampling value is less than the lower threshold value for determining that the sampling value is 0, the value of the bit of interest is determined to be 0 to ensure synchronization timing The present invention provides an excellent data communication system, data communication apparatus and data communication method, and computer program that can be received accurately and while ensuring a high transmission capacity.
本発明のさらなる目的は、サンプリング値が上の閾値より低く、下の閾値より高い中間値となる場合であっても（０，１）を正確に判定して、高い伝送容量を確保することができる、優れたデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムを提供することにある。 A further object of the present invention is to accurately determine (0, 1) and ensure a high transmission capacity even when the sampling value is lower than the upper threshold value and becomes an intermediate value higher than the lower threshold value. An excellent data communication system, data communication apparatus, data communication method, and computer program are provided.
本発明は、上記課題を参酌してなされたものであり、その第１の側面は、送信装置と受信装置間において、サンプリング周期を定める受信クロックを送信クロックに同期させることなくデータ通信を行なうデータ通信システムであって、
前記送信装置は、所定のデータ長の範囲内に必ず２ビット以上０又は１が連続するようにデータ系列のビット変換を行ない、該ビット変換したデータ系列を表す信号を前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信し、
前記受信装置は、データ系列を表す受信信号を前記受信クロックで決められる周期に従ってサンプリングし、得られたサンプリング値が上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときにはその直前のビットの値の反対の値として判定する、
ことを特徴とするデータ通信システムである。
The present invention has been made in consideration of the above problems, and a first aspect of the present invention is data that performs data communication between a transmission device and a reception device without synchronizing a reception clock that defines a sampling period with the transmission clock. A communication system,
The transmission device performs bit conversion of the data sequence so that 2 or more bits are always 0 or 1 within a predetermined data length range, and a signal representing the bit converted data sequence is used by the reception device. Transmit using the same transmission clock as the clock,
The receiving device samples a received signal representing a data series according to a period determined by the receiving clock, and determines that the bit of interest is 1 if the obtained sampling value is greater than or equal to the upper threshold, and less than the lower threshold If there is, the target bit is determined to be 0, and when the sampling value of the target bit is an intermediate value in the middle range between the upper threshold value and the lower threshold value, it is determined as the opposite value of the immediately preceding bit value.
This is a data communication system.
但し、ここで言う「システム」とは、複数の装置（又は特定の機能を実現する機能モジュール）が論理的に集合した物のことを言い、各装置や機能モジュールが単一の筐体内にあるか否かは特に問わない（以下、同様）。 However, “system” here refers to a logical collection of a plurality of devices (or functional modules that realize specific functions), and each device or functional module is in a single housing. It does not matter whether or not (hereinafter the same).
本発明は、送受信装置の間で（１，０）の２値からなるデータ系列を交換するためのデータ通信を行なうデータ通信システムに関する。この種のデータ通信においては、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させておくのが一般的であり、受信装置に送信クロックと同期したクロック信号を供給したり、受信装置で送信クロックとの同期を獲得したりする必要があり、回路規模が増大するなどの問題がある。 The present invention relates to a data communication system for performing data communication for exchanging a data sequence consisting of binary values of (1, 0) between transmitting and receiving apparatuses. In this type of data communication, it is common to synchronize the reception clock that defines the sampling period with the transmission clock on the transmission side, and supply a clock signal synchronized with the transmission clock to the reception device, It is necessary to acquire synchronization with the transmission clock, and there is a problem that the circuit scale increases.
これに対し、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく、送信されてきたデータを一定の間隔で取り込むだけの受信動作が可能となる通信システムが考えられている。すなわち、受信装置側では、データ系列を表す受信信号を前記受信クロックで決められる周期に従ってサンプリングし、得られたサンプリング値が上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定する。そして、注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときにはその直前のビットの値の反対の値として判定することによって、高い伝送容量を確保しながら正確に受信処理することができる。 On the other hand, a communication system is considered in which a reception operation can be performed only by fetching transmitted data at a constant interval without synchronizing a reception clock that defines a sampling period with a transmission clock on the transmission side. That is, on the receiving device side, the received signal representing the data series is sampled according to the period determined by the reception clock, and if the obtained sampling value is equal to or higher than the upper threshold value, the target bit is determined to be 1, and the lower threshold value is determined. If the value is less than 0, the target bit is determined to be 0. When the sampling value of the bit of interest is an intermediate value that is in the middle of the upper threshold value and the lower threshold value, it is determined as the opposite value of the immediately preceding bit value, while ensuring a high transmission capacity. The reception process can be performed accurately.
また、受信装置側において、注目するビットのサンプリング値が中間値であるときにはその直前のビットの値の反対の値として判定するという上記のビット値判定方式を適用する場合には、一度ビット判定の誤りを起こすと、その誤ったビットに続きサンプリング値が中間値となるデータが連続すると中間値となるデータが連続する期間はビット誤りが伝播し続けるという問題がある。 On the other hand, when the above-described bit value determination method of determining the opposite value of the immediately preceding bit value when the sampling value of the bit of interest is an intermediate value on the receiving device side, the bit determination is performed once. When an error occurs, there is a problem that if the data having the intermediate sampling value continues after the erroneous bit, the bit error continues to propagate during the period in which the intermediate data continues.
そこで、本発明に係るデータ通信システムでは、送信装置は、ある決められたデータ長の範囲内に必ず２ビット以上０又は１が連続するようにビット変換して、これを受信クロックと同じ周波数の送信クロックを用いて送信するようにしている。 Therefore, in the data communication system according to the present invention, the transmission device performs bit conversion so that 0 or 1 is always continuous within a predetermined data length range, and this is converted to the same frequency as the reception clock. Transmission is performed using a transmission clock.
受信装置側では、注目するビットのサンプリング値が中間値であるときにはその直前のビットの値の反対の値として判定するというビット値の判定方式を適用するが、２ビット以上同じビットが連続する送信データを受信すると、その２ビットのうち中間値としてサンプリングされるのは多くとも１ビットであり、少なくとも１ビットは「０」又は「１」のどちらかのビット値として判定され、そのデータを受信する前にビット判定誤りがあっても、「０」又は「１」としてサンプリングされたビットにより誤りの伝播は停止する。すなわち、一度ビット判定の誤りを起こし、その誤ったビットに続きサンプリング値が中間値となるデータが連続した場合であっても、誤りの伝播を上記の符号化方式で用いる変換テーブルによって定まるデータ長の範囲内に収めることが可能となり、通信の信頼性を向上することができる。 On the receiving device side, when the sampling value of the bit of interest is an intermediate value, a bit value determination method is applied in which the value is determined as the opposite value of the immediately preceding bit value. When data is received, at most one bit is sampled as an intermediate value among the two bits, and at least one bit is determined as a bit value of “0” or “1”, and the data is received. Even if there is a bit determination error before the error, the error propagation is stopped by the bit sampled as “0” or “1”. In other words, even when a bit determination error occurs once and data whose sampling value is an intermediate value continues after the erroneous bit, the data length determined by the conversion table using error propagation in the above encoding method Thus, the communication reliability can be improved.
また、受信装置は、ある決められたデータ長の範囲内のすべてのビットのサンプリング値が中間値として受信されたときに、その中間値を使って中間値を判定する閾値を更新するように構成されている。 The receiving device is configured to update a threshold value for determining an intermediate value using the intermediate value when sampling values of all bits within a predetermined data length range are received as the intermediate value. Has been.
送信装置において、Ｎビット以上は０と１が交互に続くことがなくなるような変換テーブルを用いてビット変換を施したデータ系列を送信する場合には、受信装置側では、正しく受信できている限り、Ｎビット以上続けて受信データが中間値としてサンプリングされることはない。言い換えれば、Ｎビット以上続けて中間値がサンプリングされたときには、閾値が適切でないと推定することができる。この場合、Ｎビットが閾値変更判別単位となる。そして、例えばＮビットのサンプリング値のうち１又は０に最も近い値を新たな閾値の候補にすることができる。引き続きＮビット以上の中間値のサンプリングが続くようであれば、Ｎビットのサンプリング値のうち１又は０に最も近い値を新たな閾値に設定する。 In a transmission apparatus, when transmitting a data sequence subjected to bit conversion using a conversion table in which 0 and 1 do not continue alternately for N bits or more, as long as the reception apparatus can correctly receive the data series The received data is not sampled as an intermediate value continuously for N bits or more. In other words, when the intermediate value is sampled continuously for N bits or more, it can be estimated that the threshold value is not appropriate. In this case, N bits are a threshold change determination unit. For example, a value closest to 1 or 0 among N-bit sampling values can be set as a new threshold candidate. If the sampling of the intermediate value of N bits or more continues, the value closest to 1 or 0 among the N-bit sampling values is set as a new threshold value.
したがって、本発明に係るデータ通信システムによれば、受信装置は、信号の受信状態に応じて適切な閾値を決定することが可能であるから、時間の経過とともに受信状態が変化するような通信環境においても、閾値の設定ミスによるビット誤りを減少することができ、データの復号精度を向上させることができる。また、事前の閾値設定を厳密にする必要がなくなるので、システムの設計が簡素化される。 Therefore, according to the data communication system of the present invention, the receiving apparatus can determine an appropriate threshold according to the reception state of the signal, and thus a communication environment in which the reception state changes with time. The bit error due to the threshold setting error can be reduced, and the data decoding accuracy can be improved. In addition, since it is not necessary to strictly set the threshold value in advance, the system design is simplified.
また、本発明の第２の側面は、上述した第１の側面に係るデータ通信システムにおける送信装置としての処理動作をコンピュータ上で実施するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、前記コンピュータに対し、
送信データを所定のデータ長のパケット単位に分離するパケット分離手順と、
パケット単位で１と０からなるデータ系列のビット変換を行なって情報信号を生成するビット変換手順と、
情報信号を含んだ送信データを、前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信する送信手順を実行させ、
前記ビット変換手順では、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようなデータ系列にビット変換する、
ことを特徴とするコンピュータ・プログラムである。
According to a second aspect of the present invention, there is provided a computer program written in a computer-readable format so that a processing operation as a transmission device in the data communication system according to the first aspect described above is performed on a computer. For the computer,
A packet separation procedure for separating transmission data into packets of a predetermined data length;
A bit conversion procedure for generating an information signal by performing bit conversion of a data sequence consisting of 1 and 0 in packet units;
Transmitting transmission data including an information signal using a transmission clock having the same frequency as the reception clock used in the receiving device,
In the bit conversion procedure, bit conversion is performed into a data series in which 0 or 1 is always continuous within a range of a predetermined data length N.
This is a computer program characterized by the above.
また、本発明の第３の側面は、上述した第１の側面に係るデータ通信システムにおいて受信装置としての処理動作をコンピュータ上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、前記送信装置からは、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようなデータ系列にビット変換された情報信号としてデータが送信され、前記コンピュータに対し、
伝送路を介して送信装置からの受信した信号中の情報信号について、前記受信クロックで決められる周期に従ってサンプリングして、１並びに０以外に中間値を含むサンプリング値を出力するＡ／Ｄ変換手順と、
前記Ａ／Ｄ変換手順によって得られたサンプリング値について、上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、上の閾値と下の閾値の中間の範囲となる中間値であるときには直前のビットの値と反対の値を注目するビットの値として判定する値判定手順と、
前記値判定手順によって得られた１及び０からなるデータ系列に対して、前記送信装置が行なったビット変換とは逆の変換を行なうとともに元のデータを復元するデータ処理手順と、
前記Ａ／Ｄ変換手順によって得られたサンプリング値が、前記値判定手順においてＮビット以上続けて中間値として判別されたときに、そのＮビット分の前記Ａ／Ｄ変換部からの出力値のうち１又は０に最も近い値を新たな上又は下の閾値として更新する前記閾値設定手順と、
を実行させることを特徴とするコンピュータ・プログラムである。
According to a third aspect of the present invention, there is provided a computer program written in a computer-readable format so that a processing operation as a receiving device is executed on a computer in the data communication system according to the first aspect described above. The transmission device transmits data as an information signal that is bit-converted into a data series in which 0 or 1 is always continuous within a range of a predetermined data length N, and to the computer,
An A / D conversion procedure for sampling an information signal in a signal received from a transmission device via a transmission line in accordance with a period determined by the reception clock and outputting a sampling value including an intermediate value other than 1 and 0; ,
If the sampling value obtained by the A / D conversion procedure is greater than or equal to the upper threshold, the bit of interest is determined to be 1, and if it is less than the lower threshold, the bit of interest is determined to be 0, A value determination procedure for determining a value opposite to the value of the immediately preceding bit as the value of the bit of interest when the intermediate value is an intermediate range of the lower threshold;
A data processing procedure for performing a reverse conversion to the bit conversion performed by the transmission device and restoring the original data on the data sequence consisting of 1 and 0 obtained by the value determination procedure;
When the sampling value obtained by the A / D conversion procedure is determined as an intermediate value in the value determination procedure by continuing N bits or more, out of the output values from the A / D conversion unit for the N bits The threshold setting procedure for updating the value closest to 1 or 0 as a new upper or lower threshold;
Is a computer program characterized in that
本発明の第２乃至第３の各側面に係るコンピュータ・プログラムは、コンピュータ上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２乃至第３の各側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによってコンピュータ・システム上では協働的作用が発揮され、それぞれ本発明の第１の側面に係るデータ通信システムにおける送信装置並びに受信装置として動作する。このような１対のデータ通信装置を起動してデータ伝送路を構築することによって、本発明の第１の側面に係るデータ通信システムと同様の作用効果を得ることができる。 The computer program according to each of the second to third aspects of the present invention defines a computer program written in a computer-readable format so as to realize predetermined processing on the computer. In other words, by installing the computer program according to each of the second to third aspects of the present invention in the computer system, a cooperative action is exhibited on the computer system, and each of the first aspects of the present invention. It operates as a transmitting device and a receiving device in the data communication system according to the above. By activating such a pair of data communication apparatuses and constructing a data transmission path, the same operational effects as those of the data communication system according to the first aspect of the present invention can be obtained.
本発明によれば、受信装置側では、送信されてきたデータを一定の間隔で取り込むだけの受信動作を行ない、サンプリング値が注目するビットの値が１であると判定する上の閾値以上の値であれば注目するビットの値を１と判定し、サンプリング値が０であると判定する下の閾値未満の値である場合は注目するビットの値を０として判定して、同期タイミングを確保しなくても、正確に、且つ高い伝送容量を確保しつつ受信することができる、優れたデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムを提供することができる。 According to the present invention, the receiving apparatus performs a receiving operation only to capture transmitted data at a constant interval, and the sampling value is a value equal to or higher than the threshold value for determining that the value of the bit of interest is 1. If so, the value of the bit of interest is determined as 1, and if the sampling value is less than the lower threshold value for determining that the sampling value is 0, the value of the bit of interest is determined as 0 to ensure the synchronization timing. An excellent data communication system, data communication apparatus, data communication method, and computer program can be provided that can be received accurately and while ensuring a high transmission capacity.
また、本発明によれば、サンプリング値が上の閾値より低く、下の閾値より高い中間値となる場合であっても（０，１）を正確に判定して、高い伝送容量を確保することができる、優れたデータ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラムを提供することができる。 Further, according to the present invention, even when the sampling value is lower than the upper threshold value and becomes an intermediate value higher than the lower threshold value, (0, 1) is accurately determined to ensure a high transmission capacity. An excellent data communication system, data communication apparatus and data communication method, and computer program can be provided.
本発明に係るデータ通信システムでは、送信装置は、ある決められたデータ長の範囲内に必ず２ビット以上０又は１が連続するようにデータを符号化するように構成されている。したがって、受信装置側では注目するビットのサンプリング値が中間値であるときにはその直前のビットの値の反対の値として判定するというビット値の判定方式を適用しているが、一度ビット判定の誤りを起こし、その誤ったビットに続きサンプリング値が中間値となるデータが連続した場合であっても、誤りの伝播を上記の符号化方式で用いる変換テーブルによって定まるデータ長の範囲内に収めることが可能となり、通信の信頼性を向上することができる。 In the data communication system according to the present invention, the transmission device is configured to encode data so that 0 or 1 is always consecutively 2 bits or more within a predetermined data length range. Therefore, on the receiving device side, when the sampling value of the bit of interest is an intermediate value, a bit value determination method is applied in which it is determined as the opposite value of the immediately preceding bit value. It is possible to keep the error propagation within the data length range determined by the conversion table used in the above encoding method, even if the data whose sampling value is an intermediate value continues after the erroneous bit. Thus, communication reliability can be improved.
また、本発明に係るデータ通信システムでは、受信装置は、ある決められたデータ長の範囲内のすべてのビットのサンプリング値が中間値として受信されたときに、その中間値を使って中間値を判定する閾値を更新するように構成されている。したがって、信号の受信状態に応じて適切な閾値を決定することが可能であるから、時間の経過とともに受信状態が変化するような通信環境においても、閾値の設定ミスによるビット誤りを減少することができ、データの復号精度を向上させることができる。また、事前の閾値設定を厳密にする必要がなくなるので、システムの設計が簡素化される。 Further, in the data communication system according to the present invention, when a sampling value of all bits within a predetermined data length range is received as an intermediate value, the receiving device uses the intermediate value to obtain an intermediate value. The threshold value for determination is configured to be updated. Therefore, it is possible to determine an appropriate threshold according to the reception state of the signal, so that even in a communication environment where the reception state changes with the passage of time, bit errors due to threshold setting errors can be reduced. And the decoding accuracy of data can be improved. In addition, since it is not necessary to strictly set the threshold value in advance, the system design is simplified.
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。 Other objects, features, and advantages of the present invention will become apparent from more detailed description based on embodiments of the present invention described later and the accompanying drawings.
以下、図面を参照しながら本発明の実施形態について詳解する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１には、本発明の一実施形態に係るデータ通信システムの構成を模式的に示している。同図に示すように、データ通信システム１は、送信装置１０と受信装置２０で構成され、送信装置１０と受信装置２０間はデータ伝送路３０で接続されている。但し、伝送データは、ひとまとまりの情報の区切りを示す同期信号と、データ本体（ペイロード）からなる情報信号で構成されるものとする（後述並びに図４を参照のこと）。
FIG. 1 schematically shows the configuration of a data communication system according to an embodiment of the present invention. As shown in the figure, the
データ伝送路３０は、バスや同軸ケーブル、光ケーブルなどの有線、電磁波や光信号の照射を用いた無線など、メディアの種別は特に限定されない。但し、データ伝送路３０は、送信装置１０と受信装置間でクロックを供給又は伝達する手段を持たず、交換すべきユーザ・データに相当する（１，０）の２値からなるデータ系列のみを伝送するものとする。
The data transmission path 30 is not particularly limited in the type of media, such as a wired line such as a bus, a coaxial cable, or an optical cable, or wireless using irradiation of electromagnetic waves or optical signals. However, the data transmission path 30 does not have a means for supplying or transmitting a clock between the
図２には、送信装置１０の機能的構成を模式的に示している。図示の通り、送信装置１０は、送信データ取得部１１と、パケット分離部１２と、ビット変換部１３と、同期信号付加部１４と、送信部１５と、クロック発生部１６で構成される。
FIG. 2 schematically illustrates a functional configuration of the
送信データ取得部１１は、受信装置２０に送信する送信データを取得し、取得した送信データをパケット分離部１２に出力する。送信データ取得部１１により取得される送信データは、例えばオーディオ・データ、画像データ、テキスト・データなどの各種のデータであり、情報信号（後述）の部分のデータを構成する。
The transmission
パケット分離部１２は、送信データ取得部１１から供給されたデータを所定のバイト数からなるパケットに分離し、得られたパケットをビット変換部１３に出力する。
The
ビット変換部１３は、パケット分離部１２から供給されたパケット単位で１と０からなるデータ系列のビット変換を行ない、変換して得られたデータを同期信号付加部１４に出力する。ビット変換部１３は、情報信号を構成するデータ系列を、同期信号を構成する１と０のパターンと同じものを含まないようにビット変換するものとする（後述）。
The
同期信号付加部１４は、ビット変換部１３によりビット変換が施されたデータに同期信号を付加し、同期信号を付加したデータを送信部１５に出力する。同期信号は、ビット変換された情報信号のデータ系列には含まれない１と０のパターンで構成されるものとする。
The synchronization
送信部１５は、同期信号付加部１４から供給された同期信号が付加されたデータを、送信クロック発生部１６から供給される送信クロックを用いて、データ伝送路３０上に送出して、受信装置２０に向けて送信する。
The
送信クロック発生部１６は、例えば、温度補償型水晶発振器（ＴＣＸＯ）などで構成され、発生した送信クロックを送信部１５に供給する。送信クロック発生部１６により発生される送信クロックの周波数は受信装置２０で用いられる受信クロックの周波数と同じである。
The transmission
また、図３には、受信装置２０の機能的構成を模式的に示している。図示の通り、受信装置２０は、受信部２１と、Ａ／Ｄ変換部２２と、受信クロック発生部２３と、同期信号検出部２４と、値判定部２５と、復号部２６と、データ復元部２７で構成される。
FIG. 3 schematically illustrates a functional configuration of the receiving
受信部２１は、データ伝送路３０を介して送信装置１０から送信されてきた信号を受信して、Ａ／Ｄ変換部２２に出力する。続いて、Ａ／Ｄ変換部２２は、受信クロック発生部２３から供給される受信クロックにより定まるサンプリング周期で、受信部２１から供給されてきた信号をデジタル信号に変換し、得られたサンプリング値を同期信号検出部２４と値判定部２５に出力する。
The
本実施形態では、Ａ／Ｄ変換部２２によるＡ／Ｄ変換により得られたデータは階調を有するサンプリング値であり、まだ、最終的な１又は０の値の判定が行なわれていないものである。すなわち、注目するビットの値が１であると判定する閾値を「上の閾値」と、注目するビットの値が０であると判定する閾値を「下の閾値」を保持し、上の閾値以上のサンプリング値を１として判定され、下の閾値未満のサンプリング値を０として判定するとともに、サンプリング値が上の閾値より低いが下の閾値より高いサンプリング値を中間値として出力する（後述）。
In this embodiment, the data obtained by the A / D conversion by the A /
受信クロック発生部２３は、例えば、温度補償型水晶発振器（ＴＣＸＯ）などよりなり、発生した受信クロックをＡ／Ｄ変換部２２に供給する。
The reception
同期信号検出部２４は、Ａ／Ｄ変換部２２から供給されてくるデータと、値判定部２５による１又は０の値の判定結果に基づいて同期信号を検出する。同期信号検出部２４は、例えば、所定の数の１の値のビットを連続して検出した場合、そのことを表す信号を値判定部２５に出力し、それに続く情報信号におけるビットの値の判定を行なわせる（後述する同期信号の例の場合、このビットの値が０であれば、その０の値のビットが同期信号の末尾のビットということになる）。
The synchronization
また、同期信号検出部２４は、値判定部２５による値の判定結果に基づいて、連続する所定の数の１の値のビットに続くビットの値が０であると判断した場合には、そのビットが同期信号の末尾のビットであると認識し、そのことを表す信号を値判定部２５と復号部２６に出力する。
In addition, when the synchronization
値判定部２５は、１並びに０以外に中間値を含むＡ／Ｄ変換部２２の出力に対して最終的な１又は０の値の判定を行なう。すなわち、Ａ／Ｄ変換部２２から供給されてくるデータの値が中間値である場合に、直前のビットの値と反対の値を、注目するビットの値として判定し、判定結果を同期信号検出部２４と復号部２６に出力する。また、値判定部２５は、同期信号の末尾を検出したことを表す信号が同期信号検出部２４から供給されてきた場合、その末尾のビットの確定された値を同期信号に続くビットの値の判定に用いる。値判定部２５における処理動作の詳細については後述に譲る。
The
復号部２６は、同期信号の末尾を検出したことを表す信号が同期信号検出部２４から供給されてきた場合、それ以降、値判定部２５から供給されてくる判定結果が情報信号を構成するビットであると認識し、値判定部２５から供給されるデータに対して送信装置１０で行なわれたビット変換の逆変換を行なう。復号部２６による逆変換により得られたデータはデータ復元部２７に出力される。
When the signal indicating that the end of the synchronization signal has been detected is supplied from the synchronization
データ復元部２７は、デコード部２６から供給されてきたデータに基づいて送信データを復元する。データ復元部２７により復元されたデータは、例えば音声の出力や画像の表示などに用いられる。 The data restoration unit 27 restores transmission data based on the data supplied from the decoding unit 26. The data restored by the data restoration unit 27 is used, for example, for outputting sound or displaying an image.
本実施形態に係るデータ通信システムでは、受信装置２０は、サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく、送信データを一定の間隔で取り込むだけの受信動作を行なう。すなわち、送信装置１０は、２値のデータ系列からなる送信データをデータ伝送路３０上に送出し、これに対し、受信装置２０側ではこのような送信データを、送信クロックとは同期がとられていない受信クロックで定まる周期でサンプリングする。受信装置２０には、受信クロックを送信クロックに同期させるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）などの回路を装備していない点には充分留意されたい。
In the data communication system according to the present embodiment, the
サンプリング周期を定める受信クロックを送信側の送信クロックに同期させることなく受信動作を行なう場合、サンプリング定理から、サンプリング周波数の１／２以上の周波数の信号は正しくサンプリングすることができない。逆に、受信装置２０にすべての値を正しくサンプリングさせるためには、送信装置１０は、送信クロックの周波数を受信クロックの周波数（サンプリング周波数）の１／２以下に設定する必要がある。すなわち、非同期通信による伝送容量は、想定する伝送容量の少なくとも１／２以下に低下することになり、伝送効率がよくない。
When the reception operation is performed without synchronizing the reception clock that defines the sampling period with the transmission clock on the transmission side, a signal having a frequency of 1/2 or more of the sampling frequency cannot be sampled correctly from the sampling theorem. Conversely, in order for the receiving
この場合のデータ伝送動作について、図１５を参照しながら説明する。同図において、上から１段目の波形は送信データ、２段目の波形は受信クロック、３段目の波形はその受信クロックでサンプリングすることができた受信データをそれぞれ表している。図示の例では、受信装置は時刻ｔ1から時刻ｔ8で行なわれるサンプリングまでは送信データを正しくサンプリングすることができたものの、受信クロックの周波数が低いため、その次のサンプリングのタイミングである時刻ｔ9で本来得られるはずの０の値が欠落している。このように、受信装置が送信クロックと同期しない受信クロックを用いて受信動作を行なう場合、受信クロックの速度によっては、送信されてきたすべてのデータを正確に受信できず、受信データの信頼性を確保するには伝送容量を十分に低くしなければならない。 The data transmission operation in this case will be described with reference to FIG. In the figure, the first waveform from the top represents transmission data, the second waveform represents a reception clock, and the third waveform represents reception data that could be sampled by the reception clock. In the example shown in the figure, the receiving apparatus was able to correctly sample transmission data from time t 1 to time t 8 , but the reception clock frequency is low, so the time that is the timing of the next sampling is shown. the value of 0, which should originally obtained by t 9 is missing. In this way, when the receiving apparatus performs a receiving operation using a reception clock that is not synchronized with the transmission clock, depending on the speed of the reception clock, it cannot receive all the transmitted data accurately, and the reliability of the received data is increased. To ensure this, the transmission capacity must be sufficiently low.
そこで、本実施形態に係るデータ通信システム１では、受信装置２０では、受信クロックで定まる周期でサンプリングされるサンプリング値から、注目するビットの値が１であると判定する閾値としての「上の閾値」と、０であると判定する閾値としての「下の閾値」を設ける。さらに、サンプリング値が上の閾値より低く、下の閾値より高い値となる中間値については、その直前のビットの値の反対の値として判定する。このような判定方法は、注目するビットのサンプリング値が中間値であることが、そのサンプル・タイミングで１から０又は０から１に送信データの値が変化したことを表すことに依拠する。
Therefore, in the
したがって、本実施形態に係るデータ通信システム１では、送信装置１０で用いる送信クロックと受信装置２０で用いる受信クロックを同じ周波数にし、送信クロックと同じ伝送容量での通信が実現される。すなわち、符号化率の低下などを無視すると、例えば、１ＭＨｚの送信クロックを用いて１Ｍｂｐｓの非同期通信を実現することができる。
Therefore, in the
また、送信装置１０及び受信装置２０がそれぞれ持つ発振器の周波数精度などに応じて送信データのフォーマットを構成することにより、データの欠落のない正しい通信が可能となる。
In addition, by configuring the format of the transmission data according to the frequency accuracy of the oscillators possessed by each of the
図４には、送信データのフォーマット例を示している。図示の送信データは、同期信号と情報信号からなる。同期信号は、ひとまとまりの情報の区切りを示す機能を持つ。また、受信装置２０では、注目するビットのビット値の判定には、適宜その直前の１ビットの値も参照されることから（前述）、ビット列の時間的に前の方で少なくとも１つのビットの値を確定させる必要があり、同期信号はこのビットを確定させるためにも使用される。すなわち、非同期通信では情報信号のみでビットを確定することが困難であるが、同期信号を付加することにより、それに続く情報信号を構成するビットの値の判定が可能になる。情報信号は、送信装置１０において選択され、受信装置２０に対して送信されたユーザ・データである。
FIG. 4 shows a format example of transmission data. The illustrated transmission data includes a synchronization signal and an information signal. The synchronization signal has a function of delimiting a group of information. In the receiving
図５には、本実施形態に係るデータ通信システム１におけるデータ伝送動作の一例を示している。図示の４つの波形は、上段から順に、送信装置１０で用いられる送信クロック、受信装置２０に送信される送信データ（同期信号を含む）、受信装置２０で用いられる受信クロック、及び、その受信クロックにより定められる周期でサンプリングしてビット値を判定した受信データをそれぞれ示している。
FIG. 5 shows an example of a data transmission operation in the
図５に示した例では、送信クロックと受信クロックが偶然同期している状態を示している。この場合、送信クロックと受信クロックは同じ周波数であるから、受信クロックの立ち上がりのサンプル・タイミングと、送信データのビット値が変化するタイミングが一致することはない。この状態は、ＰＬＬなどで同期クロックを獲得したときと同じ状態である。例えば、受信装置２０の発振器の精度誤差により同期がとれなくなるまでの安定している間は、送信データは正しい値のまま受信装置２０で受信される。
The example shown in FIG. 5 shows a state where the transmission clock and the reception clock are accidentally synchronized. In this case, since the transmission clock and the reception clock have the same frequency, the sample timing at the rising edge of the reception clock does not match the timing at which the bit value of the transmission data changes. This state is the same as when a synchronous clock is acquired by a PLL or the like. For example, the transmission data is received by the receiving
例えば、受信装置２０側では、時刻ｔ1で下の閾値より低いサンプリング値が検出され、注目する時刻ｔ1〜ｔ2の期間に現れるビットの値が０として判定される。また、時刻ｔ2では、上の閾値より高いサンプリング値が検出され、注目する時刻ｔ2〜ｔ3の期間に現れるビットの値が１として判定される。このように送信クロックと受信クロックが偶然同期した場合には、クロック毎に正しい値の１ビットの伝送が実現される。
For example, in the receiving
また、送信クロックと受信クロックの位相が完全に一致しなくても、サンプル・タイミングと送信データの変化点が一致しない限り、サンプリング値とあらかじめ設定されている閾値に基づいて注目するビットについて１又は０を判定することが可能であり、この場合もクロック毎に正しい値の１ビットの伝送が実現される。 Even if the phases of the transmission clock and the reception clock do not completely match, as long as the sample timing does not coincide with the change point of the transmission data, 1 or 2 is set for the bit of interest based on the sampling value and a preset threshold value. It is possible to determine 0, and in this case as well, transmission of 1 bit of a correct value is realized for each clock.
続いて、送信装置１０からの送信データの変化点と受信装置２０におけるサンプル・タイミングが一致する場合について考察する。このような場合、受信装置２０側では、受信クロックが定める周期に従って受信信号のサンプリングを行なうと、サンプリング値が上の閾値と下の閾値の中間の範囲となる中間値となるから、２つの閾値を用いた判定のみでは注目するビットの値を判定することはできない。
Next, consider a case where the change point of the transmission data from the
図６には、送信データが１から０、又は０から１に切り替わる変化点とサンプル・タイミングが一致する場合のそれぞれの波形を拡大して示している。同図において、上方に示す３つの波形は、上から順に、送信クロック、送信データ、受信クロックをそれぞれ示している。実線で囲まれたタイミングでは、送信データの値が０から１に変化するタイミングとサンプル・タイミングが一致している。 FIG. 6 shows an enlarged view of each waveform when the change point at which the transmission data is switched from 1 to 0 or from 0 to 1 coincides with the sample timing. In the figure, the three waveforms shown at the top indicate a transmission clock, transmission data, and a reception clock, respectively, in order from the top. At the timing surrounded by the solid line, the timing at which the value of the transmission data changes from 0 to 1 coincides with the sample timing.
この場合、同図の下方に示すように、サンプリングの時間は完全には０ではなく、また、送信データの値の変化も瞬間的に行なわれず、ある所定の時間で変化することから、同図の最下段の波形に示すように、サンプリングされた値は中間値となる。なお、点線で示す波形は、変化点とサンプル・タイミングが一致しなければ判定できたであろう値「１」の受信データを表す。 In this case, as shown in the lower part of the figure, the sampling time is not completely zero, and the value of the transmission data is not changed instantaneously, but changes at a predetermined time. As shown in the lowermost waveform, the sampled value is an intermediate value. Note that the waveform indicated by the dotted line represents received data having a value “1” that could have been determined if the change point and the sample timing did not match.
送信データが１と０の値を繰り返す場合、発振器の精度誤差により位相にずれが生じるまでの期間内では、サンプル・タイミングと変化点が必ず一致し、サンプリング値が中間値となるから、その期間内では値の判定ができない。また、送信データが１と０の値を繰り返さない場合であっても、値が２以上連続しない限りサンプリング値が中間値をとることになり、値の判定ができない可能性が高い。 When the transmission data repeats values of 1 and 0, the sampling timing and the changing point always match and the sampling value becomes an intermediate value within the period until the phase shift occurs due to the accuracy error of the oscillator. The value cannot be determined inside. Even if the transmission data does not repeat the values of 1 and 0, the sampling value takes an intermediate value unless the value continues two or more, and there is a high possibility that the value cannot be determined.
ここで、図６からも分るように、サンプリング値が中間値であることは、そのサンプル・タイミングで送信データのビット値が１から０に、又は０から１に変化したことを表す。したがって、１つのビットの値を正しく判定することができれば、その後のビットの値については、中間値をとるサンプリング値（変化点の存在の検出）と、直前の１ビットの値から推定することができる。 Here, as can be seen from FIG. 6, the fact that the sampling value is an intermediate value indicates that the bit value of the transmission data has changed from 1 to 0 or from 0 to 1 at the sample timing. Therefore, if the value of one bit can be correctly determined, the value of the subsequent bit can be estimated from the sampling value taking the intermediate value (detection of the presence of a change point) and the value of the immediately preceding 1 bit. it can.
受信装置２０において、あるビットの値を１として正しく判定することができ、その次の注目するビットにおけるサンプリング値が中間値となった場合、そのサンプル・タイミングにおいて送信データに値の変化（１から０）が生じたことを表すから、注目するビットの値は０として推定することができる。同様に、あるビットの値を０として正しく判定することができ、その次の注目するビットにおけるサンプリング値が中間値となった場合、そのサンプル・タイミングにおいて送信データに値の変化（０から１）が生じたことを表すから、注目するビットの値は１として推定することができる。
In the receiving
図７には、受信装置２０側で注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときにはその直前のビットの値の反対の値として判定という判定方式を適用した場合におけるデータ伝送動作の例を示している。
In FIG. 7, when the sampling value of the bit of interest on the receiving
図示の波形は、上から順に、送信装置１０側における送信クロックならびに送信データ、受信装置２０側における受信クロック並びにサンプリングされた受信データをそれぞれ示している。受信データには、１と０の他に中間値が現れる。また、同図の最下段の波形は、上述した中間値のビット値判定方式に従った受信データの最終的なビット値の判定結果を示している。図示の例では、時刻ｔ1で送信データの変化点とサンプル・タイミングが一致しているため、時刻ｔ1以降に現れるすべての変化点とサンプル・タイミングが一致している。
The waveforms shown in the figure show, in order from the top, the transmission clock and transmission data on the
時刻ｔ1から時刻ｔ24までの送信データは「１１１１０１００１０１１０１００１１０１０１０」の値のビットからなる。このうちの時刻ｔ1から時刻ｔ5までの４つの連続する値１のビットと、それに続く１つの値０のビットが同期信号を構成するビットであり、時刻ｔ6以降のビットが情報信号を構成するビットである。
Transmission data from time t 1 to time t 24 is composed of bits having a value of “11110100101101001101010”. Of these, the four
同期信号は受信装置２０にビットを確定させるための機能を持ち（前述）、情報信号には現れない１及び０のパターンを含むように構成されている。送信装置１０では、この同期信号「１１１１０」のうちの先頭を除く「１１１０」のパターンが情報信号に現れることがないように、送信するデータに対してビット変換を施す。
The synchronization signal has a function for determining the bit in the receiving device 20 (described above), and is configured to include patterns of 1 and 0 that do not appear in the information signal. The transmitting
同じ値が所定の数だけ連続する場合、受信装置２０は、その連続するビットの数から１つ少ない数のビットだけは、少なくとも前後のデータと関係なく値を正しく判定することができる。例えば、時刻ｔ1のサンプル・タイミングと送信データの変化点が一致し、注目するビットの値をそのサンプリング値だけから判定することができない場合であっても、時刻ｔ2〜ｔ4の期間には変化点がないから、受信装置２０は、各時刻ｔ2、ｔ3、ｔ4のそれぞれのタイミングでのサンプリング値に基づいて、４つの連続するビットのうちの先頭を除く３つのビットの値は正しく判定することができる。
When the same value continues for a predetermined number, the receiving
また、時刻ｔ5では変化点とサンプル・タイミングが一致し、中間値がサンプリングされることになるが、このような場合には、受信装置２０は、時刻ｔ5に変化点があると認識し、その直前の時刻ｔ4でサンプリングされたビットの値と反対の値である０を、注目するビットの値として判定する。
The time t in 5 change point and sample timing matches, the intermediate value is to be sampled, in such a case, the receiving
このように、受信装置２０は、時刻ｔ5のサンプリングまでに、情報信号には現れることがないようにビット変換が施されている「１１１０」のパターンを検出することにより、同期信号を他の信号と識別して、それ以降のデータを情報信号として扱うことができる。同期信号の末尾の値０は、正しい値であることが保証されているものであるため（確定することができたビットであるため）、受信装置２０は、以降の値の判定に、その確定されたビットの値を用いることができる。
In this way, the receiving
時刻ｔ6で中間値がサンプリングされた場合、受信装置２０は、時刻ｔ6に送信データの変化点があると認識し、その直前の同期信号の末尾のビットの値と反対の値である１を時刻ｔ6〜ｔ7の期間に現れる注目するビットの値として判定する。同様に、時刻ｔ6以降の、時刻ｔ7、時刻ｔ9〜ｔ11、時刻ｔ13〜ｔ15、時刻ｔ17、時刻ｔ19〜ｔ24のそれぞれのサンプル・タイミングにおいて中間値がサンプリングされているから、それぞれのタイミングのビットの値が直前のビットの反対の値として判定することによって、最終的な判定結果を取得することができる。また、サンプル・タイミングと送信データの変化点が一致しない各時刻ｔ8、ｔ12、ｔ16、ｔ18では、上の閾値若しくは下の閾値を用いた判定結果に基づいて正しいビット値を判定している。
When the intermediate value is sampled at time t 6 , the receiving
したがって、図７の最下段に示すように、同期信号に続く時刻ｔ6以降のビット値の判定結果は、送信データの情報信号を構成するビット値の系列と同じ「１００１０１１０１００１１０１０１０」となる。 Therefore, as shown at the bottom of FIG. 7, the determination result of the bit value after time t 6 following the synchronization signal is “100101101001101010”, which is the same as the bit value series constituting the information signal of the transmission data.
なお、図８に示すように、サンプル時間に対してデータの変化が急激で、変化点とサンプル・タイミングが一致しても中間値を取ることが困難である場合には、図９に示すように、サンプル時間を長めにとったり、送信側、受信側の送信データが流れるデータ線にダンピング抵抗を挟んだり、あるいは図１０に示すように、送信データの変化を故意に鈍らせるようにしてもよい。これにより、中間値を容易に取ることができ、判定結果の信頼性を向上させることができる場合がある。 As shown in FIG. 8, when the data changes rapidly with respect to the sample time and it is difficult to obtain an intermediate value even if the change point and the sample timing coincide, as shown in FIG. In addition, the sampling time may be lengthened, a damping resistor may be sandwiched between the data lines through which transmission data on the transmission side and reception side flows, or changes in transmission data may be intentionally slowed as shown in FIG. . Thereby, an intermediate value can be taken easily and the reliability of the determination result can be improved.
以上のようなビット値の判定を行なう通信方式を採用することにより、高い伝送容量を確保しつつ、データの送受信を行うことができる。すなわち、サンプリング定理に基づく制限から、想定する伝送容量をその１／２以下に設定する必要がない。また、送信側の装置は受信側の装置で用いられるものと同じ周波数の送信クロックでデータを送信するだけであるため、また、受信側の装置もＰＬＬなどの構成が不要であるため、それぞれの装置の構成を単純なものとすることができる。さらに、ＰＬＬにより同期が確保されるまでの時間を考慮することなくデータの送受信を開始することができるため、ある一定の量のデータの送信が完了するまでの時間を短縮することができる。 By adopting the communication method for determining the bit value as described above, it is possible to transmit and receive data while ensuring a high transmission capacity. That is, it is not necessary to set the assumed transmission capacity to ½ or less due to the restriction based on the sampling theorem. In addition, since the transmission side device only transmits data with a transmission clock having the same frequency as that used in the reception side device, and the reception side device does not need a configuration such as a PLL, The configuration of the apparatus can be simplified. Furthermore, since data transmission / reception can be started without considering the time until synchronization is ensured by the PLL, the time required to complete transmission of a certain amount of data can be shortened.
ところが、注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときにはその直前のビットの値の反対の値として判定するという上記のビット値判定方式においては、これら上下の閾値を適切に設定しなければならないという問題がある。以下ではこの点について考察する。 However, when the sampling value of the bit of interest is an intermediate value that is in the middle range between the upper threshold value and the lower threshold value, in the above bit value determination method of determining as the opposite value of the immediately preceding bit value, There is a problem that these upper and lower threshold values must be set appropriately. This point will be discussed below.
注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときに、その直前のビットの値の反対の値として判定という判定方式は、下式（１）〜（２）のように表すことができる。但し、サンプリング値をｘ、例えば、サンプリング値に基づいて値をＨ（Ｈｉｇｈ＝１）と判定する上の閾値を０．８、Ｌ（Ｌｏｗ＝０）と判定する下の閾値を０．２、注目するビットの直前のビットの値の判定結果をＡとする。 When the sampling value of the bit of interest is an intermediate value that is an intermediate range between the upper threshold value and the lower threshold value, a determination method of determining as a value opposite to the value of the immediately preceding bit is as follows: It can be expressed as (2). However, the sampling value is x, for example, the upper threshold value for determining that the value is H (High = 1) based on the sampling value is 0.8, the lower threshold value for determining L (Low = 0) is 0.2, The determination result of the value of the bit immediately before the bit of interest is A.
上下それぞれの閾値は、系の雑音レベルによって設定することが好ましい。例えば、ノイズレベルが±２０％の系では、上の閾値を０．７、下の閾値を０．３に設定すると、判定結果が安定することが本発明者らによる実験から判っている。 The upper and lower thresholds are preferably set according to the noise level of the system. For example, in a system with a noise level of ± 20%, it is known from experiments by the present inventors that the determination result becomes stable when the upper threshold is set to 0.7 and the lower threshold is set to 0.3.
ノイズが少ない系では、上の閾値を０．９、下の閾値を０．１などのように閾値を厳しく設定することにより、最終的に判定される値の信頼性を上げることができる。しかし、閾値を厳しく設定した場合、予期せぬノイズが入り込んだときには、本来、判定可能なデータを中間値と見てしまうため誤判定につながる。一方、閾値を緩く設定した場合、ノイズによる誤判定が多くなる。 In a system with little noise, the reliability of the finally determined value can be improved by setting the threshold strictly such that the upper threshold is 0.9 and the lower threshold is 0.1. However, if the threshold value is set strictly, if unexpected noise enters, the data that can be originally determined is regarded as an intermediate value, leading to an erroneous determination. On the other hand, when the threshold is set loosely, misjudgment due to noise increases.
これらの閾値が適切に決められていないと、誤ったビット判定を行なうことになってしまう。適切な閾値を決めるには、系のノイズなどの信号品質を知らなければならず、送受信装置の間で事前に系の状態を知ることは難しい。また、チャネル状況など系の状態に応じて適切な閾値は時間の経過とともに変動するため、系の状態変化に対して適切に閾値を追従させることも、受信側でのエラーの状態を反映しなければならず、困難である。 If these thresholds are not properly determined, erroneous bit determination will be performed. In order to determine an appropriate threshold value, it is necessary to know signal quality such as system noise, and it is difficult to know the state of the system in advance between the transmitting and receiving apparatuses. In addition, an appropriate threshold value varies with the passage of time, such as the channel status, so that the threshold value appropriately follows the state change of the system must also reflect the error state on the receiving side. It must be difficult.
また、注目するビットのサンプリング値が中間値であるときにはその直前のビットの値の反対の値として判定するというビット値の判定方式を適用しているため、受信側で一度ビット判定の誤りを起こすと、その誤ったビットに続きサンプリング値が中間値となるデータが連続した場合には、中間値となるデータが連続する期間はビット誤りが伝播し続けるという問題が発生する。 In addition, when the sampling value of the bit of interest is an intermediate value, a bit value determination method is applied in which the bit value is determined as the opposite value of the immediately preceding bit value. Then, when the data having the intermediate sampling value continues after the erroneous bit, there is a problem that the bit error continues to propagate during the period in which the intermediate data continues.
図１６に示す例では、時刻ｔ4において、送信データの切り替わりとサンプル・タイミングが一致し、さらにこのときサンプリングされた中間値が上の閾値を超えてしまったために、ビット値が０でなく１と誤判定されてしまっている。その直後から送信データ系列が０と１が交互に続き、サンプリング値も中間値が続いた場合、ビット値が中間値であるときにはその直前のビットの値の反対の値として判定するビット値判定により、０と１が交互に続く限り、ビット誤り判定が伝播していく。 In the example shown in FIG. 16, at time t 4 , switching of transmission data coincides with the sample timing, and since the intermediate value sampled at this time exceeds the upper threshold, the bit value is not 0 but 1 Has been misjudged. Immediately after that, when the transmission data series continues alternately with 0 and 1, and the sampling value also continues with the intermediate value, when the bit value is the intermediate value, the bit value is determined as the opposite value of the immediately preceding bit value. As long as 0 and 1 continue alternately, bit error determination propagates.
そこで、本実施形態では、送信装置１０は、ある決められたデータ長の範囲内に必ず２ビット以上０又は１が連続するようにビット変換して、これを受信クロックと同じ周波数の送信クロックを用いて送信するようにしている。
Therefore, in the present embodiment, the
このような場合、受信装置２０内の値判定部２５は、一度ビット判定の誤りを起こし、その誤ったビットに続きサンプリング値が中間値となるデータが連続した場合であっても、誤りの伝播を上記の符号化方式で用いる変換テーブルによって定まるデータ長の範囲内に収めることが可能となり、通信の信頼性を向上することができる。
In such a case, the
また、受信装置２０内の値判定部２５は、ある決められたデータ長の範囲内のすべてのビットのサンプリング値が中間値として受信されたときに、その中間値を使って中間値を判定する閾値を更新するように構成されている。
Also, the
したがって、受信装置２０は、信号の受信状態に応じて適切な閾値を決定することが可能となるから、時間の経過とともに受信状態が変化するような通信環境においても、閾値の設定ミスによるビット誤りを減少することができ、データの復号精度を向上させることができる。また、事前の閾値設定を厳密にする必要がなくなるので、システムの設計が簡素化される。
Therefore, the receiving
図１１には、値判定部２５の内部構成例を示している。図示の値判定部２５は、「０」判定閾値レジスタ３１と、「０」値比較部３２と、「１」判定閾値レジスタ３３と、「１」値比較部３４と、「０」「１」判定部３５と、閾値コントローラ３６を備えている。
FIG. 11 shows an internal configuration example of the
判定閾値レジスタ３１は、閾値コントローラ３６から制御信号が入力され、注目するビットの値が０であると判定するための下の閾値を保持する。
The
「０」値比較部３２は、Ａ／Ｄ変換器２２によりＡ／Ｄ変換されたデジタル信号を、「０」判定閾値レジスタ３１から与えられる下の閾値と比較して、その大小判定結果を「０」「１」判定部３５に出力する。
The “0”
「１」判定閾値レジスタ３３は、閾値コントローラ３６から制御信号が入力され、注目するビットの値が１であると判定するための上の閾値を保持する。
The “1” determination
「１」値比較部３４は、Ａ／Ｄ変換器２２によりＡ／Ｄ変換されたデジタル信号を、「１」判定閾値レジスタ３３から与えられる下の閾値と比較して、その大小判定結果を「０」「１」判定部３５に出力する。
The “1”
「０」「１」判定部３５は、「０」値比較部３２から供給されるサンプリング値と下の閾値との大小比較結果と、「１」値比較部３４から供給されるサンプリング値と上の閾値との大小比較結果を基に、サンプリング値が下の閾値未満であればそのビット値を「０」とし、下の閾値以上であるが上の閾値未満であればそのビット値を確定せず中間値とし、上の閾値以上であればビット値を「１」と判定する。また、中間値と判定した場合には、さらに直前に出力したビット値の反対の値を、当該ビットの値として判定する。そして、このようなビット値の判定結果は、同期信号検出部２４と復号部２６のそれぞれに出力される。
The “0” “1”
また、「０」「１」判定部３５は、同期信号の末尾を検出したことを表す信号が同期信号検出部２４から供給されてきた場合には、その末尾の確定されたビット値を同期信号に続く情報信号のビット値の判定に用いる。
Further, when a signal indicating that the end of the synchronization signal is detected is supplied from the synchronization
閾値コントローラ３６は、「０」値比較部３２からの下の閾値とＡ／Ｄ変換されたサンプリング値との大小比較結果と、「１」値比較部３４からの上の閾値とＡ／Ｄ変換されたサンプリング値との大小比較結果を基に、ビット変換部１３で用いられた変換テーブルに課せられている、「ある決められたデータ長の範囲内に必ず２ビット以上０又は１が連続する」というデータ系列の制限により、「０」判定閾値レジスタ３１に格納されている下の閾値、及び「１」判定閾値レジスタ３３に格納されている上の閾値を制御する。
The
続いて、ビット変換部１３と値判定部の動作について説明する。
Next, operations of the
既に述べたように、サンプリング値が中間値となる可能性があるのは、そのサンプル・タイミングで１から０又は０から１に送信データの値が変化したときである。 As described above, the sampling value may become an intermediate value when the value of the transmission data changes from 1 to 0 or from 0 to 1 at the sample timing.
送信装置１０側では、ビット変換部１３は、パケット分離部１２から送られてくるパケット単位のデータを、変調後のデータがある決められたビット数の範囲内で必ず「０」又は「１」の２ビット以上連続して出力するような変換テーブルに基づいてデータ系列のビット変換を行なう。
On the
例えば、図１２に示すような、２ビットを３ビットに変換する変換テーブルを用いた場合、変調後のデータ系列は５ビット以上０と１が交互に続くことはなく、６ビット以内に必ず「０」又は「１」が２ビット以上連続するパターンが出現する。図１２に示した変換テーブルによれば、０と１が交互に続くのは最長でも図１３に示す４ビットまでである。 For example, when a conversion table for converting 2 bits into 3 bits as shown in FIG. 12 is used, the modulated data series does not continue to alternate between 5 bits and 0, but always within 6 bits. A pattern in which “0” or “1” continues for 2 bits or more appears. According to the conversion table shown in FIG. 12, 0 and 1 continue alternately up to 4 bits shown in FIG.
一方、上述した受信装置２０は、２ビット以上同じビットが連続する送信データを受信すると、その２ビットのうち中間値としてサンプリングされるのは多くとも１ビットであり、少なくとも１ビットは「０」又は「１」のどちらかのビット値として判定され、そのデータを受信する前にビット判定誤りがあっても、「０」又は「１」としてサンプリングされたビットにより誤りの伝播は停止する。例えば図１２に示した変換テーブルを使用すれば、誤り伝播を５ビット以内に抑制することができる。この場合、５ビットが閾値変更判別単位となることを意味する。
On the other hand, when the receiving
また、図１２に示した変換テーブルを用いると、正しく受信されていれば中間値が５ビット以上続けてサンプリングされることはないので、言い換えれば、５ビット以上続けて中間値がサンプリングされることが幾度も繰り返されている場合は上下の閾値の少なくとも一方が適切でないと推定することができる。このような場合、値判定部２５内の閾値コントローラ３６は、適切な閾値を設定して、「０」判定閾値レジスタ３１や「１」判定閾値レジスタ３３に格納すればよい。
If the conversion table shown in FIG. 12 is used, the intermediate value is not sampled continuously for more than 5 bits if received correctly, in other words, the intermediate value is sampled continuously for more than 5 bits. Can be estimated that at least one of the upper and lower threshold values is not appropriate. In such a case, the
図１４には、値判定部２５において使用する閾値を変更する際のデータ受信動作例を示している。閾値コントローラ３６は、Ａ／Ｄ変換部２２からの出力が５ビット以上続けて中間値として判別されたときには、その５ビット分のＡ／Ｄ変換部２２からの出力値のうち１又は０に最も近い値を新たな閾値の候補とする。引き続き５ビット以上の中間値のサンプリングが続くようであれば、そのうちで最も０又は１に近い値を新しい閾値として閾値レジスタ３１又は３３に設定する。同図に示す例では、中間値が５ビット続いた区間が設定回数である５回だけ出現したので、上の閾値を０．９０から０．８５に更新している。
FIG. 14 shows an example of data reception operation when the threshold used in the
このようにして、例えばノイズが多く、０や１の値がなかなか受信できず、例えば０．３や０．７のような中間値としてしかデータを受信できない系であっても、その系に応じた適切な閾値に自動的に設定することができる。 In this way, for example, even a system that is noisy and can hardly receive values of 0 and 1 and can only receive data as an intermediate value such as 0.3 or 0.7 depends on the system. It is possible to automatically set an appropriate threshold value.
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。 The present invention has been described in detail above with reference to specific embodiments. However, it is obvious that those skilled in the art can make modifications and substitutions of the embodiment without departing from the gist of the present invention.
本発明に係るデータ通信システムは、バスや同軸ケーブル、光ケーブルなどの有線、電磁波や光信号の照射を用いた無線など、メディアの種別は特に限定されず、さまざまな送受信機間での非同期データ通信に適用することができる。 In the data communication system according to the present invention, the type of media is not particularly limited, such as wired such as a bus, a coaxial cable, and an optical cable, and wireless using irradiation of electromagnetic waves and optical signals, and asynchronous data communication between various transceivers Can be applied to.
例えば、放送塔などの建造物に設置された発光装置からビデオカメラへのＩＤ、広告、地域情報、位置情報などのデータ送信、ＬＥＤペンからＩ／Ｏディスプレイへの軌跡や識別情報の入力などに適用することができる。 For example, for transmitting data such as IDs, advertisements, area information, and position information from a light-emitting device installed in a building such as a broadcast tower to a video camera, inputting a locus or identification information from an LED pen to an I / O display, etc. Can be applied.
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。 In short, the present invention has been disclosed in the form of exemplification, and the description of the present specification should not be interpreted in a limited manner. In order to determine the gist of the present invention, the claims should be taken into consideration.
１…データ通信システム
１０…送信装置
１１…送信データ取得部
１２…パケット分離部
１３…ビット変換部
１４…同期信号付加部
１５…送信部
１６…クロック発生部
２０…受信装置
２１…受信部
２２…Ａ／Ｄ変換部
２３…受信クロック発生部
２４…同期信号検出部
２５…値判定部
２６…復号部
２７…データ復元部
３０…データ伝送路
３１…「０」判定閾値レジスタ
３２…「０」値比較部
３３…「１」判定閾値レジスタ
３４…「１」値比較部
３５…「０」「１」判定部
３６…閾値コントローラ
DESCRIPTION OF
Claims (12)
前記送信装置は、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようにデータ系列のビット変換を行ない、該ビット変換したデータ系列を表す信号を前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信し、
前記受信装置は、データ系列を表す受信信号を前記受信クロックで決められる周期に従ってサンプリングし、得られたサンプリング値が上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、注目するビットのサンプリング値が上の閾値と下の閾値の中間の範囲となる中間値であるときにはその直前のビットの値の反対の値として判定する、
ことを特徴とするデータ通信システム。 A data communication system that performs data communication between a transmission device and a reception device without synchronizing a reception clock that defines a sampling period to the transmission clock,
The transmitting device performs bit conversion of the data series so that 2 or more bits are always 0 or 1 within a predetermined data length N, and a signal representing the bit-converted data sequence is used in the receiving device. Transmit using a transmit clock with the same frequency as the receive clock,
The receiving device samples a received signal representing a data series according to a period determined by the receiving clock, and determines that the bit of interest is 1 if the obtained sampling value is greater than or equal to the upper threshold, and less than the lower threshold If there is, the target bit is determined to be 0, and when the sampling value of the target bit is an intermediate value in the middle range between the upper threshold value and the lower threshold value, it is determined as the opposite value of the immediately preceding bit value.
A data communication system.
送信データを所定のデータ長のパケット単位に分離するパケット分離部と、
パケット単位で１と０からなるデータ系列のビット変換を行なって情報信号を生成するビット変換部と、
情報信号を含んだ送信データを、前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信する送信部を備え、
前記ビット変換部は、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようなデータ系列にビット変換する、
ことを特徴とするデータ通信装置。 A data communication apparatus that operates as a transmission apparatus in the data communication system according to claim 1,
A packet separator that separates transmission data into packets of a predetermined data length;
A bit conversion unit that performs bit conversion of a data sequence consisting of 1 and 0 in packet units to generate an information signal;
A transmission unit that transmits transmission data including an information signal using a transmission clock having the same frequency as the reception clock used in the reception device,
The bit conversion unit performs bit conversion into a data series in which 0 or 1 is always continuous within a range of a predetermined data length N.
A data communication device.
伝送路を介して送信装置からの伝送信号を受信する受信部と、
受信した信号中の情報信号について、前記受信クロックで決められる周期に従ってサンプリングして、１並びに０以外に中間値を含むサンプリング値を出力するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部から供給されるサンプリング値について、上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、上の閾値と下の閾値の中間の範囲となる中間値であるときには直前のビットの値と反対の値を注目するビットの値として判定する値判定部と、
前記値判定部から供給される１及び０からなるデータ系列に対して、前記送信装置が行なったビット変換とは逆の変換を行なうとともに元のデータを復元するデータ処理部と、
を具備することを特徴とするデータ通信装置。 2. A data communication apparatus that operates as a receiving apparatus in the data communication system according to claim 1, wherein data from which 0 or 1 is always continuous in a range of a predetermined data length N is always transmitted from the transmitting apparatus. Data is transmitted as an information signal bit-converted into a series,
A receiving unit that receives a transmission signal from a transmission device via a transmission path;
An A / D converter that samples an information signal in a received signal according to a period determined by the reception clock and outputs a sampling value including an intermediate value other than 1 and 0;
If the sampling value supplied from the A / D converter is equal to or higher than the upper threshold, the bit of interest is determined to be 1; if it is less than the lower threshold, the bit of interest is determined to be 0; A value determination unit that determines a value opposite to the value of the immediately preceding bit as the value of the bit of interest when the intermediate value is an intermediate range of the lower threshold;
A data processing unit that performs a reverse conversion to the bit conversion performed by the transmission device and restores the original data to the data sequence consisting of 1 and 0 supplied from the value determination unit;
A data communication apparatus comprising:
ことを特徴とする請求項３に記載のデータ通信装置。 The value determination unit includes a threshold controller that sets the upper threshold and the lower threshold.
The data communication apparatus according to claim 3.
ことを特徴とする請求項４に記載のデータ通信装置。 The threshold controller updates the upper threshold value and the lower threshold value when a predetermined number of times that the value determination unit outputs 0 and 1 alternately over N bits or more occurs,
The data communication apparatus according to claim 4.
ことを特徴とする請求項４に記載のデータ通信装置。 When the output from the A / D converter is determined as an intermediate value continuously for N bits or more, the threshold controller sets 1 or 0 of the output value from the A / D converter for N bits. Let the nearest value be the new upper or lower threshold,
The data communication apparatus according to claim 4.
送信データを所定のデータ長のパケット単位に分離するパケット分離ステップと、
パケット単位で１と０からなるデータ系列のビット変換を行なって情報信号を生成するビット変換ステップと、
情報信号を含んだ送信データを、前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信する送信ステップを備え、
前記ビット変換ステップでは、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようなデータ系列にビット変換する、
ことを特徴とするデータ通信方法。 A data communication method for operating as a transmitting device in the data communication system according to claim 1,
A packet separation step for separating transmission data into packets of a predetermined data length;
A bit conversion step for generating an information signal by performing bit conversion of a data sequence consisting of 1 and 0 in packet units;
A transmission step of transmitting transmission data including an information signal using a transmission clock having the same frequency as the reception clock used in the reception device;
In the bit conversion step, bit conversion is performed into a data series in which 0 or 1 is always continuous within a range of a predetermined data length N.
A data communication method characterized by the above.
伝送路を介して送信装置からの受信した信号中の情報信号について、前記受信クロックで決められる周期に従ってサンプリングして、１並びに０以外に中間値を含むサンプリング値を出力するＡ／Ｄ変換ステップと、
前記Ａ／Ｄ変換ステップにおいて得られたサンプリング値について、上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、上の閾値と下の閾値の中間の範囲となる中間値であるときには直前のビットの値と反対の値を注目するビットの値として判定する値判定ステップと、
前記値判定ステップにおいて得られた１及び０からなるデータ系列に対して、前記送信装置が行なったビット変換とは逆の変換を行なうとともに元のデータを復元するデータ処理ステップと、
を具備することを特徴とするデータ通信方法。 2. A data communication method for operating as a receiving device in a data communication system according to claim 1, wherein the transmitting device always ensures that 0 or 1 continues in a range of a predetermined data length N within a predetermined data length N. Data is transmitted as an information signal bit-converted into a simple data series,
An A / D conversion step of sampling an information signal in a signal received from a transmission device via a transmission line according to a cycle determined by the reception clock and outputting a sampling value including an intermediate value other than 1 and 0; ,
If the sampling value obtained in the A / D conversion step is equal to or higher than the upper threshold, the bit of interest is determined to be 1, and if it is less than the lower threshold, the bit of interest is determined to be 0, A value determination step for determining a value opposite to the value of the immediately preceding bit as the value of the bit of interest when the intermediate value is an intermediate range of the lower threshold;
A data processing step for performing a reverse conversion to the bit conversion performed by the transmission device and restoring the original data to the data sequence consisting of 1 and 0 obtained in the value determination step;
A data communication method comprising:
ことを特徴とする請求項８に記載のデータ通信方法。 A threshold setting step for setting the upper threshold value and the lower threshold value;
The data communication method according to claim 8.
ことを特徴とする請求項８に記載のデータ通信方法。 When the sampling value obtained in the A / D conversion step is determined as an intermediate value in the value determination step by continuing N bits or more, the threshold setting step includes the A / D conversion unit for the N bits. Update the value closest to 1 or 0 among the output values from as a new upper or lower threshold,
The data communication method according to claim 8.
送信データを所定のデータ長のパケット単位に分離するパケット分離手順と、
パケット単位で１と０からなるデータ系列のビット変換を行なって情報信号を生成するビット変換手順と、
情報信号を含んだ送信データを、前記受信装置で用いられる受信クロックと同じ周波数の送信クロックを用いて送信する送信手順を実行させ、
前記ビット変換手順では、所定のデータ長Ｎの範囲内に必ず２ビット以上０又は１が連続するようなデータ系列にビット変換する、
ことを特徴とするコンピュータ・プログラム。 A computer program written in a computer-readable format so as to execute processing operations as a transmission device in the data communication system according to claim 1 on a computer,
A packet separation procedure for separating transmission data into packets of a predetermined data length;
A bit conversion procedure for generating an information signal by performing bit conversion of a data sequence consisting of 1 and 0 in packet units;
Transmitting transmission data including an information signal using a transmission clock having the same frequency as the reception clock used in the receiving device,
In the bit conversion procedure, bit conversion is performed into a data series in which 0 or 1 is always continuous within a range of a predetermined data length N.
A computer program characterized by the above.
伝送路を介して送信装置からの受信した信号中の情報信号について、前記受信クロックで決められる周期に従ってサンプリングして、１並びに０以外に中間値を含むサンプリング値を出力するＡ／Ｄ変換手順と、
前記Ａ／Ｄ変換手順によって得られたサンプリング値について、上の閾値以上であれば注目するビットが１と判定し、下の閾値未満であれば注目するビットが０と判定し、上の閾値と下の閾値の中間の範囲となる中間値であるときには直前のビットの値と反対の値を注目するビットの値として判定する値判定手順と、
前記値判定手順によって得られた１及び０からなるデータ系列に対して、前記送信装置が行なったビット変換とは逆の変換を行なうとともに元のデータを復元するデータ処理手順と、
前記Ａ／Ｄ変換手順によって得られたサンプリング値が、前記値判定手順においてＮビット以上続けて中間値として判別されたときに、そのＮビット分の前記Ａ／Ｄ変換部からの出力値のうち１又は０に最も近い値を新たな上又は下の閾値として更新する前記閾値設定手順と、
を実行させることを特徴とするコンピュータ・プログラム。
A computer program written in a computer-readable format so as to execute processing operations as a receiving device on a computer in the data communication system according to claim 1, wherein the transmitting device has a predetermined data length N. Data is transmitted as an information signal that has been bit-converted into a data sequence in which 0 or 1 is always continuous within 2 bits within the range,
An A / D conversion procedure for sampling an information signal in a signal received from a transmission device via a transmission line in accordance with a period determined by the reception clock and outputting a sampling value including an intermediate value other than 1 and 0; ,
If the sampling value obtained by the A / D conversion procedure is greater than or equal to the upper threshold, the bit of interest is determined to be 1, and if it is less than the lower threshold, the bit of interest is determined to be 0, A value determination procedure for determining a value opposite to the value of the immediately preceding bit as the value of the bit of interest when the intermediate value is an intermediate range of the lower threshold;
A data processing procedure for performing a reverse conversion to the bit conversion performed by the transmission device and restoring the original data on the data sequence consisting of 1 and 0 obtained by the value determination procedure;
When the sampling value obtained by the A / D conversion procedure is determined as an intermediate value in the value determination procedure by continuing N bits or more, out of the output values from the A / D conversion unit for the N bits The threshold setting procedure for updating the value closest to 1 or 0 as a new upper or lower threshold;
A computer program for executing
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006115665A JP2007288660A (en) | 2006-04-19 | 2006-04-19 | Data communication system, data communication apparatus and method, and computer program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006115665A JP2007288660A (en) | 2006-04-19 | 2006-04-19 | Data communication system, data communication apparatus and method, and computer program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007288660A true JP2007288660A (en) | 2007-11-01 |
Family
ID=38759988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006115665A Pending JP2007288660A (en) | 2006-04-19 | 2006-04-19 | Data communication system, data communication apparatus and method, and computer program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007288660A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012208270A (en) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | Data transmission system for display device, data transmission method for display device and display device |
-
2006
- 2006-04-19 JP JP2006115665A patent/JP2007288660A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012208270A (en) * | 2011-03-29 | 2012-10-25 | Renesas Electronics Corp | Data transmission system for display device, data transmission method for display device and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7340655B2 (en) | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method | |
| US7936793B2 (en) | Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface | |
| KR100868299B1 (en) | Apparatus and method for transmitting data with clock information | |
| JP6808641B2 (en) | Clock and data recovery for pulse-based multi-wire links | |
| US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
| JP5202115B2 (en) | Transmission system, receiving apparatus and transmission method | |
| EP3912303B1 (en) | Sampling point identification for low frequency asynchronous data capture | |
| JP2007158776A (en) | Timing reproducing circuit | |
| JP2010114574A (en) | Information processing apparatus and full duplex transmission method | |
| JP2010098561A (en) | Serial signal receiving apparatus, serial transmission system and serial transmission method | |
| US9705665B2 (en) | Oversampling CDR which compensates frequency difference without elasticity buffer | |
| US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
| US20050025496A1 (en) | Optical/electrical converting device and method | |
| JP2007036366A (en) | Serial communication circuit | |
| JP2007288660A (en) | Data communication system, data communication apparatus and method, and computer program | |
| JP5751290B2 (en) | Data receiving device and method for determining same bit length of received bit string | |
| CN101502036B (en) | Semiconductor integrated circuit and transmitter apparatus having the same | |
| JP2004343770A (en) | Clock restoration method using user clock code of time-division multiplexed video signal and transmitting/receiving apparatus used for method | |
| US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
| KR100899781B1 (en) | Apparatus and method for transmitting data with clock information | |
| JP4841927B2 (en) | Asynchronous transmission device and asynchronous transmission method | |
| US11057135B2 (en) | Transmitter, receiver, and clock transfer method | |
| US20050025226A1 (en) | Data transmission apparatus and data transmission system | |
| US9100168B2 (en) | Serial communication circuit, semiconductor device, and serial communication controlling method | |
| JP2009284176A (en) | Receiver and data communication system |