JP2007287800A - 配線とこれを用いた半導体装置用パッケージ部品及び配線基板 - Google Patents

配線とこれを用いた半導体装置用パッケージ部品及び配線基板 Download PDF

Info

Publication number
JP2007287800A
JP2007287800A JP2006111203A JP2006111203A JP2007287800A JP 2007287800 A JP2007287800 A JP 2007287800A JP 2006111203 A JP2006111203 A JP 2006111203A JP 2006111203 A JP2006111203 A JP 2006111203A JP 2007287800 A JP2007287800 A JP 2007287800A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
housing
present
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006111203A
Other languages
English (en)
Inventor
Takahiro Fukunaga
隆博 福永
Yoshihide Omura
義秀 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006111203A priority Critical patent/JP2007287800A/ja
Publication of JP2007287800A publication Critical patent/JP2007287800A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】保護層との密着性を維持できる上、保護層を形成する際に、液状体が所定の領域外へ流出することを防止できる配線と、これを用いた半導体装置用パッケージ部品及び配線基板とを提供する。
【解決手段】配線1は電子素子を実装するための配線であり、表面の略全面に、各々単独に点在する複数の窪み12が形成されている。これにより、アンカー効果によって保護層との密着性を維持できる。また、窪み12が各々単独に点在するため、封止樹脂やソルダレジストインキ等の液状体が毛細管現象によって流れ出すおそれはない。
【選択図】図１

Description

本発明は、電子素子を実装するための配線と、これを用いた半導体装置用パッケージ部品及び配線基板に関する。
従来、半導体素子やコンデンサ素子等の電子素子を実装するための配線は、例えばその表面を凹凸加工することによって、保護層（封止樹脂層やソルダレジスト層等）との密着性を向上させていた（例えば、特許文献１等参照）。
特開２００２−８３９１７号公報
しかしながら、従来の凹凸加工した配線を用いて半導体装置を形成すると、半導体素子を封止するための封止樹脂（例えばエポキシ樹脂やシリコーン樹脂等）が、配線の表面に設けられた凹凸の凹部に沿って毛細管現象により流れ出し、外部接続箇所（例えば電気的接続箇所）が封止樹脂で被覆されてしまうことがあった。外部接続箇所が封止樹脂で被覆されると、外観不良となるため歩留まりが低下する。更に、外部接続箇所が電気的接続箇所の場合は、外部機器との導通が取れなくなるおそれがある。
また、従来の配線上にソルダレジスト層を形成した後で、配線の端子部にスズをめっきすると、所謂「めっきの潜り込み現象」が発生するおそれがあった。この「めっきの潜り込み現象」について図面を参照して説明する。
図６Ａ，Ｂは、スズめっき工程を説明するための断面図である。図６Ａは、ポリイミド等からなる電気絶縁性基材１００上に、銅等からなる配線１０１及びソルダレジスト層１０２が順次形成された断面図である。従来の凹凸加工した配線１０１上にソルダレジストインキを塗布すると、このソルダレジストインキが配線１０１の表面に設けられた凹凸の凹部に沿って毛細管現象により流れ出す（以下、「液ダレ」ともいう。）。その結果、図６Ａに示すように、ソルダレジスト層１０２の端部１０２ａの厚みが他の領域より薄くなる。この厚みが薄い端部１０２ａは、配線１０１との密着性が悪いため、図６Ｂに示すようにソルダレジスト層１０２で覆われていない配線１０１上にスズ１０３をめっきすると、端部１０２ａからスズ１０３が潜り込んで、例えば端子間がショートするおそれがあった。更に、スズ１０３をめっきする際のめっき液（図示せず）も端部１０２ａから浸入するため、スズ１０３と配線１０１との間で局部電池が形成され、端部１０２ａからスズ１０３が潜り込んだ箇所の近傍の配線１０１がエッチングされる。その結果、配線１０１の一部がめっき液へ溶出することによって溝（図示せず）が形成され、例えば配線１０１に外力が加わった際に上記溝に応力が集中し、配線１０１の折損や断裂が生じるおそれもあった。
本発明は、上記従来の課題を解決するもので、保護層との密着性を維持できる上、保護層を形成する際に、保護層の構成材料となる液状体（以下、単に「液状体」ともいう。）が所定の領域外へ流出することを防止できる配線と、これを用いた半導体装置用パッケージ部品及び配線基板とを提供する。
本発明の配線は、電子素子を実装するための配線であって、表面の略全面に、各々単独に点在する複数の窪みが形成されていることを特徴とする。
本発明の半導体装置用パッケージ部品は、配線と、前記配線上の外部接続箇所を除く領域に形成された筐体とを含む半導体装置用パッケージ部品であって、
前記配線は、上記本発明の配線であり、かつ少なくとも１対のリードを含み、
前記筐体は、前記１対のリードに跨って形成され、かつ半導体素子を収容するための収容部が設けられていることを特徴とする。
本発明の配線基板は、電気絶縁性基材と、前記電気絶縁性基材上に形成された配線とを含む配線基板であって、
前記配線は、上記本発明の配線であることを特徴とする。
本発明の配線によれば、その表面に各々単独に点在する複数の窪みが形成されているため、アンカー効果によって保護層との密着性を維持できる。また、窪みが各々単独に点在するため、液状体が毛細管現象によって流れ出すおそれはない。よって、保護層を形成する際に、液状体が所定の領域外へ流出することを防止できる。
本発明の半導体装置用パッケージ部品によれば、上記本発明の配線を用いているため、配線と封止樹脂層との密着性を維持できる上、封止樹脂が外部接続箇所へ流出することを防止できる。
本発明の配線基板によれば、上記本発明の配線を用いているため、配線とソルダレジスト層との密着性を維持できる上、ソルダレジストインキの液ダレを防止できる。
本発明の配線は、電子素子を実装するための配線として使用される。実装する電子部品は特に限定されず、例えば半導体素子等の能動素子や、コンデンサ素子等の受動素子を実装することができる。そして、本発明の配線は、その表面の略全面に、各々単独に点在する複数の窪みが形成されている。これにより、アンカー効果によって保護層との密着性を維持できる。また、窪みが各々単独に点在するため、封止樹脂やソルダレジストインキ等の液状体が毛細管現象によって流れ出すおそれはない。また、配線の表面の略全面に窪みが形成されているため、従来のように配線の表面の一部に選択的に凹凸を形成する場合（特許文献１参照）に比べ、製造工程が簡略化する。なお、従来のように配線上に突起が存在している場合は、機械的な衝撃によって突起の先端が欠落する可能性があるため、配線の機械的強度が低下するおそれがあった。本発明の配線の表面は、窪みと平面とからなるため、機械的強度が低下するおそれはない。
上記窪みの形成方法は特に限定されず、例えば表面が平坦な配線の表面に公知のフォトリソグラフィー法でレジストパターンを形成した後、レジストパターンで覆われていない配線の表面をエッチングして上記窪みを形成することができる。この場合のエッチングは、ブラスト処理等による機械的エッチングや、マイクロエッチング剤処理等による化学的エッチング等であればよい。また、上記窪みの形状を模った凸部を有する金型を用いてプレス加工することにより上記窪みを形成してもよいし、レーザー加工により上記窪みを形成してもよい。
配線の構成材料としては、例えば銅や銅合金等の金属が使用できる。また、銅や銅合金を基材とし、この基材表面の一部又は全面が導電性被膜で覆われた配線を使用してもよい。上記導電性被膜を構成する材料としては、例えばＡｇ、Ｎｉ、Ｐｄ、Ａｕ、Ｒｈ、Ｐｔ、半田等の金属が使用できる。また、配線の厚みは、例えば４〜４０００μｍ程度である。
次に、本発明の半導体装置用パッケージ部品について説明する。本発明の半導体装置用パッケージ部品は、配線と、この配線上の外部接続箇所（例えば電気的接続箇所）を除く領域に形成された筐体とを含む。そして、上記配線は、上記本発明の配線であり、かつ少なくとも１対のリードを含む。また、上記筐体は、上記１対のリードに跨って形成され、かつ半導体素子を収容するための収容部が設けられている。本発明の半導体装置用パッケージ部品によれば、上記本発明の配線を用いているため、配線と封止樹脂層との密着性を維持できる上、封止樹脂が外部接続箇所へ流出することを防止できる。
上記筐体を構成する材料は特に限定されず、樹脂、セラミック、金属等が使用できる。特に、ポリフタルアミド樹脂、液晶ポリマー等の熱可塑性樹脂を使用すると、成形性が良好なため所望の形状の筐体を容易に形成することができる上、低コスト化が可能となる。通常、熱可塑性樹脂を用いて上記筐体を上記配線に設けると、熱可塑性樹脂の熱収縮によって上記筐体と上記配線との間に空隙が発生する。この空隙に封止樹脂が浸入すると、上記配線に形成された上記窪みに封止樹脂が溜まるため、アンカー効果により上記筐体と上記配線との密着性が向上する。
次に、本発明の配線基板について説明する。本発明の配線基板は、電気絶縁性基材と、この電気絶縁性基材上に形成された配線とを含み、この配線は上記本発明の配線である。本発明の配線基板によれば、上記本発明の配線を用いているため、配線とソルダレジスト層との密着性を維持できる上、ソルダレジストインキの液ダレを防止できる。なお、上記電気絶縁性基材の厚みは、例えば２５〜１５０μｍ程度である。
上記電気絶縁性基材は特に限定されないが、可撓性を有する基材を使用すると折り曲げ可能な配線基板として使用できるため、例えば折りたたみ式携帯電話用の回路基板や、液晶駆動用の半導体チップを搭載したテープキャリアパッケージ等への適用が可能となる。特に、可撓性を有する基材がポリイミドからなる場合は、機械的強度や耐熱性が高い可撓性配線基板を提供できる。
以下、本発明の実施形態について図面を参照しながら説明する。なお、参照する図面においては、実質的に同一の機能を有する構成要素を同一の符号で示し、重複する説明を省略する場合がある。
（第１実施形態）
まず、本発明の第１実施形態に係る配線の一例として、リードフレームについて図１Ａ，Ｂを参照して説明する。図１Ａは、本発明の第１実施形態に係るリードフレームの平面図である。また、図１Ｂは、本発明の第１実施形態に係るリードフレームの表面の部分拡大図である。
図１Ａに示すように、リードフレーム１は、対をなすインナーリード１１ａ，１１ｂを複数組含む。また、図１Ｂに示すように、リードフレーム１の表面の略全面には、各々単独に点在する複数の窪み１２が形成されている。これにより、アンカー効果によって、保護層（図示せず）との密着性を維持できる。また、窪み１２が各々単独に点在するため、封止樹脂やソルダレジストインキ等の液状体（図示せず）が、毛細管現象によって外部接続箇所となるアウターリード１１ｃ（図１Ａ参照）へと流れ出すおそれはない。
以上、本発明の第１実施形態に係る配線について説明したが、本発明の配線は上記実施形態には限定されない。例えば上記実施形態ではリードフレームを例に説明したが、本発明の配線はリードフレームに限定されず、電子素子を実装できる限り広範な用途の配線に適用できる。
（第２実施形態）
次に、本発明の第２実施形態に係る半導体装置用パッケージ部品について図２Ａ，Ｂを参照して説明する。図２Ａは、本発明の第２実施形態に係る半導体装置用パッケージ部品の平面図である。また、図２Ｂは、図２ＡのI-I線断面図である。
図２Ａに示すように、半導体装置用パッケージ部品２は、上述したリードフレーム１と、リードフレーム１のアウターリード１１ｃを除く領域に形成された複数の筐体２１とを含む。
図２Ｂに示すように、筐体２１は、後述する半導体素子２５（図３参照）を収容するための収容部２１１ａを有する収容体２１ａと、基体２１ｂとを含む。また、筐体２１は、対をなすインナーリード１１ａ，１１ｂに跨って形成されている。
半導体装置用パッケージ部品２によれば、各々単独に点在する窪み１２が形成されたリードフレーム１を用いているため、リードフレーム１と封止樹脂層（図示せず）との密着性を維持できる上、封止樹脂がアウターリード１１ｃへ流出することを防止できる。
次に、上述の半導体装置用パッケージ部品２を用いた半導体装置について図３を参照して説明する。図３は、半導体装置用パッケージ部品２を用いた半導体装置の断面図である。
図３に示すように、半導体装置２０は、上述した半導体装置用パッケージ部品２と、半導体装置用パッケージ部品２の収容部２１１ａに収容された半導体素子２５と、収容部２１１ａに充填され、かつ半導体素子２５を封止する封止樹脂層２６とを含む。半導体素子２５は、ワイヤ２７を介してインナーリード１１ａ，１１ｂに設けられた端子２８上に実装されている。半導体装置２０は、半導体装置用パッケージ部品２を使用しているため、上述したように、リードフレーム１と封止樹脂層２６との密着性を維持できる上、封止樹脂層２６を構成する封止樹脂がアウターリード１１ｃへ流出することを防止できる。これにより、アウターリード１１ｃと外部機器（図示せず）との電気的接続を良好に維持することができる。
筐体２１の構成材料には、例えばポリフタルアミド樹脂、液晶ポリマー等の熱可塑性樹脂を使用することができる。熱可塑性樹脂を使用すると、成形性が良好なため所望の形状の筐体２１を容易に形成することができる上、低コスト化が可能となる。通常、熱可塑性樹脂を用いて筐体２１をリードフレーム１に設けると、熱可塑性樹脂の熱収縮によって筐体２１とリードフレーム１との間に空隙が発生する。この空隙に封止樹脂が浸入すると、図３に示すようにリードフレーム１に形成された窪み１２に上記封止樹脂が溜まるため、アンカー効果により筐体２１とリードフレーム１との密着性が向上する。
半導体素子２５としては、例えば発光ダイオード、受光ダイオード、レーザーダイオード等の光半導体素子を使用することができる。
封止樹脂層２６を構成する封止樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂が使用できる。なかでもシリコーン樹脂は耐光性が高いため、光半導体素子を使用する場合に、封止樹脂層２６の劣化を防止できる。また、シリコーン樹脂は弾性率が比較的低いため、半導体素子２５とリードフレーム１との間の電気的接続箇所に加わる応力を緩和することもできる。
（第３実施形態）
次に、本発明の第３実施形態に係る配線基板について図４を参照して説明する。図４は、本発明の第３実施形態に係る配線基板の断面図である。
図４に示すように、配線基板３は、ポリイミド等からなる電気絶縁性基材３０と、電気絶縁性基材３０上に形成された配線３１とを含む。配線３１の表面の略全面には、上述したリードフレーム１の表面（図１Ｂ参照）と同様に各々単独に点在する窪み１２が形成されている。これにより、配線３１とソルダレジスト層（図示せず）との密着性を維持できる上、ソルダレジスト層を構成するソルダレジストインキの液ダレを防止できる。
次に、上述の配線基板３を用いたスズめっき工程について、図５Ａ，Ｂを参照して説明する。図５Ａ，Ｂは、配線基板３を用いたスズめっき工程を説明するための断面図である。
まず、図５Ａに示すように、配線基板３上の所望の箇所にソルダレジストインキ３２を塗布してソルダレジスト層３３を形成する。この際、配線基板３に形成された窪み１２が単独に点在しているため、ソルダレジストインキ３２の液ダレを防止できる。これにより、ソルダレジスト層３３は、その端部３３ａを含む略全領域において厚みが均一となる。よって、従来の配線基板を用いた場合に比べて、ソルダレジスト層３３の端部３３ａと配線３１とが強固に密着する。
そして、図５Ｂに示すように、ソルダレジスト層３３で覆われていない配線３１上にスズ３４をめっきする。この際、ソルダレジスト層３３の端部３３ａと配線３１とが強固に密着しているため、スズ３４の潜り込み現象を防止できる。
本発明は、例えば発光装置や受光装置等の光半導体装置や、テープキャリアパッケージ等に有用である。
Ａは本発明の第１実施形態に係るリードフレームの平面図であり、Ｂは本発明の第１実施形態に係るリードフレームの表面の部分拡大図である。 Ａは本発明の第２実施形態に係る半導体装置用パッケージ部品の平面図であり、ＢはＡのI-I線断面図である。 本発明の第２実施形態に係る半導体装置用パッケージ部品を用いた半導体装置の断面図である。 本発明の第３実施形態に係る配線基板の断面図である。 Ａ，Ｂは、本発明の第３実施形態に係る配線基板を用いたスズめっき工程を説明するための断面図である。 Ａ，Ｂは、従来のスズめっき工程を説明するための断面図である。
符号の説明
１ リードフレーム（配線）
２ 半導体装置用パッケージ部品
３ 配線基板
１１ａ，１１ｂ インナーリード
１１ｃ アウターリード
１２ 窪み
２０ 半導体装置
２１ 筐体
２１ａ 収容体
２１ｂ 基体
２５ 半導体素子
２６ 封止樹脂層
２７ ワイヤ
２８ 端子
３０ 電気絶縁性基材
３１ 配線
３２ ソルダレジストインキ
３３ ソルダレジスト層
３３ａ 端部
３４ スズ
２１１ａ 収容部

Claims (6)

  1. 電子素子を実装するための配線であって、
    表面の略全面に、各々単独に点在する複数の窪みが形成されていることを特徴とする配線。
  2. 配線と、前記配線上の外部接続箇所を除く領域に形成された筐体とを含む半導体装置用パッケージ部品であって、
    前記配線は、請求項１に記載の配線であり、かつ少なくとも１対のリードを含み、
    前記筐体は、前記１対のリードに跨って形成され、かつ半導体素子を収容するための収容部が設けられていることを特徴とする半導体装置用パッケージ部品。
  3. 前記筐体は、熱可塑性樹脂からなる請求項２に記載の半導体装置用パッケージ部品。
  4. 電気絶縁性基材と、前記電気絶縁性基材上に形成された配線とを含む配線基板であって、
    前記配線は、請求項１に記載の配線であることを特徴とする配線基板。
  5. 前記電気絶縁性基材は、可撓性を有する基材である請求項４に記載の配線基板。
  6. 前記可撓性を有する基材は、ポリイミドからなる請求項５に記載の配線基板。
JP2006111203A 2006-04-13 2006-04-13 配線とこれを用いた半導体装置用パッケージ部品及び配線基板 Withdrawn JP2007287800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111203A JP2007287800A (ja) 2006-04-13 2006-04-13 配線とこれを用いた半導体装置用パッケージ部品及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111203A JP2007287800A (ja) 2006-04-13 2006-04-13 配線とこれを用いた半導体装置用パッケージ部品及び配線基板

Publications (1)

Publication Number Publication Date
JP2007287800A true JP2007287800A (ja) 2007-11-01

Family

ID=38759310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111203A Withdrawn JP2007287800A (ja) 2006-04-13 2006-04-13 配線とこれを用いた半導体装置用パッケージ部品及び配線基板

Country Status (1)

Country Link
JP (1) JP2007287800A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9824950B2 (en) 2012-12-19 2017-11-21 Fuji Electric Co., Ltd. Semiconductor device
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9824950B2 (en) 2012-12-19 2017-11-21 Fuji Electric Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4686248B2 (ja) 光半導体装置、及び光半導体装置製造方法
JP2005072515A (ja) 半導体装置
JP2009224581A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
JP2009158830A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
JP2007287800A (ja) 配線とこれを用いた半導体装置用パッケージ部品及び配線基板
US9426887B2 (en) Wiring board and electronic device using the same
JP5028291B2 (ja) 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
JP5134899B2 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP7022541B2 (ja) 半導体装置
JP5061010B2 (ja) 半導体モジュール
JP2009076666A (ja) 半導体装置の製造方法
JP2001257304A (ja) 半導体装置およびその実装方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2006228953A (ja) 表面実装パッケージ
JP5121544B2 (ja) 半導体発光装置
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP2000002746A (ja) プローブ構造
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP4454422B2 (ja) リードフレーム
JP2008251596A (ja) プリント配線基板の配線パターン
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707