JP2007281420A - 半導体薄膜の結晶化方法 - Google Patents
半導体薄膜の結晶化方法 Download PDFInfo
- Publication number
- JP2007281420A JP2007281420A JP2006344129A JP2006344129A JP2007281420A JP 2007281420 A JP2007281420 A JP 2007281420A JP 2006344129 A JP2006344129 A JP 2006344129A JP 2006344129 A JP2006344129 A JP 2006344129A JP 2007281420 A JP2007281420 A JP 2007281420A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- crystallizing
- scanning
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 147
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000013078 crystal Substances 0.000 claims abstract description 116
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 238000002425 crystallisation Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 description 41
- 239000010408 film Substances 0.000 description 30
- 230000008025 crystallization Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 238000007711 solidification Methods 0.000 description 8
- 230000008023 solidification Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- OHVLMTFVQDZYHP-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CN1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O OHVLMTFVQDZYHP-UHFFFAOYSA-N 0.000 description 5
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 5
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 5
- WZFUQSJFWNHZHM-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 WZFUQSJFWNHZHM-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 239000007791 liquid phase Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002360 explosive Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000548 poly(silane) polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】形状精度が良好でかつ良質な結晶粒を規則的に配列させることが可能な半導体薄膜の結晶化方法を提供する。
【解決手段】半導体薄膜3に対してレーザ光Lh(エネルギービーム)を所定速度で走査させながら連続照射することにより、半導体薄膜3をレーザ光Lhの走査にともなって結晶化させる半導体薄膜3の結晶化方法において、半導体薄膜3を完全溶融させると共に、レーザ光Lhの走査中心がレーザ光Lhの走査に伴って最後に結晶化されるようにレーザ光Lhの照射条件を設定することを特徴としている。
【選択図】図3
【解決手段】半導体薄膜3に対してレーザ光Lh(エネルギービーム)を所定速度で走査させながら連続照射することにより、半導体薄膜3をレーザ光Lhの走査にともなって結晶化させる半導体薄膜3の結晶化方法において、半導体薄膜3を完全溶融させると共に、レーザ光Lhの走査中心がレーザ光Lhの走査に伴って最後に結晶化されるようにレーザ光Lhの照射条件を設定することを特徴としている。
【選択図】図3
Description
本発明は、エネルギービームの照射によって半導体薄膜を結晶化させる方法に関する。
液晶表示装置や有機電界発光素子を用いた有機EL表示装置のようなフラット型の表示装置においては、複数画素のアクティブマトリックス表示を行うためのスイッチング素子として、薄膜トランジスタ(thin film transistor:TFT)を用いている。薄膜トランジスタには、多結晶シリコン(poly-Si)を活性領域に用いたTFT(多結晶シリコンTFT)と、非晶質シリコン(アモルファスSi)を活性領域に用いたTFT(非晶質シリコンTFT)とがある。
このうち、多結晶シリコンTFTは、非晶質シリコンTFTと比較してキャリアの移動度が10倍から100倍程度大きく、オン電流の劣化も小さいという特徴がある。このため、多結晶シリコンTFTは、上記表示装置のスイッチング素子として非常に優れた特性を有しているだけではなく、各種論理回路(例えば、ドミノ論理回路、CMOSトランスミッションゲート回路)やこれらを用いたマルチプレクサ、EPROM、EEPROM、CCD、RAMを構成するスイッチング素子としても注目されている。
このような多結晶シリコンTFTの製造技術として、おおむね600℃以下の低温プロセスのみを用いる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。低温ポリシリコンプロセスにおいては、発振時間が極短時間のパルスレーザーを用いて非晶質シリコン膜の結晶化を行うパルスレーザー結晶化技術が広く使われている。パルスレーザー結晶化技術とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。
例えば、エキシマレーザを用いた低温ポリシリコンプロセスにおいては、ライン状に整形されたレーザ光を、わずかずつ移動させて大部分を重複させながら非晶質シリコン膜に対してパルス照射し、同一箇所に10〜20回のレーザ光照射を行う。これにより、活性領域の全面において結晶粒径が均一化された多結晶が得られるようにしている。また、SLS(Sequential Lasteral solidification)方式の結晶化により結晶粒の位置の制御を行う方法が提案されている。例えば、位相シフトマスクを介してエキシマレーザ光の位相を空間的に変調することで、照射するレーザ光にエネルギー密度勾配をもたせ、これによって結晶粒の位置の制御を行う方法も提案されている(下記非特許文献1参照)。
さらに、以上のようなライン状のレーザ光を用いた方法以外にも、Arガスなどのスポットビームレーザを用いて、爆発的結晶化させることにより、比較的小さな粒径の結晶を配列させる方法も提案されている。
「表面科学21」、2000年、vol.1、No.5、p.278-287
近年、上述したフラットパネル型の表示装置においては、さらなる動画特性やコントラスト特性の向上を目的としてハイフレームレートの液晶ディスプレイの開発が進められ、また有機ELディスプレイ等の自発光型のディスプレイなどの新しい表示装置の開発も進められている。これにともない、このような表示装置に対応可能なスイッチング素子として、急激に大きな電流を流しても特性劣化が無く、また各スイッチング素子の特性バラツキが小さいTFTの開発が求められている。
ところが、上述した従来の低温ポリシリコンプロセスによって得られた多結晶シリコンTFTは、比較的大きな電流を流しやすい特性であってキャリアの移動度も大きく特性劣化も小さいことが非常に有利である反面、非晶質シリコンTFTと比較して素子間の特性、特に初期の閾値電圧やオン電流のばらつきが大きい。そして、このような多結晶シリコンTFTにおける素子間の特性ばらつきは、多結晶シリコンTFTをスイッチング素子とした表示装置においての輝度ムラの発生要因となる。
ここで、以上のような多結晶シリコンTFTにおける素子間の特性ばらつきは、多結晶シリコンTFTのチャネル部において、チャネル方向(電子が流れる方向)に存在する結晶粒界の数のばらつきに依存する。このため、結晶粒界の数が少ない範囲では、結晶粒界のわずかな数の違いでも大きなTFT素子のバラつきを生む。一方、結晶粒界の数が増えていくにつれて、チャネル部の結晶粒界数が多少異なってもTFT素子のバラつきは小さく抑えられる。したがって、多結晶シリコンTFTにおける特性ばらつきを小さく抑えるためには、形状の揃った比較的小さなサイズの結晶を規則的に配置した多結晶シリコン膜を形成することが重要となる。
しかしながら、上述したパルスレーザー結晶化技術に広く使われているエキシマレーザは、ガスレーザーであるためパルス間のエネルギー安定性が低い。このため、上述したように同一箇所に10〜20回のレーザ光照射を行うことで、結晶粒径が均一化された多結晶が得られるようにしているものの、得られる結晶粒径の均一性は不十分である。さらにエキシマレーザは装置単価が高く、レーザーチューブ(発振器)の交換によるランニングコストも高い。さらに、上述したように数十回程度の繰り返し照射が必要なため、スループットも低いので、製品の製造コストを下げられないという問題を抱えている。
また、結晶粒径の均一化が不十分であるという問題は、上記特許文献1に記載の位相シフトマスクを用いた方法であっても同様である。しかも、このような方法であれば、位相シフトマスクの作製にも高いコストを要し、基板の大型化が困難という問題も加わる。
さらに、Arガスなどのスポットビームレーザを用いた爆発的結晶化方法は、固相転移による再結晶化法であるため、形成された結晶の質が悪く、充分なキャリアの移動度を得ることができない。
そこで本発明は、形状精度が良好でかつ良質な結晶粒を規則的に配列させることにより、精度良好な高いキャリア移動度を示す結晶領域を形成することが可能な半導体薄膜の結晶化方法を提供することを目的とする。
このような目的を達成するための本発明は、半導体薄膜に対してエネルギービームを所定速度で走査させながら連続照射することにより、半導体薄膜を結晶化させる半導体薄膜の結晶化方法である。この際、半導体薄膜を完全溶融させると共に、エネルギービームの中心位置が当該エネルギービームの走査に伴って最後に結晶化されるように、当該エネルギービームの照射条件を設定することを特徴としている。
このような半導体薄膜の結晶化方法では、エネルギービームの走査方向に向かって走査中心側に引っ張られる状態で凸となる形状の結晶粒が当該走査方向に規則的に配列された多結晶化が行われる。この結晶粒の形状や配列間隔は、エネルギービームの走査速度や照射エネルギー等の照射条件によって良好に制御される。しかも、エネルギービームの照射によって半導体薄膜を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好である。
以上説明したように本発明の半導体薄膜の結晶化方法によれば、形状精度が良好でかつ良質な結晶粒が規則的に配列されることにより、高いキャリア移動度が高精度に制御された多結晶性領域を半導体薄膜に形成することが可能である。したがって、このようにして得られた多結晶性領域を用いることにより、特性ばらつきが効果的に抑えられた画素スイッチング素子に適する薄膜トランジスタを得ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、以下の実施形態においては、半導体薄膜の結晶化方法、この結晶化方法を用いた薄膜半導体装置の製造方法をこの順に説明する。
<半導体薄膜の結晶化方法>
先ず、図1に示すように、薄膜半導体装置を形成する基板1を用意する。この基板1としては、シリコン基板をはじめ、非晶質基板のガラスやプラスチック基板などの低融点基板、石英、サファイア基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。尚、この基板1の一主面上には、ここでの図示は省略した、酸化膜や窒化膜など絶縁膜を基板1への熱伝導を防止するためのバッファー層として設けても良く、また各種金属膜などを設けても良い。
先ず、図1に示すように、薄膜半導体装置を形成する基板1を用意する。この基板1としては、シリコン基板をはじめ、非晶質基板のガラスやプラスチック基板などの低融点基板、石英、サファイア基板、さらにはアルミニウムやステンレス等の金属基板等を用いる。尚、この基板1の一主面上には、ここでの図示は省略した、酸化膜や窒化膜など絶縁膜を基板1への熱伝導を防止するためのバッファー層として設けても良く、また各種金属膜などを設けても良い。
次に、この基板1上に、非晶質の半導体薄膜3を形成する。ここでは、一例としてPE−CVD(plasma enhancement-chemical vapor deposition)法による非晶質シリコンからなる半導体薄膜3の形成を行う。このようにして得られた半導体薄膜3は、多量の水素が含有された、いわゆる水素化非晶質シリコン(a−Si:H)からなる。また、ここで形成する半導体薄膜3の膜厚は、例えば膜厚20nm〜100nmであることとする。
尚、半導体薄膜3の形成は、成膜温度を低く抑えられる方法であれば上述したPE−CVD法に限定されることはなく、塗布法によって行っても良い。この場合、ポリシラン化合物を溶媒に混ぜた混合物を、基板1上に塗布成膜し、その後、乾燥、アニールを施すことにより半導体薄膜3を形成する。そして、先のPE−CVD法や、ここで示した塗布法などの成膜温度が低く抑えられた成膜方法では、いずれの場合にも成膜条件により多少の変動はあるが、0.5atoms%〜15atoms%程度の水素を含有した水素化非晶質シリコン(a−Si:H)からなる半導体薄膜3が得られる。
その後、必要に応じて半導体薄膜3中の過剰水素イオンを脱離させるための、いわゆる水素抜きアニール処理を行う。このような水素抜きアニール処理としては、例えば400℃から600℃の炉アニールを行う。ただし、次に行う結晶化のためのアニール処理が、半導体薄膜3中において水素イオンをガス化膨張させることなくレーザ光の照射部から余剰水素を除去するように、照射エネルギーを調整して行われる場合には、水素抜きアニール処理を省略しても良い。
以上の後、半導体薄膜3に設定した活性領域に、エネルギービームとしてレーザ光Lhを照射する結晶化工程を行う。
レーザ光Lhとしては、例えば、Ga-Nレーザ(波長405nm)、Krレーザ(波長413nm)、Arレーザ(波長488nm、514.5nm)、Nd:YAGレーザ(波長1.06μm)の第2高調波(532nm)や第3高調波(355nm)、Nd:YLFレーザ(波長1.05μm)の第2高調波(524nm)や第3高調波(349nm)、あるいはYb:YAGレーザ(波長1.03μm)の第2高調波(515nm)や第3高調波(344nm)等を用いることができる。この他にも、Ti:Sapphireレーザの基本波(792nm)または第2高調波(396nm)を用いてもよい。
ここでは、半導体薄膜3に対して所定の速度で一方の走査方向yにレーザ光Lhを走査させながら照射する。そして特に、レーザ光Lhの照射によって半導体薄膜3がその深さ方向において完全溶融されるように、半導体薄膜3の膜厚に合わせてレーザ光Lhの照射条件を設定することが重要である。
このため、半導体薄膜3に照射するレーザ光Lhの波長は、半導体薄膜3の膜厚とその吸収係数に基づき、半導体薄膜3の表面層のみで吸収されずに深さ方向全域にわたって吸収される程度に、比較的吸収係数が小さくなる波長が選択される。すなわち、厚さ50nmの非晶質シリコンからなる半導体薄膜3を例にとると、波長350nm〜470nmのレーザ光が好ましく用いられる。このような波長のレーザ光Lhの発振源としては、例えばGaN系の化合物半導体レーザ発振器、さらにはYAGレーザ発振器が対応する。
以上のようなレーザ光Lhの波長以外の照射条件として、レーザ光Lhを照射する対物レンズの開口数NA、レーザ光Lhの走査速度や照射エネルギー等を調整することによっても、半導体薄膜3を深さ方向において完全溶融させた結晶化が行われるようにすることができる。そして、非晶質の半導体薄膜3に一定強度以上のレーザ光Lhを照射することにより半導体薄膜3を完全に溶融させるのである。
またこの結晶化工程においては、以上のように選択された波長のレーザ光Lhを、ビームプロファイルがガウシアン形状のスポットビームとして用いることとする。これにより、図2(1)に示すように、レーザ光Lhの照射部分の温度は、レーザ光Lhのビームプロファイル(Beam Profile)のガウシアン形状に対応し、レーザ光Lhの走査中心φで最も高く、両端で最も低くなる。
そのため、図2(2)に示すように、レーザ光Lhを走査方向yに走査しながら照射することにより、半導体薄膜3が完全溶融した走査路Rにおいて、走査中心φと離れた遠い位置(レーザ光の走査路Rの両側端)から結晶凝固が開始され、走査路Rの両側端に一定数の結晶の種Bが発生する。
そして、図2(3)に示すように、さらにレーザ光Lhの走査を進めることにより、結晶の種Bが走査方向yに向かって走査中心φ側に引っ張られる状態で凝固が進み、走査中心φが最後に結晶化される。この際、走査中心φにおいて凝固が会合するように、上述した照射条件の範囲でさらにレーザ光Lhの走査速度および出力を調整しても良い。これにより、走査中心φから走査路Rの両側に向かって末広がりに広がる半三日月状、つまり三日月を線対称となる線で2分割した形状の結晶粒bを得る。また凝固が会合する走査中心φには、走査方向yに沿った一連の結晶粒界aを形成する。
さらに図3に示すように、この結晶化工程においては、基板1上の半導体薄膜3に対して、レーザ光Lhを所定のピッチpを保って平行に走査させる。この際、各走査においての走査方向yは、一定方向であることとする。
レーザ光Lhを走査させるピッチpは、走査中心φが隣接するレーザ光Lhの走査路Rに重なることなく、また隣接するレーザ光Lhの走査位置に形成された結晶粒bの結晶性を引き継いで凝固が進む範囲に設定されることとする。このため、ピッチpは、おおむねレーザ光Lhの直径rとした場合、おおむね[r/2]<p≦[1.5×r]の範囲であり、レーザ光Lhの直径rと同程度のピッチpで一定の走査方向yにレーザ光Lhを走査させることが好ましい。
これにより、先のレーザ光Lhの走査で形成された半三日月状の結晶粒bが種となり、この走査に隣接させたレーザ光Lhの走査においての結晶化が進められる。また、所定のピッチpで結晶粒界aが設けられるように半導体薄膜3の多結晶化が進められる。そして、結晶粒界a−a間には、半三日月状の結晶粒bを合体させた三日月形状の結晶粒b’が結晶粒界aの延設方向に沿って配列形成される。この結晶粒b’は、レーザ光Lhの走査方向yと逆方向に凸となる三日月形状となる。
ここで、レーザ光Lhを平行に走査させるピッチp(すなわち結晶粒界aのピッチであり周期)は、次に説明する薄膜半導体装置のチャネル部に設けられる結晶粒界aの本数を規定する重要なファクターになる。つまり、以降に詳しく説明するように、薄膜半導体装置のチャネル部に設けられる結晶粒界aの本数(周期数)は、キャリア移動度を保てる範囲でトランジスタ特性のバラツキを均一化できる程度に多く設定されることが好ましいが、さらにここではプロセスのタクトタイムを損なわない範囲でより多くの本数の結晶粒界aがチャネル部に設けられるように、薄膜半導体装置の設計に合わせてピッチpが設定されていることとする。そして、このピッチpに合わせて、ピッチp方向(走査方向yと垂直な方向)におけるレーザ光Lhのスポット径rが設定されることとする。
具体的には、後の実施例でも説明するように、チャネル部には、チャネル幅方向に延設された結晶粒界aが25本程度設けられるように、チャネル長に合わせてピッチpが設定されることが好ましい。
また、上述した結晶化工程においては、レーザ光Lhの照射によって形成される結晶粒界aの特性を一定化させることが極めて重要である。結晶粒界aの特性を一定化する要因としては、各照射位置においてのレーザの照射エネルギー密度が一定であること、走査速度が一定であること、レーザ光Lhのピッチpが一定であること、半導体薄膜3の膜厚が均一であること等が求められる。
さらに、レーザ光Lhの照射エネルギー密度を一定とするために、少なくとも活性領域に対してレーザ光Lhを照射している間においては、レーザ光Lhが連続発振された状態となっていることが望ましい。ここで、連続発振とは、半導体薄膜3の温度が低下しない範囲の休止(例えば50ns以下の休止)がある場合も含むこととする。また、レーザ光Lhの照射エネルギー密度を一定として上述の照射を行うためには、エネルギーのフィードバック機能やフォーカスサーボ機能を備えたレーザ光の照射装置を用いることが望ましい。エネルギーのフィードバック機能やフォーカスサーボ機能は光ディスク等のカッティングマシーン等で使われる公知の技術で構築されることが可能である。
また、半導体薄膜3に対するレーザ光Lhの照射は、レーザ照射の走査速度が一定になる領域で設定する。
そして、半導体薄膜3に対するレーザ光Lhの照射位置の移動は相対的でよく、固定されたレーザ光の照射位置に対して半導体薄膜が形成された基板側を移動させても良いし、固定された基板に対してレーザ光の照射位置を移動させても良い。また、基板1とレーザ光の照射位置との両方を移動させても良い。
さらに、上述した結晶化工程におけるレーザ光Lhの平行な走査は、1つのレーザ発振器を用いて順次行っても良いし、複数のレーザ発振器を用いて行っても良い。また、表示装置を駆動するための薄膜トランジスタの作製を考えた場合、複数の活性領域に対して同時に行われることが好ましい。つまり、基板1の表面側に設定配列された複数の活性領域に対してレーザ光Laを同時に多点照射することにより、複数の活性領域に対して結晶化工程を同時に行えることが、生産性を考慮した場合には好ましい方法である。
このようなレーザ光Lhの多点照射を実現するためには、レーザ光の発振源として半導体レーザ発振器が好適に用いられる。半導体レーザ発振器は、エキシマレーザやYAGレーザなどの他のレーザ発振器と比較して非常に小型であるため、1つの装置内に複数配置が可能であり、かつ連続照射で定格200mWの出力が可能である。
半導体レーザ発振器を用いることにより、大面積化に対応して半導体レーザの個数を増やすことで基板サイズに対して柔軟に装置設計が対応することが可能となる。このため、大型基板上に同じ性能のトランジスタを多数並べた構造を得ることができ、研究レベルで報告があるようなマスクを用いて粒界を制御する方法に比べて大面積で均一な特性のトランジスタを形成することに有利である。
また、以上の結晶化工程は、不活性ガス雰囲気中に限らず、大気雰囲気中において行われても良い。大気雰囲気中で行うことにより、装置全体の大型化が防止される。
以上説明した結晶化方法によれば、レーザ光Lhの走査方向yに向かって走査中心φ側に引っ張られる状態で凸となる形状の結晶粒bが、当該走査方向yに規則的に配列された多結晶化が行われる。この結晶粒bの形状や配列間隔は、レーザ光Lhの波長、走査速度、照射エネルギー等の照射条件によって良好に制御することができる。しかも、結晶粒bは、レーザ光Lhの照射によって半導体薄膜3を完全溶融させ、液相成長によって再結晶化させて得られた結晶粒であるため、結晶の質も良好である。
また、レーザ光Lhを走査させるピッチpを調整することにより、隣接するレーザ光Lhの走査位置に形成された結晶粒bの結晶性を引き継いで凝固を進め、ピッチpで配置された結晶粒界a−a間に半三日月状の結晶粒bを合体させた三日月形状の結晶粒b’を形成することができる。これにより、走査方向yと略垂直な方向にも規則正しく結晶粒b’を配列させることが可能である。
したがって、形状精度が良好でかつ良質な結晶粒が規則的に配列されることにより、高いキャリア移動度が高精度に制御された多結晶性領域を半導体薄膜に形成することが可能である。
<薄膜半導体装置の製造方法>
次に、以上のような結晶化方法に続けて行われる薄膜半導体装置の製造方法を説明する。ここでは、同一の基板1上に複数の薄膜トランジスタTFTを設けてなる半導体装置の製造方法を説明する。尚、図面においては、主に1つの薄膜トランジスタ形成部分のみを図示する。
次に、以上のような結晶化方法に続けて行われる薄膜半導体装置の製造方法を説明する。ここでは、同一の基板1上に複数の薄膜トランジスタTFTを設けてなる半導体装置の製造方法を説明する。尚、図面においては、主に1つの薄膜トランジスタ形成部分のみを図示する。
先ず、図4(1)に示すように、基板1上の半導体薄膜3に設定した各活性領域3aの全面を、上述した結晶化方法によって選択的に結晶化する。そして、それぞれの活性領域3a内に、活性領域3aを横切る状態で結晶粒界aを平行に配列させる。この結晶粒界aは、上述したように所定のピッチpで配列される。
次に、図4(2)に示すように、結晶化させた活性領域3aを残すような所定形状に半導体薄膜3をパターンエッチングし、各活性領域3aを所定形状の島状に分割して素子分離する。この場合、図示したように、活性領域3aの周囲に結晶化させていない半導体薄膜3部分が残らない様に、半導体薄膜3をパターンエッチングしても良い。また、活性領域3aの周囲に結晶化させていない半導体薄膜3部分が残る様に、半導体薄膜3をパターンエッチングしても良い。この場合、島状にパターニングされた領域内の結晶化された領域の全てが活性領域となり、その周囲に残された非結晶の領域は分離領域となる。尚、このような半導体薄膜3のパターンエッチングは、上述した結晶化工程の前に行っても良い。この場合、活性領域3aの予定となる領域を含む島状にパターニングされた各半導体薄膜3に対して、上述した結晶化工程が施されることになる。
次に、パターニングされた活性領域3aを覆う状態で基板1の上部にゲート絶縁膜(図示省略)を形成する。このゲート絶縁膜は、酸化シリコンや窒化シリコンからなるもので良く、通常のPE−CVDによる公知の方法で成膜可能であり、この他にも塗布型の絶縁層として公知のSOG等の成膜を行っても良い。尚、このゲート絶縁膜の形成は、半導体薄膜3をパターンエッチングする前に行っても良い。
次に、図5に示すように、島状に分割した各活性領域3aの中央部を横切る形状のゲート電極5を、ゲート絶縁膜上に形成する。ここでは、結晶粒界aの延設方向に沿って、ゲート電極5を形成することが重要である。図5におけるA部の拡大図を図6に示す。
これらの図に示すように、ゲート電極5は、活性領域3aにおいて所定の幅Wに設計された部分を横切るように設けられており、ゲート電極5が横切る部分の活性領域3aの幅がチャネル幅Wとなる。つまり、結晶粒界aは、ゲート電極5下方のチャネル部Cを、チャネル幅Wの方向に横切る状態で設けられることになる。
また、ゲート電極5の線幅(すなわちチャネル長Lに対応する)は、ここで形成する薄膜トランジスタの規格に基づいて設計されており、その下方に所定本数の結晶粒界aがチャネル部Cをチャネル幅W方向に横切るように配置されるよう設定されていることとする。そして、同一特性の薄膜トランジスタであれば、チャネル部Cには、略同一本数の結晶粒界aが設けられていることが重要である。ここで略同一本数とは、所定本数に対して±1本の範囲であることが好ましい。
チャネル部Cに設けられる結晶粒界aの数は、所定本数に対する実際の本数の割合のバラツキが小さいほど、薄膜トランジスタの特性バラツキを均一化できる。このため、チャネル部Cに設けられる結晶粒界aの本数は2本以上で多いほうが良い。具体的には、後の実施例でも説明するように、チャネル部Cには、チャネル幅W方向に延設された結晶粒界aが25本程度設けられるように、チャネル長Lに合わせてピッチpが設定されることが好ましい。ただし、チャネル部Cにおいてチャネル長L方向を横切る結晶粒界aが多いほど、チャネル長L方向におけるキャリア移動度が低くなるため、キャリア移動度がある程度高く保たれる範囲で結晶粒界aの本数が多いほど良い。
また以上のように、各活性領域3aに設けられた結晶粒界aに対して所定状態としてゲート電極5を形成することが重要である。このため、先の結晶化工程においては、図7に示すように、ゲート電極5の配線方向に合わせてそれぞれの活性領域3aにおけるレーザ光Lhの走査方向を設定し、結晶粒界aの延設方向をゲート電極5の配線方向に一致させることとする。
以上のゲート電極5を形成する際には、先ず、スパッタ法または蒸着法により、例えばアルミニウムからなる電極材料層を成膜し、次にリソグラフィー法によってこの電極材料層上にレジストパターンを形成する。その後、このレジストパターンをマスクに用いて電極材料層をエッチングすることにより、ゲート電極5をパターン形成する。
尚、ゲート電極5の形成は、このような手順に限定されることはなく、例えば金属微粒子を塗布して印刷する手法であっても良い。また、ゲート電極5を形成する際の電極材料層のエッチングにおいては、続けてゲート絶縁膜をエッチングしても良い。
次に、図8の断面図に示すように、ゲート電極5をマスクに用いたイオンインプランテーションとその後のアニール処理により、活性領域3aに自己整合的に不純物が導入されたソース・ドレイン7を形成する。尚、図8は、図5におけるX−X’方向の断面に対応している。
これにより、ゲート電極5の下方には結晶化された活性領域3aにおいて不純物が導入されない部分からなるチャネル部Cが形成される。これらのソース・ドレイン7およびゲート電極5の下方のチャネル部Cは、半導体薄膜3を結晶化させた多結晶シリコンで構成されるため、以上によって多結晶シリコン薄膜を用いたトップゲート型の薄膜トランジスタTFT(すなわち多結晶シリコンTFT)が同一基板1上に複数設けられた薄膜半導体装置10が得られる。
そして、このような薄膜トランジスタTFTをスイッチング素子として用いた表示装置として、例えば液晶表示装置を作製する場合には、さらに以下の工程を行う。
先ず、図9(1)に示すように、薄膜半導体装置10の基板1上に、薄膜トランジスタTFTを覆う状態で層間絶縁膜21を形成する。次に、この層間絶縁膜21に薄膜トランジスタTFTのソース・ドレイン7に達する接続孔21aを形成する。そして、この接続孔21aを介してソース・ドレイン7に接続された配線23を、層間絶縁膜21上に形成する。
次いで、配線23を覆う状態で平坦化絶縁膜25を形成し、配線23に達する接続孔25aを平坦化絶縁膜25に形成する。次に、この接続孔25aと配線23を介してソース・ドレイン7に接続された画素電極27を、平坦化絶縁膜25上に形成する。この画素電極27は、液晶表示装置の表示タイプによって透明電極または反射電極として形成する。尚、図面は1画素の要部断面となっている。
その後、ここでの図示は省略したが、画素電極27を覆う配向膜を平坦化絶縁膜上に形成し、駆動基板29を完成させる。
一方、図9(2)に示すように、駆動基板29に対向配置させる対向基板31を用意する。この対向基板31は、透明基板33上に共通電極35を設け、さらにここでの図示を省略した配向膜で共通電極35を覆ってなる。尚、共通電極35は透明電極からなることとする。
そして、駆動基板29と対向基板31とを、画素電極27と共通電極35とを向かい合わせた状態で、スペーサ37を介して対向配置する。そして、スペーサ37によって所定間隔に保たれた基板29,31間に液晶相LCを充填封止し、液晶表示装置41を完成させる。
尚、上記構成の駆動基板29を用いて有機EL表示装置を作製する場合には、駆動基板29に設けられた画素電極を陽極(または陰極)とし、この画素電極上に正孔注入層、発光層、電子輸送層などの必要機能を有する有機層を積層させ、さらに有機層上に共通電極を陰極(または陽極)として形成することとする。
以上説明した本実施形態の結晶化方法を用いて得られた薄膜半導体装置10は、図5および図6を参照すると、ゲート電極5に沿って延設された結晶粒界aが、チャネル部Cを横切るとともにチャネル長L方向に周期的に配置された構成とすることで、チャネル部Cを通過するキャリアは、必ず所定ピッチpで配置された結晶粒界aを横切って移動することになる。このため、このピッチpを制御することにより、薄膜半導体装置1における薄膜トランジスタTFTのトランジスタ特性(キャリア移動度)を精度良好に制御することが可能になる。そして、ピッチpの大きさやチャネル部Cに配置される結晶粒界aの数を一致させることで、複数の素子においてのキャリア移動度のバラツキが抑えられる。つまり、この薄膜半導体装置10においては、図3に示すように、キャリアは移動方向Xcに結晶粒界aを横切るように移動するのである。そして、この結晶粒界aは、結晶化の際に最後に凝固する部分であり不純物が集中しているため、半三日月状の結晶粒bの走査方向y間の結晶粒界よりも明確な粒界になっている。このため、このような明確な結晶粒界aを所定本数だけ横切るようにキャリアが移動することにより、移動方向Xcと垂直な方向(すなわち走査方向y)をチャネル長L方向として設計されたトランジスタと比較して、薄膜トランジスタTFTのトランジスタ特性(キャリア移動度)が精度良好に制御されるのである。
しかも、結晶粒界a−a間の結晶状態は、結晶粒界a−a間にわたる大きさの結晶粒b’が結晶粒界aに沿って配列されている。このため、非晶質の領域を含まず、素子特性の劣化が抑えられる。また、結晶粒界a−a間においては、キャリアが結晶粒b’−b’間の粒界を通過することがないため、チャネル長L方向のキャリア移動度が高く維持される。
したがって、このような薄膜半導体装置に形成された各薄膜トランジスタTFTを画素のスイッチング素子として用いて表示装置を構成することにより、表示部での輝度ムラや色ムラを防止することが可能になる。
尚、上述した実施形態においては、図3を用いて説明したように、レーザ光Lhを走査させるピッチpを、走査中心φが隣接するレーザ光Lhの走査路Rに重なることなく、また隣接するレーザ光Lhの走査位置に形成された結晶粒bの結晶性を引き継いで凝固が進む範囲に設定することで、ピッチpで配置された結晶粒界a−a間にわたる粒径の結晶粒b’が結晶粒界aの延設方向に配列されるように半導体薄膜を多結晶化させる方法を説明した。しかしながら本発明としては、隣接するレーザ光Lhの走査位置に形成された結晶粒bの結晶性を引き継がずに凝固が進むように、レーザ光Lhを走査させるピッチpを設定しても良い。この場合には、所定ピッチpで設けられた結晶粒界a−a間に、結晶粒b、非晶質部、結晶粒bがこの順で周期的に設けられるように、半導体薄膜3の多結晶化が行われる。このような結晶化であっても、所定ピッチpの結晶粒界a−a間に、規則的に結晶粒界bを配列した結晶化が行われる。また、半導体薄膜を完全溶融させて液相成長させて得られた結晶粒bであるため、結晶の質も良好である。
そして、このような非晶質部を残して結晶化された活性領域であっても、上述した実施形態と同様に結晶粒界aに沿ってゲート電極を設けた構成とすることにより、結晶粒界aのピッチpによってトランジスタ特性の精度を高精度に制御し、特性バラツキの小さい薄膜トランジスタTFTを得ることが可能である。
また、上述した実施形態においては、本発明の多結晶化方法を適用して薄膜トランジスタを備えた薄膜半導体装置を作製する方法を説明した。しかしながら、本発明の多結晶化方法は薄膜トランジスタの製造方法への適用に限定されることはなく、他の電子素子の製造方法にも適用可能である。どの場合であっても、結晶粒界aを横切る方向に電流を流すように設定することにより、特性精度の良好な電子素子を得ることができる。
さらに、以上の実施形態で例示した材料、原料、プロセス、および数値などはあくまでも一例に過ぎず、必要に応じてこれらと異なる材料、原料、プロセス、および数値を用いても良い。
以下、本発明の実施例を図3に基づいて説明する。
<実施例1>
先ず、石英ガラス基板上に、プラズマCVD法によって膜厚120nmの酸化シリコン膜を成膜してこれを基板1とした。この基板1上に、プラズマCVD法によって膜厚50nmの非晶質シリコンからなる半導体薄膜3を成膜した。次に、半導体薄膜3中の過剰水素イオンを脱離させるため、真空中において500℃、1時間のアニール処理(水素抜きアニール処理)を施した。
先ず、石英ガラス基板上に、プラズマCVD法によって膜厚120nmの酸化シリコン膜を成膜してこれを基板1とした。この基板1上に、プラズマCVD法によって膜厚50nmの非晶質シリコンからなる半導体薄膜3を成膜した。次に、半導体薄膜3中の過剰水素イオンを脱離させるため、真空中において500℃、1時間のアニール処理(水素抜きアニール処理)を施した。
その後、この半導体薄膜3に対して、直径r=約500nm、基板面での照射エネルギー(板面照射エネルギー)12mW、対物レンズの実効NA=0.8のGaNスポットビームレーザ光Lhを、一定の走査方向yに平行に走査させながら照射した。この際、実施例1においては、このレーザ光Lhを、ピッチp=400nmの間隔をおいて走査方向yに走査速度v=1m/sで平行に走査させながら照射した。尚、半導体薄膜3に対するレーザ光Lhの照射は、常にフォーカスサーボをかけ、走査時に焦点が外れないようにした。また照射エネルギーが一定になるように照射ビームの一部をモニターしてエネルギーの変動がないようにした。
このようなレーザ光Lhの照射による結晶化を行った領域を、走査型電子顕微鏡(SEM)で観察したところ、ピッチ(周期)p=400nmで設けられた一連の結晶粒界a−a間に、走査方向yと逆方向に凸となる均一な三日月形状の結晶粒b’が規則正しく配列された多結晶領域が得られていることが確認された。
<実施例2>
実施例1におけるレーザ光Lhの照射条件を、対物レンズの実効NA=0.4、ピッチp=600nm、走査方向yへの走査速度v=3m/sに変更したこと以外は、実施例1と同様に行った。
実施例1におけるレーザ光Lhの照射条件を、対物レンズの実効NA=0.4、ピッチp=600nm、走査方向yへの走査速度v=3m/sに変更したこと以外は、実施例1と同様に行った。
このようなレーザ光Lhの照射による結晶化を行った領域を、走査型電子顕微鏡(SEM)で観察したところ、ピッチ(周期)p=600nmで設けられた一連の結晶粒界a−a間に、走査方向yと逆方向に凸となる均一な三日月形状の結晶粒b’が規則正しく配列された多結晶領域が得られていることが確認された。
<実施例3-1,実施例3-2>
実施例1のようにして多結晶化した領域を用いて、下記表1に示すように、チャネル長(ゲート線幅)L=10μm,20μm、チャネル幅W=50μmの各薄膜トランジスタを作製した。本実施例3の各薄膜トランジスタにおいては、図5に示したように、結晶粒界aと平行にゲート配線5を設けている。これにより、図3に示したように、結晶化の際に最後に凝固する部分であり不純物が集中している結晶粒界aを横切る移動方向Xcにキャリアを移動させる構成とした。また、実施例3-1,実施例3-2の各薄膜トランジスタにおけるチャネル部の結晶粒界aの本数は、約25本、約50本となる。
実施例1のようにして多結晶化した領域を用いて、下記表1に示すように、チャネル長(ゲート線幅)L=10μm,20μm、チャネル幅W=50μmの各薄膜トランジスタを作製した。本実施例3の各薄膜トランジスタにおいては、図5に示したように、結晶粒界aと平行にゲート配線5を設けている。これにより、図3に示したように、結晶化の際に最後に凝固する部分であり不純物が集中している結晶粒界aを横切る移動方向Xcにキャリアを移動させる構成とした。また、実施例3-1,実施例3-2の各薄膜トランジスタにおけるチャネル部の結晶粒界aの本数は、約25本、約50本となる。
作製した各薄膜トランジスタについてのオン電流のバラツキを測定した。その結果を上記表1に合わせて示す。表1に示すように、実施例3-1ではオン電流バラツキ±σ=±1.9%、実施例3-2ではオン電流バラツキ±σ=±1.3%に抑えられていた。また、しきい値Vthのバラツキσも、実施例3-1では0.08V、実施例3-2では0.06Vに抑えられていた。これにより、本発明を適用して多結晶化させた半導体薄膜でチャネル部を構成することにより、トランジスタ特性を高精度に制御することが可能であることが確認された。特にオン電流バラツキ±σ=3%以内に抑えられることから、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることが確認された。さらに、実施例3-1と実施例3-2との比較によれば、結晶粒界aの本数が多いほど、オン電流およびしきい値のバラツキが小さく、特性精度の良好な薄膜トランジスタが得られることが確認された。またこのときのFET移動度(キャリアの移動度)は、実施例3-1,3-2ともに26cm2/Vsであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
<実施例4-1,実施例4-2>
実施例2のようにして多結晶化した領域を用いて、下記表2に示すように、チャネル長(ゲート線幅)L=10μm,20μm、チャネル幅W=50μmの各薄膜トランジスタを作製した。本実施例4の各薄膜トランジスタにおいても、図5に示したように、結晶粒界aと平行にゲート配線5を設け、図3に示したように結晶化の際に最後に凝固する部分であり不純物が集中している結晶粒界aを横切る移動方向Xcにキャリアを移動させる構成としたことは、実施例3と同様である。また、実施例4-1,実施例4-2の各薄膜トランジスタにおけるチャネル部の結晶粒界aの本数は、約17本、約33本となる。尚、オンオフ特性向上やバラつきを低く抑えるために、本第4実施例においてはプロセスに変更を加えている。
実施例2のようにして多結晶化した領域を用いて、下記表2に示すように、チャネル長(ゲート線幅)L=10μm,20μm、チャネル幅W=50μmの各薄膜トランジスタを作製した。本実施例4の各薄膜トランジスタにおいても、図5に示したように、結晶粒界aと平行にゲート配線5を設け、図3に示したように結晶化の際に最後に凝固する部分であり不純物が集中している結晶粒界aを横切る移動方向Xcにキャリアを移動させる構成としたことは、実施例3と同様である。また、実施例4-1,実施例4-2の各薄膜トランジスタにおけるチャネル部の結晶粒界aの本数は、約17本、約33本となる。尚、オンオフ特性向上やバラつきを低く抑えるために、本第4実施例においてはプロセスに変更を加えている。
作製した各薄膜トランジスタについてのオン電流のバラツキを測定した。その結果を上記表2に合わせて示す。表2に示すように、実施例4-1ではオン電流バラツキ±σ=±0.94%、実施例4-2ではオン電流バラツキ±σ=±0.56%に抑えられていた。また、しきい値Vthのバラツキσも、実施例4-1では0.10V、実施例4-2では0.06Vに抑えられていた。これにより、NA=0.4でも同様に、本発明を適用して多結晶化させた半導体薄膜でチャネル部を構成することにより、トランジスタ特性を高精度に制御することが可能であることが確認された。特にオン電流バラツキ±σ=3%以内に抑えられることから、有機電界発光素子を用いた表示装置における画素電極のスイッチング素子として、この薄膜トランジスタを用いた場合であっても、輝度バラツキが視認されない程度に充分に抑えられることも確認された。さらに、実施例4-1と実施例4-2との比較により、結晶粒界aの本数が多いほど、オン電流のバラツキが小さい、すなわち特性精度の良好な薄膜トランジスタが得られることが確認された。またこのときのFET移動度(キャリアの移動度)は、実施例4-1,4-2ともに18cm2/Vsであり、画素スイッチとして十分良好なトランジスタ特性が得られることも確認された。
<比較例>
従来構成のエキシマレーザーを用いた結晶化工程を適用して複数の薄膜トランジスタを形成した。
従来構成のエキシマレーザーを用いた結晶化工程を適用して複数の薄膜トランジスタを形成した。
先ず、実施例1と同様の半導体薄膜3を成膜した後、KrFのエキシマレーザーを、光学的に短軸方向の幅400μm、長軸方向の長さ100mmのラインビームに加工し、1パルス毎に短軸方向に8μmのピッチで照射位置をずらし、残りの領域は重なるようにレーザーを照射した。このときに短軸に平行な断面で評価したエネルギープロファイルは、トップハット型(台形型)に調整してある。上記条件で照射を行った場合、同じ領域には約50ショットのパルスレーザーが照射されることになる。照射レーザーは1パルスが25nsで、310mJ/cm2相当のエネルギー密度となるようにアッテネーターを用いて調整した。
このようなレーザ光Lhの照射による結晶化を行った領域を、走査型電子顕微鏡(SEM)で観察したところ、一辺が約250nmの四角形状の結晶粒が格子状に規則正しく配列された多結晶領域が得られていることが確認された。
上記多結晶化した領域を用いて、下記表3に示すチャネル長(ゲート線幅)L=20μmの薄膜トランジスタを作製した。尚、各薄膜トランジスタのチャネル幅W=50μmとした。
作製した各薄膜トランジスタについてのオン電流のバラツキ等を測定した。その結果を上記表3に合わせて示す。尚、表3には、比較例と同一規格(チャネル長L=20μm、チャネル幅W=50μm)の各実施例についての結果を合わせて示した。
この結果から、本発明を適用して結晶化させた半導体薄膜を用いた実施例3,4の薄膜トランジスタのオン電流やしきい値Vtのバラツキは、本発明を適用せずにエキシマレーザによって結晶化させた半導体薄膜を用いた比較例よりも、はるかに小さいことが確認された。尚、FET移動度については、比較例の薄膜トランジスタの方が高い値を示しているが、本発明を適用した実施例3,4の値であっても画素スイッチとして十分良好な値である。
3…半導体薄膜、a…結晶粒界、b…結晶粒、b’…三日月形状の結晶粒、Lh…レーザ光(エネルギービーム)、p…ピッチ、y…走査方向
Claims (8)
- 半導体薄膜に対してエネルギービームを所定速度で走査させながら連続照射することにより、当該半導体薄膜を結晶化させる半導体薄膜の結晶化方法において、
前記半導体薄膜を完全溶融させると共に、前記エネルギービームの走査中心が当該エネルギービームの走査に伴って最後に結晶化されるように、当該エネルギービームの照射条件を設定する
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項1記載の半導体薄膜の結晶化方法において、
前記走査中心に、前記走査方向に沿った一連の結晶粒界を設ける
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項1記載の半導体薄膜の結晶化方法において、
前記走査中心に重ならない所定ピッチを保って前記エネルギービームを平行に走査させる
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項3記載の半導体薄膜の結晶化方法において、
前記所定ピッチは、隣接する前記エネルギービームの走査位置に形成された結晶粒の結晶性が引き継がれる範囲に設定される
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項4記載の半導体薄膜の結晶化方法において、
前記走査中心に、前記走査方向に沿った一連の結晶粒界を設けると共に、当該結晶粒界の間に前記エネルギービームの走査方向と逆方向に凸となる三日月形状の結晶粒を配列する
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項1記載の半導体薄膜の結晶化方法において、
前記エネルギービームのビームプロファイルをガウシアンカーブにする
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項1記載の半導体薄膜の結晶化方法において、
前記エネルギービームをスポットビームとして用いる
ことを特徴とする半導体薄膜の結晶化方法。 - 請求項1記載の半導体薄膜の結晶化方法において、
前記エネルギービームは、半導体レーザ発振器から発振されるレーザ光である
ことを特徴とする半導体薄膜の結晶化方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006344129A JP2007281420A (ja) | 2006-03-13 | 2006-12-21 | 半導体薄膜の結晶化方法 |
TW096108233A TW200802613A (en) | 2006-03-13 | 2007-03-09 | Method for crystallizing a semiconductor thin film |
US11/684,908 US20070212860A1 (en) | 2006-03-13 | 2007-03-12 | Method for crystallizing a semiconductor thin film |
CN2007101035690A CN101038868B (zh) | 2006-03-13 | 2007-03-13 | 结晶半导体薄膜的方法 |
KR1020070024661A KR20070093371A (ko) | 2006-03-13 | 2007-03-13 | 반도체 박막의 결정화 방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067270 | 2006-03-13 | ||
JP2006344129A JP2007281420A (ja) | 2006-03-13 | 2006-12-21 | 半導体薄膜の結晶化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281420A true JP2007281420A (ja) | 2007-10-25 |
Family
ID=38479477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006344129A Pending JP2007281420A (ja) | 2006-03-13 | 2006-12-21 | 半導体薄膜の結晶化方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070212860A1 (ja) |
JP (1) | JP2007281420A (ja) |
KR (1) | KR20070093371A (ja) |
CN (1) | CN101038868B (ja) |
TW (1) | TW200802613A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278163B2 (en) | 2008-07-30 | 2012-10-02 | Sony Corporation | Semiconductor processing apparatus and semiconductor processing method |
JP2017017292A (ja) * | 2015-07-06 | 2017-01-19 | 国立大学法人島根大学 | 結晶化方法、パターニング方法、および、薄膜トランジスタ作製方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4169073B2 (ja) * | 2006-03-13 | 2008-10-22 | ソニー株式会社 | 薄膜半導体装置および薄膜半導体装置の製造方法 |
TWI528418B (zh) | 2009-11-30 | 2016-04-01 | 應用材料股份有限公司 | 在半導體應用上的結晶處理 |
WO2017120584A1 (en) | 2016-01-08 | 2017-07-13 | The Trustees Of Columbia University In The City Of New York | Methods and systems for spot beam crystallization |
CN105632905B (zh) * | 2016-01-21 | 2018-05-11 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管单元及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85103942B (zh) * | 1985-05-16 | 1988-03-16 | 中国科学院上海冶金所 | 绝缘层上多晶硅的激光加热再结晶方法 |
DE3779672T2 (de) * | 1986-03-07 | 1993-01-28 | Iizuka Kozo | Verfahren zum herstellen einer monokristallinen halbleiterschicht. |
TW445545B (en) * | 1999-03-10 | 2001-07-11 | Mitsubishi Electric Corp | Laser heat treatment method, laser heat treatment apparatus and semiconductor device |
KR100327087B1 (ko) * | 1999-06-28 | 2002-03-13 | 구본준, 론 위라하디락사 | 레이저 어닐링 방법 |
JP4558262B2 (ja) * | 2001-08-30 | 2010-10-06 | シャープ株式会社 | 半導体装置の製造方法 |
US7078322B2 (en) * | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
US7470602B2 (en) * | 2002-10-29 | 2008-12-30 | Sumitomo Heavy Industries, Ltd. | Crystalline film and its manufacture method using laser |
JP4408667B2 (ja) * | 2003-08-22 | 2010-02-03 | 三菱電機株式会社 | 薄膜半導体の製造方法 |
-
2006
- 2006-12-21 JP JP2006344129A patent/JP2007281420A/ja active Pending
-
2007
- 2007-03-09 TW TW096108233A patent/TW200802613A/zh not_active IP Right Cessation
- 2007-03-12 US US11/684,908 patent/US20070212860A1/en not_active Abandoned
- 2007-03-13 KR KR1020070024661A patent/KR20070093371A/ko not_active Application Discontinuation
- 2007-03-13 CN CN2007101035690A patent/CN101038868B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8278163B2 (en) | 2008-07-30 | 2012-10-02 | Sony Corporation | Semiconductor processing apparatus and semiconductor processing method |
JP2017017292A (ja) * | 2015-07-06 | 2017-01-19 | 国立大学法人島根大学 | 結晶化方法、パターニング方法、および、薄膜トランジスタ作製方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI352391B (ja) | 2011-11-11 |
CN101038868B (zh) | 2011-11-23 |
TW200802613A (en) | 2008-01-01 |
KR20070093371A (ko) | 2007-09-18 |
CN101038868A (zh) | 2007-09-19 |
US20070212860A1 (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
US8734584B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
JP2003059831A (ja) | 半導体装置の作製方法 | |
US20080087895A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
JP2006237270A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
WO2011161715A1 (ja) | 薄膜トランジスタアレイ装置、有機el表示装置、及び、薄膜トランジスタアレイ装置の製造方法 | |
US7651928B2 (en) | Method for crystallizing a semiconductor thin film | |
KR20070049310A (ko) | 다결정 실리콘 및 그의 결정화 방법 | |
JP2007281420A (ja) | 半導体薄膜の結晶化方法 | |
JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
JP4169071B2 (ja) | 表示装置 | |
JP4169072B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
JP2008243843A (ja) | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 | |
JP2010141040A (ja) | 表示装置用基板とその製造方法、表示装置、レーザアニーリング装置、結晶化半導体膜の製造方法 | |
JP2007281444A (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |