JP2007250674A - 基板及びこれを用いた半導体装置 - Google Patents

Abstract

【課題】配線パターンの剥がれを防ぎ、半導体装置の信頼性が向上する手段を提供する。
【解決手段】配線パターン１１１が形成されてなる第１の基板１１と、第１の基板１１の表面に搭載される半導体素子２と、表面から裏面に貫通する刳り貫き部１２１を有し、刳り貫き部１２１に半導体素子２を収容するように第１の基板１１の表面に接合されてなる第２の基板１２と、第１の基板１１と刳り貫き部１２１とによって囲まれる空間（中空部）１４を塞ぐように、第２の基板１２の表面に設けられる保護フィルム１３と、を有した半導体装置１。第１の基板１１の裏面には配線パターンと同じ素材からなる補強パターンが、配線パターンと第１の基板１１との間の接触面積を増大させるように配線パターンに連続して形成されている。
【選択図】図１Ａ

Description

この発明は、基板及びこれを用いた半導体装置に関し、とくに配線パターンの剥がれを防ぐことにより半導体装置の信頼性を向上するための技術に関する。

ＣＳＰ（Chip Size Package）の関連技術に見られるように、近年の電子機器の小型化に伴い、これら電子機器に搭載される半導体装置には、小型化、微細化が要求されている。このため、これら半導体装置に用いられる基板に形成される配線パターンについても、高い信頼性が求められている。
特開平９−１９８３９４号公報 特開２００４−１６５３１２号公報

配線パターンの信頼性を向上する技術として、例えば、特許文献１には、配線パターンの素材や断面形状、配線パターンと基板との間の接着性等を工夫することが記載されている。また特許文献２には、半導体装置をダイシングによって切り出した際に、基板の端面に露出する配線パターンの断面から進行する配線パターンの剥離を防ぐ技術が記載されている。このように、配線パターンの剥離を防止して、小型化、微細化が進む半導体装置の信頼性を向上させるための様々な試みがなされている。

本発明は、これら従来技術とは異なる方法により配線パターンの剥がれを防止する技術に関するもので、これにより半導体装置の信頼性を向上させることが可能な基板及びこれを用いた半導体装置を提供することを目的とする。

上記目的を達成するための本発明のうちの主たる発明は、基板であって、前記配線パターンと同じ素材からなる補強パターンが、前記配線パターンと当該基板との間の接触面積を増大させるように前記配線パターンに連続して形成されていることとする。

このように、配線パターンと同じ素材からなる補強パターンを、配線パターンと当該基板との間の接触面積を増大させるように前記配線パターンに連続して形成するようにすることで、配線パターンの基板への接合強度を増すことができ、配線パターンの剥がれを確実に防ぐことができる。

また本発明のうちの他の主たる発明の一つは、上記基板であって、前記配線パターンは線状であり、前記補強パターンは、前記配線パターンの線幅を増大させるように前記配線パターンの長手方向の所定位置に形成されていることとする。

このように、配線パターンが線状である場合、配線パターンの線幅を増大させるように配線パターンの長手方向の所定位置に補強パターンを形成するようにすることで、配線パターンの形状の変化を最小限に抑えつつ、補強パターンを形成することができる。また例えば、配線パターンの一端から進行するような剥がれに対しては、補強パターンの部分で剥がれがそれよりも先に進行するのを止めることができる。従って、例えば、ボンディングパッドとなる部分など、配線パターンの主要部分の手前に補強パターンを形成しておくようにすることで、補強パターンの面積を必要最小限としつつ主要部分の剥がれを確実に防ぐことができる。

なお、補強パターンの形状は、例えば、半円形状とするとよい。また補強パターンは、配線パターンの長手方向の一方の側にのみ形成するようにしてもよいし、配線パターンの長手方向の双方のそれぞれの側に形成するようにしてもよい。また補強パターンは、配線パターンの長手方向に沿って複数の箇所に形成するようにしてもよい。また補強パターンは、配線パターンの長手方向の一端を延長するように形成してもよい。

本発明によれば、配線パターンの剥がれを防ぐことができ、半導体装置の信頼性を向上することができる。

以下、本発明の一実施形態につき詳細に説明する。図１Ａは、本発明の一実施形態として説明する半導体装置１を表面側から見た透視斜視図であり、図１Ｂは、半導体装置１を裏面側から見た斜視図である。

図１Ａに示すように、半導体装置１は、直方体状（又は立方体状）の外観を呈し、その表面に配線パターンが形成された扁平直方体状（又は扁平立方体状）の第１の基板１１と、第１の基板１１の表面に搭載される半導体素子２と、第１の基板１１の表面に積層され、半導体素子２の周囲を囲むように設けられる壁体を構成する直方体状（又は立方体状）の第２の基板１２と、第２の基板１２の表面に接着される保護フィルム１３とを含むものである。第２の基板１２は、ドリル加工やレーザー加工等によって、扁平略直方体状（又は扁平略立方体状）に刳り貫かれており、この刳り貫き部１２１によって、半導体装置１の内部に中空部１４が形成されている。そして、この中空部１４には、半導体素子２が収容されている。

ここでこのように、半導体装置１は、エポキシ樹脂などのモールド体による樹脂封止構造を有さず、半導体素子２が収容される中空部１４を有する構造であるため、半導体素子２が、例えば、光学素子である場合には、モールド体を光が通過する場合における減衰や屈折等が一切無く、半導体装置１からの発光光を外部に効率よく出射させることができる。また、外部から半導体装置１に入射される光を効率よく半導体素子２に受光させることができる。また、第１の基板１１と刳り貫き部１２１とによって囲まれる空間を塞ぐように保護フィルム１３を設けているため、第１の基板１１表面に形成される配線パターンや半導体素子に塵やゴミ等が付着してしまうのを防ぐことができる。

第１の基板１１及び第２の基板１２は、例えば、エポキシやポリエステル、ポリイミド、フェノール等の樹脂に紙やガラス布などを混入した有機基板であり、ガラス布基材エポキシ樹脂銅張積層版とプリプレグ、ガラス基材耐熱樹脂銅張積層版とプリプレグ、紙基材フェノール樹脂銅張積層板等からなるものである。

半導体素子２は、例えば、受光部又は発光部を有する光学素子、トランジスタ、ダイオードなどのディスクリートな素子、半導体基板に熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を経て製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等である。なお、以下の説明において、半導体素子２は、その表面に発光部又は受光部２１を有する光学素子であるものとする。

半導体素子２の表面には、金やアルミなどの導体からなる複数の電極パッド２２（ボンディングパッド）が形成されている。第１の基板１１の表面には、複数の電極リード１１１（インナーリード）が形成されている。各電極パッド２２と、各電極パッド２２に対応する電極リード１１１とは、金やアルミなどの導体線からなるボンディングワイヤー１５によって結線されている。第１の基板１１の表面には、一部に形成されている開口部を除き、ソルダーレジスト１２３が形成されている。

図１Ｂに示すように、第１の基板１１の裏面には、第１の基板１１の縁に沿って配列する複数の電極リード１１２が形成されている。また第１の基板１１の裏面の、半導体装置１の裏面の中央を含み各電極リード１１２の端部を除く長方形状の領域には、ソルダーレジスト１２４が形成されている。

保護フィルム１３は、中空部１４に収容されている半導体素子２や配線パターン、ボンディングワイヤー１５などに塵やゴミ等が付着してしまうのを防ぐ役目を果たす。保護フィルム１３の素材としては、赤外線や可視光線、紫外線などに強く、リフロー時などの高温に対する耐性を有するものが用いられ、例えば、ポリイミド等が用いられる。なお、図１Ａにおいて、保護フィルム１３は透明に描かれているが、保護フィルム１３は透明でないこともある。保護フィルム１３は、赤外線や可視光線、紫外線などに強いシリコン系又はアクリル系等の接着剤によって第２の基板１２に接合されている。

＜＜第１の基板＞＞
図２Ａに第１の基板１１の平面図を、図２Ｂに第１の基板１１の裏面図をそれぞれ示している。なお、後述するように、第１の基板１１の表面及び裏面には、ソルダーレジスト１２３，１２４が形成されるが、図２Ａ及び図２Ｂには、第１の基板１１にソルダーレジスト１２３を形成する前の状態を表している。

図２Ａに示すように、第１の基板１１の表面側中央付近には、半導体素子２を搭載するための、各辺が対応する第１の基板１１の各辺に平行な長方形状の素子搭載領域１１５が設けられている。

図２Ａにおいて、半導体素子２が配置される素子搭載領域１１５の±Ｙ側には、半導体素子２の輪郭線に沿って配列する、複数の長方形状の電極リード１１１が形成されている。また、各電極リード１１１の半導体素子２側の端部には、円形のランド１１６が形成されている。各ランド１１６の下には、第１の基板１１の表面から裏面に垂直に貫通する貫通電極１１３が形成されている。各電極リード１１１の第１の基板１１の外周側には、電極リード１１１よりも細線の配線パターン（以下、引き出し線１１７という）が連続している。なお、引き出し線１１７は、例えば、導通試験等に用いられる。各引き出し線１１７の他端は、第１の基板１１の外周縁に達している。

第１の基板１１の表面の中央付近の、ランド１１６や電極リード１１１を含まず素子搭載領域１１５の一部を含む略長方形状の領域には、電極リード１１１と同じ厚みの導電体（銅箔等）からなる網目状の配線パターン（以下、メッシュパターン１１８という）が形成されている。ここでメッシュパターン１１８は、素子搭載領域１１５の平坦性を確保する目的で設けられる。すなわち、第１の基板１１の表面の、素子搭載領域１１５の±Ｙ側の夫々に配列するランド１１６によって挟まれる領域は、ランド１１６の部分に対して窪んだ状態であるため、このまま第１の基板１１の表面にソルダーレジスト１２３を形成してしまうとソルダーレジスト１２３の表面に凹凸が生じてしまうが、メッシュパターン１１８を形成しておくことで、ソルダーレジスト１２３の表面の平坦性を確保することができる。なお、このように平坦性を確保することで、半導体素子２をソルダーレジスト１２３表面の素子搭載領域１１５に対応する位置に確実に接合することができる。すなわち、平坦性が損なわれると、半導体素子２を接合するための接着剤に生じるボイドや接着剤の塗布厚が不均一化等により接着強度が低下するが、平坦性を確保することによりそのような問題を防ぐことができる。なお、全面的でなく網目状の配線パターンとすることで、配線パターン形成に必要な素材の量を節約することができる。

第１の基板１１の表面の所定位置には、Ｌ字状の配線パターン（以下、位置マーク１１９という）が形成されている。位置マーク１１９は、ダイボンディング装置やワイヤーボンディング装置等の半導体製造装置に第１の基板１１を位置決めする際の目印として用いられる。

図２Ｂに示すように、第１の基板１１の裏面には、第１の基板１１の表面に繋がる貫通電極１１３が形成されている。第１の基板１１の裏面の、各貫通電極１１３が形成されている位置には、円形のランド１２０が形成されている。

各ランド１２０には、各ランドを起点として、図２Ｂの±Ｙ方向に延出し、図２Ｂの±Ｘ方向に２列に配列する複数の長方形状の電極リード１１２が形成されている。各電極リード１１２の一方の端部は、第１の基板１１の外周縁に達している。各電極リード１１２のもう一方の端部には、その一端がランド１２０に接続する配線パターン（以下、接続パターン１２２という）が連続する。図２Ｂに示すように、連続する電極リード１１２と接続パターン１２２とは、斜交するように形成されている場合もあるし、これらが直線状に配置されるように形成されている場合もある。なお、電極リード１１２又は接続パターン１２２の形状は、第１の基板１１に搭載される半導体素子２の形状や電極パッド２２の配置、第１の基板１１の配線レイアウト等に応じて各様に決定される。

電極リード１１２と接続パターン１２２との接続部分の周囲には、電極リード１１２及び接続パターン１２２からなる線状の配線パターンに連続させて、当該配線パターンの線幅を増大させるように、上記接続部分の両側に、それぞれ略半円状のパターン（以下、補強パターン１１４という）が形成されている。

ここでこのように、電極リード１１２と接続パターン１２２とからなる配線パターンに、当該配線パターンと同じ素材からなる補強パターン１１４が、当該配線パターンと第１の基板１１との間の接触面積を増大させるように当該配線パターンに連続して形成されていることで、配線パターンの基板への接合強度が増し、当該配線パターンの剥がれを防ぐことができる。また配線パターンの一端から剥がれが進行するような場合には、この剥がれは基板１１と強固に結合している補強パターン１１４の位置で停止することとなり、剥がれが接続パターン１２２側にまで進行してしまうのを防ぐことができる。

なお、補強パターン１１４は、必ずしも図２Ｂに示す位置に形成されていなくてもよい。また補強パターン１１４の形状は、図２Ｂに示す形状に限られない。例えば、補強パターン１１４は、配線パターンの長手方向の左右の一方の側にのみ形成するようにしてもよいし、配線パターンの長手方向の左右双方のそれぞれの側に形成するようにしてもよい。また補強パターン１１４は、配線パターンの長手方向に沿って複数の箇所に形成するようにしてもよい。

つまり、補強パターン１１４の形状は、配線パターンの剥がれを防ぐための必要な接合強度を確保することができ、半導体装置１の電気的／磁気的な特性を変化させない形状で、かつ、隣接して形成されている他の配線パターンに接しない程度の大きさであればよい。

なお、以上に説明した、表面側の電極リード１１１、引き出し線１１７、位置マーク１１９、裏面側の電極リード１１２、補強パターン１１４、メッシュパターン１１８、ランド１２０、及び接続パターン１２２は、例えば、銅（Ｃｕ）などの薄膜状の導電体からなる。また、これらは、例えば、サブトラクティブ法やフルアディティブ法などによって形成されている。そして、補強パターン１１４やメッシュパターン１１８についても、このように他の配線パターンと同じ工程で形成することができるため、メッシュパターン１１８を設けたことにより工程が複雑化することはない。各貫通電極１１３は、ドリル加工やレーザー加工などにより、第１の基板１１にビアホール（Via Hall）を形成した後、デスミア処理、無電解メッキ又は電解メッキによる表面メッキ処理などを経て形成されている。

図３Ａにソルダーレジスト１２３を形成した後の第１の基板１１の平面図を示している。また、図３Ｂにソルダーレジスト１２４を形成した後の第１の基板１１の裏面図を示している。さらに、図３Ｃに、第１の基板１１の表面に第２の基板１２を接合した状態における平面図を示している。

図３Ａに示すように、第１の基板１１の表面には、一部に形成されている開口部を除き、例えば、熱硬化性又は紫外線硬化性のインク材料を用いるスクリーン印刷法、感光性樹脂材料による写真法などにより、ソルダーレジスト１２３が形成されている。上記開口部のうちの一つ（以下、第１のレジスト開口部１３１という）は、素子搭載領域１１５を内包し、第２の基板１２の内周縁に略相似な形状で所定の線幅で環状に形成されている。

第２の基板１２の刳り貫き部１２１の、第１の基板１１に面する側の内周縁は、第１のレジスト開口部１３１の内部に位置する。より具体的には、第１のレジスト開口部１３１は、第１のレジスト開口部１３１の線幅のほぼ中央を通る線上に、第２の基板１２の内周縁が一致するように形成されている。ここで第１の基板１１と第２の基板１２との接合に際して塗布される接着剤の余剰分は、第２の基板１２の周囲に漏れ出すが、漏れ出した接着剤が、例えば、電極リード１１１に付着してしまうと、表面汚染やワイヤーボンディング不良などによる不具合が生じることがあるが、第１のレジスト開口部１３１は、これを防ぐ役目を果たす。すなわち、図３Ｄは、図３ＣのＰ−Ｐ’線における半導体装置１の断面図であるが、同図に示すように、第２の基板１２の周囲に漏れ出た接着剤１４５が第１のレジスト開口部１３１に流れ込み、第１のレジスト開口部１３１の内側への接着剤１４５の浸入が阻止される。つまり、第１のレジスト開口部１３１は、漏れ出た接着剤１４５の浸入を防ぐ防波堤として機能する。

第１のレジスト開口部１３１の内周側の、半導体素子２が配置される領域の±Ｙ側には、ボンディングステッチが施される電極リード１１１の部分を露出させるための帯状の開口部（以下、第２のレジスト開口部１３２という）が形成されている。また、第１のレジスト開口部１３１の内周側の、位置マーク１１９に対応した部分には、位置マーク１１９を露出させるための正方形状の開口部（以下、第３のレジスト開口部１３３という）が形成されている。

図３Ｂに示すように、第２の基板１２の裏面には、図２Ｂに示したランド１２０及び接続パターン１２２を覆うように、長方形状のソルダーレジスト１２４が形成されている。このため、第２の基板１２の裏面には、電極リード１１２のみが露出している。なお、ソルダーレジスト１２４は、補強パターン１１４の部分にも形成されている。このため、電極リード１１２及び接続パターン１２２は、ソルダーレジスト１２４の張力と補強パターン１１４が形成されていることとによって、第１の基板１１に確実に接合されることとなり、配線パターンの剥がれを確実に防ぐことができる。

＜＜製造方法＞＞
次に、以上に説明した半導体装置１の製造方法について詳述する。図４Ａは、以下に説明する製造方法で使用する第１の集合基板４１の平面図であり、図４Ｂは、以下に説明する製造方法で使用する第２の集合基板４２の平面図である。図４Ｃは、第１の集合基板４１の上に第２の集合基板４２を位置決めして重ねた状態を示す平面図である。

図４Ａに示すように、第１の集合基板４１には、前述した配線パターン、すなわち、電極リード１１２、ランド１１６、貫通電極１１３、引き出し線１１７、メッシュパターン１１８、位置マーク１１９、電極リード１１２、接続パターン１２２、ランド１２０からなる複数の第１の基板１１が連続して配列形成されている。また、図４Ｂに示すように、第２の集合基板４２には、複数の第２の基板１２が連続して配列形成されている。なお、第１の集合基板４１には、前述したソルダーレジスト１２３，１２４が、既に形成されている。

まず、図５Ａ（ａ）に示す工程では、半導体素子２をピックアップ装置によりピックアップし、第１の集合基板４１の表面の領域に配置し、樹脂接着又は金属接合により第１の集合基板４１の第１の基板１１の素子搭載領域１１５に搭載する。なお、樹脂接着の場合の接着剤はペースト樹脂やダイアタッチフィルム（ＤＡＦ（（Die Attach Film））などである。

続く図５Ａ（ｂ）に示す工程では、ワイヤーボンディングを行って、各電極パッド２２と電極リード１１１とを結線する。

続く図５Ａ（ｃ）に示す工程では、第１の集合基板４１と第２の集合基板４２の位置合わせを行い、第１の集合基板４１の表面に、第２の集合基板４２を、ペースト状又はシート状のエポキシ樹脂系の接着剤を用いて接合している。なお、シート状の接着剤を用いる場合は、この接合は、例えば、第２の集合基板４２の接合面に、キャリアフィルム付のシート状の接着剤をあらかじめ貼り付けておき、キャリアフィルムを剥がしてから第２の集合基板４２を第１の集合基板４１に貼り合わせて熱圧着を行う、といった手順により行う。

図５Ａ（ｄ）に示す工程では、第２の集合基板４２の表面に、保護フィルム１３となる保護フィルムシート４３を貼り合わせている。保護フィルムシート４３には、例えば、あらかじめ接着面にシリコン系やアクリル系の接着剤が塗布されているものを用いる。

図５Ａ（ｅ）に示す工程では、第１の集合基板４１の裏面に、アクリル系又はポリイミド系のダイシングシート４４を貼り合わせている。

図５Ａ（ｆ）に示す工程では、第１の集合基板４１と第２の集合基板４２の接合体を、ダイシング装置のカッティングテーブル５０上にセットし、第２の集合基板４２の各刳り貫き部１２１を仕切る格子の部分の中央を通る線（ダイシングラインの一つを図４ＡにＱ−Ｑ’線として示している）をダイシングラインとして、フルカットダイシングによりダイシングを行っている。このように第１の集合基板４１と第２の集合基板４２の接合体、及び保護フィルムシート４３をフルカットダイシングにより切断することで、切断面の平坦性が自然に確保され、切断後の保護フィルム１３の各側面と、保護フィルム１３の各側面に対応する第２の基板１２の各側面とが、それぞれ連続する平面をなすフラットな側面構造となる。そして、このようなフラットな側面構造とすることで、例えば、半導体装置１をコレットにより吸着してピックアップするような場合、半導体装置１を確実に吸着することができ、半導体装置１の機器への組み込み時に位置ずれが起きにくくなる。

ところで、図５Ａ（ｆ）に示す例では、第１の集合基板４１の外周縁が第２の集合基板４２よりやや外側にはみ出しているが、このはみ出し部分にダイシングブレード５１を当てるようにしてダイシングを行うと、ぶれや振動が生じて基板を損傷することがある。このため、ダイシングは第２の集合基板４２が上に位置するように第１の集合基板４１側をカッティングテーブル５０に固定するようにして接合体をダイシング装置にセットし、ダイシングブレード５１を保護フィルムシート４３の側から当てるようにして行う。

なお、図５Ａ（ｆ）に示すようなはみ出し部分は、例えば、第１の集合基板４１と第２の集合基板４２との接合体をワイヤーボンダーなどの製造装置にセットする際の支持部となるが、製造装置の仕様や製造プロセスによっては、はみ出し部分が必要でないこともあり、この場合は第１の集合基板４１と第２の集合基板４２の端面を一致させて接合することができる。そして、このような場合には、例えば、図５Ｂに示すように、第２の集合基板４２側を下にして接合体をカッティングテーブル５０に固定し、ダイシングブレード５１を第１の集合基板４１側から当てるようにするとよい。すなわち、ダイシングブレード５１が、第２の集合基板４２の周囲にはみ出した保護フィルム１３の縁に接触すると、保護フィルム１３がぶれてダイシングしづらいことがあるが、上記のようなダイシング方法とすることで、ダイシングをスムーズに行うことができる。また、この場合には、保護フィルム１３とダイシングシート４４とが重ねて貼り合わされることになるが、このような場合には、保護フィルムシート４３とダイシングシート４４とがあらかじめ貼り合わされているものを用いることで、保護フィルムシート４３を貼り合わせる作業とダイシングシート４４を貼り合わせる作業とを一回の作業で済ますことができ、工程を簡略化することができる。

以上に説明した製造方法によれば、半導体装置１を効率よく生産することができる。とくに、中空部１４をバルクの素材からドリル加工やレーザー加工等によって削りだそうとすれば、第１の基板１１表面の平坦性を確保することが難しい上、半導体装置１の電気的特性に悪影響を及ぼす切削クズが発生するなどの問題があるが、このように第１の集合基板４１と第２の集合基板４２とを貼り合わせることにより中空部１４を構成するようにすることで、上記の問題は生じない。またドリル加工やレーザー加工によって中空部１４を削りだそうとした場合、削りだし後に狭い中空部１４に半導体素子２を搭載したりボンディングワイヤー１５の結線を行うこととなるため作業性が悪いが、以上に説明した製造方法では、第１の基板１１の表面に第２の基板１２を貼り合わせる前に、事前に半導体素子２を搭載しておくので、効率的な生産が可能である。

なお、以上に説明した製造方法では、第１の集合基板４１に半導体素子２を搭載し、ワイヤーボンディングを行った後に第１の集合基板４１と第２の集合基板４２とを貼り合わせているが、第１の集合基板４１と第２の集合基板４２とを貼り合わせた後に第１の集合基板４１に半導体素子２の搭載とワイヤーボンディングを行うようにしてもよい。また、第１の集合基板４１に半導体素子２を搭載した後に第１の集合基板４１と第２の集合基板４２とを貼り合わせ、その後にワイヤーボンディングを行うようにしてもよい。

＜＜保護フィルム＞＞
半導体装置１が、保護フィルム１３を剥がして使用されることが前提である場合には、使用時に保護フィルム１３を剥がし易いことが好ましい。ここで保護フィルム１３を剥がし易くする方法としては、保護フィルム１３として、例えば、リフロー処理等の加熱工程が不要な場合には、熱を加えると剥離する性質を有するもの（熱剥離シート）を選択することが考えられる。また、例えば、図６Ａ又は図６Ｂに示すように、保護フィルム１３に、これを剥がすときの手がかりとなる切り欠き１５０を形成するようにしてもよい。

ここで図６Ａ又は図６Ｂに示す形状の切り欠き１５０は、例えば、ダイシング工程よりも前の工程において、図７Ａ又は図７Ｂに示すように、第２の集合基板４２に貼り合わされている保護フィルムシート４３のダイシングラインの交点に、ドリル加工等によって容易に形成することが可能な孔１５１を穿孔しておくことにより、簡単に形成することができる。

例えば、図７Ａは、第２の集合基板４２に保護フィルムシート４３が貼り合わされた状態であるが、同図に示すように、保護フィルムシート４３のダイシングラインの交点の位置に正方形の孔１５１を穿孔しておくことで、ダイシングによって１つの孔１５１について４つ分の図６Ａに示す形状の切り欠き１５０を形成することができる。また、例えば、図７Ｂは、第２の集合基板４２に保護フィルムシート４３が貼り合わされた状態であるが、同図に示すように、保護フィルムシート４３のダイシングラインの交点の位置に円形の孔１５１を穿孔しておくことで、ダイシングによって１つの孔１５１について４つ部の図６Ｂに示す形状の切り欠き１５０を形成することができる。なお、切り欠き１５０の形状は以上に示したものに限られない。例えば、正方形等の多角形をその中心を通る線で分割した形状、もしくは、円又は楕円をその中心を通る線で分割した形状であってもよい。

保護フィルム１３として、例えば、長波長カットフィルタ、短波長カットフィルタ、バンドパスフィルタ等、特定波長の光（電磁波）のみを選択的に通過させる光学フィルタとして機能するものを用いてもよい。例えば、半導体素子２が人感センサである場合に遠赤外光のみを半導体素子２に入射するようにする場合など、半導体素子２が受光素子である場合には、特定波長の光のみが受光素子に入射させるようにすることができる。また、半導体素子２が発光素子である場合には、特定波長の光のみを出射させるようにすることができる。

ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、前述の実施形態では、第１の基板１１は平置型であるが、第１の基板１１は多層構造の基板であってもよい。また第１の基板１１に搭載される半導体素子２の数が複数であってもよい。

例えば、前述の実施形態では、第１の基板１１は平置型であるが、第１の基板１１は多層構造の基板であってもよい。また第１の基板１１に搭載される半導体素子２の数が複数であってもよい。

補強パターン１１４やメッシュパターン１１８の態様は、前述したものに限られない。補強パターン１１４やメッシュパターン１１８の態様は、基板やこれに搭載される半導体素子２の数や形態に応じて他にも様々なものが考えられる。

図８Ａ及び図８Ｂに、補強パターン１１４やメッシュパターン１１８を有する前述の実施形態とは異なる形態のＶＱＬＰ（Very thin-Quad-Land-Peripheral type package）タイプの基板１１０の平面図及び裏面図を示している。

図８Ａに示すように、この基板１１０は正方形状である。基板１１０の表面には、基板１１０の外周に沿って環状に、複数の貫通孔１１３とランド１１６とが形成されている。また各ランド１１６を基点として、基板１１０の外周方向に延出する電極リード１１１が形成されている。なお、基板１１０の外周側に位置する電極リード１１１の終端は、正方形状になっている。また、基板１１０の中央の各ランド１１６によって囲まれる領域には、メッシュパターン１１８が形成されている。

一方、図８Ｂに示すように、基板１１０の裏面側には、基板１１０の外周に沿って環状に、複数の貫通孔１１３とランド１２０とが形成されている。また各ランド１２０を基点として、基板１１０の外周方向に延出する接続パターン１２２、及び接続パターン１２２の一端に連続して外周方向に延出する電極リード１１２が形成されている。また、電極リード１１２と接続パターン１２２とが接続する部分の周囲には、これら配線パターン（電極リード１１２及び接続パターン１２２）に連続して、当該配線パターンと同じ素材からなる半円状の補強パターン１１４が、当該配線パターンの長手方向に対して左右方向の片側又は両側に形成されている。また、基板１１０の裏面の中央の各ランド１１６によって囲まれる領域には、メッシュパターン１１８が形成されている。

ここで図８Ｂに示すように、この基板１１０の場合、電極リード１１２が基板１１０の端面に達しており、基板１１０の端面に電極リード１１２の切断面が露出している。このため、この基板１１０の場合には、基板１１０の端面に露出している電極リード１１２の一端から基板１１０の内側に向けて剥がれが進行しやすい。しかし、このような剥がれの進行は、補強パターン１１４の部分で停止する。つまり、補強パターン１１４によって、剥がれが接続パターン１２２側にまで達してしまうのが防止される。

図９は前述の実施形態とは異なる形態からなる、補強パターン１１４やメッシュパターン１１８を有する、ＦＬＧＡ(Fine pitch Land Grid Array)タイプの基板１１０の裏面図を示している。同図に示すように、この基板１１０は正方形状であって、基板１１０の裏面には、Ｘ軸と＋４５゜又は−４５゜の方向に所定長さを有する複数の電極リード１１２が形成されている。各電極リード１１２の一端には、ランド１１６が形成されており、ランド１１６の部分には、基板１１０の表面に貫通する貫通孔１１３が形成されている。また、基板１１０の４つの角隅には、正方形状の端子１２６が形成されている。また、基板１１０の周辺部分の４つの端子１２６で挟まれる領域には、基板１１０の外周に沿って平行な線状の４つのメッシュパターン１１８が形成されている。

各端子１２６には、Ｘ軸と＋４５゜又は−４５゜の方向に延出する電極リード１１２の一つが各端子１２６の基板１１０の内周側に位置する角部に連続して形成されている。各端子１２６に連続する電極リード１１２の一端は、端子１２６の外周から突出している。この突出部分は、電極リード１１２の剥がれを防止する役目を果たす。

本発明の一実施形態として説明する半導体装置１を表面側から見た透視斜視図である。 本発明の一実施形態として説明する半導体装置１を裏面側から見た斜視図である。 本発明の一実施形態として説明する第１の基板１１の平面図である。 本発明の一実施形態として説明する第１の基板１１の裏面図である。 本発明の一実施形態として説明するソルダーレジスト１２３を形成した後の第１の基板１１の平面図である。 本発明の一実施形態として説明するソルダーレジスト１２３を形成した後の第１の基板１１の裏面図である。 本発明の一実施形態として説明する図３Ａに示す第１の基板１１の表面に第２の基板１２を接合した状態を示す平面図である。 本発明の一実施形態として説明する図３ＣのＰ−Ｐ’線における半導体装置１の断面図である。 本発明の一実施形態として説明する第１の集合基板４１の平面図である。 本発明の一実施形態として説明する第２の集合基板４２の平面図である。 本発明の一実施形態として説明する第１の集合基板４１と第２の集合基板４２を貼り合わせた状態を示す図であり、貼り合わせた状態を第２の集合基板４２側から見た平面図である。 本発明の一実施形態として説明する製造方法を説明するプロセスフローである。 本発明の一実施形態として説明する製造方法を説明するプロセスフローである。 本発明の一実施形態として説明する保護フィルム１３にこれを剥がすときの手がかりとなる切り欠き１５０を有する半導体装置１を表面側から見た斜視図である。 本発明の一実施形態として説明する保護フィルム１３にこれを剥がすときの手がかりとなる切り欠き１５０を有する半導体装置１の表面側から見た斜視図である。 本発明の一実施形態として説明する保護フィルム１３に切り欠き１５０を形成する方法を説明する保護フィルムシート４３、第２の集合基板、及び第１の集合基板を示す図であり、第１の集合基板側から見た平面図である。 本発明の一実施形態として説明する保護フィルム１３に切り欠き１５０を形成する方法を説明する保護フィルムシート４３、第２の集合基板、及び第１の集合基板を示す図であり、第１の集合基板側から見た平面図である。 本発明の一実施形態として説明するＶＱＬＰタイプの基板１１０の平面図である。 本発明の一実施形態として説明するＶＱＬＰタイプの基板１１０の裏面図である。 本発明の一実施形態として説明するＦＬＧＡタイプの基板１１０の裏面図である。

符号の説明

１ 半導体装置
１１ 第１の基板 １２ 第２の基板
１３ 保護フィルム １４ 中空部
１５ ボンディングワイヤー ２２ 電極パッド
４１ 第１の集合基板 ４２ 第２の集合基板
４３ 保護フィルムシート ４４ ダイシングシート
５０ カッティングテーブル ５１ ダイシングブレード
１１０ 基板
１１１ 電極リード １１２ 電極リード
１１３ 貫通電極 １１４ 補強パターン
１１５ 素子搭載領域 １１６ ランド
１２６ 端子 １１７ 引き出し線
１１８ メッシュパターン １１９ 位置マーク
１２０ ランド １２１ 刳り貫き部
１２２ 接続パターン １２３ ソルダーレジスト
１２４ ソルダーレジスト １３１ 第１のレジスト開口部
１３２ 第２のレジスト開口部 １３３ 第３のレジスト開口部
１５０ 切り欠き １５１ 孔

Claims (11)

1. 配線パターンが形成されてなる基板であって、
   前記配線パターンと同じ素材からなる補強パターンが、前記配線パターンと当該基板との間の接触面積を増大させるように前記配線パターンに連続して形成されていること
   を特徴とする基板。
2. 請求項１に記載の基板であって、
   前記配線パターンは線状であり、
   前記補強パターンは、前記配線パターンの線幅を増大させるように前記配線パターンの長手方向の所定位置に形成されていること
   を特徴とする基板。
3. 請求項２に記載の基板であって、
   前記補強パターンは、略半円状であること
   を特徴とする基板。
4. 請求項２に記載の基板であって、
   前記補強パターンが、前記配線パターンの長手方向に対して一方の側にのみ形成されていること
   を特徴とする基板。
5. 請求項２に記載の基板であって、
   前記補強パターンが、前記配線パターンの長手方向に対して双方の側に形成されていること
   を特徴とする基板。
6. 請求項２に記載の基板であって、
   前記補強パターンが、前記配線パターンの長手方向に沿って複数の箇所に形成されていること
   を特徴とする基板。
7. 請求項２に記載の基板であって、
   前記補強パターンが、前記配線パターンの長手方向の一端を延長するように形成されていること
   を特徴とする基板。
8. 請求項７に記載の基板であって、
   前記補強パターンは、その一端が電極端子となる配線パターンの周囲から突出するように形成されていること
   を特徴とする基板。
9. 請求項２に記載の基板であって、
   前記配線パターンの長手方向の少なくとも一端が当該基板の縁に達していること
   を特徴とする基板。
10. 配線パターンが形成されてなる基板と、
    前記基板の表面に接合される半導体素子と、
    前記基板の表面に、前記半導体素子の周囲を囲むように設けられる壁体と、
    を有し、
    前記配線パターンと同じ素材からなる補強パターンが、前記配線パターンと前記基板との間の接触面積を増大させるように前記配線パターンに連続して形成されていること
    を特徴とする半導体装置。
11. 請求項１０に記載の半導体装置であって、
    前記配線パターンは線状であり、
    前記補強パターンは、前記配線パターンの線幅を増大させるように前記配線パターンの長手方向の所定位置に形成されていること
    を特徴とする半導体装置。
    
    

Images