JP2007248096A - 半導体検査装置 - Google Patents

Abstract

【課題】検査装置へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置において、過電流等の設定外電圧が発生することを防止する。
【解決手段】リレー11の接続元と接続先間の電位差をモニターする装置21を設ける。リレー11の接続元と接続先に電位差があり、かつ検査装置からリレー11を接続させる信号が送られたとき、デバイスへつながるリレー12をグラウンドへ接続させる制御装置を設ける。電圧モニター装置21に電位差がなくなったとき、リレー12は元に戻る。これにより、検査用プログラムでケアすることなく、バイパスコンデンサの接続制御ができ、過電流等の設定外電圧から検査ボードを保護することが可能となる。
【選択図】図１

Description

本発明は、半導体素子を測定する半導体検査装置に関する。

半導体素子の検査において、検査装置からデバイスへ電源電圧を安定して供給するため、検査ボードの電源電圧ライン上にバイパスコンデンサを接続している。動的な検査を行うときは上記のバイパスコンデンサを接続させ、静的な検査を行うときは上記のバイパスコンデンサに溜まった電荷の充放電が検査に影響を及ぼすため、リレーによってバイパスコンデンサを開放させている。検査内容によって、バイパスコンデンサの接続／開放をリレーで制御するため、従来では、バイパスコンデンサを接続するときに、リレーの接続元と接続先が同電位になっているかを考慮し、検査用プログラムで制御を行っていた。
特開２００２−１２４５５２号公報

上記従来手法では、リレーの接続元と接続先が同電位になっておらず、誤ってバイパスコンデンサを接続した際に、過電流等の設定外電圧が発生し、プローブカードなどの検査ボードに損傷を起こすことがあった。

したがって、本発明の目的は、半導体素子の検査において、過電流等の設定外電圧が発生することを防止できる半導体検査装置を提供することである。

上記課題を解決するために、本発明の請求項１記載の半導体検査装置は、検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、検査装置本体へつながる端子に接続される第１の端子と、バイパスコンデンサに接続される第２の端子と、検査装置本体へつながる別の端子に接続される第３の端子とを有する第１のリレーと、電源電圧ライン上に設けられ、検査装置本体へつながる端子と接続される第１の端子と、デバイスへつながる端子に接続される第２の端子と、グラウンドに接続される第３の端子とを有する第２のリレーと、第１のリレーの第１の端子と接続される第１の端子と、第１のリレーの第２の端子と接続される第２の端子と、第３の端子とを有する電圧モニター装置とを備え、第１のリレーの第３の端子がＶＤＤレベルのとき、第１のリレーの第１の端子と第２の端子が接続され、第１のリレーの第３の端子がＶＳＳレベルのとき、第１のリレーの第１の端子と第２の端子が開放され、電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、電圧モニター装置の第３の端子がＶＤＤレベルになり、電圧モニター装置の第１の端子と第２の端子の間に電位差がないとき、電圧モニター装置の第３の端子がＶＳＳレベルになり、電圧モニター装置の第３の端子と、検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第１の端子と第３の端子が接続され、第１の信号がＶＳＳレベルのとき、第２のリレーの第１の端子と第２の端子が接続される。

請求項２記載の半導体検査装置は、検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、検査装置本体へつながる端子に接続される第１の端子と、第２の端子と、検査装置本体へつながる別の端子に接続される第３の端子とを有する第１のリレーと、第１のリレーの第２の端子に接続される第１の端子と、バイパスコンデンサに接続される第２の端子と、グラウンドに接続される第３の端子とを有する第２のリレーと、第１のリレーの第１の端子と接続される第１の端子と、第１のリレーの第２の端子と接続される第２の端子と、第３の端子とを有する電圧モニター装置とを備え、第１のリレーの第３の端子がＶＤＤレベルのとき、第１のリレーの第１の端子と第２の端子が接続され、第１のリレーの第３の端子がＶＳＳレベルのとき、第１のリレーの第１の端子と第２の端子が開放され、電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、電圧モニター装置の第３の端子がＶＤＤレベルになり、電圧モニター装置の第１の端子と第２の端子の間に電位差がないとき、電圧モニター装置の第３の端子がＶＳＳレベルになり、電圧モニター装置の第３の端子と、検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第２の端子と第３の端子が接続され、第１の信号がＶＳＳレベルのとき、第２のリレーの第２の端子と第１の端子が接続される。

請求項３記載の半導体検査装置は、検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、検査装置本体へつながる端子に接続される第１の端子と、バイパスコンデンサに接続される第２の端子と、グラウンドに接続される第３の端子と、検査装置本体へつながる別の端子に接続される第４の端子とを有するリレーを備え、リレーの第４の端子がＶＤＤレベルのとき、リレーの第１の端子と第２の端子が接続され、リレーの第４の端子がＶＳＳレベルのとき、リレーの第２の端子と第３の端子が接続される。

本発明の請求項１記載の半導体検査装置によれば、電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、電圧モニター装置の第３の端子がＶＤＤレベルになり、電圧モニター装置の第３の端子と、検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第１の端子と第３の端子が接続されるので、第１のリレーの接続元と接続先の電位差によって発生した過電流等の設定外電圧をグラウンドへ放電させることができる。このため、検査用プログラムでケアすることなく、バイパスコンデンサの接続制御ができ、過電流等の設定外電圧から検査ボード等の半導体検査装置の損傷を防ぐ。

本発明の請求項２記載の半導体検査装置によれば、電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、電圧モニター装置の第３の端子がＶＤＤレベルになり、電圧モニター装置の第３の端子と、検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第２の端子と第３の端子が接続されるので、バイパスコンデンサに充電された電荷を瞬時にグラウンドへ放電させることができ、請求項１と同様に過電流等の設定外電圧から検査ボードを保護することができる。

本発明の請求項３記載の半導体検査装置によれば、リレーの第４の端子がＶＤＤレベルのとき、リレーの第１の端子と第２の端子が接続され、リレーの第４の端子がＶＳＳレベルのとき、第リレーの第２の端子と第３の端子が接続されるので、バイパスコンデンサに充電された電荷を瞬時にグラウンドへ放電させることができ、請求項１と同様に過電流等の設定外電圧から検査ボードを保護することができる。また、電位差モニター装置を検査ボード上に設ける必要がないので、ウェハ上の半導体素子を測定するプローブカードのように、部品の設置箇所が限られている場合に有効である。

（実施の形態１）
本発明の第１の実施の形態について、図１を用いて説明する。図１は本発明の第１の実施の形態の回路構成図である。

図１において、検査ボード１００上のバイパスコンデンサ３１の接続／開放を制御するリレー１１を設ける。また、検査装置（本体）１とデバイス２をつなぐ信号線（電源電圧ライン）上にリレー１２を設ける。リレー１１の接続元と接続先間の電位差をモニターする電圧モニター装置２１をリレー１１と並列に設ける。

リレー１１は、検査装置１へつながる端子１−１に接続される第１の端子１１−１と、バイパスコンデンサ３１に接続される第２の端子１１−２と、検査装置１へつながる別の端子１−２に接続される第３の端子１１−３とを有する。バイパスコンデンサ３１は、リレー１１の第２の端子１１−２に接続される第１の端子３１−１と、グラウンドに接続される第２の端子３１−２とを有する。リレー１１の第３の端子１１−３がＶＤＤレベルのとき、リレー１１の第１の端子１１−１と第２の端子１１−２が接続され、リレー１１の第３の端子１１−３がＶＳＳレベルのとき、リレー１１の第１の端子１１−１と第２の端子１１−２が開放される。

リレー１２は、検査装置１へつながる端子１−１と接続される第１の端子１２−１と、デバイス２へつながる端子２−１に接続される第２の端子１２−２と、グラウンドに接続される第３の端子１２−３とを有する。電圧モニター装置２１は、リレー１１の第１の端子１１−１と接続される第１の端子２１−１と、リレー１１の第２の端子１１−２と接続される第２の端子２１−２と、第３の端子２１−３とを有する。

電圧モニター装置２１の接続元（観測点Ａ）と接続先（観測点Ｂ）の間に電位差があり、かつ検査装置１から、リレー１１を接続させる信号が送られたとき、リレー１２をグラウンドへ接続させる制御信号を発生するアンド回路３を設ける。電圧モニター装置２１に電位差がなくなったとき、リレー１２は元に戻る。

すなわち、電圧モニター装置２１の第１の端子２１−１と第２の端子２１−２の間に電位差があるとき、電圧モニター装置２１の第３の端子２１−３がＶＤＤレベルになり、電圧モニター装置２１の第１の端子２１−１と第２の端子２１−２の間に電位差がないとき、電圧モニター装置２１の第３の端子２１−３がＶＳＳレベルになる。また、電圧モニター装置２１の第３の端子２１−３と、検査装置１へつながる別の端子１−２の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、リレー１２の第１の端子１２−１と第３の端子１２−３が接続され、第１の信号がＶＳＳレベルのとき、リレー１２の第１の端子１２−１と第２の端子１２−２が接続される。

これにより、リレー１１の接続元と接続先の電位差によって発生した過電流等の設定外電圧をグラウンドへ放電させることができ、デバイスへとつながるプローブカードなどの検査ボード１００を保護することができる。
（実施の形態２）
本発明の第２の実施の形態について、図２を用いて説明する。図２は本発明の第２の実施の形態の回路構成図である。

図２において、図１のリレー１２を削除し、リレー１１とバイパスコンデンサ３１の間にリレー１３を加えた以外は第１の実施の形態で説明した回路と同様のものである。

リレー１１は、検査装置１へつながる端子１−１に接続される第１の端子１１−１と、第２の端子１１−２と、検査装置１へつながる別の端子１−２に接続される第３の端子１１−３とを有する。リレー１１の第３の端子１１−３がＶＤＤレベルのとき、リレー１１の第１の端子１１−１と第２の端子１１−２が接続され、リレー１１の第３の端子１１−３がＶＳＳレベルのとき、リレー１１の第１の端子１１−１と第２の端子１１−２が開放される。

リレー１３は、リレー１１の第２の端子１１−２に接続される第１の端子１３−１と、バイパスコンデンサ３１に接続される第２の端子１３−２と、グラウンドに接続される第３の端子１３−３とを有する。バイパスコンデンサ３１は、リレー１３の第２の端子１３−２と接続される第１の端子３１−１と、グラウンドに接続される第２の端子３１−２とを有する。電圧モニター装置２１は、リレー１１の第１の端子１１−１と接続される第１の端子２１−１と、リレー１１の第２の端子１１−２と接続される第２の端子２１−２と、第３の端子２１−３とを有する。

電圧モニター装置２１の接続元（観測点Ａ）と接続先（観測点Ｂ）の間に電位差があり、かつ検査装置１から、リレー１１を接続させる信号が送られたとき、リレー１３をグラウンドへ接続させる制御信号を発生するアンド回路３を設ける。

すなわち、電圧モニター装置２１の第１の端子２１−１と第２の端子２１−２の間に電位差があるとき、電圧モニター装置２１の第３の端子２１−３がＶＤＤレベルになり、電圧モニター装置２１の第１の端子２１−１と第２の端子２１−２の間に電位差がないとき、電圧モニター装置の第３の端子２１−３がＶＳＳレベルになる。また、電圧モニター装置２１の第３の端子２１−３と、検査装置１へつながる別の端子１−２の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、リレー１３の第２の端子１３−２と第３の端子１３−３が接続され、第１の信号がＶＳＳレベルのとき、リレー１３の第２の端子１３−２と第１の端子１３−１が接続される。

これにより、バイパスコンデンサ３１に充電された電荷を瞬時にグラウンドへ放電させることができ、過電流等の設定外電圧から検査ボード２００を保護することができる。
（実施の形態３）
本発明の第３の実施の形態について、図３を用いて説明する。図３は本発明の第３の実施の形態回路構成図である。

実施の形態１、２の回路構成では電位差モニター装置２１を検査ボード上に設ける必要があり、ウェハ上の半導体素子を測定するプローブカードのように、部品の設置箇所が限られている検査ボードでは、物理的に困難な場合がある。そのため、本実施の形態は電位差モニターを設けない構成である。

図３において、リレー１４は、検査装置１へつながる端子１−１に接続される第１の端子１４−１と、バイパスコンデンサ３１に接続される第２の端子１４−２と、グラウンドに接続される第３の端子１４−３と、検査装置１へつながる別の端子１−２に接続される第４の端子１４−４とを有する。バイパスコンデンサ３１は、リレー１４の第２の端子１４−２に接続される第１の端子３１−１と、グラウンドに接続される第２の端子３１−２とを有する。

検査ボード３００上のバイパスコンデンサ３１の接続を制御するリレー１４を開放させる信号が送られたとき、リレー１４をグラウンドへ接続させる制御装置を設ける。

すなわち、リレー１４の第４の端子１４−４がＶＤＤレベルのとき、リレー１４の第１の端子１４−１と第２の端子１４−２が接続され、リレー１４の第４の端子１４−４がＶＳＳレベルのとき、リレー１４の第２の端子１４−２と第３の端子１４−３が接続される。

これにより、バイパスコンデンサ３１に充電された電荷を瞬時にグラウンドへ放電させることができ、過電流等の設定外電圧から検査ボード３００を保護することができる。

本発明にかかる半導体検査装置は、検査用プログラムでケアすることなく、バイパスコンデンサの接続制御ができ、過電流等の設定外電圧から検査ボードの損傷を防ぐという効果を有し、半導体素子を測定する検査に有用である。

本発明の第１の実施の形態による検査ボードの回路構成図である。 本発明の第２の実施の形態による検査ボードの回路構成図である。 本発明の第３の実施の形態による検査ボードの回路構成図である。

符号の説明

１ 検査装置
１−１，１−２ 端子
２ デバイス
２−１ 端子
３ アンド回路
１００ 検査ボード
２００ 検査ボード
３００ 検査ボード
１１ リレー
１１−１，１１−２，１１−３ 端子
１２ リレー
１２−１，１２−２，１２−３ 端子
１３ リレー
１３−１，１３−２，１３−３ 端子
１４ リレー
１４−１，１４−２，１４−３，１４−４ 端子
２１ 電圧モニター装置
２１−１，２１−２，２１−３ 端子
３１ バイパスコンデンサ
３１−１，３１−２ 端子

Claims (3)

1. 検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、
   前記検査装置本体へつながる端子に接続される第１の端子と、前記バイパスコンデンサに接続される第２の端子と、前記検査装置本体へつながる別の端子に接続される第３の端子とを有する第１のリレーと、
   前記電源電圧ライン上に設けられ、前記検査装置本体へつながる端子と接続される第１の端子と、前記デバイスへつながる端子に接続される第２の端子と、グラウンドに接続される第３の端子とを有する第２のリレーと、
   前記第１のリレーの第１の端子と接続される第１の端子と、前記第１のリレーの第２の端子と接続される第２の端子と、第３の端子とを有する電圧モニター装置とを備え、
   前記第１のリレーの第３の端子がＶＤＤレベルのとき、前記第１のリレーの第１の端子と第２の端子が接続され、前記第１のリレーの第３の端子がＶＳＳレベルのとき、前記第１のリレーの第１の端子と第２の端子が開放され、
   前記電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、前記電圧モニター装置の第３の端子がＶＤＤレベルになり、前記電圧モニター装置の第１の端子と第２の端子の間に電位差がないとき、前記電圧モニター装置の第３の端子がＶＳＳレベルになり、
   前記電圧モニター装置の第３の端子と、前記検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第１の端子と第３の端子が接続され、第１の信号がＶＳＳレベルのとき、第２のリレーの第１の端子と第２の端子が接続されることを特徴とする半導体検査装置。
2. 検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、
   前記検査装置本体へつながる端子に接続される第１の端子と、第２の端子と、前記検査装置本体へつながる別の端子に接続される第３の端子とを有する前記第１のリレーと、
   前記第１のリレーの第２の端子に接続される第１の端子と、前記バイパスコンデンサに接続される第２の端子と、グラウンドに接続される第３の端子とを有する第２のリレーと、
   前記第１のリレーの第１の端子と接続される第１の端子と、前記第１のリレーの第２の端子と接続される第２の端子と、第３の端子とを有する電圧モニター装置とを備え、
   前記第１のリレーの第３の端子がＶＤＤレベルのとき、前記第１のリレーの第１の端子と第２の端子が接続され、前記第１のリレーの第３の端子がＶＳＳレベルのとき、前記第１のリレーの第１の端子と第２の端子が開放され、
   前記電圧モニター装置の第１の端子と第２の端子の間に電位差があるとき、前記電圧モニター装置の第３の端子がＶＤＤレベルになり、前記電圧モニター装置の第１の端子と第２の端子の間に電位差がないとき、前記電圧モニター装置の第３の端子がＶＳＳレベルになり、
   前記電圧モニター装置の第３の端子と、前記検査装置本体へつながる別の端子の論理積をとった第１の信号を設け、第１の信号がＶＤＤレベルのとき、第２のリレーの第２の端子と第３の端子が接続され、第１の信号がＶＳＳレベルのとき、第２のリレーの第２の端子と第１の端子が接続されることを特徴とする半導体検査装置。
3. 検査装置本体へつながる端子とデバイスへつながる端子とを接続した電源電圧ラインとグラウンド間にバイパスコンデンサを接続した半導体検査装置であって、
   前記検査装置本体へつながる端子に接続される第１の端子と、前記バイパスコンデンサに接続される第２の端子と、グラウンドに接続される第３の端子と、前記検査装置本体へつながる別の端子に接続される第４の端子とを有するリレーを備え、
   前記リレーの第４の端子がＶＤＤレベルのとき、前記リレーの第１の端子と第２の端子が接続され、前記リレーの第４の端子がＶＳＳレベルのとき、前記リレーの第２の端子と第３の端子が接続されることを特徴とする半導体検査装置。

Images