JP2007242765A - Diode, manufacturing method, and method for controlling inverse recovery current - Google Patents
Diode, manufacturing method, and method for controlling inverse recovery current Download PDFInfo
- Publication number
- JP2007242765A JP2007242765A JP2006060810A JP2006060810A JP2007242765A JP 2007242765 A JP2007242765 A JP 2007242765A JP 2006060810 A JP2006060810 A JP 2006060810A JP 2006060810 A JP2006060810 A JP 2006060810A JP 2007242765 A JP2007242765 A JP 2007242765A
- Authority
- JP
- Japan
- Prior art keywords
- region
- crystal defect
- diode
- depletion
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、ダイオードに関する。特に、ＰＩＮダイオードに関する。 The present invention relates to a diode. In particular, it relates to a PIN diode.
ＰＩＮダイオードは、第１導電型不純物を高濃度に含むアノード領域と、第２導電型不純物を低濃度に含む中間領域と、第２導電型不純物を高濃度に含むカソード領域がその順序で隣接している構造を備えている。
アノード領域とカソード領域の間に印加されている電圧が逆方向に反転すると、アノード領域と中間領域の界面からアノード領域と中間領域に向けて空乏領域が伸び、その空乏領域によって逆方向の電流が流れるのを禁止する。
アノード領域とカソード領域の間に印加されている電圧が逆方向に反転した直後には、順方向電圧が印加されていた間に中間領域に蓄積されていたキャリア（電子と正孔）がアノード電極とカソード電極に排出されるために、アノード電極とカソード電極の間を逆方向に電流が流れる（逆回復電流と呼ばれる）。中間領域に蓄積されていたキャリア（電子と正孔）が排出されるのに応じて中間領域を空乏領域が伸びていく。
In the PIN diode, an anode region containing a high concentration of first conductivity type impurities, an intermediate region containing a low concentration of second conductivity type impurities, and a cathode region containing a high concentration of second conductivity type impurities are adjacent in that order. Has a structure.
When the voltage applied between the anode region and the cathode region is reversed in the reverse direction, a depletion region extends from the interface between the anode region and the intermediate region toward the anode region and the intermediate region, and current in the reverse direction is generated by the depletion region. Prohibit flowing.
Immediately after the voltage applied between the anode region and the cathode region is reversed in the reverse direction, the carriers (electrons and holes) accumulated in the intermediate region while the forward voltage is applied are anode electrodes. As a result, the current flows in the reverse direction between the anode electrode and the cathode electrode (referred to as reverse recovery current). As the carriers (electrons and holes) accumulated in the intermediate region are discharged, the depletion region extends in the intermediate region.
逆回復電流を抑制するためには、順方向電圧が印加されている間に中間領域に蓄積される正孔の数を抑制しておくのが有効である。
そこで、特許文献１の技術が開発されている。図１（ａ）に示すように、特許文献１のダイオードでは、アノード電極１０１と、第１導電型不純物（この場合はｐ型不純物）を高濃度に含むアノード領域１０２と、第２導電型不純物（この場合はｎ型不純物）を低濃度に含む中間領域１０３と、第２導電型不純物を高濃度に含むカソード領域１０４と、カソード電極１０５が、その順序で隣接している。図１（ｂ）に示すように、特許文献１のダイオードでは、アノード領域１０２と中間領域１０３の界面の主として中間領域１０３側に、結晶欠陥を高密度に含む結晶欠陥領域が形成されている。
アノード領域１０２と中間領域１０３の界面近傍の中間領域１０３に結晶欠陥領域を形成しておくと、順方向電圧が印加されている間に中間領域１０３に蓄積される正孔の数を抑制することができ、逆回復電流を抑制することができる。
In order to suppress the reverse recovery current, it is effective to suppress the number of holes accumulated in the intermediate region while the forward voltage is applied.
Therefore, the technique of Patent Document 1 has been developed. As shown in FIG. 1A, in the diode of Patent Document 1, an
Forming a crystal defect region in the
特許文献１のダイオードでは、中間領域１０３とカソード領域１０４の界面近傍に、第２の結晶欠陥領域を形成している。その結晶欠陥密度は、アノード領域１０２と中間領域１０３の界面近傍に形成されている結晶欠陥領域の結晶欠陥密度よりも低い。なお、特許文献１のダイオードでは、中間領域１０３の厚みについて解析しておらず、逆バイアス電圧が印加された時にアノード領域１０２と中間領域１０３の界面から中間領域１０３に向けて伸びる空乏領域の厚みと中間領域１０３の厚みの関係が不明である。
In the diode of Patent Document 1, a second crystal defect region is formed in the vicinity of the interface between the
ダイオードが利用されている電気回路の電源電圧は高くなっており、アノード領域とカソード領域の間に逆方向に印加される電圧も高くなっている。従来のダイオードを逆方向に高電圧が印加される環境で用いると、ダイナミックアバランシェ現象が発生しやすいことが判明した。
図２は、従来のダイオードに印加される電圧が逆方向に反転した場合の電極間電圧Ｖakと逆回復電流Ｉfの変化を示すグラフである。図２（ａ）は、逆バイアス電圧が低い場合を示しており、電圧Ｖakと逆回復電流Ｉfの波形からダイオードが正常に作動していることが分かる。図２（ｂ）は、逆バイアス電圧が上昇した場合を示している。鎖線で囲む部分に示されるように、逆回復電流Ｉfはスムースに収束せず、途中で増大していることがわかる。図２（ｃ）は、逆バイアス電圧が更に上昇した場合を示している。鎖線で囲む部分に示されるように、逆回復電流Ｉfが発振してしまう。このような現象が生じると、ダイオードが破壊されやすい。従来のダイオードでは、使用される逆バイアス電圧の範囲内でも、図２の（ｂ）又は（ｃ）の示す現象が生じてしまう。
The power supply voltage of the electric circuit in which the diode is used is high, and the voltage applied in the reverse direction between the anode region and the cathode region is also high. It has been found that when a conventional diode is used in an environment where a high voltage is applied in the reverse direction, a dynamic avalanche phenomenon is likely to occur.
FIG. 2 is a graph showing changes in the interelectrode voltage Vak and the reverse recovery current If when the voltage applied to the conventional diode is reversed in the reverse direction. FIG. 2A shows a case where the reverse bias voltage is low, and it can be seen from the waveforms of the voltage Vak and the reverse recovery current If that the diode operates normally. FIG. 2B shows a case where the reverse bias voltage increases. As shown in the part surrounded by the chain line, it can be seen that the reverse recovery current If does not converge smoothly but increases in the middle. FIG. 2C shows a case where the reverse bias voltage further increases. As indicated by the portion surrounded by the chain line, the reverse recovery current If oscillates. When such a phenomenon occurs, the diode is easily destroyed. In the conventional diode, the phenomenon shown in FIG. 2B or FIG. 2C occurs even within the range of the reverse bias voltage used.
この原因を研究した結果、従来のダイオードでは、ダイオードに印加される電圧が逆方向に反転した場合に、アノード領域と中間領域の界面から中間領域に向けて伸びるはずの空乏領域が十分に伸びないことが原因であることが判明した。空乏領域が伸びる速度が遅いかあるいは十分な厚みだけ伸びないために、薄い空乏領域で大きな逆バイアス電圧を保持する必要があり、これのために空乏領域に生じる電界強度が半導体材料の最大電界強度を超えてしまうことが判明した。空乏領域に生じる電界強度が半導体材料の最大電界強度を超えてしまうために、ダイナミックアバランシェ現象が生じ、それによって逆回復電流が不規則に増大することが判明した。 As a result of studying the cause, in the conventional diode, when the voltage applied to the diode is reversed in the reverse direction, the depletion region that should extend from the interface between the anode region and the intermediate region toward the intermediate region does not extend sufficiently. Was found to be the cause. Since the rate at which the depletion region extends is slow or does not extend by a sufficient thickness, it is necessary to maintain a large reverse bias voltage in the thin depletion region. It became clear that it exceeded. It has been found that a dynamic avalanche phenomenon occurs because the electric field strength generated in the depletion region exceeds the maximum electric field strength of the semiconductor material, thereby increasing the reverse recovery current irregularly.
従来のダイオードでは、アノード領域と中間領域の界面の近傍に結晶欠陥を作ることによって、順方向電圧の印加時に正孔を再結合させ、順方向電圧が印加されている間に中間領域に蓄積される正孔の数を抑制する。
図３は、エネルギー準位を示している。Ａは伝導帯であり、Ｃは価電子帯である。Ｄは再結合準位である。結晶欠陥領域を形成すると、再結合準位Ｄの他に、ドナー準位Ｅまで形成されてしまう。ドナー準位Ｅは、結晶欠陥領域のみならず、結晶欠陥領域を作成するために照射したイオンが通過した領域にも形成されてしまう。ドナー準位Ｅは価電子帯Ｃの準位に近く、正孔をトラップしやすい。正孔がドナー準位Ｅにトラップされると、正孔の移動度は著しく低下する。
In a conventional diode, holes are recombined when a forward voltage is applied by creating a crystal defect near the interface between the anode region and the intermediate region, and accumulated in the intermediate region while the forward voltage is applied. Suppresses the number of positive holes.
FIG. 3 shows energy levels. A is the conduction band and C is the valence band. D is a recombination level. When the crystal defect region is formed, the donor level E is formed in addition to the recombination level D. The donor level E is formed not only in the crystal defect region but also in a region through which ions irradiated to create the crystal defect region have passed. The donor level E is close to the level of the valence band C and tends to trap holes. When holes are trapped in the donor level E, the mobility of holes is significantly reduced.
本発明者らの研究によって、このドナー準位が、ダイオードに印加される電圧が逆方向に反転した場合に、アノード領域と中間領域の界面から中間領域に向けて伸びるはずの空乏領域が十分に伸びない原因であることが判明した。電圧が逆方向に反転した場合に排出されるべき正孔がドナー準位によってトラップされてしまっているために、空乏領域の伸びる速度が遅く、しかも空乏領域が十分に伸びないことがわかってきた。
空乏領域の伸びる速度が遅いか、あるいは空乏領域が十分に伸びないために、逆バイアス電圧が上昇すると空乏領域に生じる電界強度が半導体材料の最大電界強度を超えてしまうことが判明した。空乏領域に生じる電界強度が半導体材料の最大電界強度を超えてしまうためにダイナミックアバランシェ現象が生じることが判明した。
According to the study by the present inventors, when the voltage applied to the diode is reversed in the reverse direction, the donor level has a sufficient depletion region that should extend from the interface between the anode region and the intermediate region toward the intermediate region. It turns out that it is a cause not to grow. It has been found that when the voltage is reversed in the reverse direction, the holes to be discharged are trapped by the donor level, so that the depletion region grows slowly and the depletion region does not grow sufficiently. .
It has been found that the electric field strength generated in the depletion region exceeds the maximum electric field strength of the semiconductor material when the reverse bias voltage is increased because the depletion region grows slowly or does not extend sufficiently. It has been found that the dynamic avalanche phenomenon occurs because the electric field strength generated in the depletion region exceeds the maximum electric field strength of the semiconductor material.
ダイオードに印加されている電圧が逆方向に反転した直後には、順方向電圧が印加されていた間に中間領域に蓄積されていた電子と正孔が排出されるために、逆回復電流が流れる。逆回復電流を抑制するためには、電子と正孔を再結合を促進するのが有利である。再結合を促進するためには、結晶欠陥を作成しておくのが有利である。しかしながら、不用意に結晶欠陥領域を形成すると、それに伴って生じるドナー準位が空乏領域が伸びるのに不利な影響を与え、耐圧を低下させてしまう。 Immediately after the voltage applied to the diode reverses in the reverse direction, the electrons and holes accumulated in the intermediate region while the forward voltage is applied are discharged, so that a reverse recovery current flows. . In order to suppress the reverse recovery current, it is advantageous to promote recombination of electrons and holes. In order to promote recombination, it is advantageous to create crystal defects. However, if the crystal defect region is formed carelessly, the donor level generated accordingly has an adverse effect on the extension of the depletion region, and the breakdown voltage is lowered.
本発明は、上記の矛盾を解決するものであり、空乏領域が伸びるのにドナー準位が不利な影響を与えることを抑制することによって耐圧を向上するのと同時に、電子と正孔の再結合を促進して逆回復電流を抑制する技術を実現するものである。 The present invention solves the above contradiction and improves the breakdown voltage by suppressing the adverse effect of the donor level on the extension of the depletion region, and at the same time, recombination of electrons and holes. The technology which suppresses reverse recovery current is promoted.
本発明のダイオードは、第１導電型不純物を高濃度に含むアノード領域と、第２導電型不純物を低濃度に含む中間領域と、第２導電型不純物を高濃度に含むカソード領域を備えており、アノード領域と中間領域とソード領域はその順序で隣接している。
本発明のダイオードでは、中間領域が、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から伸びる空乏領域の厚みよりも厚く形成されており、しかも中間領域内の前記空乏領域が伸びない領域内に、第１結晶欠陥領域が形成されていることを特徴とする。
The diode of the present invention includes an anode region containing a high concentration of first conductivity type impurities, an intermediate region containing a low concentration of second conductivity type impurities, and a cathode region containing a high concentration of second conductivity type impurities. The anode region, the intermediate region, and the sword region are adjacent in that order.
In the diode of the present invention, the intermediate region is formed to be thicker than the thickness of the depletion region extending from the interface between the anode region and the intermediate region when a reverse rated voltage is applied between the anode region and the cathode region. A first crystal defect region is formed in a region where the depletion region in the intermediate region does not extend.
上記のダイオードでは、中間領域内に結晶欠陥領域が形成されていることから、電子と正孔の再結合を促進して逆回復電流を抑制することができる。しかも、その結晶欠陥領域は、ダイオードに逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から中間領域に伸びる空乏領域が達しない領域に形成されているから、結晶欠陥領域の存在が空乏領域が伸びるのに悪影響を与えることもない。 In the above diode, since the crystal defect region is formed in the intermediate region, it is possible to promote the recombination of electrons and holes and suppress the reverse recovery current. Moreover, since the crystal defect region is formed in a region where a depletion region extending from the interface between the anode region and the intermediate region does not reach when a reverse rated voltage is applied to the diode, the existence of the crystal defect region is present. However, it does not adversely affect the growth of the depletion region.
空乏領域が伸びるのに悪影響を与えないようにするためには、空乏領域が伸びる領域内に結晶欠陥領域が存在しないことが好ましい。即ち、高い耐圧を得るためには、空乏領域が伸びる中間領域内に、結晶欠陥領域が形成されていないことが好ましい。
この場合、空乏領域が高速かつ長く伸びることから、広い空乏領域で電圧を保持することができ、電界が局所に集中する現象の発生を押さえることができ、ダイナミックアバランシェ現象の発生を抑制することができる。
しかしながら、耐圧に余裕がある場合には、空乏領域が伸びる領域内に結晶欠陥領域があってもよい。空乏領域が伸びる領域内に結晶欠陥領域が存在していても、結晶欠陥の個数を抑制することによって、必要な耐圧を確保できる場合があるからである。空乏領域が伸びる領域内に結晶欠陥領域が付加されていると、逆回復電流を抑えることができる。耐圧と逆回復電流の要求仕様の範囲内で、空乏領域が伸びる領域内に結晶欠陥領域を付加してもよい。
In order not to adversely affect the growth of the depletion region, it is preferable that no crystal defect region exists in the region where the depletion region extends. That is, in order to obtain a high breakdown voltage, it is preferable that no crystal defect region is formed in the intermediate region where the depletion region extends.
In this case, since the depletion region extends at a high speed for a long time, the voltage can be maintained in a wide depletion region, the occurrence of a phenomenon in which the electric field is concentrated locally can be suppressed, and the occurrence of the dynamic avalanche phenomenon can be suppressed. it can.
However, when there is a margin in the withstand voltage, there may be a crystal defect region in a region where the depletion region extends. This is because even if a crystal defect region exists in a region where the depletion region extends, a necessary breakdown voltage may be ensured by suppressing the number of crystal defects. When the crystal defect region is added in the region where the depletion region extends, the reverse recovery current can be suppressed. A crystal defect region may be added in the region where the depletion region extends within the required specifications of the breakdown voltage and reverse recovery current.
中間領域のうち、空乏領域が伸びない領域のほぼ全域に第１結晶欠陥領域が形成されていることが好ましい。
この場合、第１結晶欠陥領域の欠陥密度を抑えることができ、カソード領域を与えるダメージを抑制することができる。
It is preferable that the first crystal defect region is formed in almost the entire region of the intermediate region where the depletion region does not extend.
In this case, the defect density of the first crystal defect region can be suppressed, and damage to the cathode region can be suppressed.
前記したように、耐圧に余裕がある場合には、空乏領域が伸びる領域内に結晶欠陥領域を付加することによって、逆回復電流を抑えるようにしてもよい。空乏領域が伸びる領域内に形成する結晶欠陥の個数を耐圧の余裕度の範囲内に抑制することによって、必要な耐圧を確保することができるからである。
耐圧に余裕がある場合には、アノード領域と中間領域の界面付近に、第２結晶欠陥領域を形成することができる。第２結晶欠陥領域の結晶欠陥量が許容欠陥量以下であれば、必要な耐圧を確保することができる。
As described above, when there is a margin in the withstand voltage, the reverse recovery current may be suppressed by adding a crystal defect region in the region where the depletion region extends. This is because the necessary breakdown voltage can be ensured by suppressing the number of crystal defects formed in the region where the depletion region extends within the margin of the breakdown voltage.
When there is a margin in the withstand voltage, the second crystal defect region can be formed near the interface between the anode region and the intermediate region. If the amount of crystal defects in the second crystal defect region is equal to or less than the allowable defect amount, a necessary breakdown voltage can be ensured.
前記の許容欠陥量は必要とされる耐圧によって決まるものであるが、一つの目安は、第２結晶欠陥領域の結晶欠陥量が第１結晶欠陥領域の結晶欠陥量以下であることである。
この場合、第２結晶欠陥領域の存在が空乏領域の成長に悪影響を及ぼす程度を許容範囲内に押さえながら、第２結晶欠陥領域によって順方向電圧の印加時に中間領域に蓄積される正孔の数を抑制することができる。
The allowable defect amount is determined by the required withstand voltage. One guideline is that the crystal defect amount in the second crystal defect region is equal to or less than the crystal defect amount in the first crystal defect region.
In this case, the number of holes accumulated in the intermediate region when a forward voltage is applied by the second crystal defect region while suppressing the extent to which the presence of the second crystal defect region adversely affects the growth of the depletion region within an allowable range. Can be suppressed.
第１結晶欠陥領域と第２結晶欠陥領域との間に、結晶欠陥領域が形成されていないことが好ましい。
この場合、順方向電圧の印加時に中間領域に蓄積される正孔の数を抑制するのに必要な第２結晶欠陥領域を通過すると、空乏領域は迅速かつ広い範囲に伸び、高い耐圧を実現することができる。
It is preferable that no crystal defect region is formed between the first crystal defect region and the second crystal defect region.
In this case, when passing through the second crystal defect region necessary for suppressing the number of holes accumulated in the intermediate region when the forward voltage is applied, the depletion region quickly and widely extends to realize a high breakdown voltage. be able to.
本発明はまた、新規で有用な製造方法を提供する。この製造方法は、第１導電型不純物を高濃度に含むアノード領域と、第２導電型不純物を低濃度に含む中間領域と、第２導電型不純物を高濃度に含むカソード領域がその順序で隣接しているダイオードを製造する方法であり、カソード領域側から中間領域に向けてイオンを注入する工程を備えている。本発明の製造法では、その注入エネルギーが、イオンがカソード領域を通過して中間領域に進入するエネルギーよりも大きく、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から伸びる空乏領域にイオンが進入するエネルギーよりも小さく設定されていることを特徴とする。
本方法によると、空乏領域が伸びない中間領域内に結晶欠陥領域が形成されているダイオードを製造することができ、耐圧特性と逆回復特性に優れたダイオードを製造することができる。
The present invention also provides a new and useful manufacturing method. In this manufacturing method, an anode region containing a high concentration of first conductivity type impurities, an intermediate region containing a low concentration of second conductivity type impurities, and a cathode region containing a high concentration of second conductivity type impurities are adjacent in that order. The method includes the step of implanting ions from the cathode region side toward the intermediate region. In the manufacturing method of the present invention, the implantation energy is larger than the energy of ions passing through the cathode region and entering the intermediate region, and when the reverse rated voltage is applied between the anode region and the cathode region, the anode region The energy is set to be smaller than the energy of ions entering the depletion region extending from the interface between the intermediate region and the intermediate region.
According to this method, a diode in which a crystal defect region is formed in an intermediate region where a depletion region does not extend can be manufactured, and a diode excellent in breakdown voltage characteristics and reverse recovery characteristics can be manufactured.
本発明はまた、ダイナミックアブランシェ現象の発生を抑制してダイオードの逆回復電流特性を向上する方法をも提供する。
その方法では、中間領域を、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から中間領域に伸びる空乏領域の厚みよりも厚く形成しておく。また、中間領域内の空乏領域が伸びない領域に結晶欠陥領域を形成しておく。こうしておくと、アノード領域とカソード領域の間に印加される電圧が逆方向に反転した時に、アノード領域と中間領域の界面から中間領域内に空乏領域が伸び、空乏領域が達しない領域内に形成されている結晶欠陥領域で第１導電型キャリアと第２導電型キャリアを再結合させる現象が得られる。
この方法によって、逆回復電流を抑制するのと耐圧を向上させるのを同時に実現することができる。
The present invention also provides a method for improving the reverse recovery current characteristic of the diode by suppressing the occurrence of the dynamic blanche phenomenon.
In this method, the intermediate region is formed thicker than the depletion region extending from the interface between the anode region and the intermediate region to the intermediate region when a reverse rated voltage is applied between the anode region and the cathode region. Further, a crystal defect region is formed in a region where the depletion region in the intermediate region does not extend. In this way, when the voltage applied between the anode region and the cathode region is reversed in the reverse direction, the depletion region extends from the interface between the anode region and the intermediate region into the intermediate region and is formed in the region where the depletion region does not reach. A phenomenon can be obtained in which the first conductivity type carrier and the second conductivity type carrier are recombined in the crystal defect region.
By this method, the reverse recovery current can be suppressed and the breakdown voltage can be improved at the same time.
下記に説明する実施例の主要な特徴を列記する。
（形態１）第１導電型はｐ型であり、第２導電型はｎ型である。
The main features of the embodiments described below are listed.
(Mode 1) The first conductivity type is p-type, and the second conductivity type is n-type.
（実施例１）
実施例１のダイオードを図４乃至図８を参照して説明する。図４（ａ）は実施例１のダイオードを示す模式断面図である。実施例１のダイオードは、アノード電極１と、ｐ型不純物を高濃度に含むアノード領域２と、ｎ型不純物を低濃度に含む中間領域３と、ｎ型不純物を高濃度に含むカソード領域４と、カソード電極５が、その順序で隣接している。アノード電極１とカソード電極５は、例えばアルミで形成されている。図４（ｂ）は、実施例１のダイオードの結晶欠陥密度の分布を示すグラフである。ここで横軸は図４（ａ）と対応している位置を示し、縦軸は結晶欠陥量の密度ρを示す。図４（ｂ）に示すように、実施例１のダイオードでは、中間領域３とカソード領域４の界面の中間領域３側に、結晶欠陥を高密度に含む結晶欠陥領域Ｍが形成されている。結晶欠陥領域Ｍは、アノード領域２とカソード領域４の間に逆方向の定格電圧が印加された時に、空乏領域が形成されない領域Ｈのほぼ全域に形成されている。
アノード領域２は、その表面近傍でのｐ型不純物の濃度が、例えば１０１８／ｃｍ３程度になるように形成されている。また、カソード領域４は、その表面近傍でのｎ型不純物の濃度が、例えば１０２０／ｃｍ３程度であり、表面から離れるにしたがって不純物濃度が徐々に低下していくように形成されている。さらに、中間領域３には、ｎ型の不純物が低濃度に注入されている。実施例１のダイオードは、ｎ−型のＰＩＮダイオードである。勿論、ｐ−型のＰＩＮダイオードを採用してもよい。
Example 1
The diode of Example 1 will be described with reference to FIGS. FIG. 4A is a schematic cross-sectional view showing the diode of Example 1. FIG. The diode of Example 1 includes an anode electrode 1, an
The
実施例１のダイオードのアノード領域２とカソード領域４の間に逆方向の定格電圧が印加されると、アノード領域２と中間領域３の界面から、アノード領域２と中間領域３の両方に向かって空乏領域が伸びていく。図４（ａ）に示す領域Ｋは、アノード電極１とカソード電極５の間に逆方向の定格電圧が印加されたときに、最終的に形成される空乏領域の範囲を示している。中間領域３の厚みは、アノード領域２と中間領域３の界面から中間領域３に向けて伸びる空乏領域の厚みＫ３よりも厚く、中間領域３のカソード領域４側には空乏領域が形成されない領域Ｈが残されている。前記した結晶欠陥領域Ｍは、中間領域３の空乏領域が形成されない領域Ｈ内に形成されている。正確にいうと、結晶欠陥領域Ｍは、空乏領域が形成されない領域Ｈのほぼ全域に形成されている。
When a rated voltage in the reverse direction is applied between the
空乏領域が伸びる厚みＫ３は、正確には数値シミュレーションにより計算することができる。近似的には、空乏領域が伸びる厚みＫ３を、以下の式（１）で計算することができる。
Ｋ３=√（２×ε０×εＳｉ×Ｖｃｃ／（ｑ×Ｎｄ））・・・・式（１）
上記において、ε０は真空中の誘電率であり、εＳｉはシリコンの比誘電率であり、Ｎｄは空乏領域が伸びる半導体領域の不純物濃度であり、ｑは電荷素量であり、Ｖｃｃは印加電圧である。
The thickness K3 at which the depletion region extends can be accurately calculated by numerical simulation. Approximately, the thickness K3 at which the depletion region extends can be calculated by the following equation (1).
K3 = √ (2 × ε0 × εSi × Vcc / (q × Nd)) (1)
In the above, ε0 is the dielectric constant in vacuum, εSi is the relative dielectric constant of silicon, Nd is the impurity concentration of the semiconductor region where the depletion region extends, q is the elementary charge, and Vcc is the applied voltage is there.
ＰＩＮダイオードは、不純物濃度の分布によって空乏領域がカソード領域４に届かないノンパンチスルー型と、空乏領域がカソード領域４に届くパンチスルー型に大別される。
図５は、ノンパンチスルー型のダイオードの特性を示しており、図５（ａ）は、不純物濃度分布を示すグラフであって、Ｘ軸が位置を示し、Ｙ軸が不純物の濃度を示す。図５（ｂ）のＸ軸は、ｐｎ界面から空乏領域が伸びる距離Ｋ３を示し、Ｙ軸が空乏領域に生じる電界強度を示す。空乏領域に生じる電界強度は、電源電圧Ｖｃｃに依存して変化するのと同時に、空乏領域が伸びる距離Ｋ３に依存して変化することがわかる。電界強度は、電源電圧が高いほど高く、空乏領域が伸びる距離Ｋ３が短いほど高くなる。図５（ｃ）のＸ軸も、空乏領域が伸びる距離Ｋ３を示し、Ｙ軸は空乏領域に生じる電界強度を示す。空乏領域に生じる電界強度は、不純物濃度に依存して変化するのと同時に、空乏領域が伸びる距離Ｋ３に依存して変化することがわかる。電界強度は、空乏領域が伸びる距離Ｋ３が短いほど高くなる。
図６は、パンチスルー型の場合を示す図である。図６（ａ）、図６（ｂ）、図６（ｃ）は、それぞれ図５（ａ）、図５（ｂ）、図５（ｃ）に対応する図である。
PIN diodes are roughly classified into a non-punch-through type in which the depletion region does not reach the cathode region 4 due to the impurity concentration distribution, and a punch-through type in which the depletion region reaches the cathode region 4.
FIG. 5 shows the characteristics of a non-punch through type diode. FIG. 5A is a graph showing the impurity concentration distribution, where the X axis indicates the position and the Y axis indicates the impurity concentration. The X axis in FIG. 5B indicates the distance K3 where the depletion region extends from the pn interface, and the Y axis indicates the electric field strength generated in the depletion region. It can be seen that the electric field strength generated in the depletion region changes depending on the power supply voltage Vcc and, at the same time, changes depending on the distance K3 where the depletion region extends. The electric field strength is higher as the power supply voltage is higher, and is higher as the distance K3 at which the depletion region extends is shorter. The X axis in FIG. 5C also indicates the distance K3 where the depletion region extends, and the Y axis indicates the electric field strength generated in the depletion region. It can be seen that the electric field strength generated in the depletion region changes depending on the impurity concentration and at the same time changes depending on the distance K3 at which the depletion region extends. The electric field strength increases as the distance K3 at which the depletion region extends is shorter.
FIG. 6 is a diagram showing a punch-through type case. FIGS. 6 (a), 6 (b), and 6 (c) correspond to FIGS. 5 (a), 5 (b), and 5 (c), respectively.
実施例１のダイオードによれば、逆方向の電圧が印加されたときに形成される空乏領域Ｋ内に、意図的な結晶欠陥領域が形成されないために、空乏領域となるべき領域に深いドナー準位は形成されない。従って、空乏領域となるべき領域に正孔がトラップされてしまう現象が抑制され、ダイオードに逆方向の電圧が印加されれば、空乏領域が高速に長く伸びる。印加電圧の反転時に、空乏領域が伸びることを妨害する要素がない。広く広がる空乏層の全体で電圧を保持すればよいことから、局所的な電界集中を緩和することができる。局所的な電界集中によってダイナミックアバランシェ現象が発生し、耐圧性を低下させることがない。
実施例１のダイオードでは、空乏領域とならない領域に結晶欠陥領域Ｍが設けられており、逆回復時に正孔と電子の再結合が促進される。このために、逆回復電流の大きさを押さえ、逆回復電流が流れなくなるまでの時間を短くすることができる。
実施例１のダイオードによると、ダイナミックアバランシェ現象を抑制することによって耐圧を確保しながら、逆回復電流を抑えることができる。
なお本技術で「結晶欠陥領域が形成されていない」という場合、結晶欠陥領域を意図的に形成するための処理が実施されていないことをいう。半導体に不可避的に存在する結晶欠陥が存在しても、結晶欠陥領域を形成するための処理が実施されていなければ、「結晶欠陥領域が形成されていない」に相当する。
According to the diode of Example 1, since an intentional crystal defect region is not formed in the depletion region K formed when a reverse voltage is applied, a deep donor quasi No place is formed. Therefore, a phenomenon that holes are trapped in a region to be a depletion region is suppressed, and if a reverse voltage is applied to the diode, the depletion region is elongated at a high speed. There is no element that prevents the depletion region from extending when the applied voltage is reversed. Since it is only necessary to maintain the voltage in the entire depletion layer that spreads widely, local electric field concentration can be reduced. A dynamic avalanche phenomenon occurs due to local electric field concentration, and the pressure resistance is not lowered.
In the diode of Example 1, the crystal defect region M is provided in a region that does not become a depletion region, and recombination of holes and electrons is promoted during reverse recovery. For this reason, the time until the reverse recovery current stops flowing can be shortened by suppressing the magnitude of the reverse recovery current.
According to the diode of the first embodiment, the reverse recovery current can be suppressed while ensuring the breakdown voltage by suppressing the dynamic avalanche phenomenon.
Note that, in the present technology, when “a crystal defect region is not formed”, it means that a process for intentionally forming a crystal defect region is not performed. Even if crystal defects inevitably exist in the semiconductor exist, if the processing for forming the crystal defect region is not performed, this corresponds to “the crystal defect region is not formed”.
以下、実施例１のダイオードの評価結果を説明する。本発明の実施例１のダイオードを評価するために、ＩＳＥ社のＤｅｓｓｉｓを利用して逆回復時の電流Ｉf及び電界強度Ｅのシミュレーションを行った。図７は、実施例１のダイオードの逆回復電流Ｉfのグラフである。図７（ａ）は、従来のダイオードの逆回復電流Ｉfの波形を示すグラフあり、図７（ｂ）は実施例１のダイオードの逆回復電流Ｉfの波形を示すグラフである。図７に示すように、同じ逆バイアス電圧に対して、従来のダイオードではダイナミックアバランシェ現象を起こったが、実施例１のダイオードではダイナミックアバランシェ現象を起こらなかった。
図８は、空乏領域に印加される電界強度Ｅのグラフである。ここで、図８（ａ）は、従来のダイオードに生じる電界強度Ｅを示すグラフあり、図８（ｂ）は、実施例１のダイオードに生じる電界強度Ｅを示すグラフである。横軸は、その下に図示されているダイオードの模式図に対応する位置を示し、縦軸は電界強度Ｅを示している。図８に示すように、同じ逆電源電圧に対して、実施例１のダイオードは、従来のダイオードと比べて、アノード領域２と中間領域３の界面付近に生じる最大電界強度が小さいと共に、電界強度グラフの傾きも緩和されている。すなわち、実施例１のダイオードは、その空乏領域を長く伸ばすことによって電界集中を緩和できることが証明された。
Hereinafter, the evaluation results of the diode of Example 1 will be described. In order to evaluate the diode of Example 1 of the present invention, the current If and the electric field strength E during reverse recovery were simulated using Desis of ISE. FIG. 7 is a graph of reverse recovery current If of the diode of Example 1. FIG. 7A is a graph showing the waveform of the reverse recovery current If of the conventional diode, and FIG. 7B is a graph showing the waveform of the reverse recovery current If of the diode of the first embodiment. As shown in FIG. 7, the dynamic avalanche phenomenon occurred in the conventional diode for the same reverse bias voltage, but the dynamic avalanche phenomenon did not occur in the diode of Example 1.
FIG. 8 is a graph of the electric field strength E applied to the depletion region. Here, FIG. 8A is a graph showing the electric field strength E generated in the conventional diode, and FIG. 8B is a graph showing the electric field strength E generated in the diode of Example 1. FIG. The horizontal axis indicates the position corresponding to the schematic diagram of the diode shown below, and the vertical axis indicates the electric field strength E. As shown in FIG. 8, for the same reverse power supply voltage, the diode of Example 1 has a smaller maximum electric field strength generated near the interface between the
実施例１のダイオードでは、中間領域３とカソード領域４の界面の中間領域３側に、結晶欠陥を高密度に含む結晶欠陥領域Ｍが形成されている。次の結晶欠陥領域Ｍの製造方法を説明する。本実施例では、カソード電極５とカソード領域４の側から中間領域３にイオンを注入することによって結晶欠陥領域Ｍを形成している。イオンの注入エネルギーは、イオンがカソード電極５とカソード領域４を通過して中間領域３に進入するエネルギーよりも大きく、アノード電極１とカソード電極５の間に逆方向の定格電圧が印加された時にアノード領域２と中間領域３の界面から伸びる空乏領域（図４のＫ３の範囲）にイオンが進入するエネルギーよりも小さく設定されている。イオンの注入量は、正孔と電子の再結合を促進するのには十分であり、カソード領域４や中間領域３に深刻なダメージを与えて電気抵抗率を高めてしまうには不十分な範囲に設定されている。
注入イオンの種類は、特に限定されるものではないが、例えば、プロトン、３Ｈｅ、４Ｈｅが利用できる。中でも３Ｈｅは、長い飛程を確保でき、意図した深さに正確に注入できるので、好適である。
なお、イオン注入すると、イオンが通過した領域にもドナー準位が形成されてしまう。本実施例では、カソード領域４側からイオンを注入するので、空乏領域が形成される領域（図４のＫ３の範囲）にドナー準位が形成されることがない。
第１結晶欠陥領域Ｍは中間領域３内の空乏領域が形成されない領域のうちに一部のみに形成しても良いが、この場合、所定の欠陥量を達成するために、欠陥密度の最大値（ピーク値）が高くなるので、カソード領域４を深刻なダメージを与える恐れがある。従って、中間領域３内の空乏領域が形成されない領域のほぼ全域に、第１結晶欠陥領域Ｍが形成されるのが好ましい。
イオン注入後に、３５０℃ないし４００℃程度の温度でアニールすることが好ましい。
それによって、カソード領域４に生じたダメージを回復することができる。
In the diode of Example 1, a crystal defect region M containing crystal defects at a high density is formed on the
The type of implanted ions is not particularly limited, and for example, protons, 3 He, and 4 He can be used. Among them, 3 He is preferable because it can secure a long range and can accurately inject to the intended depth.
Note that when ion implantation is performed, donor levels are also formed in a region through which ions have passed. In this embodiment, since ions are implanted from the cathode region 4 side, donor levels are not formed in a region where a depletion region is formed (range K3 in FIG. 4).
The first crystal defect region M may be formed only in a part of the region where the depletion region in the
After ion implantation, annealing is preferably performed at a temperature of about 350 ° C. to 400 ° C.
Thereby, the damage generated in the cathode region 4 can be recovered.
（第２実施例）
以下、図９乃至図１１を参照しながら実施例２のダイオードを説明する。実施例１と共通する部分に対して、同じ番号を付することによって、その重複説明を省略する。
図９（ａ）は、実施例２のダイオードを示す模式断面図であり、図９（ｂ）はその結晶欠陥分布を示す図である。図９（ｂ）に示すように、実施例２のダイオードは、実施例１のダイオードの第１結晶欠陥領域Ｍの他に、第２結晶欠陥領域Ｍ２を備えている。第２結晶欠陥領域Ｍ２は、アノード領域２と中間領域３との界面近傍からアノード領域２にかけて形成されている。第１結晶欠陥領域Ｍと第２結晶欠陥領域Ｍ２の間には、無結晶欠陥領域Ｄが確保されている。ここで、これら２つの結晶欠陥領域Ｍ，Ｍ２の形成順序は、特に限定されるものではない。即ち、いずれの結晶欠陥領域Ｍ，Ｍ２を先に形成してもよい。
一般的に、通過するイオンによってアノード領域２はダメージを受けやすいのに対し、カソード領域４はダメージを受けにくい。そのために、第２結晶欠陥領域Ｍ２を形成する際には、カソード領域４側からイオンを注入するべきであるが、その場合は、中間領域３にドナー準位が形成家されてしまう。それを避けるために、第２結晶欠陥領域Ｍ２は、アノード領域２側からイオンを注入して結晶欠陥を形成することが望ましい。
(Second embodiment)
Hereinafter, the diode of Example 2 will be described with reference to FIGS. 9 to 11. By assigning the same reference numerals to the parts common to the first embodiment, the duplicate description is omitted.
FIG. 9A is a schematic cross-sectional view showing the diode of Example 2, and FIG. 9B is a diagram showing the distribution of crystal defects. As shown in FIG. 9B, the diode of Example 2 includes a second crystal defect region M2 in addition to the first crystal defect region M of the diode of Example 1. The second crystal defect region M2 is formed from the vicinity of the interface between the
In general, the
次に、第２結晶欠陥領域Ｍ２の結晶欠陥量について説明を行う。前記したように、不用意に第２結晶欠陥領域Ｍ２を設けると、第２結晶欠陥領域Ｍ２によって空乏領域が伸びづらくなってしまう。即ち、不用意に第２結晶欠陥領域Ｍ２を設けると、耐圧が低下する。逆にいうと、耐圧に余裕がある場合には第２結晶欠陥領域Ｍ２を設けることができ、第２結晶欠陥領域Ｍ２を設ければ、ダイオードに順方向電圧が印加されている間に中間領域３に蓄積される正孔の数を抑制することができ、逆回復電流を抑制することができる。
第２結晶欠陥領域Ｍ２の結晶欠陥量は、必要な耐圧が確保できる範囲内のものでなければならない。実験によって第２結晶欠陥領域Ｍ２に許容される結晶欠陥量を確定することができる。欠陥量が少しずつ異なるダイオードに対して、逆回復電圧を測定することによってダイナミックバランシェ現象の発生を監視する。このようにして、ダイナミックバランシェ現象が発生しない最大の結晶欠陥量を確定することができる。その許容価の範囲内で第２結晶欠陥領域Ｍ２を形成すれば、必要な耐圧を確保することができる。
一般的に、アノード領域２の不純物濃度は、カソード領域４の不純物濃度よりも低いために、通過するイオンによって、アノード領域２はダメージを受けやすいのに対し、カソード領域４はダメージを受けにくい。従って、第２結晶欠陥領域Ｍ２の欠陥量は、第１結晶欠陥領域Ｍの欠陥量に等しいかそれ未満に設定されることが好ましい。
Next, the amount of crystal defects in the second crystal defect region M2 will be described. As described above, if the second crystal defect region M2 is provided carelessly, the depletion region is difficult to extend due to the second crystal defect region M2. That is, if the second crystal defect region M2 is provided carelessly, the breakdown voltage is lowered. In other words, the second crystal defect region M2 can be provided when the withstand voltage is sufficient, and if the second crystal defect region M2 is provided, the intermediate region can be applied while the forward voltage is applied to the diode. 3 can suppress the number of holes accumulated in the three, and the reverse recovery current can be suppressed.
The amount of crystal defects in the second crystal defect region M2 must be within a range in which a necessary breakdown voltage can be secured. The amount of crystal defects allowed in the second crystal defect region M2 can be determined by experiment. The occurrence of a dynamic balunche phenomenon is monitored by measuring the reverse recovery voltage for diodes with slightly different defect amounts. In this way, it is possible to determine the maximum crystal defect amount that does not cause the dynamic balunche phenomenon. If the second crystal defect region M2 is formed within the allowable range, a necessary breakdown voltage can be ensured.
In general, since the impurity concentration of the
実施例２のダイオードによれば、第２結晶欠陥領域Ｍ２の欠陥量を抑制することによって、実施例１と同じ効果を得られるができる。しかも、逆回復電流を抑制することもできる。第２結晶欠陥領域Ｍ２を設けることによって、順方向の電圧が印加されている間に中間領域３に蓄積する正孔の数を抑制することができる。従って、印加電圧が反転した時に正孔が電子と再結合して消滅するまでの時間を短縮することができ、逆回復電流の大きさを押さえ、逆回復電流が流れなくなるまでの時間を短縮することができる。
According to the diode of the second embodiment, the same effect as that of the first embodiment can be obtained by suppressing the amount of defects in the second crystal defect region M2. In addition, the reverse recovery current can be suppressed. By providing the second crystal defect region M2, the number of holes accumulated in the
以下、実験によって実施例２のダイオードを評価する。図１０は同じ逆バイアス電圧が印加されたときに測定された回復電圧Ｖak及び回復電流Ｉfのグラフである。１０（ａ）は従来のダイオードの逆回復電流の波形を示すグラフであり、１０（ｂ）は実施例２のダイオードの逆回復電流の波形を示すグラフである。ここで、従来のダイオードは、図１０（ａ）に示すように、ダイナミックバランシェ現象を起こって逆回復電流は発振した。実施例２のダイオードによると、図１０（ｂ）に示すように、ダイナミックバランシェ現象は起こらなかった。 Hereinafter, the diode of Example 2 is evaluated by experiments. FIG. 10 is a graph of the recovery voltage Vak and the recovery current If measured when the same reverse bias voltage is applied. 10 (a) is a graph showing the waveform of the reverse recovery current of the conventional diode, and 10 (b) is a graph showing the waveform of the reverse recovery current of the diode of Example 2. FIG. Here, in the conventional diode, as shown in FIG. 10A, a dynamic balunche phenomenon occurs and the reverse recovery current oscillates. According to the diode of Example 2, as shown in FIG. 10B, the dynamic balunche phenomenon did not occur.
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
１ ：アノード電極
２ ：アノード領域
３ ：中間領域
４ ：カソード領域
５ ：カソード電極
Ｋ ：空乏領域が伸びる範囲
Ｍ ：結晶欠陥領域
Ｍ２ ：第２結晶欠陥領域
Ｈ ：非空乏化領域
1: Anode electrode 2: Anode region 3: Intermediate region 4: Cathode region 5: Cathode electrode K: Range where depletion region extends M: Crystal defect region M2: Second crystal defect region H: Non-depleted region
Claims (8)
中間領域は、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から伸びる空乏領域の厚みよりも厚く形成されており、
中間領域内の前記空乏領域が伸びない領域内に、第１結晶欠陥領域が形成されていることを特徴とするダイオード。 A diode in which an anode region containing a high concentration of a first conductivity type impurity, an intermediate region containing a low concentration of a second conductivity type impurity, and a cathode region containing a high concentration of a second conductivity type impurity are adjacent in that order. Yes,
The intermediate region is formed thicker than the thickness of the depletion region extending from the interface between the anode region and the intermediate region when a reverse rated voltage is applied between the anode region and the cathode region,
A diode characterized in that a first crystal defect region is formed in a region where the depletion region in the intermediate region does not extend.
中間領域内の前記空乏領域が伸びる領域内に、結晶欠陥領域が形成されていないことを特徴とするダイオード。 The diode according to claim 1, wherein
A diode characterized in that no crystal defect region is formed in a region where the depletion region extends in an intermediate region.
中間領域内の前記空乏領域が伸びない領域のほぼ全域に、第１結晶欠陥領域が形成されていることを特徴とするダイオード。 A diode according to claim 2, wherein
A diode characterized in that a first crystal defect region is formed in almost the entire region of the intermediate region where the depletion region does not extend.
アノード領域と中間領域の界面付近に、第２結晶欠陥領域が形成されており、
第２結晶欠陥領域の結晶欠陥量が許容欠陥量以下であることを特徴とするダイオード。 The diode according to claim 1, wherein
A second crystal defect region is formed near the interface between the anode region and the intermediate region,
A diode characterized in that the amount of crystal defects in the second crystal defect region is equal to or less than an allowable defect amount.
第２結晶欠陥領域の結晶欠陥量が、第１結晶欠陥領域の結晶欠陥量以下であることを特徴とするダイオード。 The diode according to claim 4, wherein
The diode characterized in that the amount of crystal defects in the second crystal defect region is equal to or less than the amount of crystal defects in the first crystal defect region.
第１結晶欠陥領域と第２結晶欠陥領域との間に、結晶欠陥領域が形成されていないことを特徴とするダイオード。 The diode according to claim 4 or 5, wherein
A diode characterized in that no crystal defect region is formed between the first crystal defect region and the second crystal defect region.
カソード領域側から中間領域に向けてイオンを注入する工程を備えており、
その注入エネルギーが、イオンがカソード領域を通過して中間領域に進入するエネルギーよりも大きく、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から伸びる空乏領域にイオンが進入するエネルギーよりも小さく設定されていることを特徴とする製造方法。 An anode region containing a high concentration of the first conductivity type impurity, an intermediate region containing a low concentration of the second conductivity type impurity, and a cathode region containing a high concentration of the second conductivity type impurity are adjacent to each other in that order. Manufacturing method,
A step of implanting ions from the cathode region side toward the intermediate region;
The implantation energy is larger than the energy of ions passing through the cathode region and entering the intermediate region, and extends from the interface between the anode region and the intermediate region when a reverse rated voltage is applied between the anode region and the cathode region. The manufacturing method characterized by being set smaller than the energy which an ion approachs into a depletion area | region.
中間領域を、アノード領域とカソード領域の間に逆方向の定格電圧が印加された時にアノード領域と中間領域の界面から伸びる空乏領域の厚みよりも厚く形成しておき、
中間領域内の前記空乏領域が伸びない領域に結晶欠陥領域を形成しておき、
アノード領域とカソード領域の間に印加される電圧が逆方向に反転した時に、アノード領域と中間領域の界面から中間領域内に空乏領域を伸ばし、
空乏領域が達しない領域内に形成されている結晶欠陥領域で第１導電型キャリアと第２導電型キャリアを再結合させることを特徴とする逆回復電流の抑制方法。 An anode region containing a high concentration of the first conductivity type impurity, an intermediate region containing a low concentration of the second conductivity type impurity, and a cathode region containing a high concentration of the second conductivity type impurity are adjacent to each other in that order. A method of suppressing reverse recovery current,
The intermediate region is formed thicker than the thickness of the depletion region extending from the interface between the anode region and the intermediate region when a reverse rated voltage is applied between the anode region and the cathode region,
Forming a crystal defect region in a region where the depletion region in the intermediate region does not extend,
When the voltage applied between the anode region and the cathode region reverses in the opposite direction, the depletion region extends from the interface between the anode region and the intermediate region into the intermediate region,
A method for suppressing reverse recovery current, comprising recombining a first conductivity type carrier and a second conductivity type carrier in a crystal defect region formed in a region where a depletion region does not reach.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006060810A JP2007242765A (en) | 2006-03-07 | 2006-03-07 | Diode, manufacturing method, and method for controlling inverse recovery current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006060810A JP2007242765A (en) | 2006-03-07 | 2006-03-07 | Diode, manufacturing method, and method for controlling inverse recovery current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007242765A true JP2007242765A (en) | 2007-09-20 |
Family
ID=38588036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006060810A Pending JP2007242765A (en) | 2006-03-07 | 2006-03-07 | Diode, manufacturing method, and method for controlling inverse recovery current |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007242765A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109090A (en) * | 2009-11-09 | 2011-06-02 | Abb Technology Ag | Fast recovery diode |
| JP2011109018A (en) * | 2009-11-20 | 2011-06-02 | Kansai Electric Power Co Inc:The | Bipolar semiconductor element |
| WO2022201719A1 (en) * | 2021-03-22 | 2022-09-29 | 株式会社デンソー | Semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JPH06314801A (en) * | 1993-03-05 | 1994-11-08 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| JPH09237904A (en) * | 1996-02-29 | 1997-09-09 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| JPH1074959A (en) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | Semiconductor device for electric power |
| JP2000223720A (en) * | 1999-01-29 | 2000-08-11 | Meidensha Corp | Semiconductor element and life time control method |
-
2006
- 2006-03-07 JP JP2006060810A patent/JP2007242765A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538058A (en) * | 1978-09-11 | 1980-03-17 | Toshiba Corp | Semiconductor device |
| JPH06314801A (en) * | 1993-03-05 | 1994-11-08 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| JPH09237904A (en) * | 1996-02-29 | 1997-09-09 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| JPH1074959A (en) * | 1996-07-03 | 1998-03-17 | Toshiba Corp | Semiconductor device for electric power |
| JP2000223720A (en) * | 1999-01-29 | 2000-08-11 | Meidensha Corp | Semiconductor element and life time control method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011109090A (en) * | 2009-11-09 | 2011-06-02 | Abb Technology Ag | Fast recovery diode |
| JP2011109018A (en) * | 2009-11-20 | 2011-06-02 | Kansai Electric Power Co Inc:The | Bipolar semiconductor element |
| WO2022201719A1 (en) * | 2021-03-22 | 2022-09-29 | 株式会社デンソー | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6181597B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6237915B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20150228717A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| EP2913854A1 (en) | Semiconductor device and method for manufacturing same | |
| US9577081B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN110085671B (en) | Semiconductor device and method for manufacturing the same | |
| CN102683427B (en) | Semiconductor device and manufacture method thereof | |
| JP6214680B2 (en) | Silicon carbide semiconductor device | |
| JP5256357B2 (en) | Semiconductor device | |
| JP2010283132A (en) | Semiconductor device | |
| JP2016506080A (en) | Transistor structure and manufacturing method thereof | |
| JP2010098189A (en) | Semiconductor device | |
| JP4186919B2 (en) | Semiconductor device | |
| JP2020031155A (en) | Semiconductor device | |
| JP4889645B2 (en) | Manufacturing method of semiconductor device | |
| JP2008252143A (en) | Semiconductor device | |
| KR101710220B1 (en) | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device | |
| JP2007242765A (en) | Diode, manufacturing method, and method for controlling inverse recovery current | |
| JP6911453B2 (en) | Semiconductor devices and their manufacturing methods | |
| TWI601288B (en) | Semiconductor device | |
| CN111066148B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| US10825896B2 (en) | Silicon carbide-based transistor and method for manufacturing the same | |
| US20200119173A1 (en) | Advanced field stop thyristor structure and manufacture methods | |
| US9252292B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
| JP6930113B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A977 | Report on retrieval |
Effective date: 20110729 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110802 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20110908 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111129 |