JP2007241358A - 画像表示装置 - Google Patents

Abstract

【課題】従来技術のディスプレイ、特に液晶ディスプレイには、バックライトの影響が強く、高感度な光信号の読出しが困難であった。
【解決手段】上記課題は、複数の光検知画素から出力される光信号を合算する光信号合算手段を有し、光信号読出し手段が、光信号合算手段による合算光信号を読み出す機能を有することによって解決される。
【選択図】図１

Description

本発明は、高感度の光信号入力が可能な画像表示装置に関する。

以下、図１９を用いて従来の技術に関して説明する。
始めに従来例の構造について説明する。図１９は、従来技術を用いた光信号入力が可能な液晶ディスプレイの回路構成図である。表示部２１０に設けられた各画素は、画素スイッチ２０２及び液晶容量２０１より構成されている。画素スイッチ２０２のゲートはゲート線走査回路２１２に接続され、画素スイッチ２０２の他端は信号出力回路２１１に接続されている。

また、表示部２１０には上下にゲートを有するＴＦＴ（Thin-Film-Transistor）で形成された光センサ素子２０３が設けられている。光センサ素子２０３のソース・ドレイン経路の一端は接地され、下ゲートはボトムゲート走査回路２１４に、上ゲートはトップゲート走査回路２１５に、光センサ素子２０３のソース・ドレイン経路の他端はプリチャージ回路２１６及び光信号センス回路２１３に、それぞれ接続されている。また信号出力回路２１１、ゲート線走査回路２１２、光信号センス回路２１３、ボトムゲート走査回路２１４、トップゲート走査回路２１５は、制御回路２１７により制御される。

なお、制御回路２１７の構成としては、例えばゲートアレイを用いた論理ＩＣチップを用いる。また、制御回路２１７と光信号センス回路２１３との間の双方向信号線２８０は制御回路２１７からセンス回路２１３を制御するための制御信号と、センス回路２１３から制御回路２１７に出力される光検出信号出力であり、信号線２８１は信号出力回路２１１を制御する制御信号である。

次に、従来例の動作について説明する。
ゲート線走査回路２１２によって選択された所定の画素スイッチ２０２がオンすると、信号出力回路２１１から出力された表示信号が選択された画素スイッチ２０２を介して所定の画素の液晶容量２０１に書込まれ、これによって表示部２１０に映像を表示することができる。また、ボトムゲート走査回路２１４及びトップゲート走査回路２１５によって選択された光センサ素子２０３の光信号出力が、プリチャージ回路２１６によって予めプリチャージされた配線に読み出されると、この光信号は光信号センス回路２１３によって読み出され、表示部２１０に入力された書込み光信号パタンを検知することができる。

このような従来技術によれば、表示部２１０上に映像を表示することに加えて、表示部２１０を用いて二次元の光信号パタンを検知することが可能である。このような従来技術の例は、例えば特開２０００−２５９３４６号公報（特許文献１参照）などに、より詳しく記載されている。

特開２０００−２５９３４６号公報

上記従来技術によるディスプレイには、高感度な光信号の読出しが困難であるという課題が残されていた。特に液晶ディスプレイの場合にはバックライトの影響が強く、場合によっては表示部に入射する光の数十倍以上の強度のバックライト光が光センサ素子に入射してしまう。このため光センサ素子から読み出される光信号出力のＳ／Ｎは非常に小さくなり、高感度、高速な読出しは困難であった。またＥＬディスプレイ（Electro-Luminescence）や有機ＥＬ（Organic Light Emitting Diode)ディスプレイなどに本技術を応用した場合にも、迷光の影響によるＳ／Ｎの劣化が大きく、画像を表示しつつ高感度、高速な光信号の読出しを行うことは困難であった。

上記課題は、複数の表示画素が配列された表示部と、表示画素に表示信号を書込む表示信号書込み手段と、表示部に配列された光入力を検知するための複数の光検知画素と、光検知画素から出力される光信号を読み取るための光信号読出し手段とを有する画像表示装置において、光検知画素選択手段により選択された複数の光検知画素から出力される光信号を合算する光信号合算手段を有し、光信号読出し手段は、光信号合算手段による合算光信号を読み出す機能を有するように構成することによって解決される。

本発明によれば、高感度、高速な光信号の読出しが可能な画像表示装置を提供することができる。

本発明に係る画像表示装置の実施例について、添付図面を参照しながら以下詳細に説明する。

図１〜図８を用いて、本発明に係る画像表示装置の第１実施例の構成および動作について、以下順次説明する。

図１は、本発明の第１実施例を示す液晶ディスプレイの回路構成図である。表示部１０に設けられた各画素は、画素スイッチ２及び液晶容量１より構成されている。画素スイッチ２のゲートはゲート線２２を介してゲート線走査回路１２に接続され、画素スイッチ２のソース・ドレイン経路の一端は、信号線２１を介して信号出力回路１１に接続され、他端は容量１を介して共通線に接続されている。

また表示部１０にはセンサスイッチ５、フォトダイオード３及び電荷蓄積容量４で形成された光検出画素が設けられている。フォトダイオード３及び電荷蓄積容量４の一端は接地９に接続され、センサスイッチ５のゲートはセンサゲート線２４を介してセンサゲート線選択回路１４に接続され、フォトダイオード３及び電荷蓄積容量４の他端はセンサスイッチ５のソース・ドレイン経路と信号線２１を介してセンス回路１３に接続されている。

また信号出力回路１１、ゲート線走査回路１２、センス回路１３、センサゲート線選択回路１４は、制御回路１７により制御される。ここで、特に制御回路１７からセンサゲート線選択回路１４へは、開始アドレス入力線２０Ａ及び終了アドレス入力線２０Ｂが入力されている。なお制御回路１７の構成としては、ゲートアレイを用いた論理ＩＣチップを用いる。また、制御回路１７とセンス回路１３との間の双方向信号線８０は制御回路１７からセンス回路１３を制御するための制御信号と、センス回路１３から制御回路１７に出力される光検出信号出力であり、信号線８１は信号出力回路を制御する制御信号である。

次に、本発明の第１実施例の動作について説明する。
ゲート線走査回路１２によってゲート線２２を介して選択された所定の画素スイッチ２がオンすると、信号出力回路１１から出力された表示信号が、信号線２１と選択された画素スイッチ２を介して所定の画素の液晶容量１に書込まれる。この書込み動作を全画素に対して繰り返すことによって、複数の画素からなる表示部１０に表示信号による映像を表示することができる。

またフォトダイオード３に光が入射すると、入射光に応じた光信号電荷がフォトダイオード３に発生し、この光信号電荷は、各光検出画素の電荷蓄積容量４に蓄積される。ここで所定のタイミングで、制御回路１７がセンサゲート線選択回路１４を介して、連続する複数のセンサゲート線２４を同時にオンさせると、選択された各光検出画素に蓄積されていた光信号電荷が一斉に対応する信号線２１に読み出され、同一の信号線２１に接続されている光検出画素の光信号電荷は信号線２１上で合算される。信号線２１毎に合算された光信号電荷は、センス回路１３によって読み出される。これによって表示部１０に入力された書込み光信号パタンを検知することができる。

なお、光信号パタンを検知する際には、信号出力回路１１の入力端は高インピーダンスにセットされ、また信号出力回路１１が信号線２１に表示信号を出力する際には、センス回路１３の入力端は高インピーダンスにセットされる。信号出力回路１１とセンス回路１３の入力端のインピーダンス制御には、切替えスイッチを用いている。

次に第１実施例におけるセンサゲート線選択回路１４に関して、図２〜図５を用いて更に詳細に説明する。

図２は、第１実施例のセンサゲート線選択回路１４の回路構成図である。

センサゲート線選択回路１４は、開始アドレスデコーダ３０Ａと終了アドレスデコーダ３０Ｂ、センサゲート線駆動回路３０Ｃより構成されている。制御回路１７から入力された開始アドレス入力線２０Ａ及び終了アドレス入力線２０Ｂは、それぞれ開始アドレスデコーダ３０Ａ及び終了アドレスデコーダ３０Ｂに入力されている。またセンサゲート線駆動回路３０Ｃには、開始アドレスデコーダ３０Ａ及び終了アドレスデコーダ３０Ｂよりアドレス線３１が接続されており、センサゲート線駆動回路３０Ｃからは、各アドレス線３１に対応してセンサゲート線２４が接続されている。

ここで制御回路１７から、開始アドレス入力線２０Ａを介して選択開始アドレスが開始アドレスデコーダ３０Ａに入力されると、開始アドレスデコーダ３０Ａは選択開始アドレスに対応したアドレス信号３１ＡＨを、センサゲート線駆動回路３０Ｃに入力する。

また制御回路１７から、終了アドレス入力線２０Ｂを介して選択終了アドレスが終了アドレスデコーダ３０Ｂに入力されると、終了アドレスデコーダ３０Ｂは選択終了アドレスに対応したアドレス信号３１ＢＨを、センサゲート線駆動回路３０Ｃに入力する。

選択開始アドレスに対応したアドレス信号３１ＡＨと、選択終了アドレスに対応したアドレス信号３１ＢＨを受けたセンサゲート線駆動回路３０Ｃは、これに従って選択開始アドレスから選択終了アドレスまでに対応した連続したセンサゲート線２４Ｈを選択する。これによって、制御回路１７が出力した選択開始アドレスと選択終了アドレスに対応する連続したセンサゲート線２４Ｈが選択され、このセンサゲート線２４Ｈに接続した全ての光検出画素が一斉に選択される。

図３は、上記の開始アドレスデコーダ３０Ａ及び終了アドレスデコーダ３０Ｂの回路構成図である。開始アドレスデコーダ３０Ａと終了アドレスデコーダ３０Ｂは同一の構造を有するため、ここでは一方の構造３０Ａを示してある。開始アドレスデコーダ３０Ａ及び終了アドレスデコーダ３０Ｂは、各アドレス線３１毎に抵抗と直列に接続されたＴＦＴ（Thin-Film-Transistor）を有しており、ここでＴＦＴはｎ型とｐ型が混載されている。

また、上記抵抗の一端には低電圧ＶＬが、ＴＦＴの一端には高電圧ＶＨが入力されている。各ＴＦＴのゲートには、図３に示したように、開始アドレス入力線２０Ａまたは終了アドレス入力線２０Ｂ（２０Ａ／２０Ｂ）が入力されている。開始アドレス入力線２０Ａまたは終了アドレス入力線２０Ｂは、選択するアドレスを指定するアドレスバスになっている。

アドレスバスがＨ（ハイ）レベルの場合はｎ型ＴＦＴが、Ｌ（ロー）レベルの場合はｐ型ＴＦＴがオンするため、図のようにｎ型とｐ型のＴＦＴを組み合わせることによって、開始アドレス入力線２０Ａまたは終了アドレス入力線２０Ｂは、任意のアドレスに対応するアドレス線を選択することができる。

なお、ここで図３における開始アドレス入力線２０Ａまたは終了アドレス入力線２０Ｂは、図面を簡略化するために３本に省略してあるが、実際には４８０本のアドレス線３１に合わせて、開始アドレス入力線２０Ａまたは終了アドレス入力線２０Ｂのアドレスバスは、それぞれ９本が設けられている。９本のアドレスバスは９ビットまでのアドレスを送ることにより、５１２アドレスまでが制御可能である。なお、図３に示されている（１１１）〜（１００）は、図面の簡略化のためにアドレスバスを３ビットに単純化した場合にアドレスが入力された様子を示した例である。

図４は、センサゲート線駆動回路３０Ｃの回路構成図である。センサゲート線駆動回路３０Ｃには各アドレス線３１が並列に入力されており、またそれに対応して一致論理ゲート“Ｘ”３２が設けられている。各一致論理ゲート”“Ｘ”３２の出力はセンサゲート線２４に接続されると同時に、次段の一致論理ゲート“Ｘ”３２にも入力されている。また初段の一致論理ゲート“Ｘ”３２には、Ｌレベルの論理が入力されている。

ここで一致論理ゲート“Ｘ”３２の論理関係を図５に示す。図５から明らかなように、一致論理ゲート“Ｘ”３２は２つの入力ＩＮ１、ＩＮ２に対して、入力論理がＬレベルまたはＨレベルで一致した場合にはＬレベルを出力し、入力論理がＬレベルとＨレベルで不一致の場合にはＨレベルを出力する。

センサゲート線駆動回路３０Ｃは上記の論理構成を有することによって、あるアドレス線３１がＨレベルになったアドレスから、別のアドレス線３１がＨレベルになったアドレスまでのセンサゲート線２４を一斉にオン状態であるＨレベルに制御することができる。

本第１実施例である液晶ディスプレイの使用方法について、以下に図６を用いて説明する。図６は、第１実施例である液晶ディスプレイの使用方法説明図である。図６は液晶表示部１０に所定の画像が表示されている状態を示しており、“Ｓｅｌｅｃｔ Ａ ｏｒ Ｂ”の文字と供に、“Ａ”、“Ｂ”と記載されたスイッチ状の表示がなされている。これはユーザによって、“Ａ”または“Ｂ”のスイッチが選択的にタッチ入力されることを待っている状態であり、ユーザが画面上の“Ａ”或いは“Ｂ”と記載されたスイッチ状の表示部をタッチしたことは、光検出画素からの光信号電荷出力をセンス回路１３によって読み出すことで検知する。

ここでユーザによるタッチ入力が有効である領域は、“Ａ”、“Ｂ”と記載されたスイッチ状の表示がなされている領域であるため、制御回路１７はセンサゲート線選択回路１４を介して、センサゲート線２４の中から“Ａ”、“Ｂ”と記載されたスイッチ状の表示がなされている領域の複数のセンサゲート線２４Ｈを選択して一斉にオンさせる。これによって選択された各光検出画素に蓄積されていた光信号電荷が一斉に対応する信号線２１に読み出され、同一の信号線２１に接続されている光検出画素の光信号電荷は信号線２１上で合算されることになる。したがって、光信号電荷の合算によって、Ｓ／Ｎの大きい高感度な信号検出が可能となる。

なお、第１実施例である液晶ディスプレイでは、このような指などのタッチによる光信号変化の検出と、画像出力を同時に行う必要がある。信号線２１は画素への表示信号書込みにも、光信号電荷の合算や読出しにも使用される訳であるから、両者は時間的に分離する必要がある。以下このような動作シーケンスに関して、図７を用いて説明する。

図７は、ゲート線２２及び一斉にオンを選択されるセンサゲート線２４Ｈ、選択されないセンサゲート線２４のタイミングチャートである。なおここでゲート線２２には、１行目からｎ行目までに（１）から（ｎ）の番号が振ってあるが、本実施例ではｎ＝４８０である。

１フレーム（１ＦＲＭ）期間内に１行目からｎ行目までのゲート線２２が順次走査され、表示部１０内の各画素に表示信号が書込まれた後、垂直ブランキング（Ｖ−ＢＬＫ）期間内にセンサゲート線２４Ｈがオンし、一群の光信号電荷の合算と読出しが行われる。このとき、選択されないセンサゲート線２４は常時オフである。

次に、フォトダイオード３及びセンサスイッチ５の構造を図８を用いて説明する。図８はフォトダイオード３及びセンサスイッチ５の断面構造図である。ガラス基板２５上に形成された多結晶Ｓｉ薄膜に、Ｐ型及びＮ型の不純物をドープすることによって、フォトダイオード３及びセンサスイッチ５であるＴＦＴのチャネル層が形成されている。フォトダイオード３の一端は金属配線によって接地９に接続され、他端は光検出画素内金属配線２９によってセンサスイッチ５の一端に接続され、センサスイッチ５の他端は信号線２１に接続されている。センサスイッチ５のゲート電極はセンサゲート線２４になっている。なおここで、Ｉ層は不純物濃度が多結晶Ｓｉ薄膜のトラップ順位密度以下の低濃度であることを示す記号である。また、フォトダイオード３及びセンサスイッチ５は層間絶縁膜２６及び保護膜２７によって覆われている。

なお、第１実施例では、図８に示すようにフォトダイオード３及びセンサスイッチ５は多結晶Ｓｉ薄膜を用いて形成したが、多結晶Ｓｉに拘らずにその他の有機／無機半導体薄膜をトランジスタに用いることも可能である。

以下図９を用いて、本発明の第２施例に関して説明する。図９は、本発明の第２実施例である液晶ディスプレイの回路構成図である。本実施例の液晶ディスプレイの構成及び動作は、基本的には第１実施例と同様である。第１実施例と比較した場合の相違点は、画素スイッチ２の一端が信号線専用線３６を介して信号出力回路１１に接続され、センサスイッチ５の一端がセンサ専用線３７を介してセンス回路１３に接続されていること、またセンサ専用線３７には左右の光検出画素が接続されていることであるため、以下これについてのみ説明する。

第２実施例の動作は基本的には第１実施例の動作と同様であるが、第１実施例における信号線２１が信号線専用線３６とセンサ専用線３７に分離されているため、信号線専用線３６を介して画素へ表示信号を書込みながら、センサ専用線３７を介して光信号電荷を読み取ることが可能である。このため、両者を独立したタイミングで動作させることができる。また第１実施例では光信号電荷の合算は列方向にのみ可能であったが、第２実施例ではセンサ専用線３７に左右の光検出画素が接続されているため、行方向の光信号電荷の合算も同時に可能で有り、よりＳ／Ｎの大きい高感度な信号検出が可能である。

なお、第２実施例ではセンサ専用線３７に左右の光検出画素が接続されているが、この考え方の延長として、行方向により多数の光検出画素を一本のセンサ専用線３７に接続する構成を実現することも可能である。この場合は、更によりＳ／Ｎの大きい高感度な信号検出が可能となる。

また、第２実施例ではセンサ専用線３７に左右の光検出画素が接続されているが、第１実施例における信号線２１に左右の光検出画素を接続するような構成も可能であることは言うまでもない。

以下、図１０〜図１３を用いて、本発明の第３実施例に関して説明する。図１０は、本発明の第３実施例である液晶ディスプレイの回路構成図である。
本実施例の液晶ディスプレイの構成及び動作は、基本的には第１実施例と同様である。第１実施例と比較した場合の相違点は、センサゲート線選択回路１４に代えて、センサゲート線群選択回路４０が設けられていることである。制御回路１７からセンサゲート線群選択回路４０へは、センサゲート制御線２０が入力されている。以下これについてのみ説明する。

第３実施例におけるセンサゲート線群選択回路４０に関して、図１１〜図１３を用いて詳細に説明する。

図１１は、センサゲート線群選択回路４０の回路構成図である。センサゲート線群選択回路４０は、センサゲート線群駆動回路４０Ｃより構成されており、制御回路１７から入力されたセンサゲート制御線２０が、センサゲート線群駆動回路４０Ｃに入力されている。また、センサゲート線群駆動回路４０Ｃにはセンサゲート線２４が接続されているが、予めセンサゲート線２４は、２４−１から２４−ｍまでのｍ個のブロックに分割され、センサゲート線群選択回路４０の中で、各ブロックは共通に接続されている。なお、本実施例ではｍの数は３とした。

第３実施例である液晶ディスプレイの利用方法について、以下に図１２を用いて説明する。図１２は第３実施例における利用方法の説明図であり、液晶表示部１０に所定の画像が表示されている状態を示している。“Ｓｅｌｅｃｔ ｏｎｅ”の文字と供に、“Ａ”、“Ｂ”、“Ｃ”、“Ｄ”と記載されたスイッチ状の表示がなされている。これはユーザによって、“Ａ”、“Ｂ”、“Ｃ”または“Ｄ”のスイッチが選択的にタッチ入力されることを待っている状態である。ユーザが画面上の“Ａ”、“Ｂ”、“Ｃ”或いは“Ｄ”と記載されたスイッチ状の表示部をタッチしたことは、光検出画素からの光信号電荷出力を、センス回路１３によって読み出すことで検知する。ここでユーザによるタッチ入力が有効である領域は、“Ａ”、“Ｂ”、“Ｃ”、“Ｄ”と記載されたスイッチ状の表示がなされている領域であるが、ここで“Ｂ”、“Ｃ”、“Ｄ”及び“Ａ”の領域は、図１２に示したように２４−１、２４−２、２４−３のブロックに対応して表示されている。

制御回路１７は、センサゲート線群選択回路４０を介して、２４−１、２４−２、２４−３のブロックに対応してセンサゲート線２４をオンさせる。各ブロック内のセンサゲート線２４は一斉にオンするので、これによって選択された各光検出画素に蓄積されていた光信号電荷は、一斉に対応する信号線２１に読み出される。同一の信号線２１に接続されている光検出画素の光信号電荷は信号線２１上で合算されるので、光信号電荷の合算によって、本実施例においてもＳ／Ｎの大きい高感度な信号検出が可能である。

ここで、第３実施例である液晶ディスプレイの動作シーケンスに関して、図１３を用いて説明する。図１３は、ゲート線２２及びブロック毎にオンが選択されるセンサゲート線ブロック２４−１、２４−２、２４−３のタイミングチャートである。なお、ここでゲート線２２には、１行目からｎ行目までに（１）から（ｎ）の番号が振ってあるが、本実施例でもｎ＝４８０である。
１フレーム（１ＦＲＭ）期間内に１行目からｎ行目までのゲート線２２が順次走査され、表示部１０内の各画素に表示信号が書込まれた後、垂直ブランキング（Ｖ−ＢＬＫ）期間内にセンサゲート線２４が２４−１、２４−２、２４−３とブロック毎にオンし、一群の光信号電荷の合算と読出しが行われる。

なお、本実施例ではこのとき、選択されないセンサゲート線２４はないものとしたが、場合によっては選択が不要なセンサゲート線ブロック２４−ｋを常時オフにしておいても良いのは明らかである。

以下、図１４および図１５を用いて、本発明の第４実施例に関して説明する。図１４は、第４実施例である液晶ディスプレイの回路構成図である。本実施例の液晶ディスプレイの構成及び動作は、基本的には第１実施例と同様である。第１実施例と比較した場合の相違点は、光検出画素におけるフォトダイオード３が光検出用ＴＦＴ５３に置換されたことである。このため、以下これについてのみ説明する。

第４実施例は第１実施例におけるフォトダイオード３が、光検出用ＴＦＴ５３に置換された以外は第１実施例の動作と同様である。光検出用ＴＦＴ５３はゲートがソースに接続されたダイオード接続であり、ＴＦＴのしきい値は正の電圧値を有している。このため、光が照射されない状態では暗電流に起因するリーク電流しか流れないが、一般のフォトダイオードと同様に光が入射することによって、チャネルにおける光吸収量に応じた光信号電流が生じる。

次に、本実施例における光検出用ＴＦＴ５３及びセンサスイッチ５の構造について、図１５を用いて説明する。図１５は、光検出用ＴＦＴ５３及びセンサスイッチ５の断面構造図である。ガラス基板２５上に光検出用ＴＦＴ５３のゲート電極５４及びセンサスイッチ５のセンサゲート線２４が同一の層構造で形成され、その上にゲート絶縁膜を挟んで形成された多結晶Ｓｉ薄膜にＮ型の不純物をドープすることによって、光検出用ＴＦＴ５３及びセンサスイッチ５であるＴＦＴのチャネル層が形成されている。光検出用ＴＦＴ５３及びセンサスイッチ５は逆スタガ構造をとっており、光検出用ＴＦＴ５３の一端は金属配線によって接地９に接続され、他端は光検出画素内金属配線２９によってセンサスイッチ５の一端に接続され、センサスイッチ５の他端は信号線２１に接続されている。なお、ここで光検出用ＴＦＴ５３及びセンサスイッチ５は、層間絶縁膜２６及び保護膜２７によって覆われている。

なお本実施例では、図１５に示すように光検出用ＴＦＴ５３及びセンサスイッチ５を多結晶Ｓｉ薄膜を逆スタガ構造で形成したが、多結晶Ｓｉに拘らずにその他の有機／無機半導体薄膜をトランジスタに用いることも可能であり、また第１実施例のようにコプレーナ構造を用いることも可能である。

本実施例では、光検出用ＴＦＴ５３を用いることによって、Ｐ型の半導体層が不要になるため、より低コストな液晶ディスプレイを実現することができる。

以下図１６を用いて、本発明の第５実施例に関して説明する。図１６は、第５実施例の液晶ディスプレイの回路構成図である。本実施例の液晶ディスプレイの構成及び動作は、基本的には第１実施例と同様である。第１実施例と比較した場合の相違点は、センス回路１３の出力段にアナログメモリ列６０Ａ及びアナログメモリ列６０Ｂを有する光信号差分回路６０を設けたことであるため、以下これについてのみ説明することにする。

センス回路１３は信号線２１において合算された光信号電荷を検知し、光信号電圧を光信号差分回路６０に出力する。光信号差分回路６０は、入力された光信号電圧をアナログメモリ列６０Ａに書込み記憶する。次のフレームになると再び、センス回路１３は信号線２１において合算された光信号電荷を検知し、光信号電圧を光信号差分回路６０に出力するが、光信号差分回路６０は入力された光信号電圧を、今度はアナログメモリ列６０Ｂに書込み記憶し、更にアナログメモリ列６０Ａに予め書込まれた光信号電圧と、アナログメモリ列６０Ｂに新たに書込まれた光信号電圧との差分を信号線８０を介して制御回路１７に出力する。

更に、次のフレームになると再び、センス回路１３は信号線２１において合算された光信号電荷を検知し、光信号電圧を光信号差分回路６０に出力、光信号差分回路６０は入力された光信号電圧を今度はアナログメモリ列６０Ａに書込み記憶し、新たな光信号電圧との差分の制御回路１７への出力を繰り返す。

第５実施例は上記のようにフレーム間における光信号電圧の差分を取ることによって、環境光や温度分布などで生じるもろもろの誤差要因を取り除き、ディスプレイパネル上への指タッチによって生じた変化のみを読み出すことができ、よりＳ／Ｎの大きい高感度な信号検出が可能である。

以下図１７を用いて、本発明の第６実施例に関して説明する。図１７は第６実施例の有機ＥＬディスプレイの回路構成図である。表示部７０に設けられた各画素は画素スイッチ７２及び記憶容量７５、駆動ＴＦＴ７３、有機発光ダイオード（Organic Light Emitting Diode）７４より構成されている。画素スイッチ７２のゲートはゲート線２２を介してゲート線走査回路１２に接続され、画素スイッチ７２のソース・ドレイン経路の一端は信号線２１を介して信号出力回路１１に接続されている。また、画素スイッチ７２の他端は記憶容量７５の一端及び駆動ＴＦＴ７３のゲートに接続されており、駆動ＴＦＴ７３のドレイン端は有機発光ダイオード７４を介して接地されている。駆動ＴＦＴ７３のソース端は、記憶容量７５の他端と供に電源線７７に接続されている。電源線７７は、電源回路７６に接続されている。

また、表示部７０にはセンサスイッチ５、フォトダイオード３及び電荷蓄積容量４で形成された光検出画素が設けられている。フォトダイオード３及び電荷蓄積容量４の一端は接地９に接続され、センサスイッチ５のゲートはセンサゲート線２４を介してセンサゲート線選択回路１４に接続され、センサスイッチ５の他端は信号線２１を介してセンス回路１３に接続されている。また信号出力回路１１、ゲート線走査回路１２、センス回路１３、センサゲート線選択回路１４は、制御回路１７により制御される。ここで、特に制御回路１７からセンサゲート線選択回路１４へは、開始アドレス入力線２０Ａ及び終了アドレス入力線２０Ｂが入力されている。このような光検出画素部分の構成は、第１実施例と同様である。

次に、本発明の第６実施例の動作について説明する。ゲート線走査回路１２によってゲート線２２を介して選択された所定の画素スイッチ７２がオンすると、信号出力回路１１から出力された表示信号が信号線２１と選択された画素スイッチ７２を介して所定の画素の記憶容量７５に書込まれ、これを全画素に対して繰り返す。画素に書込まれた表示信号電圧は駆動ＴＦＴ７３のゲート−ソース間に印加されるため、駆動ＴＦＴ７３は表示信号電圧に対応した有機ＥＬ駆動電流を有機発光ダイオード７４に入力し、所定の輝度で発光させる。以上によって、本実施例の有機ＥＬディスプレイは、複数の画素からなる表示部７０に表示信号による映像を自発光表示することができる。

また、フォトダイオード３に光が入射すると、入射光に応じた光信号電荷がフォトダイオード３に発生し、この光信号電荷は、各光検出画素の電荷蓄積容量４に蓄積される。ここで所定のタイミングで、制御回路１７がセンサゲート線選択回路１４を介して、連続する複数のセンサゲート線２４を同時にオンさせると、選択された各光検出画素に蓄積されていた光信号電荷が一斉に対応する信号線２１に読み出され、同一の信号線２１に接続されている光検出画素の光信号電荷は信号線２１上で合算される。

信号線２１毎に合算された光信号電荷は、センス回路１３によって読み出される。これによって表示部７０に入力された書込み光信号パタンを検知することができる。なお、光信号パタンを検知する際には、信号出力回路１１の入力端は高インピーダンスにセットされ、また信号出力回路１１が信号線２１に表示信号を出力する際には、センス回路１３の入力端は高インピーダンスにセットされる。信号出力回路１１とセンス回路１３の入力端のインピーダンス制御には、切替えスイッチを用いている。このような光検出画素部分の動作は、本発明の第１実施例と同様である。

本実施例は、有機発光ダイオード７４が自発光表示するため、液晶ディスプレイのようなバックライトが不要である。従って、光検出画素へのバックライト入射光に起因する光信号のＳ／Ｎ劣化を回避することができ、よりＳ／Ｎの大きい高感度な信号検出が可能である。

なお、第６実施例においては、発光素子として有機発光ダイオード素子に限らず、無機ＥＬ素子やＦＥＤ（Field-Emission Device）など一般の発光素子を応用することができることは明らかである。また、本実施例では発明の本質ではないため発光層の詳細な記載は省略したが、有機発光ダイオード素子構造として低分子型、高分子型など多種の分子構造を採用することが可能であることは明らかである。

更に、本実施例では有機発光ダイオード７４の対向電極は接地としたが、必ずしもこの電位は０Ｖである必要は無く、また有機ＥＬ素子の極性を含めて適宜変更が可能であることは言うまでもない。

以下図１８を用いて、本発明の第７実施例に関して説明する。図１８は、第７実施例のＴＶ／ビデオ画像表示装置１００の構成図である。地上波デジタル信号等を受信する無線インターフェース回路ＷＩＦには、圧縮された画像データ等が外部から無線データとして入力され、無線インターフェース回路ＷＩＦの出力は入出力回路Ｉ／Ｏを介してデータバス１０８に接続される。データバス１０８にはこの他にマイクロプロセサＭＰＵ、表示パネルコントローラ１０６、フレームメモリＭＥＭ等が接続されている。更に、表示パネルコントローラ１０６の出力は、液晶ディスプレイ１０１に入力されている。なお、画像表示装置１００内には更に、電圧生成回路ＰＷＵが設けられている。なおここで液晶ディスプレイ１０１は、先に延べた第１実施例と基本的に同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。

更に、マイクロプロセサＭＰＵがタッチパネル入力命令を出した場合には、その指示に従って表示パネルコントローラ１０６は、液晶表示ディスプレイ１０１の光検出回路を駆動、光検出出力を制御回路１７から受け取り、所定の出力データをデータバス１０８を介してマイクロプロセサＭＰＵに出力する。マイクロプロセサＭＰＵは、この出力データに従い、新たな動作を行う。

本実施例によれば、タッチパネル入力に対して感度が高く、使い勝手の良いＴＶ／ビデオ画像表示装置を提供することができる。
なお、本実施例では、画像表示デバイスとして第１実施例で説明した液晶ディスプレイを用いたが、これ以外にも本発明の精神を逸脱しない範囲内で他の構造を有する表示パネルを用いることも可能であることは明らかである。

第１実施例の液晶ディスプレイの回路構成図。 第１実施例のセンサゲート線選択回路の回路構成図。 第１実施例の開始及び終了アドレスデコーダの回路構成図。 第１実施例のセンサゲート線駆動回路の回路構成図。 第１実施例の一致論理ゲート“X”の論理関係図。 第１実施例における使用方法説明図。 第１実施例におけるゲート線及びセンサゲート線のタイミングチャート。 第１実施例のフォトダイオード及びセンサスイッチの断面構造図。 第２実施例の液晶ディスプレイの回路構成図。 第３実施例の液晶ディスプレイの回路構成図。 第３実施例のセンサゲート線群選択回路の回路構成図。 第３実施例における使用方法説明図。 第３実施例のゲート線及びセンサゲート線ブロックのタイミングチャート。 第４実施例の液晶ディスプレイの回路構成図。 第４実施例の光検出用ＴＦＴ及びセンサスイッチの断面構造図。 第５実施例の液晶ディスプレイの回路構成図。 第６実施例の有機ＥＬディスプレイの回路構成図。 第７実施例のＴＶ／ビデオ画像表示装置の構成図。 従来の技術を用いた液晶ディスプレイの回路構成図。

符号の説明

１…液晶容量、２…画素スイッチ、３…フォトダイオード、４…電荷蓄積容量、５…センサスイッチ、１０…表示部、１１…信号出力回路、１２…ゲート線走査回路、１３…センス回路、１４…センサゲート線選択回路、１７…制御回路、２０Ａ…開始アドレス入力線、２０Ｂ…終了アドレス入力線、２１…、２２…、２４…、３０Ａ…開始アドレスデコーダ，３０Ｂ…終了アドレスデコーダ、３０Ｃ…センサゲート線駆動回路、４０…センサゲート線群選択回路、６０…光信号差分回路、６０Ａ，６０Ｂ…アナログメモリ列。

Claims (13)

1. 複数の表示画素が配列された表示部と、
   該表示画素に表示信号を書込む表示信号書込み手段と、
   該表示部に配列された光入力を検知するための複数の光検知画素と、
   該光検知画素から出力される光信号を読み取るための光信号読出し手段とを有する画像表示装置において、
   複数の前記光検知画素を選択する光検知画素選択手段と、該光検知画素選択手段により選択された複数の前記光検知画素から出力される光信号を合算する光信号合算手段とを有し、
   前記光信号読出し手段は、前記光信号合算手段による合算光信号を読み出す機能を有することを特徴とする画像表示装置。
2. 請求項１において、
   上記表示画素は液晶表示画素であることを特徴とする画像表示装置。
3. 請求項１において、
   上記表示画素はＥＬ表示画素であることを特徴とする画像表示装置。
4. 請求項３において、
   上記表示画素は有機ＥＬ表示画素であることを特徴とする画像表示装置。
5. 請求項１において、
   上記光検知画素は薄膜ダイオードであることを特徴とする画像表示装置。
6. 請求項１において、
   上記光検知画素は薄膜トランジスタであることを特徴とする画像表示装置。
7. 請求項１において、
   上記光検知画素選択手段は、アドレスデコーダを用いて構成されていることを特徴とする画像表示装置。
8. 請求項１において、
   上記光検知画素選択手段は、シフトレジスタを用いて構成されていることを特徴とする画像表示装置。
9. 請求項１において、
   上記光信号合算手段は、表示信号書込み手段の一部である信号書込み配線を用いていることを特徴とする画像表示装置。
10. 請求項１において、
    上記光信号合算手段は、光信号読出し手段の一部として設けられた光信号読出し配線を用いていることを特徴とする画像表示装置。
11. 請求項１において、
    上記光信号合算手段は、表示部に対して垂直方向の該光検知画素の光信号を合算する構成を有することを特徴とする画像表示装置。
12. 請求項１において、
    上記光信号合算手段は、表示部に対して水平走査線方向の該光検知画素の光信号を合算する構成を有することを特徴とする画像表示装置。
13. 複数の表示画素が配列された表示部と、
    表示信号データを記憶するデータ記憶手段と、
    前記表示信号データを用いて表示信号を生成する表示信号生成手段と、
    前記表示画素に前記表示信号を書込む表示信号書込み手段と、
    前記表示部に配列された光入力を検知するための複数の光検知画素と、
    該光検知画素から出力される光信号を読み取るための光信号読出し手段とを有する画像表示装置において、
    複数の前記光検知画素を選択する光検知画素選択手段と、
    該光検知画素選択手段により選択された複数の前記光検知画素から出力される光信号を合算する光信号合算手段とを有し、
    前記光信号読出し手段は、前記光信号合算手段による合算光信号を読み出す機能を有することを特徴とする画像表示装置。

Images