JP2007235093A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007235093A
JP2007235093A JP2006322101A JP2006322101A JP2007235093A JP 2007235093 A JP2007235093 A JP 2007235093A JP 2006322101 A JP2006322101 A JP 2006322101A JP 2006322101 A JP2006322101 A JP 2006322101A JP 2007235093 A JP2007235093 A JP 2007235093A
Authority
JP
Japan
Prior art keywords
film
silicon
metal
raw material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006322101A
Other languages
English (en)
Inventor
Motoyuki Sato
基之 佐藤
Tomonori Aoyama
知憲 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006322101A priority Critical patent/JP2007235093A/ja
Priority to US11/699,396 priority patent/US20070190768A1/en
Publication of JP2007235093A publication Critical patent/JP2007235093A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 優れた金属シリケート膜を形成することができ、特性や信頼性に優れた半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板11上にゲート絶縁膜13を形成する工程と、ゲート絶縁膜上にゲート電極14を形成する工程と、を備えた半導体装置の製造方法であって、ゲート絶縁膜を形成する工程は、金属シリケート膜を形成する工程を含み、金属シリケート膜の形成に用いるシリコン原料は、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、及びトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物の少なくとも1つを含む。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の微細化に伴い、ゲート絶縁膜の薄膜化が要求されている。しかしながら、従来から用いられているシリコン酸化膜やシリコン窒化膜では、薄膜化によってリーク電流が増大する。そのため、薄膜化には限界がある。
そこで、シリコン酸化膜やシリコン窒化膜よりも比誘電率の高い金属シリケート膜(例えば、Hfシリケート膜)を、ゲート絶縁膜として用いることが提案されている(例えば、特許文献1参照)。誘電率の高い絶縁膜を用いることで、ゲート絶縁膜の物理膜厚を厚くすることができるため、リーク電流を低減することが可能である。
金属シリケート膜の成膜には、MOCVD等のCVD法が一般的に用いられる。CVDのシリコン原料には、テトラジメチルアミノシリコンやトリジメチルアミノシリコン等のアミン化合物や、TEOS等のアルコキシド化合物が、一般的に用いられている。しかしながら、これらのシリコン原料は分解効率が悪いため、シリコン原料に含まれる窒素や炭素が不純物としてシリケート膜中に混入するという問題がある。その結果、リーク電流の増加や固定電荷の発生といった問題が生じ、半導体装置の特性や信頼性を悪化させる大きな要因となる。
このように、誘電率の高い金属シリケート膜をゲート絶縁膜として用いることが提案されている。しかしながら、シリコン原料の分解効率が悪いため、窒素や炭素が不純物として金属シリケート膜中に混入し、特性や信頼性に優れた半導体装置を得ることが困難である。
また、半導体装置の微細化に伴い、ゲート電極の低抵抗化及び空乏化抑制が要求されている。このような要求に対し、金属シリサイド膜をゲート電極に用いることが提案されている。
金属シリサイド膜の成膜にCVD法を用いる場合、シリコン原料にはジメチルアミノシラン等が一般的に用いられている。しかしながら、これらのシリコン原料は分解効率が悪いため、シリコン原料に含まれる炭素が不純物としてシリサイド膜中に混入するという問題がある。その結果、ゲート電極の仕事関数の制御性が悪化するといった問題が生じ、半導体装置の特性や信頼性を悪化させる大きな要因となる。
特開2003−204061号公報
本発明は、優れた金属シリケート膜や金属シリサイドを形成することができ、特性や信頼性に優れた半導体装置を得ることが可能な半導体装置の製造方法を提供することを目的としている。
本発明の第1の視点に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備えた半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程は、金属シリケート膜を形成する工程を含み、前記金属シリケート膜の形成に用いるシリコン原料は、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、及びトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物の少なくとも1つを含む。
本発明の第2の視点に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を備えた半導体装置の製造方法であって、前記ゲート電極を形成する工程は、金属シリサイド膜を形成する工程を含み、前記金属シリサイド膜の形成に用いるシリコン原料は、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、及びトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物の少なくとも1つを含む。
本発明によれば、シリコン原料に含まれる不純物元素の金属シリケート膜や金属シリサイド膜への混入を抑制することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
(実施形態1)
図1は、本発明の第1の実施形態に係る半導体装置(MISトランジスタ)の構造を模式的に示した断面図である。
図1に示した半導体装置の製造方法を簡単に説明する。まず、シリコン基板(半導体基板)11の表面領域に素子分離領域12を形成する。続いて、シリコン基板11上にゲート絶縁膜13を形成し、ゲート絶縁膜13上にゲート電極14を形成する。続いて、ソース/ドレイン領域となる浅い不純物拡散層15を形成した後、ゲート絶縁膜13及びゲート電極14の側面に側壁絶縁部16を形成する。さらに、ソース/ドレイン領域となる深い不純物拡散層17を形成した後、ソース/ドレイン領域の表面にシリサイド膜(サリサイド膜)18を形成する。このようにして、図1に示した半導体装置が得られる。
次に、ゲート絶縁膜13の形成方法について詳細に説明する。
本実施形態では、ゲート絶縁膜13は、金属シリケート膜によって形成されており、金属シリケート膜には、シリコン、酸素及び金属元素が含有されている。金属シリケート膜には、ハフニウム(Hf)シリケート膜、ジルコニウム(Zr)シリケート膜、アルミニウム(Al)シリケート膜、タンタル(Ta)シリケート膜、或いはランタン(La)シリケート膜を用いることが可能である。本実施形態では、ハフニウム(Hf)シリケート膜を用いる。Hfシリケート膜は、高耐熱性及び高キャリア移動度を有しており、ゲート絶縁膜13として有望である。
図2は、金属シリケート膜を形成するための成膜装置を模式的に示した図である。成膜チャンバ101内にサセプタ102が設けられ、サセプタ102上にウェハ103が載置される。チャンバ101には、シリコン原料供給ライン104、金属原料供給ライン105、酸化剤供給ライン106及び不活性ガス供給ライン107が接続されている。
金属シリケート膜を形成する際には、ウェハ(基板)103をサセプタ102上に載置し、サセプタ102によってウェハ103を加熱する。加熱温度は例えば600℃とする。ウェハ103の加熱には、抵抗加熱方式や、誘導コイルを用いた誘導加熱方式を用いることができる。ウェハ103をサセプタ102上に載置した後、シリコン原料供給ライン104、金属原料供給ライン105及び酸化剤供給ライン106からチャンバ101内に、シリコン原料、金属原料及び酸化剤を同時に供給する。なお、これらのガスを交互に供給してもよい。
金属原料(本実施形態では、ハフニウム(Hf)原料)には、例えばアミン化合物を用いることができる。塩化物等のハロゲン化物や、ハフニウムターシャリーブトキサイド等のアルコキシド化合物を、金属原料として用いることも可能である。酸化剤には、酸素(O2)、オゾン(O3)、一窒化酸素(NO)、二窒化酸素(N2O)、或いはそれらの酸素ラジカルを用いることが可能である。
シリコン原料には、モノシラン(SiH4)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A1)、ジシラン(Si26)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A2)、及びトリシラン(Si38)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A3)の少なくとも1つを用いることが可能である。
上記炭化水素シリコン化合物A1、A2及びA3は、それぞれ図3(a)、図3(b)及び図3(c)に示した一般式で表すことができる。Rは、シリコン(Si)に結合しており、一般式Cn2n+1(Cは炭素、Hは水素、nはゼロ又は正の整数)で表すことができる。nが正の整数の場合には、CH3(メチル基)、C25(エチル基)、C37(プロピル基)及びC49(ブチル基)等のアルキル基であり、nがゼロの場合にはH(水素)である。図3(a)、図3(b)及び図3(c)のいずれについても、少なくとも1つのRがアルキル基であればよい(アルキル基でないRは水素)。また、図3(a)、図3(b)及び図3(c)のいずれについても、シリコン(Si)に結合したアルキル基は、同一のアルキル基であってもよいし、2種類以上のアルキル基であってもよい。
例えば、炭化水素シリコン化合物A1には、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、モノエチルシラン、ジエチルシラン、トリエチルシラン、テトラエチルシラン、モノプロピルシラン、ジプロピルシラン、トリプロピルシラン、テトラプロピルシラン、モノブチルシラン、ジブチルシラン、トリブチルシラン、テトラブチルシラン、等があげられる。本実施形態では、ジエチルシランを用いる。
原料の分解方法としては、熱分解法、リモートプラズマ法、In-situプラズマ法等を用いることができる。すなわち、金属シリケート膜の成膜方法には、熱CVDやプラズマCVD等のCVD(chemical vapor deposition)法を用いることができる。熱CVDを用いる場合の成膜温度は、300℃以上であることが望ましい。また、化学吸着を利用したALD(atomic layer deposition)法を用いて、金属シリケート膜を成膜することも可能である。
原料を気化させる方法としては、原料を加熱したプレート上に供給する方法があげられる。また、原料容器を加熱した状態で、原料容器内にバブリングした不活性ガスを供給するようにしてもよい。不活性ガスの自己圧によって、原料容器内に不活性ガスを供給するようにしてもよい。シリコン原料、金属原料及び酸化剤は、成膜チャンバの上流側に設けたマニホールドで混合してもよいし、成膜チャンバ内で混合してもよい。
以上、金属シリケート膜の成膜について詳述したが、シリコン原料には図3に示したような炭化水素シリコン化合物を用いている。この炭化水素シリコン化合物は、従来のシリコン原料(アミン化合物等)に比べて分解効率が高い。すでに述べたように、従来のシリコン原料を用いた場合には、分解効率が悪いために、シリコン原料に含まれる窒素や炭素が不純物として金属シリケート膜中に混入する。その結果、リーク電流の増加や固定電荷の発生といった問題が生じる。本実施形態では、分解効率の高い炭化水素シリコン化合物をシリコン原料として用いるため、そのような問題を防止することができる。
また、従来のシリコン原料は、金属原料(例えば、Hf原料として用いるアミン化合物)に比べて分解効率が悪いため、金属シリケート膜中のシリコン比率を高めることが困難であった。例えば、金属シリケート膜をMxSi1-x2(ただし、MはHf等の金属元素、0<x<1)で表した場合、従来はx値を小さくすることが困難であった。本実施形態では、分解効率の高い炭化水素シリコン化合物をシリコン原料として用いるため、x値を0から1の間の所望の値にすることが可能である。例えば、成膜温度、成膜雰囲気の圧力、シリコン原料の供給量と金属原料の供給量との比率、ガス流量等を調整することにより、x値を0から1の間の所望の値にすることが可能である。
なお、金属シリケート膜に対して、窒化処理を施すようにしてもよい。窒化処理を施すことにより、誘電率の上昇、結晶化の抑制、P型MISトランジスタにおけるボロン(B)の突き抜け抑制、といった効果を得ることが可能である。これにより、閾値電圧の安定化、リーク電流の低減、キャリア捕獲の抑制、動作電流の安定性向上、といった効果を得ることができる。窒化処理には、プラズマ処理を用いることができる。また、加熱したウェハ上にアンモニアを供給して窒化を行う熱窒化処理を用いてもよい。さらに、ラジカル窒化処理を用いることも可能である。また、窒化処理を行った後に、アニール処理を行うことにより、固定電荷の低減やキャリア捕獲の抑制といった効果を得ることが可能である。
ゲート絶縁膜上に形成するゲート電極について説明する。ゲート電極には、例えばポリシリコン膜を用いることができる。ポリシリコン膜は、CVD法或いはスパッタリング法によって形成することが可能である。金属膜をゲート電極に用いてもよい。CVD法或いはスパッタリング法によって金属膜を形成することが可能である。また、ゲート電極は、ゲート電極膜のパターニングによって形成してもよいし、いわゆるダマシン法によって形成してもよい。
次に、金属シリケート膜のシリコン原料として炭化水素シリコン化合物を用いた場合の各種評価結果について述べる。いずれの場合も、金属シリケート膜としてHfシリケート膜を用いている。
図4及び図5は、シリコン原料として炭化水素シリコン化合物であるジエチルシランを用いた場合の、金属シリケート膜(Hfシリケート膜)中の炭素濃度の測定結果(図4)及び金属シリケート膜中の窒素濃度の測定結果(図5)を示した図である。金属原料には、アミン化合物であるテトラジエチルアミノハフニウムを用いている。金属シリケート膜中のハフニウム(Hf)とシリコン(Si)の濃度比率は、Hf/Si=3/7である。また、比較例として、シリコン原料にアミン化合物であるテトラジメチルアミノシリコンを用いた場合の測定結果も示している。本実施形態及び比較例ともに、シリコン原料及び原料供給比以外の基本的な成膜条件(成膜温度、成膜雰囲気の圧力、ガス供給量等)は同じである。
図4に示すように、シリコン原料にテトラジメチルアミノシリコンを用いた場合(比較例)には、金属シリケート膜中の炭素不純物濃度は3E20(atoms/cm3)程度である。これに対し、シリコン原料にジエチルシランを用いた場合(本実施形態)には、金属シリケート膜中の炭素不純物濃度は検出限界(1E19(atoms/cm3))以下となっている。したがって、シリコン原料にジエチルシランを用いることにより、金属シリケート膜中の炭素不純物濃度を大幅に低減することができる。
図5に示すように、シリコン原料にテトラジメチルアミノシリコンを用いた場合(比較例)には、金属シリケート膜中の窒素不純物濃度は1E21(atoms/cm3)程度である。これに対し、シリコン原料にジエチルシランを用いた場合(本実施形態)には、金属シリケート膜中の窒素不純物濃度は7E19(atoms/cm3)程度となっている。したがって、シリコン原料にジエチルシランを用いることにより、金属シリケート膜中の窒素不純物濃度を大幅に低減することができる。
上述した不純物濃度の低減効果は、炭化水素シリコン化合物の分解効率の高さによるものである。従来のシリコン原料(アミン化合物等)を用いた場合には、分解効率が悪いため、シリコンに結合した窒素及び炭素が分解されずに金属シリケート膜中に取り込まれる。その結果、金属シリケート膜中の不純物濃度が高くなる。本実施形態では、分解効率の高い炭化水素シリコン化合物を用いるため、不純物が容易にガス化されて除去される。その結果、金属シリケート膜中の不純物濃度を大幅に低減することができる。
図6は、金属シリケート膜(Hfシリケート膜)中のキャリアトラップ密度の測定結果を示した図である。成膜ガス及び成膜条件等は、上述した図4及び図5の場合と同様である。図6からわかるように、シリコン原料にテトラジメチルアミノシリコンを用いた場合(比較例)に比べて、シリコン原料にジエチルシランを用いた場合(本実施形態)には、トラップ密度が大幅に減少している。トラップ密度の減少により、閾値電圧の安定化や、固定電荷に起因したクーロン散乱の抑制をはかることが可能である。
また、トラップ密度の減少により、高温・高ストレス下の劣化試験においても、半導体装置の劣化を大幅に抑制することが可能である。図7は、劣化試験の測定結果を示した図である。図7からわかるように、シリコン原料にテトラジメチルアミノシリコンを用いた場合(比較例)に比べて、シリコン原料にジエチルシランを用いた場合(本実施形態)には、動作電流の低下が大幅に少なくなっている。したがって、シリコン原料にジエチルシラン等の炭化水素シリコン化合物を用いることにより、特性劣化を大幅に抑制することが可能である。
ところで、金属シリケート膜をゲート絶縁膜として用いた場合、フェルミレベルエネルギーの変調により、所望の閾値電圧を得ることが困難である。特に、P型MISトランジスタでは、ゲート絶縁膜にHfシリケートを用いた場合には、ゲート絶縁膜に二酸化シリコンを用いた場合に比べて、閾値電圧が正方向に例えば600mV程度変動してしまう。その結果、トランジスタの動作電流の大幅な低下を招く。従来は、金属原料(Hf原料)に比べて分解効率の悪いシリコン原料を用いてHfシリケート膜を形成していた。そのため、Siに対するHfの比率が相対的に高くなり、Hf組成が20%以下のHfシリケート膜を形成することが困難であった。これに対して、本実施形態で示した炭化水素シリコン化合物をシリコン原料として用いた場合には、分解効率が高いため、Hf組成が20%以下のHfシリケート膜を形成することが可能である。
図8は、P型MISトランジスタについて、ゲート絶縁膜にHfシリケート膜を用いたときの閾値電圧と、ゲート絶縁膜に二酸化シリコン膜(SiO2膜)を用いたときの閾値電圧との閾値電圧差を示した図である。閾値電圧差が大きいほど、動作電流が減少する。そのため、動作電流の観点からは閾値電圧差が小さい方が望ましい。
図8からわかるように、Hf濃度(Hf組成)が低くなるほど、閾値電圧差は小さくなる。特に、Hf濃度が10%程度以下になると、閾値電圧差は450mV程度以下となる。その結果、P型MISトランジスタの動作電流を大幅に向上させることができる。シリコン原料にジエチルシランを用い、金属原料(Hf原料)にテトラジエチルアミノハフニウム(TDEAH)を用いた場合には、成膜温度を600℃、成膜雰囲気の圧力を5Torr以上とすることで、金属シリケート中のHf濃度を10%程度以下にすることが可能である。
図9は、本実施形態の変更例に係る半導体装置(MISトランジスタ)の構造を模式的に示した断面図である。上述したように、シリコン原料として炭化水素シリコン化合物を用いた場合には、分解効率が高いため、金属濃度が低い金属シリケート膜を形成することが可能である。本変更例は、このような特質を利用して製造されるMISトランジスタに関するものである。なお、基本的な構造や製造方法については、図1に示したMISトランジスタと同様である。したがって、図1に示した構成要素に対応する構成要素には対応する参照番号を付し、詳細な説明は省略する。
図9に示すように、本変更例に係るMISトランジスタは、ゲート絶縁膜が、界面絶縁膜21、下層金属シリケート膜22及び上層金属シリケート膜23によって形成されている。界面絶縁膜21は、シリコン基板11とゲート絶縁膜との界面の特性を向上させるためのものであり、必ずしも設ける必要はない。上層金属シリケート膜23の金属濃度は、下層金属シリケート膜22の金属濃度よりも低くなっている。例えば、下層金属シリケート膜22及び上層金属シリケート膜23にHfシリケート膜を用いた場合、上層金属シリケート膜23のHf濃度(Hf組成)は10%以下であり、下層金属シリケート膜22のHf濃度(Hf組成)は50%以上である。
すでに述べたように、ジエチルシラン等の炭化水素シリコン化合物は分解効率が高い。したがって、このような炭化水素シリコン化合物をシリコン原料として用いることで、金属シリケート膜中の金属濃度(金属組成)を所望の値に設定することが可能である。本変更例では、このような特質に基づき、Hf濃度の高い下層金属シリケート膜22と、Hf濃度の低い上層金属シリケート膜23の積層膜を形成している。
下層金属シリケート膜22は、金属濃度(Hf濃度)が高いため誘電率が高い。そのため、ゲート絶縁膜の高誘電率化をはかることができる。したがって、ゲート絶縁膜を厚くすることができ、リーク電流の低減に有効である。上層金属シリケート膜23は、金属濃度(Hf濃度)が低いため、フェルミレベルエネルギーの変動量が小さい。そのため、閾値電圧の変動量も小さくなり、動作電流の減少の抑制に有効である。したがって、下層金属シリケート膜22と上層金属シリケート膜23の積層膜を用いることで、リーク電流の低減及び動作電流の向上を、ともに達成することが可能である。
以上のように、本実施形態では、金属シリケート膜の形成に用いるシリコン原料として、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、或いはトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物を用いている。これらの炭化水素シリコン化合物は分解効率が高い。そのため、シリコン原料に含まれる炭素等の不純物が金属シリケート膜中に混入する、という問題を防止することができる。その結果、キャリアトラップ密度の低減やリーク電流の低減をはかることができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
また、本実施形態では、シリコン原料として分解効率の高い炭化水素シリコン化合物を用いているため、金属シリケート膜中のシリコン濃度(シリコン比率)を従来よりも高めることが可能である。言い換えると、金属シリケート膜中の金属濃度(金属比率)を従来よりも低めることが可能である。このように、従来は困難であった金属濃度の低減をはかることができるため、金属シリケート膜中のシリコンと金属元素との組成比率を所望の値に設定することが可能となる。したがって、所望の適切な特性を有する金属シリケート膜を形成することができる。このような観点からも、特性や信頼性に優れた半導体装置を得ることが可能となる。
(実施形態2)
次に、本発明の第2の実施形態に係る半導体装置(MISトランジスタ)について説明する。
半導体装置の基本的な構成及び基本的な製造方法は、第1の実施形態の図1で示した半導体装置と同様であるため、それらの詳細な説明は省略する。
以下、本実施形態におけるゲート電極14(図1参照)の形成方法について詳細に説明する。
本実施形態では、ゲート電極14は、金属シリサイド膜によって形成されている。金属シリサイド膜には、シリコン及び金属元素が含有されている。シリコン及び金属元素に加えて窒素(N)が、金属シリサイド膜に含有されていてもよい。具体的には、金属シリサイド膜には、ハフニウム(Hf)シリサイド膜、ジルコニウム(Zr)シリサイド膜、タンタル(Ta)シリサイド膜、チタン(Ti)シリサイド膜、ルテニウム(Ru)シリサイド膜、或いはタングステン(W)シリサイド膜を用いることが可能である。これらのシリサイド膜に窒素(N)が含有されていてもよい。本実施形態では、金属シリサイド膜として、タンタルシリサイド(TaSi)膜或いは、窒素を含有したタンタルシリサイド(TaSiN)膜を用いる。
図10は、金属シリサイド膜を形成するための成膜装置を模式的に示した図である。基本的な構成は、第1の実施形態の図2に示した成膜装置と同様である。すなわち、成膜チャンバ101内にサセプタ102が設けられ、サセプタ102上にウェハ103が載置される。チャンバ101には、シリコン原料供給ライン104、金属原料供給ライン105、窒素原料供給ライン108及び不活性ガス供給ライン107が接続されている。
金属シリサイド膜を形成する際には、ウェハ(基板)103をサセプタ102上に載置し、サセプタ102によってウェハ103を加熱する。加熱温度は例えば600℃とする。ウェハ103の加熱には、抵抗加熱方式や、誘導コイルを用いた誘導加熱方式を用いることができる。ウェハ103をサセプタ102上に載置した後、各原料供給ラインからチャンバ101内に原料ガスを同時に供給する。これらのガスを交互に供給してもよい。
金属原料には、例えばアミン化合物を用いることができる。塩化物等のハロゲン化物を、金属原料として用いることも可能である。窒素原料には、例えばアンモニア(NH3)を用いることが可能である。
シリコン原料には、モノシラン(SiH4)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A1)、ジシラン(Si26)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A2)、及びトリシラン(Si38)中の少なくとも1つの水素原子をアルキル基で置換した炭化水素シリコン化合物(A3)の少なくとも1つを用いることが可能である。
上記炭化水素シリコン化合物A1、A2及びA3は、第1の実施形態と同様、それぞれ図3(a)、図3(b)及び図3(c)に示した一般式で表すことができる。Rは、シリコン(Si)に結合しており、一般式Cn2n+1(Cは炭素、Hは水素、nはゼロ又は正の整数)で表すことができる。nが正の整数の場合には、CH3(メチル基)、C25(エチル基)、C37(プロピル基)及びC49(ブチル基)等のアルキル基であり、nがゼロの場合にはH(水素)である。図3(a)、図3(b)及び図3(c)のいずれについても、少なくとも1つのRがアルキル基であればよい(アルキル基でないRは水素)。また、図3(a)、図3(b)及び図3(c)のいずれについても、シリコン(Si)に結合したアルキル基は、同一のアルキル基であってもよいし、2種類以上のアルキル基であってもよい。
例えば、炭化水素シリコン化合物A1には、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、モノエチルシラン、ジエチルシラン、トリエチルシラン、テトラエチルシラン、モノプロピルシラン、ジプロピルシラン、トリプロピルシラン、テトラプロピルシラン、モノブチルシラン、ジブチルシラン、トリブチルシラン、テトラブチルシラン、等があげられる。本実施形態では、ジエチルシランを用いる。
原料の分解方法としては、熱分解法、リモートプラズマ法、In-situプラズマ法等を用いることができる。すなわち、金属シリサイド膜の成膜方法には、熱CVDやプラズマCVD等のCVD(chemical vapor deposition)法を用いることができる。熱CVDを用いる場合の成膜温度は、300℃以上であることが望ましい。また、化学吸着を利用したALD(atomic layer deposition)法を用いて、金属シリサイド膜を成膜することも可能である。
原料を気化させる方法としては、原料を加熱したプレート上に供給する方法があげられる。また、原料容器を加熱した状態で、原料容器内にバブリングした不活性ガスを供給するようにしてもよい。不活性ガスの自己圧によって、原料容器内に不活性ガスを供給するようにしてもよい。各原料は、成膜チャンバの上流側に設けたマニホールドで混合してもよいし、成膜チャンバ内で混合してもよい。
以上、金属シリサイド膜の成膜について詳述したが、シリコン原料には図3に示したような炭化水素シリコン化合物を用いている。この炭化水素シリコン化合物は、従来のシリコン原料(アミン化合物等)に比べて分解効率が高い。すでに述べたように、従来のシリコン原料を用いた場合には、分解効率が悪いために、シリコン原料に含まれる炭素が不純物として金属シリサイド膜中に混入する。その結果、ゲート電極の仕事関数の制御性が悪化するといった問題が生じる。本実施形態では、分解効率の高い炭化水素シリコン化合物をシリコン原料として用いるため、そのような問題を防止することができる。
また、従来のシリコン原料は、金属原料(例えば、アミン化合物)に比べて分解効率が悪いため、金属シリサイド膜中のシリコン比率を高めることが困難であった。本実施形態では、分解効率の高い炭化水素シリコン化合物をシリコン原料として用いるため、所望のシリコン比率を得ることが可能である。例えば、成膜温度、成膜雰囲気の圧力、シリコン原料の供給量と金属原料の供給量との比率、ガス流量等を調整することにより、所望のシリコン比率を得ることが可能である。
次に、金属シリサイド膜のシリコン原料として炭化水素シリコン化合物を用いた場合の評価結果について述べる。
金属シリサイド膜としてタンタルシリサイド(TaSi)膜を形成したときの、TaSi膜中の炭素不純物濃度を測定した。シリコン原料にアミン化合物であるジメチルアミノシランを用いた場合(比較例)には、TaSi膜中の炭素不純物濃度は1E20(atoms/cm3)程度以上であった。これに対し、シリコン原料に炭化水素シリコン化合物であるジエチルシランを用いた場合(本実施形態)には、TaSi膜中の炭素不純物濃度は検出限界(1E19(atoms/cm3))以下であった。したがって、シリコン原料にジエチルシランを用いることにより、金属シリサイド膜中の炭素不純物濃度を大幅に低減することができる。
上述した不純物濃度の低減効果は、炭化水素シリコン化合物の分解効率の高さによるものである。従来のシリコン原料を用いた場合には、分解効率が悪いため、シリコンに結合した炭素が分解されずに金属シリサイド膜中に取り込まれる。その結果、金属シリサイド膜中の不純物濃度が高くなる。本実施形態では、分解効率の高い炭化水素シリコン化合物を用いるため、不純物が容易にガス化されて除去される。その結果、金属シリサイド膜中の不純物濃度を大幅に低減することができる。
また、金属シリサイド膜としてTaSiN膜を形成したときの、TaSiN膜のシリコン比率(シリコン組成)を調べた。シリコン原料として分解効率の悪いシランを用いてTaSiNを形成した場合には、TaSiN膜中のシリコン比率は5%以下であり、シリコンの組成制御範囲は非常に狭い。これに対して、シリコン原料にジエチルシランを用いた場合には、金属シリサイド膜中のシリコン比率を90%程度まで高めることが可能であり、シリコンの組成制御範囲を大幅に増大させることができる。
以上のように、本実施形態では、金属シリサイド膜の形成に用いるシリコン原料として、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、或いはトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物を用いている。これらの炭化水素シリコン化合物は分解効率が高い。そのため、シリコン原料に含まれる炭素等の不純物が金属シリサイド膜中に混入する、という問題を防止することができる。その結果、ゲート電極の仕事関数の制御性が悪化するといった問題を防止することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
また、本実施形態では、シリコン原料として分解効率の高い炭化水素シリコン化合物を用いているため、金属シリサイド膜中のシリコン濃度(シリコン比率)を従来よりも高めることが可能である。そのため、金属シリサイド膜中のシリコンと金属元素との組成比率を所望の値に設定することが可能となる。したがって、所望の適切な特性を有する金属シリサイド膜を形成することができる。このような観点からも、特性や信頼性に優れた半導体装置を得ることが可能となる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第1及び第2の実施形態に係る半導体装置の構造を模式的に示した断面図である。 本発明の第1の実施形態に係り、金属シリケート膜を形成するための成膜装置を模式的に示した図である。 本発明の第1及び第2の実施形態に係り、金属シリケート膜及び金属シリサイド膜の形成に用いるシリコン原料の化学式を示した図である。 シリコン原料としてジエチルシランを用いた場合及びシリコン原料としてテトラジメチルアミノシリコンを用いた場合の、金属シリケート膜中の炭素濃度を示した図である。 シリコン原料としてジエチルシランを用いた場合及びシリコン原料としてテトラジメチルアミノシリコンを用いた場合の、金属シリケート膜中の窒素濃度を示した図である。 シリコン原料としてジエチルシランを用いた場合及びシリコン原料としてテトラジメチルアミノシリコンを用いた場合の、金属シリケート膜中のキャリアトラップ密度を示した図である。 シリコン原料としてジエチルシランを用いた場合及びシリコン原料としてテトラジメチルアミノシリコンを用いた場合の、劣化試験の測定結果を示した図である。 ゲート絶縁膜にHfシリケート膜を用いたときの閾値電圧と、ゲート絶縁膜に二酸化シリコン膜を用いたときの閾値電圧との閾値電圧差を示した図である。 本発明の第1の実施形態の変更例に係る半導体装置の構造を模式的に示した断面図である。 本発明の第2の実施形態に係り、金属シリケート膜を形成するための成膜装置を模式的に示した図である。
符号の説明
11…シリコン基板 12…素子分離領域
13…ゲート絶縁膜 14…ゲート電極
15…浅い不純物拡散層 16…側壁絶縁部
17…深い不純物拡散層 18…シリサイド膜
21…界面絶縁膜 22…下層金属シリケート膜
23…上層金属シリケート膜
101…成膜チャンバ 102…サセプタ
103…ウェハ 104…シリコン原料供給ライン
105…金属原料供給ライン 106…酸化剤供給ライン
107…不活性ガス供給ライン 108…窒素原料供給ライン

Claims (8)

  1. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を備えた半導体装置の製造方法であって、
    前記ゲート絶縁膜を形成する工程は、金属シリケート膜を形成する工程を含み、
    前記金属シリケート膜の形成に用いるシリコン原料は、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、及びトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物の少なくとも1つを含む
    ことを特徴とする半導体装置の製造方法。
  2. 前記金属シリケート膜は、前記シリコン原料、金属原料及び酸化剤の反応によって形成される
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記金属シリケート膜は、CVD法又はALD法を用いて形成される
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記ゲート絶縁膜を形成する工程は、前記金属シリケート膜に窒化処理を施す工程を含む
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記金属シリケート膜は、第1の金属濃度を有する下層部分と、前記第1の金属濃度よりも低い第2の金属濃度を有する上層部分とを含む
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を備えた半導体装置の製造方法であって、
    前記ゲート電極を形成する工程は、金属シリサイド膜を形成する工程を含み、
    前記金属シリサイド膜の形成に用いるシリコン原料は、モノシラン中の少なくとも1つの水素原子をアルキル基で置換した第1の炭化水素シリコン化合物、ジシラン中の少なくとも1つの水素原子をアルキル基で置換した第2の炭化水素シリコン化合物、及びトリシラン中の少なくとも1つの水素原子をアルキル基で置換した第3の炭化水素シリコン化合物の少なくとも1つを含む
    ことを特徴とする半導体装置の製造方法。
  7. 前記金属シリサイド膜は、前記シリコン原料及び金属原料の反応、又は前記シリコン原料、金属原料及び窒素原料の反応によって形成される
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記金属シリサイド膜は、CVD法又はALD法を用いて形成される
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2006322101A 2006-01-31 2006-11-29 半導体装置の製造方法 Abandoned JP2007235093A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006322101A JP2007235093A (ja) 2006-01-31 2006-11-29 半導体装置の製造方法
US11/699,396 US20070190768A1 (en) 2006-01-31 2007-01-30 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006023838 2006-01-31
JP2006322101A JP2007235093A (ja) 2006-01-31 2006-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007235093A true JP2007235093A (ja) 2007-09-13

Family

ID=38369164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322101A Abandoned JP2007235093A (ja) 2006-01-31 2006-11-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20070190768A1 (ja)
JP (1) JP2007235093A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176951A (ja) * 2008-01-24 2009-08-06 Sony Corp 固体撮像素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
KR20140138276A (ko) * 2012-03-09 2014-12-03 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 박막 트랜지스터 소자 상에 실리콘 함유 막을 제조하는 방법
US9337018B2 (en) 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
US20150303060A1 (en) 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
EP3032575B1 (en) * 2014-12-08 2020-10-21 IMEC vzw Method for forming an electrical contact.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176951A (ja) * 2008-01-24 2009-08-06 Sony Corp 固体撮像素子

Also Published As

Publication number Publication date
US20070190768A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
US11923192B2 (en) Methods for depositing an oxide film on a substrate by a cyclical deposition process and related device structures
US11798999B2 (en) Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US20200181770A1 (en) Method of forming a structure including silicon nitride on titanium nitride and structure formed using the method
JP4470023B2 (ja) シリコン窒化物膜の製造方法
US8361910B2 (en) Pretreatment processes within a batch ALD reactor
US7351670B2 (en) Method for producing silicon nitride films and process for fabricating semiconductor devices using said method
JP5307513B2 (ja) Ald法又はcvd法による金属含有膜の調製
US20060228888A1 (en) Atomic layer deposition of high k metal silicates
US20070066010A1 (en) Method of manufacturing semiconductor device
US20060258078A1 (en) Atomic layer deposition of high-k metal oxides
US9343317B2 (en) Methods of forming silicon-containing dielectric materials and semiconductor device structures
US20080119057A1 (en) Method of clustering sequential processing for a gate stack structure
US20060062917A1 (en) Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
JP2004523885A (ja) 堆積前の表面調整方法
JP2007235093A (ja) 半導体装置の製造方法
US7410812B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
US10490475B2 (en) Methods for semiconductor passivation by nitridation after oxide removal
JP2006016641A (ja) 金属シリコンオキサイドの製造方法、金属シリコンオキシナイトライドの製造方法、およびシリコンドープされた金属ナイトライドの製造方法
US7256145B2 (en) Manufacture of semiconductor device having insulation film of high dielectric constant
TWI246719B (en) Low temperature deposition of silicon nitride
US11898243B2 (en) Method of forming vanadium nitride-containing layer
JP2004104025A (ja) 膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110117