JP2007235015A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007235015A5 JP2007235015A5 JP2006057407A JP2006057407A JP2007235015A5 JP 2007235015 A5 JP2007235015 A5 JP 2007235015A5 JP 2006057407 A JP2006057407 A JP 2006057407A JP 2006057407 A JP2006057407 A JP 2006057407A JP 2007235015 A5 JP2007235015 A5 JP 2007235015A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- layer
- insulating layer
- resin insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims description 70
- 229920005989 resin Polymers 0.000 claims description 70
- 238000007747 plating Methods 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- 239000011889 copper foil Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000007788 roughening Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 118
- 238000000034 method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005755 formation reaction Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 125000003700 epoxy group Chemical group 0.000 description 7
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003449 preventive Effects 0.000 description 4
- 230000001681 protective Effects 0.000 description 4
- 230000002829 reduced Effects 0.000 description 4
- 239000004760 aramid Substances 0.000 description 3
- 229920003235 aromatic polyamide Polymers 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 210000004940 Nucleus Anatomy 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002452 interceptive Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- -1 or printing Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- NPDODHDPVPPRDJ-UHFFFAOYSA-N permanganate Chemical compound [O-][Mn](=O)(=O)=O NPDODHDPVPPRDJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
Description
本発明は、多層配線基板とその製造方法に関し、特にビアホール内のめっき接続部において導体回路の剥離を防止し、信頼性に優れた多層配線基板とその製造方法に関する。 The present invention relates to a multilayer wiring board and a manufacturing method thereof, and more particularly to a multilayer wiring board excellent in reliability by preventing peeling of a conductor circuit at a plating connection portion in a via hole.
従来、外層銅パターンと内層銅パターンとの間に層間絶縁層が介在されてなるビルドアップ多層配線基板は、一般的には図５に示すような（ａ）〜（ｇ）のプロセスを経て製造されている。 Conventionally, a build-up multilayer wiring board in which an interlayer insulating layer is interposed between an outer layer copper pattern and an inner layer copper pattern is generally manufactured through processes (a) to (g) as shown in FIG. Has been.
（ａ）コア基板２０１上の内層配線パターン２０２の形成
（ｂ）層間樹脂絶縁層２０３の形成
（ｃ）層間樹脂絶縁層２０３へのビアホール形成用開口部２０４の形成
（ｄ）ビアホール形成用開口部内のデスミア処理
（ｅ）無電解銅めっきによるシード層２０５の形成
（ｆ）電解めっきによるビアホール２０６の形成、及び基板表面の導体層２０７の形成
（ｇ）外層配線パターン２０８の形成
一方、導体回路の剥離を防止するために、内層パターン形成後に化学処理により微細な粗化処理を実施したり、樹脂絶縁層に化学処理により粗化処理を行ったりすることによって導体回路の剥離を防止する方法が知られている（例えば、特許文献１参照）。
しかしながら、前記従来の構成では、内層回路パターンの粗化処理が微細で、かつビアホールめっき層や樹脂絶縁層と嵌合するような形状の粗化処理ではないため、導体回路の剥離を防止するには不十分な場合があった。 However, in the above-described conventional configuration, the roughening process of the inner layer circuit pattern is fine and is not a roughening process of a shape that fits with the via-hole plating layer or the resin insulating layer. There were cases where it was insufficient.
本発明は、前記従来の課題を解決するもので、回路パターン表面に従来とは異なる形状の粗化処理を行い、さらに樹脂絶縁層との密着性を向上するための防錆層を形成することにより、導体回路の剥離を十分に防止することのできる多層配線基板を提供することを目的とする。 The present invention solves the above-mentioned conventional problems, and performs a roughening treatment with a shape different from the conventional one on the surface of the circuit pattern, and further forms a rust prevention layer for improving the adhesion to the resin insulating layer. Accordingly, an object of the present invention is to provide a multilayer wiring board that can sufficiently prevent the peeling of the conductor circuit.
前記従来の課題を解決するために、本発明は、第１の配線パターン上に第１の樹脂絶縁層と第２の配線パターンが積層され、前記第１の樹脂絶縁層内には前記第１の配線パターンと前記第２の配線パターン間の電気接続をなす第１のビアホールが形成されてなる多層配線基板であって、前記第１の配線パターンの両面は、直径１〜５μｍの粒状の導電体を１〜５層積層した粗化形状層を有し、前記第２の配線パターンは、前記粗面化形状層を介して、前記第１の配線パターンに接続されている多層配線基板とする。 In order to solve the conventional problem, according to the present invention , a first resin insulating layer and a second wiring pattern are stacked on a first wiring pattern, and the first resin insulating layer includes the first resin insulating layer. A multilayer wiring board in which a first via hole for electrical connection between the wiring pattern and the second wiring pattern is formed, and both surfaces of the first wiring pattern are granular conductive having a diameter of 1 to 5 μm. And a second wiring pattern connected to the first wiring pattern through the roughening shape layer. .
本発明の多層回路基板およびその製造方法によって、内層回路パターン表面上に粒状のものを１〜５層積層した粗化形状の層をあらかじめ形成することにより、ビアホールめっき層との界面が蛸壺状になるため、アンカー効果により強固な接続を得ることができる。 By using the multilayer circuit board of the present invention and the manufacturing method thereof, a roughened layer in which 1 to 5 layers of granular materials are laminated on the surface of the inner circuit pattern is formed in advance, so that the interface with the via-hole plating layer has a bowl-like shape. Therefore, a strong connection can be obtained by the anchor effect.
（実施の形態１）
以下、本発明の実施の形態１における多層配線基板について、本発明の特に請求項１に記載の発明について、図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the multilayer wiring board according to the first embodiment of the present invention will be described with reference to the drawings.
図１（ａ）は本発明の実施の形態１における多層配線基板の断面図である。図１（ａ）において、第１の配線パターン１０１上には第１の樹脂絶縁層１０２と第２の配線パターン１０３が積層されている。そして、第１の樹脂絶縁層１０２内には第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４が形成されている。また、第１の配線パターン１０１の両面は、図１（ｂ）に示すような粒状の導電体を１〜５層積層した粗化形状の層を有しており、その粗化形状の層の表面には防錆層が形成されている。 FIG. 1A is a cross-sectional view of a multilayer wiring board according to Embodiment 1 of the present invention. In FIG. 1A, a first resin insulating layer 102 and a second wiring pattern 103 are laminated on the first wiring pattern 101. A first via hole 104 is formed in the first resin insulating layer 102 to make an electrical connection between the first wiring pattern 101 and the second wiring pattern 103. Further, both surfaces of the first wiring pattern 101 have a rough shape layer in which 1 to 5 layers of granular conductors as shown in FIG. 1B are laminated. A rust prevention layer is formed on the surface.
なお、実施の形態１において、第１の配線パターン１０１の両面に形成される粗化形状の層は、めっき処理によって粒状の導電体を析出させて形成した粗化層であり、粗化形状の層を構成する粒状導電体の直径は、１〜５μｍとなるように形成されている。本実施の形態においては粒状導電体には銅を用いた。通常、このような方法で粒状導体を形成した場合、図１（ｂ）のような粗化形状を損なわないような極薄厚の金属被膜を形成し、粒状導体が銅箔表面から落下するのを防止している。本実施の形態においてはこの金属被膜にも銅を用いた。 In the first embodiment, the roughened layer formed on both surfaces of the first wiring pattern 101 is a roughened layer formed by depositing a granular conductor by plating, and has a roughened shape. The diameter of the granular conductor constituting the layer is 1 to 5 μm. In the present embodiment, copper is used for the granular conductor. Normally, when a granular conductor is formed by such a method, an extremely thin metal film that does not impair the roughened shape as shown in FIG. 1B is formed, and the granular conductor is dropped from the copper foil surface. It is preventing. In the present embodiment, copper is also used for this metal coating.
さらに、前記第１の配線パターン１０１の両面に形成された粗化形状を損なわない程度の厚さに、めっき処理によって金属防錆層を形成した。この防錆層は、少なくともニッケル（Ｎｉ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）のいずれかの金属を含む金属被膜であり、部分的に防錆被膜が非常に薄くなるように縞状に形成されている。 Further, a metal rust preventive layer was formed by plating to a thickness that does not impair the roughened shape formed on both surfaces of the first wiring pattern 101. This rust-proof layer is a metal film containing at least one of nickel (Ni), zinc (Zn), and chromium (Cr), and is formed in a striped pattern so that the rust-proof film becomes very thin. Has been.
一般的に、ＺｎやＣｒは銅よりも酸化し易いため、このような金属を銅表面に形成することによりＺｎやＣｒが酸化膜を形成し銅の酸化を防止する効果や有機材料との密着性を向上する効果があることが知られているが、一方でＺｎやＣｒの酸化膜は不導体であり、厚付けしてしまうと層間接続に支障をきたすおそれがあるため、部分的に防錆被膜が非常に薄くなるように縞状に形成するようにしている。また、Ｎｉは銅が酸化することによって変色するのを防止するために付着させている。本実施例においては、Ｎｉは０．００１ｍｇ／ｄｍ2未満、Ｚｎ、Ｃｒは０．００１〜０．１５ｍｇ／ｄｍ2の範囲で形成した。 Generally, Zn and Cr are easier to oxidize than copper. Therefore, by forming such a metal on the copper surface, the effect of preventing the oxidation of copper by forming an oxide film on the surface of Zn and Cr, and the adhesion with organic materials It is known that it has the effect of improving the properties, but on the other hand, the oxide film of Zn or Cr is a non-conductor, and if it is thickened, there is a possibility of interfering with the interlayer connection. The rust film is formed in stripes so as to be very thin. Ni is deposited to prevent the copper from being discolored by oxidation. In the present embodiment, Ni is less than 0.001mg / dm 2, Zn, Cr was formed in the range of 0.001~0.15mg / dm 2.
以上のような粒状の導電体を１〜５層積層した粗化形状の層を有する第１の配線パターン１０１を用いることによって、第１の樹脂絶縁層１０２内に形成される、第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４の内壁面に形成する銅めっき膜と第１の配線パターン１０１の界面が蛸壺状になるため、アンカー効果により強固な接続を得ることができる。また同様の理由で第１の樹脂絶縁層１０２との密着性も向上することができる。さらに、配線パターン１０１の粗化形状の層の表面に防錆層を形成することによって、銅の酸化を防止するとともに有機材料との密着性を向上する効果が得られる。これによって、信頼性に優れたビルドアップ型多層配線基板を得ることができるのである。 A first wiring formed in the first resin insulation layer 102 by using the first wiring pattern 101 having a roughened layer in which 1 to 5 layers of the above granular conductors are laminated. Since the interface between the copper plating film formed on the inner wall surface of the first via hole 104 that makes electrical connection between the pattern 101 and the second wiring pattern 103 and the first wiring pattern 101 has a bowl-like shape, the anchor effect is more effective. Connection can be obtained. For the same reason, the adhesion to the first resin insulating layer 102 can also be improved. Furthermore, by forming a rust-preventing layer on the surface of the roughened layer of the wiring pattern 101, an effect of preventing copper oxidation and improving adhesion with an organic material can be obtained. As a result, a build-up type multilayer wiring board having excellent reliability can be obtained.
（実施の形態２）
以下、本発明の実施の形態２における多層配線基板について、本発明の特に請求項２〜８に記載の発明について、図面を参照しながら説明する。
(Embodiment 2)
Hereinafter, the multilayer wiring board according to the second embodiment of the present invention will be described with reference to the drawings.
図２は本発明の実施の形態２における多層配線基板の断面図である。図２において、第１の配線パターン１０１の内層側には、あらかじめ第２の樹脂絶縁層１０５と第３の配線パターン１０６が形成されており、第２の樹脂絶縁層１０５内には第１の配線パターン１０１と第３の配線パターン１０６間の電気接続をなすために、導電性ペーストを充填した第２のビアホール１０７が形成されている。さらに、第１の配線パターン１０１上には第１の樹脂絶縁層１０２と第２の配線パターン１０３が積層されている。そして、第１の樹脂絶縁層１０２内には第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４が形成されている。 FIG. 2 is a cross-sectional view of the multilayer wiring board according to Embodiment 2 of the present invention. In FIG. 2, a second resin insulating layer 105 and a third wiring pattern 106 are formed in advance on the inner layer side of the first wiring pattern 101. In order to make electrical connection between the wiring pattern 101 and the third wiring pattern 106, a second via hole 107 filled with a conductive paste is formed. Further, a first resin insulating layer 102 and a second wiring pattern 103 are stacked on the first wiring pattern 101. A first via hole 104 is formed in the first resin insulating layer 102 to make an electrical connection between the first wiring pattern 101 and the second wiring pattern 103.
ここで、第１の配線パターン１０１および第３の配線パターン１０６の両面は、実施の形態１で説明した図１（ｂ）に示すような粒状の導電体を１〜５層積層した粗化形状の層を有しており、その粗化形状の層の表面にはめっき処理による防錆層が形成されている。この粗化形状と、第２のビアホール１０７に充填されている導電性ペーストの導電粒子は略同径になるよう設計されており、平坦な配線パターン表面や微細粗化の表面と、ペースト中の導電粒子との接触点数よりも、本実施の形態で用いた粗化面とペースト中の導電粒子との組み合わせのほうが多くの接触点数を持つことができるため、第２のビアホール１０７の低抵抗化や電気的な接続安定性を向上することができる。 Here, both surfaces of the first wiring pattern 101 and the third wiring pattern 106 are roughened shapes in which 1 to 5 layers of granular conductors as shown in FIG. 1B described in the first embodiment are laminated. The surface of the roughened layer is formed with a rust preventive layer by plating. The roughened shape and the conductive particles of the conductive paste filled in the second via hole 107 are designed to have substantially the same diameter, and the surface of the flat wiring pattern, the surface of fine roughening, Since the combination of the roughened surface used in this embodiment and the conductive particles in the paste can have a larger number of contact points than the number of contact points with the conductive particles, the resistance of the second via hole 107 can be reduced. And electrical connection stability can be improved.
以上のような粒状の導電体を１〜５層積層した粗化形状の層を有する第１の配線パターン１０１と第３の配線パターン１０６を用いることによって、第２のビアホール１０７の低抵抗化や電気的な接続安定性を向上することができる。また、第１の樹脂絶縁層１０２内に形成される、第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４の内壁面に形成する銅めっき膜と第１の配線パターン１０１の界面が蛸壺状になるため、アンカー効果により強固な接続を得ることができる。また、同様の理由で第１の樹脂絶縁層１０２や第２の樹脂絶縁層１０５との密着性も向上することができる。さらに、配線パターン１０１の粗化形状の層の表面に、少なくともＮｉ、Ｚｎ、Ｃｒのいずれかの金属を含む防錆層を形成することによって、銅の酸化を防止するとともに有機材料との密着性を向上する効果が得られる。 By using the first wiring pattern 101 and the third wiring pattern 106 having a roughened layer in which 1 to 5 layers of granular conductors as described above are laminated, the resistance of the second via hole 107 can be reduced. Electrical connection stability can be improved. In addition, the copper plating film formed on the inner wall surface of the first via hole 104 that forms the electrical connection between the first wiring pattern 101 and the second wiring pattern 103 formed in the first resin insulating layer 102 and the first Since the interface of one wiring pattern 101 has a bowl shape, a strong connection can be obtained by an anchor effect. For the same reason, the adhesion to the first resin insulating layer 102 and the second resin insulating layer 105 can also be improved. Furthermore, by forming a rust preventive layer containing at least one of Ni, Zn, and Cr on the surface of the roughened layer of the wiring pattern 101, copper is prevented from being oxidized and adherence to an organic material. The effect which improves is acquired.
これによって、導電性ペーストを充填した第２のビアホール１０７を有する層と、めっきにより導体形成がなされる第１のビアホール１０４を有する層が積層された、信頼性に優れたビルドアップ型多層配線基板を得ることができるのである。 Thereby, a build-up type multilayer wiring board excellent in reliability in which a layer having the second via hole 107 filled with the conductive paste and a layer having the first via hole 104 in which the conductor is formed by plating are laminated. Can be obtained.
（実施の形態３）
以下、本発明の実施の形態３における多層配線基板の製造方法について、本発明の特に請求項９に記載の発明について、図面を参照しながら説明する。
(Embodiment 3)
Hereinafter, the manufacturing method of the multilayer wiring board according to the third embodiment of the present invention will be described with reference to the drawings.
実施の形態３はめっきによるビアホール形成方法の一例であり、例えば実施の形態１で説明したビアホール構造を有するビルドアップ多層配線基板の製造方法の一例に相当する。図３は実施の形態３における多層配線基板を形成するための工程断面図である。 The third embodiment is an example of a method for forming a via hole by plating, and corresponds to an example of a method for manufacturing a build-up multilayer wiring board having the via hole structure described in the first embodiment. FIG. 3 is a process sectional view for forming the multilayer wiring board in the third embodiment.
図３（ａ）において、１０８は両面粗化銅箔で、実施の形態１で説明した方法で両面に粗化形成がなされ、その粗化形状の層の表面にはめっき処理により防錆層が形成されている。 In FIG. 3A, reference numeral 108 denotes a double-sided roughened copper foil, which is roughened on both sides by the method described in the first embodiment, and a rust-preventing layer is formed on the surface of the roughened layer by plating. Is formed.
次に図３（ｂ）に示すように、第２の樹脂絶縁層１０５に両面粗化銅箔１０８を貼り付け、例えばサブトラクティブ法により両面粗化銅箔１０８を任意のパターンにエッチングして第１の配線パターン１０１を形成する。本実施の形態においては、第２の樹脂絶縁層１０５として、市販品のガラスエポキシプリプレグを用い、加熱加圧して両面粗化銅箔１０８を貼り付けたが、第２の樹脂絶縁層１０５として使用できる材料はこれに限定されるものではなく、アラミドエポキシプリプレグや液晶ポリマーフィルム、接着剤付きのフレキ基材など様々な材料が適用可能である。この時、第２の樹脂絶縁層１０５に両面粗化銅箔１０８の粗化部がしっかり噛み込んでいるため、若干オーバーエッチング気味にパターン形成することが望ましい。 Next, as shown in FIG. 3B, a double-sided roughened copper foil 108 is attached to the second resin insulating layer 105, and the double-sided roughened copper foil 108 is etched into an arbitrary pattern by, for example, a subtractive method. One wiring pattern 101 is formed. In the present embodiment, a commercially available glass epoxy prepreg is used as the second resin insulation layer 105, and the double-sided roughened copper foil 108 is pasted by heating and pressing. However, the second resin insulation layer 105 is used. The material that can be used is not limited to this, and various materials such as an aramid epoxy prepreg, a liquid crystal polymer film, and a flexible base material with an adhesive can be used. At this time, since the roughened portion of the double-sided roughened copper foil 108 is firmly engaged with the second resin insulating layer 105, it is desirable to form a pattern slightly over-etched.
次に図３（ｃ）に示すように、第１の配線パターン１０１を覆うように、第１の樹脂絶縁層１０２を形成する。この時、第１の樹脂絶縁層１０２はその形成工程において流動性を有することが好ましい。例えば、液状樹脂をスピンコートやロールコート、印刷等の方法でコーティングしたり、あるいは半硬化させた（以下Ｂステージという）樹脂フィルムを加熱ラミネートしたり、プリプレグや樹脂付き銅箔を加熱加圧するなど、熱による樹脂流動性を利用することができる。本実施の形態においては、市販品のガラスエポキシプリプレグを用い、加熱加圧して第１の樹脂絶縁層１０２を形成した。 Next, as shown in FIG. 3C, a first resin insulation layer 102 is formed so as to cover the first wiring pattern 101. At this time, the first resin insulating layer 102 preferably has fluidity in the formation process. For example, a liquid resin is coated by a method such as spin coating, roll coating, or printing, or a resin film that is semi-cured (hereinafter referred to as B stage) is heat laminated, or a prepreg or a resin-coated copper foil is heated and pressurized. Resin fluidity due to heat can be used. In the present embodiment, a commercially available glass epoxy prepreg is used and heated and pressurized to form the first resin insulating layer 102.
なお、本工程において、第１の樹脂絶縁層１０２を外層側（第２の樹脂絶縁層１０５に接していない面）には銅箔を配置して加熱加圧を行ったあと、全面エッチングあるいは第１のビアホール形成部のみエッチングするなどの処理を行った。 In this step, after the first resin insulating layer 102 is placed on the outer layer side (the surface not in contact with the second resin insulating layer 105) with copper foil being heated and pressed, the entire surface is etched or second etched. A process such as etching only one via hole forming portion was performed.
次に図３（ｄ）に示すように、第１の配線パターン１０１を部分的に露出させるように、ビアホール開口部１０９を形成する。この時ビアホール開口部１０９は、第１の配線パターン１０１に接する側より、開口部の方の穴径が大きくなるように形成する方が好ましい。例えば、炭酸ガスレーザーを用いてビアホール開口部の加工を行うと、容易に本形状を得ることができる。また、炭酸ガスレーザーの波長は銅に吸収されないため、第１の配線パターン１０１が加工されることは防止できる。ただし、炭酸ガスレーザーは熱によって樹脂を焼き切る加工なので、加工時に発生する熱によって第１の配線パターン１０１や第２の樹脂絶縁層１０５に与えるダメージを最小限に抑制する必要がある。 Next, as shown in FIG. 3D, a via hole opening 109 is formed so as to partially expose the first wiring pattern 101. At this time, the via hole opening 109 is preferably formed so that the hole diameter of the opening is larger than the side in contact with the first wiring pattern 101. For example, when the via hole opening is processed using a carbon dioxide laser, this shape can be easily obtained. Further, since the wavelength of the carbon dioxide laser is not absorbed by copper, it is possible to prevent the first wiring pattern 101 from being processed. However, since the carbon dioxide laser is a process that burns out the resin by heat, it is necessary to minimize damage to the first wiring pattern 101 and the second resin insulating layer 105 by the heat generated during the process.
そこで、本実施の形態においては、１パルスあたりの炭酸ガスレーザーのエネルギーを低めに抑制して、数パルスを一定の時間間隔をおいて、加工する方法を実施した。さらに、レーザー加工によって第１の配線パターン１０１の露出部表面に残った、第１の樹脂絶縁層１０２の樹脂残渣を過マンガン酸塩水溶液に浸漬することにより除去した。 Therefore, in the present embodiment, a method of processing several pulses at regular time intervals by suppressing the energy of the carbon dioxide laser per pulse to be low. Furthermore, the resin residue of the 1st resin insulation layer 102 which remained on the exposed part surface of the 1st wiring pattern 101 by laser processing was removed by immersing in the permanganate aqueous solution.
次に図３（ｅ）に示すように第１の樹脂絶縁層１０２の表面に触媒核を付与し、無電解銅めっき、および電解銅めっきによって、ビアホール１０４内の導体形成および第２の配線パターン１０３を形成する。本実施の形態においては、第１の樹脂絶縁層１０２の表面にパラジウム触媒核を付与した後無電解銅めっきを行い、厚さ０．５〜２μｍの銅めっき膜を形成し、さらにこの無電解銅めっき膜をめっき電極にして電解銅めっきを行い、銅めっき膜の総厚を２０〜３０μｍ形成した。そしてサブトラクティブ法により銅めっき膜を任意のパターンにエッチングして第２の配線パターン１０３を形成した。こうして、図３（ｅ）に示すようなビルドアップ多層配線基板を作製した。 Next, as shown in FIG. 3E, catalyst nuclei are imparted to the surface of the first resin insulating layer 102 , conductor formation in the via hole 104 and second wiring pattern are performed by electroless copper plating and electrolytic copper plating. 103 is formed. In the present embodiment, a palladium catalyst nucleus is applied to the surface of the first resin insulation layer 102 and then electroless copper plating is performed to form a copper plating film having a thickness of 0.5 to 2 μm. Electrolytic copper plating was performed using the copper plating film as a plating electrode to form a total copper plating film thickness of 20 to 30 μm. Then, the second wiring pattern 103 was formed by etching the copper plating film into an arbitrary pattern by the subtractive method. In this way, a build-up multilayer wiring board as shown in FIG.
以上のようにして、粒状の導電体を１〜５層積層した粗化形状の層を有する第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４の内壁面に形成する銅めっき膜は、第１の配線パターン１０１の蛸壺状の界面形状からなるアンカー効果により、強固な接続を得ることができる。また同様の理由で第１の樹脂絶縁層１０２との密着性も向上することができる。さらに、配線パターン１０１の粗化形状の層の表面に防錆層を形成することによって、銅の酸化を防止するとともに有機材料との密着性を向上する効果が得られる。これによって、信頼性に優れたビルドアップ型多層配線基板を得ることができるものである。 As described above, the inside of the first via hole 104 that makes electrical connection between the first wiring pattern 101 and the second wiring pattern 103 having a roughened layer in which 1 to 5 layers of granular conductors are laminated. The copper plating film formed on the wall surface can obtain a strong connection due to the anchor effect made of the bowl-shaped interface shape of the first wiring pattern 101. For the same reason, the adhesion to the first resin insulating layer 102 can also be improved. Furthermore, by forming a rust-preventing layer on the surface of the roughened layer of the wiring pattern 101, an effect of preventing copper oxidation and improving adhesion with an organic material can be obtained. As a result, a build-up type multilayer wiring board having excellent reliability can be obtained.
（実施の形態４）
以下、本発明の実施の形態４における多層配線基板の製造方法について、本発明の特に請求項１０に記載の発明について、図面を参照しながら説明する。
(Embodiment 4)
Hereinafter, a method for manufacturing a multilayer wiring board according to Embodiment 4 of the present invention will be described with reference to the drawings.
実施の形態４は導電性ペーストを充填したビアホールを有する層と、めっきにより導体形成がなされるビアホールを有する層が積層されたビルドアップ型多層配線基板の製造方法の一例であり、例えば実施の形態２で説明したビアホール構造を有するビルドアップ多層配線基板の製造方法の一例に相当する。図４は実施の形態４におけるビルドアップ多層配線基板を形成するための工程断面図である。 The fourth embodiment is an example of a method for manufacturing a build-up type multilayer wiring board in which a layer having a via hole filled with a conductive paste and a layer having a via hole in which a conductor is formed by plating are laminated. This corresponds to an example of a method for manufacturing a build-up multilayer wiring board having the via hole structure described in 2. FIG. 4 is a process sectional view for forming a build-up multilayer wiring board in the fourth embodiment.
図４（ａ）において、１０８は両面粗化銅箔で、実施の形態１で説明した方法で両面に粗化形成がなされ、その粗化形状の層の表面にはめっき処理により防錆層が形成されている。 In FIG. 4 (a), reference numeral 108 denotes a double-sided roughened copper foil, which is roughened on both sides by the method described in Embodiment 1, and a rust-preventing layer is formed on the surface of the roughened layer by plating. Is formed.
次に図４（ｂ）に示すように、１０５は第２の樹脂絶縁層、１０７は第２のビアホールである。まず、第２の樹脂絶縁層１０５に貫通孔を形成する。この時、予め第２の樹脂絶縁層１０５の表面に保護フィルム（図示していない）を形成しておき（あるいは保護フィルムが貼り付けられた状態のまま）貫通孔を形成することが望ましい。貫通孔の形成には金型、ドリル、レーザー等を用いることができる。また第２の樹脂絶縁層１０５の材料には市販品（ガラスエポキシ、あるいはアラミドエポキシ等）を使うことができる。 Next, as shown in FIG. 4B, 105 is a second resin insulating layer, and 107 is a second via hole. First, a through hole is formed in the second resin insulating layer 105. At this time, it is desirable that a protective film (not shown) is formed on the surface of the second resin insulating layer 105 in advance (or the through-hole is formed with the protective film attached). A die, a drill, a laser, etc. can be used for formation of a through-hole. A commercially available product (glass epoxy, aramid epoxy, or the like) can be used as the material for the second resin insulating layer 105.
次に貫通孔の内部に導電性ペーストを充填する。例えば第２の樹脂絶縁層１０５とその上に形成された保護フィルム（図示していない）をマスクとして、スキージ等で導電性ペーストを擦り付ける（もしくは充填する）ことで、セルフアライメント的（自己整合的）に、第２の樹脂絶縁層１０５に形成された貫通孔だけに導電性ペーストを充填することができる。そして導電性ペーストを充填した後、前記保護フィルム（図示していない）を剥がすことで導電性ペーストが充填された第２のビアホール１０７が形成でき、図４（ｂ）の状態を得る。 Next, the inside of the through hole is filled with a conductive paste. For example, by using the second resin insulating layer 105 and a protective film (not shown) formed thereon as a mask, the conductive paste is rubbed (or filled) with a squeegee or the like, so that it is self-aligned (self-aligned). The conductive paste can be filled only in the through-hole formed in the second resin insulating layer 105. Then, after filling with the conductive paste, the second via hole 107 filled with the conductive paste can be formed by removing the protective film (not shown), and the state shown in FIG. 4B is obtained.
図４（ｃ）は、導電性ペーストを充填した第２のビアホール１０７を有する両面基板の断面図である。図４（ｃ）において、両面基板は第２の樹脂絶縁層１０５の片面に第１の配線パターン１０１が、残り面に第３の配線パターン１０６が形成されている。そして前記第２の絶縁樹脂層１０５を貫通するように形成された第２のビアホール１０７が、第１の配線パターン１０１と第３の配線パターン１０６を層間接続する。 FIG. 4C is a cross-sectional view of a double-sided substrate having a second via hole 107 filled with a conductive paste. 4C, in the double-sided substrate, the first wiring pattern 101 is formed on one surface of the second resin insulating layer 105, and the third wiring pattern 106 is formed on the remaining surface. A second via hole 107 formed so as to penetrate the second insulating resin layer 105 interconnects the first wiring pattern 101 and the third wiring pattern 106.
ここで、第１の配線パターン１０１および第３の配線パターン１０６の両面は、実施の形態１で説明した図１（ｂ）に示すような粒状の導電体を１〜５層積層した粗化形状の層を有しており、その表面には防錆層が形成されている。この粗化形状と、第２のビアホール１０７に充填されている導電性ペーストの導電粒子は略同径になるよう設計されており、平坦な配線パターン表面や微細粗化の表面と、ペースト中の導電粒子との接触点数よりも、本実施の形態で用いた粗化面とペースト中の導電粒子との組み合わせのほうが多くの接触点数を持つことができるため、第２のビアホール１０７の低抵抗化や電気的な接続安定性を向上することができる。 Here, both surfaces of the first wiring pattern 101 and the third wiring pattern 106 are roughened shapes in which 1 to 5 layers of granular conductors as shown in FIG. 1B described in the first embodiment are laminated. A rust preventive layer is formed on the surface. The roughened shape and the conductive particles of the conductive paste filled in the second via hole 107 are designed to have substantially the same diameter, and the surface of the flat wiring pattern, the surface of fine roughening, Since the combination of the roughened surface used in this embodiment and the conductive particles in the paste can have a larger number of contact points than the number of contact points with the conductive particles, the resistance of the second via hole 107 can be reduced. And electrical connection stability can be improved.
また、第１の配線パターン１０１と第３の配線パターン１０６は、第２の樹脂絶縁層１０５に両面粗化銅箔１０８を貼り付け、例えばサブトラクティブ法により両面粗化銅箔１０８を任意のパターンにエッチングして形成する。本実施の形態においては、第２の樹脂絶縁層１０５として、市販品のガラスエポキシプリプレグを用い、加熱加圧して両面粗化銅箔１０８を貼り付けたが、第２の樹脂絶縁層１０５として使用できる材料はこれに限定されるものではなく、アラミドエポキシプリプレグや液晶ポリマーフィルム、接着剤付きのフレキ基材など様々な材料が適用可能である。この時、第２の樹脂絶縁層１０５に両面粗化銅箔１０８の粗化部がしっかり噛み込んでいるため、若干オーバーエッチング気味にパターン形成することが望ましい。 The first wiring pattern 101 and the third wiring pattern 106 are obtained by attaching a double-sided roughened copper foil 108 to the second resin insulating layer 105, and applying the double-sided roughened copper foil 108 to an arbitrary pattern by, for example, a subtractive method. It is formed by etching. In the present embodiment, a commercially available glass epoxy prepreg is used as the second resin insulation layer 105, and the double-sided roughened copper foil 108 is pasted by heating and pressing. However, the second resin insulation layer 105 is used. The material that can be used is not limited to this, and various materials such as an aramid epoxy prepreg, a liquid crystal polymer film, and a flexible base material with an adhesive can be used. At this time, since the roughened portion of the double-sided roughened copper foil 108 is firmly engaged with the second resin insulating layer 105, it is desirable to form a pattern slightly over-etched.
次に、図４（ｄ）〜（ｆ）に示す工程は、実施の形態３で説明した図３（ｃ）〜（ｅ）工程と同様の方法で、めっきにより導体形成がなされる第１のビアホール１０４を有するビルドアップ層の形成ができる。 Next, the steps shown in FIGS. 4D to 4F are the same as the steps shown in FIGS. 3C to 3E described in the third embodiment, and the first conductor is formed by plating. A build-up layer having a via hole 104 can be formed.
こうして図４（ｆ）に示すような、導電性ペーストを充填した第２のビアホール１０７を有する層と、めっきにより導体形成がなされる第１のビアホール１０４を有する層が積層された、ビルドアップ型多層配線基板を作製した。 As shown in FIG. 4 (f), a build-up type in which a layer having the second via hole 107 filled with the conductive paste and a layer having the first via hole 104 in which the conductor is formed by plating are laminated. A multilayer wiring board was produced.
ここで、導電性ペーストを充填した第２のビアホール１０７を有する層として両面基板の例を説明したが、複数層の導電性ペーストを充填した第２のビアホール１０７を有する層を持つ多層配線基板上に第１のビアホール１０４を有する層を積層してもかまわない。 Here, the example of the double-sided substrate has been described as the layer having the second via hole 107 filled with the conductive paste, but on the multilayer wiring board having the layer having the second via hole 107 filled with a plurality of layers of the conductive paste. Alternatively, a layer having the first via hole 104 may be stacked.
以上のようにして、導電性ペーストを充填した第２のビアホール１０７を有する層と、めっきにより導体形成がなされる第１のビアホール１０４を有する層が積層された、信頼性に優れたビルドアップ型多層配線基板を作製できる。 As described above, a highly reliable build-up type in which the layer having the second via hole 107 filled with the conductive paste and the layer having the first via hole 104 in which the conductor is formed by plating are laminated. A multilayer wiring board can be produced.
以上のように、粒状の導電体を１〜５層積層した粗化形状の層を有する第１の配線パターン１０１と第３の配線パターン１０６を用いることによって、第２のビアホール１０７の低抵抗化や電気的な接続安定性を向上することができる。また、第１の樹脂絶縁層１０２内に形成される、第１の配線パターン１０１と第２の配線パターン１０３間の電気接続をなす第１のビアホール１０４の内壁面に形成する銅めっき膜と第１の配線パターン１０１の界面が蛸壺状になるため、アンカー効果により強固な接続を得ることができる。また、同様の理由で第１の樹脂絶縁層１０２や第２の樹脂絶縁層１０５との密着性も向上することができることは前述の通りである。さらに、配線パターン１０１の粗化形状の層の表面に防錆層を形成することによって、銅の酸化を防止するとともに有機材料との密着性を向上する効果が得られる。よって、導電性ペーストを充填した第２のビアホール１０７を有する層と、めっきにより導体形成がなされる第１のビアホール１０４を有する層が積層された、信頼性に優れたビルドアップ型多層配線基板を得ることができるものである。 As described above, the resistance of the second via hole 107 can be reduced by using the first wiring pattern 101 and the third wiring pattern 106 having a roughened layer in which 1 to 5 layers of granular conductors are stacked. And electrical connection stability can be improved. In addition, the copper plating film formed on the inner wall surface of the first via hole 104 that forms the electrical connection between the first wiring pattern 101 and the second wiring pattern 103 formed in the first resin insulating layer 102 and the first Since the interface of one wiring pattern 101 has a bowl shape, a strong connection can be obtained by an anchor effect. In addition, as described above, the adhesion with the first resin insulating layer 102 and the second resin insulating layer 105 can be improved for the same reason. Furthermore, by forming a rust-preventing layer on the surface of the roughened layer of the wiring pattern 101, an effect of preventing copper oxidation and improving adhesion with an organic material can be obtained. Therefore, a highly reliable build-up type multilayer wiring board in which a layer having a second via hole 107 filled with a conductive paste and a layer having a first via hole 104 in which a conductor is formed by plating is laminated. It can be obtained.
以上のように、本発明の多層配線基板及びその製造方法は、内層回路パターン表面上に粒状のものを１〜５層積層した粗化形状の層を形成することによって、導電性ペーストを充填したビアホールを有する全層ＩＶＨ構造の多層配線基板との組み合わせも可能となり、信頼性に優れたビルドアップ型多層配線基板を得ることができるため、各種電子機器、携帯機器の小型化、搭載部品の高密度実装化の用途にも適用できる。 As described above, the multilayer wiring board and the manufacturing method thereof of the present invention are filled with the conductive paste by forming a roughened layer in which 1 to 5 layers of granular materials are laminated on the inner layer circuit pattern surface. Combination with all-layer IVH multilayer wiring boards with via holes is also possible, and a highly reliable build-up type multilayer wiring board can be obtained, reducing the size of various electronic devices and portable devices, and increasing the mounting components. It can also be used for density packaging.
１０１ 第１の配線パターン
１０２ 第１の樹脂絶縁層
１０３ 第２の配線パターン
１０４ 第１のビアホール
１０５ 第２の樹脂絶縁層
１０６ 第３の配線パターン
１０７ 第２のビアホール
１０８ 両面粗化銅箔
１０９ ビアホール開口部
DESCRIPTION OF SYMBOLS 101 1st wiring pattern 102 1st resin insulating layer 103 2nd wiring pattern 104 1st via hole 105 2nd resin insulating layer 106 3rd wiring pattern 107 2nd via hole 108 Double-side roughening copper foil 109 Via hole Aperture
Claims (6)
前記第１の配線パターンの両面は、直径１〜５μｍの粒状の導電体を１〜５層積層した粗化形状層を有し、
前記第２の配線パターンは、前記粗面化形状層を介して、前記第１の配線パターンに接続されている多層配線基板。 A first resin insulating layer and the second wiring pattern is laminated on the first wiring pattern, the the first resin insulating layer electrically between the first wiring pattern and the second wiring pattern a first multi-layer wiring substrate via-hole that is Do formed which forms a connection,
Both surfaces of said first wiring pattern, have a Arakakatachi like layer laminated 1-5 layers of conductor diameter 1~5μm granular,
The second wiring pattern is a multilayer wiring board connected to the first wiring pattern through the roughened shape layer .
前記第１の配線パターンの内層側に、第２の樹脂絶縁層と第３の配線パターンとが形成され、
前記第２の樹脂絶縁層内に形成された、導電性ペーストを充填した第２のビアホールによって、前記第１の配線パターンと第３の配線パターン間とが電気接続されてなる多層配線基板であって、
前記第１の配線パターンの両面は、直径１〜５μｍの粒状の導電体を１〜５層積層した粗化形状層を有し、
前記第２の配線パターンは、外層側の前記粗面化形状層を介して、前記第１の配線パターンに接続され、
前記導電性ペーストは、内層側の前記粗面化形状層を介して、前記第１の配線パターンに接続されている多層配線基板。 A first resin insulating layer and a second wiring pattern are laminated on the outer layer side of the first wiring pattern, and the first resin insulating layer has a gap between the first wiring pattern and the second wiring pattern. A first via hole is formed for electrical connection;
The inner side of the first wiring pattern, and the second resin insulating layer and the third wiring pattern is formed,
A multilayer wiring board in which the first wiring pattern and the third wiring pattern are electrically connected by a second via hole formed in the second resin insulating layer and filled with a conductive paste. And
Both surfaces of the first wiring pattern have a roughened shape layer in which 1 to 5 layers of granular conductors having a diameter of 1 to 5 μm are laminated,
The second wiring pattern is connected to the first wiring pattern through the roughened shape layer on the outer layer side,
A multilayer wiring board in which the conductive paste is connected to the first wiring pattern via the roughened shape layer on the inner layer side.
前記銅箔を樹脂絶縁層に貼り付け、第１の配線パターンを形成する工程と、
前記第１の配線パターンを覆うように、第１の樹脂絶縁層を形成する工程と、
前記第１の樹脂絶縁層に、ビアホールを形成する工程と、
前記第１の樹脂絶縁層の表面に、銅めっきによって、ビアホール内導体および第２の配線パターンを形成する工程と、
を少なくとも含むことを特徴とする多層配線基板の製造方法。 Forming a roughened shape layer in which 1 to 5 layers of granular conductors having a diameter of 1 to 5 μm are laminated on both surfaces of the copper foil;
Bonding the copper foil to a resin insulating layer and forming a first wiring pattern;
Forming a first resin insulating layer so as to cover the first wiring pattern;
Forming a via hole in the first resin insulating layer ;
On the surface of the first resin insulating layer by copper plating, and forming a second wiring pattern and the conductor contact hole,
A method for producing a multilayer wiring board, comprising:
第２の樹脂絶縁層に貫通孔を形成し、導電性ペーストを充填する工程と、
前記銅箔を前記第２の樹脂絶縁層の両面に加熱加圧しながら貼り付け、第１の配線パターン及び第３の配線パターンを形成する工程と、
前記第１の配線パターンを覆うように、第１の樹脂絶縁層を形成する工程と、
前記第１の樹脂絶縁層にビアホールを形成する工程と、
前記第１の樹脂絶縁層の表面に、銅めっきによって、ビアホール内導体および第２の配線パターンを形成する工程と、
を少なくとも含むことを特徴とする多層配線基板の製造方法。 Forming a roughened shape layer in which 1 to 5 layers of granular conductors having a diameter of 1 to 5 μm are laminated on both surfaces of the copper foil;
Forming a through hole in the second resin insulation layer and filling with a conductive paste;
Bonding the copper foil to both surfaces of the second resin insulation layer while being heated and pressed to form a first wiring pattern and a third wiring pattern;
Forming a first resin insulating layer so as to cover the first wiring pattern;
Forming a via hole in the first resin insulation layer ;
On the surface of the first resin insulating layer by copper plating, and forming a via-hole Le inner conductor and the second wiring pattern,
A method for producing a multilayer wiring board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006057407A JP2007235015A (en) | 2006-03-03 | 2006-03-03 | Multilayer wiring board and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006057407A JP2007235015A (en) | 2006-03-03 | 2006-03-03 | Multilayer wiring board and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007235015A JP2007235015A (en) | 2007-09-13 |
| JP2007235015A5 true JP2007235015A5 (en) | 2009-04-16 |
Family
ID=38555265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006057407A Pending JP2007235015A (en) | 2006-03-03 | 2006-03-03 | Multilayer wiring board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007235015A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140077441A (en) | 2012-12-14 | 2014-06-24 | 타이코에이엠피(유) | Printed circuit board and manufacture method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3476264B2 (en) * | 1993-12-24 | 2003-12-10 | 三井金属鉱業株式会社 | Copper foil for printed circuit inner layer and method of manufacturing the same |
| JP4127442B2 (en) * | 1999-02-22 | 2008-07-30 | イビデン株式会社 | Multilayer build-up wiring board and manufacturing method thereof |
| JP4087369B2 (en) * | 2003-11-11 | 2008-05-21 | 古河サーキットフォイル株式会社 | Ultra-thin copper foil with carrier and printed wiring board |
| JP2005150447A (en) * | 2003-11-17 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Wiring board and its manufacturing method |
-
2006
- 2006-03-03 JP JP2006057407A patent/JP2007235015A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681310B2 (en) | Method for fabricating double-sided wiring board | |
| US9756735B2 (en) | Method for manufacturing printed wiring board | |
| JP6314085B2 (en) | Manufacturing method of printed wiring board and copper foil for laser processing | |
| US9711440B2 (en) | Wiring board and method for manufacturing the same | |
| KR20070037671A (en) | Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor | |
| JP5580135B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
| US20090236130A1 (en) | Multilayered printed circuit board and method of manufacturing the same | |
| JP5506877B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
| JP4508140B2 (en) | Built-in module | |
| JP4964322B2 (en) | Heat dissipation board and method for manufacturing the same | |
| JP4508141B2 (en) | Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer | |
| JP2007235015A5 (en) | ||
| JP2007235015A (en) | Multilayer wiring board and its manufacturing method | |
| JP2004087697A (en) | Method for manufacturing wiring board | |
| JP4730072B2 (en) | Circuit board manufacturing method | |
| JP2015090980A (en) | Composite metal film, and method of circuit pattern formation of printed circuit board using the same | |
| JP6098118B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP4466169B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP4328195B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRIC DEVICE | |
| JP4144439B2 (en) | Wiring board, multilayer wiring board, and manufacturing method thereof | |
| JP4492071B2 (en) | Wiring board manufacturing method | |
| JPH1168291A (en) | Printed wiring board and production thereof | |
| JPH0353796B2 (en) | ||
| JP2009290233A (en) | Wiring substrate and method for manufacturing the same | |
| JP2011159695A (en) | Semiconductor element-mounting package substrate, and method for manufacturing the same |