JP2007234988A - 半導体素子の実装基板及び実装方法 - Google Patents

Abstract

【課題】アンダーフィル材がＩＣの周囲に漏れ出さず、均一に充填することができる半導体素子の実装基板を提供する。
【解決手段】ＩＣ２０を実装するための実装パッド１６と、実装パッド１６が配置された基板本体１２と、基板本体１２の表面に被覆され、実装パッド１６配置部に実装パッド１６に対して実装されるＩＣ２０のダイサイズよりも大きな開口部１５を備えたソルダーレジスト膜１４とを有することを特徴とする。また、このような構成の実装基板１０では、実装パッド１６に対するＩＣ２０の実装はバンプ２２を介して行うこととし、ソルダーレジスト膜１４に備えられる開口部１５はＩＣ２０の外周形状と相似な形状とし、ＩＣ２０を構成する１対の辺に対応する開口部１５の辺の幅Ｌ_０はバンプ２２の直径をＤ、ＩＣ２０における一対の辺の幅をＬとした場合に、Ｌ+（２／３）Ｄ≦Ｌ_０＜Ｌ+Ｄの範囲で定めると良い。
【選択図】図１

Description

本発明は、半導体素子の実装基板、及び実装基板に対する半導体素子の実装方法に係り、特に実装基板に対してバンプを介して半導体素子を実装する際に用いられる実装基板、及び実装方法に関する。

半導体素子（ＩＣ）を実装基板に実装する際、図６に示すように、実装基板に対してバンプを介して実装されることがある。いわゆるフリップチップボンディングといわれる実装方法である。ここで、図６において、図６（Ａ）は実装基板の平面図、図６（Ｂ）は半導体素子を実装した実装基板の側断面図を示す。

このような実装方法では、実装基板１とＩＣ２との接続がバンプ３の配置部分のみとなることから、実装強度に不安が持たれる。特に、実装基板１が可撓性のものである場合には、接続部分であるバンプ３には過度の応力が負荷されることとなる。このため上記のような実装を行う場合には、ＩＣ２と実装基板１との間に硬化性の樹脂（アンダーフィル材）４を注入し、実装強度の向上が図られている。

ＩＣ２と実装基板１との間に対するアンダーフィル材４の注入は、微小な隙間に対する毛細管現象を利用して行われるが、単純に注入するだけではＩＣ２の下部に均一にアンダーフィル材４を行き渡らせることは困難であり、ＩＣ２の下部に注入しきれないアンダーフィル材４がＩＣ２の周囲に漏れ出すといった事態が生じていた。

このような実状を鑑み、特許文献１に開示されているような技術が開発されている。特許文献１に開示されている技術は図７に示すようなものである。なお、図７において、図７（Ａ）は実装基板の平面図、図７（Ｂ）は半導体素子を実装した実装基板の側断面図を示す。一般的に実装基板１には、種々の配線パターンを保護するために、ソルダーレジスト膜５と呼ばれる保護膜が付されており、ＩＣ２を実装するための実装パッド６が配置された部分等、外部との接続に使用される部分においては、このソルダーレジスト膜５に開口部が設けられ、そのパターンが外部に晒される構成が取られている。特許文献１に開示されている実装基板１は、前記ソルダーレジスト膜５のうち、ＩＣ２を実装する部分の周囲に、枠状の溝７あるいは凸部を形成し、注入時に余ったアンダーフィル材４（不図示）が、この溝７、あるいは凸部を越えて外部へ漏れ出ることを防止する構成を採っている。このような構成とすることによりアンダーフィル材４はＩＣ２の下部に均等に行き渡るというのである。
特開平１１−１５０２０６号公報

しかし、上記特許文献１に開示されているような基板の構造において、ＩＣと実装基板との間と、溝あるいは凸部とでは、注入されたアンダーフィル材が流動する速度が異なることとなる。このため、余剰なアンダーフィル材が溝から溢れ出たり、溝を流動したアンダーフィル材がＩＣと実装基板との間を流動するアンダーフィル材の先に回りこみ、この結果としてアンダーフィル材の間に空気を噛み込むこととなる可能性がある。このような原因によるボイドの発生や、アンダーフィル材の漏れ出しは、不良品の発生に大きく起因するため、避けることが望ましい。また、ＩＣの周囲に凸部を形成する場合には、凸部の形成という余分な工程を経ることとなると共に、高集積化が進む実装基板上にて余計なスペースを取ることは得策では無い。

そこで本発明では、充填したアンダーフィル材がＩＣの周囲に漏れ出す虞が無く、ＩＣと実装基板との間に均一に充填することができる半導体素子の実装基板及び実装方法を提供することを目的とする。

上記目的を達成するための本発明に係る半導体素子の実装基板は、半導体素子を実装するための実装パッドと、前記実装パッドが配置された基板本体と、前記基板本体の表面に被覆され、前記実装パッド配置部に前記実装パッドに対して実装される半導体素子のダイサイズよりも大きな開口部を備えたソルダーレジスト膜と、を有することを特徴とする。このような構成の実装基板であれば、半導体素子実装後にアンダーフィル材を充填する際、アンダーフィル材が半導体素子の下部に行き渡る前に、半導体素子の周囲に漏れ出す虞が無い。また、ソルダーレジスト膜に形成された開口部が、プール状の堰となるため、充填されたアンダーフィル材は半導体素子と実装基板との間に均一に広がることとなる。

また、上記構成の半導体素子の実装基板では、前記実装パッドに対する前記半導体素子の実装はバンプを介して行うこととし、前記ソルダーレジスト膜に備えられる前記開口部は前記半導体素子の外周形状と相似な形状とし、前記半導体素子を構成する辺に対応した前記開口部の幅Ｌ_０は前記バンプの直径をＤ、前記半導体素子における一対の辺の幅をＬとした場合に、Ｌ+（２／３）Ｄ≦Ｌ_０＜Ｌ+Ｄの範囲で定めるようにすると良い。形成する開口部の幅を上記のように定めることにより、半導体素子と開口部の辺との垂直方向の重なり具合を見ることで、半導体素子の実装状態の良否を判定することが可能となる。

また、上記構成の半導体素子の実装基板では、前記開口部の外周の一部にソルダーレジスト膜に切欠きを設けて形成したポケットを備えるようにすると良い。開口部の外周部にポケットを形成することにより、アンダーフィル材の充填に使用するニードルの直径が半導体素子の外周と開口部の外周との間の隙間よりも太い場合であっても、アンダーフィル材の充填を実施することができる。

また、上記構成の半導体素子の実装基板では、前記基板本体の表面に、前記実装パッドに接続されるパターン配線を配置し、前記開口部に配置された前記パターン配線をソルダーレジスト膜で被覆する構成とすると良い。このような構成とすることにより、基板本体を単層基板とした場合であっても、パターン配線間にブリッジ等が生じることを防止することができる。

また、上記構成の半導体素子の実装基板では、前記基板本体をフレキシブル基板としても良い。基板本体をフレキシブル基板とした場合であっても、半導体素子実装後にアンダーフィル材を充填する際、アンダーフィル材が半導体素子の下部に行き渡る前に、半導体素子の周囲に漏れ出す虞が無い。また、ソルダーレジスト膜に形成された開口部が、プール状の堰となるため、充填されたアンダーフィル材は半導体素子と実装基板との間に均一に広がることとなる。また、アンダーフィル材を充填して半導体素子を固定した場合には、半導体素子の実装強度が向上すると共に実装状態が安定し、基板本体に撓みが生じた場合であってもその撓みによる応力が半導体素子に伝達され難くなる。

また、上記目的を達成するための本発明に係る半導体素子の実装方法は、上記いずれかに記載の半導体素子の実装基板に対して半導体素子を実装する方法であって、前記実装パッドに対して、バンプを介して前記半導体素子を実装し、前記ソルダーレジスト膜の開口部に対してアンダーフィル材を注入して硬化させ、前記半導体素子の実装強度の向上を図ることを特徴とする。上記のような実装基板に対してこのような実装方法を実施すれば、アンダーフィル材が半導体素子と実装基板との間に充填される前に、半導体素子の周囲に漏れ出る虞が無い。また、アンダーフィル材は半導体素子と実装基板との間に均一に広がることとなるため、半導体素子の実装強度の向上を図ることができると共に、実装状態が安定する。

また、上記実装方法を実施するにあたり、前記ソルダーレジスト膜に設けられる前記開口部の幅Ｌ_０をＬ+（２／３）Ｄ≦Ｌ_０＜Ｌ+Ｄの範囲で定めた場合において、半導体素子を実装する際、前記半導体素子は、外周が前記開口部の外周より内側に位置するように前記開口部内に配置すると良い。このような位置関係で半導体素子を開口部内に配置すれば、半導体素子の実装状態を適正なものに保つことができることとなる。

以下、本発明の半導体素子の実装基板、および半導体素子の実装方法に係る実施の形態について、図面を参照しつつ説明する。なお、以下に示す実施の形態は、本発明に係る一部の実施形態に過ぎず、本発明はその主要部を変えない限度において種々の形態を採るものとする。

まず、図１を参照して本発明の半導体素子の実装基板に係る第１の実施形態について説明する。なお、図１において図１（Ａ）は実装基板の平面図、図１（Ｂ）は半導体素子を実装した実装基板の側断面図、図１（Ｃ）は、実装した半導体素子をアンダーフィル材によって固定した状態における実装基板の側断面図をそれぞれ示す。

本実施形態における半導体素子の実装基板（以下単に、実装基板という）１０は、基板本体１２と、この基板本体１２の少なくとも１主面に配置された実装パッド１６と、基板本体１２の主面に被覆されたソルダーレジスト膜１４とから構成されることを基本とする。

前記基板本体１２は、一般的なプリント基板に用いられるガラス−エポキシ、フッ化樹脂（４フッ化エチレン樹脂）等によって構成されるいわゆるリジッド基板であれば良い。また、本実施形態における基板本体１２は、多層基板として構成されることが望ましい。例えば基板本体１２が、図１（Ｂ）、（Ｃ）に示すように、第１層基板１２ａと第２層基板１２ｂとから構成される場合には、第１層基板１２ａの一主面（表面）に実装パッド１６を配置し、第１層基板１２ａの裏面と第２層基板１２ｂとの間に導通を図るためのパターン配線（不図示）を配置し、前記実装パッド１６と前記パターン配線とをスルーホール１８によって接続するというような構成とすると良い。このような構成とすることにより、実装パッド１６以外のパターン配線が外部に晒されることが無くなり、ハンダブリッジ等によってパターン配線間に短絡が生じるといった事態を避けることが可能となる。

基板本体１２の主面（第１層基板１２ａの表面）に被覆されるソルダーレジスト膜１４は、前記実装パッド１６の配置範囲、及びその周囲にかけて形成された開口部１５を有する。半導体素子（ＩＣ）２０を前記実装パッド１６へ実装する際には、ハンダボール等のバンプ２２を介したフリップチップボンディングが成される。フリップチップボンディングによってＩＣ２０を実装パッド１６へ実装した後、ＩＣ２０と基板本体１２の主面との間には、非導電性のアンダーフィル材３０が充填される。そして充填されたアンダーフィル材３０がＩＣ２０と基板本体１２との間で固着することにより、ＩＣ２０の実装強度が確保されると共に、実装パッド１６間における短絡をも防止することが可能となる。

前記ソルダーレジスト膜１４に形成した開口部１５は、前記アンダーフィル材３０を前記ＩＣ２０と前記基板本体１２との間に充填しやすくするためのプール（堰）の役割を担う。開口部１５中にはアンダーフィル材３０の進行を妨げるものが殆ど無いため、開口部１５へ注入したアンダーフィル材３０が、開口部１５全域に広がる前に当該開口部１５の外部へ漏れ出すといった虞が無い。また、アンダーフィル材３０が漏れ出すことなく開口部１５内に広がって行くことより、効率的にＩＣ２０と基板本体１２との間にアンダーフィル材３０が充填されることとなる。また、開口部１５に充填されたアンダーフィル材３０は、規定の方向に向かって徐々にＩＣ２０と基板本体１２との間に広がって行くこととなるため、進行速度の遅い箇所に進行速度の速い箇所のアンダーフィル材３０が回り込むという事態が生じる虞も無い。このため、充填されたアンダーフィル材３０の中にボイドが生じる確率が低くなり、リフロー時等加熱工程における不具合の発生を防止することができる。

ソルダーレジスト膜１４に設ける開口部１５は、基板本体１２に実装するＩＣ２０のダイサイズよりも僅かに大きな相似形状とすることが望ましい。ソルダーレジスト膜１４は基板本体１２の表面に配置されたパターン配線等を保護する役割を担うものであるため、無用に開口部１５を大型化することは望ましくないからである。

実装パッドに対してＩＣ２０を実装する際、実装許容値の範囲内であれば実装パッド１６に対してバンプ２２の接触位置がずれていた場合であっても、リフロー時に溶融したハンダが実装パッド１６の配置範囲を外れることが無い。この実装位置の実装許容値は、図２（Ｂ）に示すように、ハンダボール（バンプ）２２の直径をＤとした場合にＤ／３〜Ｄ／２程度となる。そして、矩形状のＩＣ２０における一対の辺の間の幅（ダイサイズの幅）をＬとすると、ソルダーレジスト膜１４の開口部１５における前記一対の辺に対応する各辺間の幅Ｌ_０は、
と表すことができる。ソルダーレジスト膜１４の開口部１５の開口幅Ｌ_０をこの程度の範囲に規定しておくことにより、ＩＣ２０を実装する際、目視によりＩＣ２０の実装位置が実装許容差の範囲内にあるか否かを判断することが可能となる。具体的には、図２（Ｂ）に示すように、ＩＣ２０の実装ズレが実装許容差ｄに達すると、ＩＣ２０の一側端部とソルダーレジスト膜１４における開口部１５の一側端部とが垂直方向に重なるように位置することとなる。このように、ＩＣ２０の実装状態がソルダーレジスト膜１４の一部と重なる状態となった場合には、ＩＣ２０の実装状態は良好なものでないということができるのである。したがって、ＩＣ２０がこのような実装状態であった場合には、目視、あるいは機械的な自動検査により、不良と判定することができ、ＩＣ２０の実装のやりなおし等の措置を講ずることができるようになる。なお、図２において、図２（Ａ）はＩＣ２０の理想的な実装状態を示す側断面図であり、実装パッド１６の中心とバンプ２２の中心とが重なるようにＩＣ２０が実装されている状態を示す。

実装基板１０に対してＩＣ２０が適正に実装された後、アンダーフィル材３０の充填が行われる。ここで、例えば図２（Ａ）に示すように実装基板１０に対して理想的な状態でＩＣ２０が実装された場合、ＩＣ２０とソルダーレジスト膜１４における開口部１５の辺との間には僅かな隙間が形成される。上述したアンダーフィル材３０はニードルという針状の冶具を介して前記隙間からＩＣ２０と基板本体１２との間に注入、充填されるのである。

上記のような実装基板１０は例えば、銅箔等のパターン配線材料により、基板本体１２に実装パッド１６を含むパターン配線を形成する。パターン配線の形成は、基板本体１２の主面に被覆した銅箔（パターン配線材料薄膜）上にレジスト膜を形成し、パターン配線の形状に合ったマスクを用いて前記レジスト膜を露光・現像し、前記銅箔をエッチングすることによって行う。その後、パターン配線上に残留するレジスト膜を除去し、基板本体の主面にソルダーレジスト膜１４を被覆する。ソルダーレジスト膜１４の被覆には、スクリーン印刷、カーテンコート、スプレーコート、ロールコート、及びドライフィルムを使ったラミネート等が一般的である。スクリーン印刷等によってソルダーレジスト膜１４を形成する場合、ソルダーレジスト膜１４を形成するためのソルダーレジストインキは感光性のものが良い。例えばポジ型のインキの場合、前述した開口部、及び実装に使用する部分を被覆するソルダーレジスト膜１４を露光・現像することによって除去し、前記開口部１５を形成する。このように、開口部１５を形成する工程は、従来の実装基板を製造する工程と同一な工程の中で行うことができるため、スループットが低下することは無い。

上記のような実装基板１０によれば、ＩＣ２０と基板本体１２との間に均一にアンダーフィル材３０を充填することができる。また、ソルダーレジスト膜１４がプール状に抜かれているため、充填されるアンダーフィル材３０の進行速度に大差が生じることが無く、アンダーフィル材３０がＩＣ２０の下面に充填される前に開口部１５からアンダーフィル材３０が溢れるという事態が生じ無い。また、ＩＣ２０の下面とＩＣ２０の周囲との間においてアンダーフィル材３０の進行速度に大差が無いため、アンダーフィル材３０の回り込みによるボイドの発生を防止することができる。なお、上記構成の実装基板１０では、実装パッド１６以外のパターン配線は第１層基板１２ａと第２層基板１２ｂとの間に配置する旨を記載したが、基板本体１２として単層の基板を採用する場合には、実装パッド１６と同一表面にパターン配線を配置するようにしても良い。

次に、図３を参照して本発明の半導体素子の実装基板に係る第２の実施形態について説明する。本実施形態の実装基板における殆どの構成は、上述した第１の実施形態に係る実装基板と同様である。したがって、その機能を同様とする箇所には図１と同様の符号を附してその詳細な説明は省略することとする。

本実施形態の実装基板の特徴は、ソルダーレジスト膜１４の開口部１５にポケット１５ａを形成したことである。前記ポケット１５ａは、前記開口部１５の周囲に位置するソルダーレジスト膜１４に切欠きを形成することによって構成される。

ＩＣ２０（不図示）を基板本体１２に実装した後には、上述したようにＩＣ２０と基板本体１２との間にアンダーフィル材３０（不図示）が充填される。アンダーフィル材３０の充填は、ニードルと呼ばれる針状の冶具を用いて行われるが、アンダーフィル材３０を短時間で充填する場合には、前記ニードルとして径の太いものを用いることもできる。この際、図３中、２点鎖線で示すＩＣ２０のダイサイズと、ソルダーレジスト膜１４の開口部１５の各辺との間の間隔（隙間）が、前記ニードルの径よりも狭くなってしまうことがある。前記ポケット１５ａは、このようにニードルの直径がＩＣ２０のダイサイズとソルダーレジスト膜１４の開口部１５の各辺との間の隙間よりも太い場合に用いられる。

このようなポケット１５ａを利用したアンダーフィル材３０の充填は、前記ポケット１５ａにニードルをあてがい、アンダーフィル材３０をポケット１５ａへ注入し、注入したアンダーフィル材３０をポケット１５ａから開口部１５側へ流動させ、ＩＣ２０と基板本体１２との間に流し込むことによって行う。

他の構成作用、効果については、上述した第１の実施形態に係る実装基板と同様である。なお、図３においては、ポケット１５ａの形成位置を開口部１５の角部としているが、ポケット１５ａの形成位置はこれに限定されるものでは無い。例えばポケット１５ａを開口部１５を構成する矩形のいずれかの辺の中央に形成した場合であっても同様の作用を担うことができる。

次に、図４を参照して、本発明の半導体素子の実装基板に係る第３の実施形態について説明する。なお、本実施形態の実装基板における殆どの構成は、上述した第１の実施形態に係る実装基板と同様である。したがって、その機能を同様とする箇所には図１と同様の符号を附してその詳細な説明は省略することとする。また、本実施形態の実装基板を示す図４では、説明を簡単化するために、上述した第１、第２の実施形態に比べて実装パッド１６の数を減らして記載しているが、実装パッド１６の多寡は本実施形態に係る実装基板１０を形成する上で大きな問題では無い。

本実施形態の実装基板１０は、基板本体１２の主面に実装パッド１６及び前記実装パッド１６に接続されたパターン配線（不図示）を配置する構成とした。そして、本実施形態の実装基板１０では、配線間のブリッジや酸化等を防止するため、実装パッド１６から矩形状に形成された開口部１５の各辺までの間に配置されたパターン配線の形状に沿ってソルダーレジスト膜１４ａを形成する（残す）構成とした。このような構成とすることにより、開口部１５中におけるソルダーレジスト膜の被覆範囲はパターン配線の配置位置のみとなるため、アンダーフィル材３０（不図示）の充填時における抵抗差を小さく抑えることができる。このため、ＩＣ２０（不図示）と基板本体１２との間にアンダーフィル材３０を均一に充填することができる。

また、パターン配線形状に沿ってソルダーレジスト膜１４ａが配置されているものの、ＩＣ２０の下面ではソルダーレジスト膜１４ａの無い部分（開口部）の割合の方が大きいことにより、アンダーフィル材３０を充填する際、当該アンダーフィル材３０が開口部１５に十分に広がる前に、前記開口部１５から漏れ出すという虞も少ない。

また、実装パッド１６から開口部１５の各辺にかけて配置されたパターン配線を基板本体１２の表面に配置する構成としているため、基板本体１２として単層の基板を採用する場合であっても実施することができる。またこのような実施を行ったとしても、パターン配線間に短絡が生じる虞は無い。その他の構成、作用、効果については、上述した第１の実施形態に係る実装基板と同様である。

次に、図５を参照して本発明のＩＣの実装基板に係る第４の実施形態について説明する。なお、図５において図５（Ａ）は実装基板の平面図、図５（Ｂ）はＩＣを実装した状態における実装基板の側断面図をそれぞれ示す。

本実施形態に係る実装基板１１０における基板本体１１２は、可撓性を有するフレキシブル基板（Flexible Printed Circuit Board）である。フレキシブル基板は一般的に、ポリエステルやポリイミドによって構成されたフィルムにパターン配線の材料となる銅箔を接着させて構成される基板である。

このようにして構成される基板本体１１２の表面には、上述した第１〜第３の実施形態に係る実装基板１０と同様に、ソルダーレジスト膜１１４が被覆されている。そして、ＩＣ２０の実装部位には、ソルダーレジスト膜１１４に開口部１１５が形成され、実装パッド１１６が外部に晒される構成とされている。開口部１１５の形成範囲は、上述した第１の実施形態に係る実装基板１０に準ずる。なお、図５（Ａ）において２点鎖線で示す範囲がＩＣを理想的に実装した場合におけるダイサイズである。

実装基板に対するＩＣ２０の実装は、バンプ２２を介したフリップチップボンディングで行う。本実施形態のように基板本体１１２にフレキシブル基板を採用する場合、一般にバンプ２２を金（Ａｕ）によって構成し、超音波接合によって実装が成される。

ＩＣ２０を実装基板１１０に実装した後、ＩＣ２０とソルダーレジスト膜１１４に形成した開口部１１５のいずれかの辺との間に形成された隙間から前記開口部１１５内にアンダーフィル材３０を注入し、ＩＣ２０と基板本体１１２との間に充填する。充填したアンダーフィル材３０が硬化することによりＩＣ２０の実装強度が増加される。また、アンダーフィル材３０は硬化性の樹脂によって構成されるため、硬化後はフレキシブル基板である基板本体１１２に比べて剛性が高くなる。このため、ＩＣ２０の実装状態が安定し、基板本体１１２に撓みが生じた場合であっても、その応力がＩＣ２０に伝達され難くなる。

なお、実施形態中にてソルダーレジスト膜に形成する開口部のサイズについて規定しているが、この大きさの規定は数式１からも解るようにバンプの大きさなど設定条件によっても変化する値であり、好適な設定範囲の１つであると考えることができる。

半導体素子の実装基板に係る第１の実施形態を示す図である。 実装基板に対する半導体素子の実装状態を示す説明図である。 半導体素子の実装基板に係る第２の実施形態を示す図である。 半導体素子の実装基板に係る第３の実施形態を示す図である。 半導体素子の実装基板に係る第４の実施形態を示す図である。 従来の半導体素子の実装基板を示す図である。 従来の半導体素子の実装基板を示す図である。

符号の説明

１０………実装基板、１２………基板本体、１２ａ………第１層基板、１２ｂ………第２層基板、１４………ソルダーレジスト膜、１５………開口部、１６………実装パッド、１８………スルーホール、２０………半導体素子、２２………バンプ、３０………アンダーフィル材。

Claims (7)

1. 半導体素子を実装するための実装パッドと、
   前記実装パッドが配置された基板本体と、
   前記基板本体の表面に被覆され、前記実装パッド配置部に前記実装パッドに対して実装される半導体素子のダイサイズよりも大きな開口部を備えたソルダーレジスト膜と、
   を有することを特徴とする半導体素子の実装基板。
2. 前記実装パッドに対する前記半導体素子の実装はバンプを介して行うこととし、
   前記ソルダーレジスト膜に備えられる前記開口部は前記半導体素子の外周形状と相似な形状とし、前記半導体素子を構成する辺に対応した前記開口部の幅Ｌ_０は前記バンプの直径をＤ、前記半導体素子における一対の辺の幅をＬとした場合に、
   
   
   
   の範囲で定めることを特徴とする請求項１に記載の半導体素子の実装基板。
3. 前記開口部の外周の一部にソルダーレジスト膜に切欠きを設けて形成したポケットを備えることを特徴とする請求項１又は請求項２に記載の半導体素子の実装基板。
4. 前記基板本体の表面に、前記実装パッドに接続されるパターン配線を配置し、前記開口部に配置された前記パターン配線をソルダーレジスト膜で被覆したことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体素子の実装基板。
5. 前記基板本体をフレキシブル基板としたことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体素子の実装基板。
6. 請求項１乃至請求項５のいずれかに記載の半導体素子の実装基板に対して半導体素子を実装する方法であって、
   前記実装パッドに対して、バンプを介して前記半導体素子を実装し、
   前記ソルダーレジスト膜の開口部に対してアンダーフィル材を注入して硬化させ、前記半導体素子の実装強度の向上を図ることを特徴とする半導体素子の実装方法。
7. 前記ソルダーレジスト膜に設けられる前記開口部の幅Ｌ_０を
   
   
   
   の範囲で定めた場合において、
   半導体素子を実装する際、前記半導体素子は、外周が前記開口部の外周より内側に位置するように前記開口部内に配置することを特徴とする請求項６に記載の半導体素子の実装方法。