JP2007234808A

JP2007234808A - Optical semiconductor element

Info

Publication number: JP2007234808A
Application number: JP2006053666A
Authority: JP
Inventors: Ryoji Hiroyama; 良治廣山; Masayuki Hata; 雅幸畑; Yasuhiko Nomura; 康彦野村
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2007-09-13
Anticipated expiration: 2026-02-28
Also published as: JP4868888B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical semiconductor element which is equipped with a nitride semiconductor light emitting layer containing In and has high characteristics. <P>SOLUTION: A semiconductor laser element 1 is equipped with a substrate 2, a p-type clad layer 3 formed on the Ga polarity plane of the p-type GaN substrate 2, a p-type carrier block layer 4, a light emitting layer (active layer) 5 formed of a nitride semiconductor containing In, an n-type clad layer 6 and an n-type contact layer 7 which are both capable of realizing a high carrier concentration even when they are grown at low temperatures and formed of an n-type ZnO layer, an n-type ohmic electrode 8, an insulating film 9, an n-side pad electrode 10, and a p-side ohmic electrode 11 and a p-side pad electrode 12 which are formed on the undersurface of the substrate 2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、Ｉｎを含む窒化物系半導体からなる活性層を備えた光半導体素子に関する。 The present invention relates to an optical semiconductor device having an active layer made of a nitride-based semiconductor containing In.

従来、窒化物系半導体を発光層に用いた半導体レーザ素子やＬＥＤ素子等の発光素子、あるいは窒化物系半導体を受光層に用いた光センサといった光半導体素子が検討されている。これらの光半導体素子では、青色光や紫外光等の短波長領域における発光特性或いは受光特性を高めるために、発光層或いは受光層といった活性層に、Ｉｎを含む窒化物系半導体が用いられている。 Conventionally, an optical semiconductor element such as a light emitting element such as a semiconductor laser element or an LED element using a nitride semiconductor as a light emitting layer, or an optical sensor using a nitride semiconductor as a light receiving layer has been studied. In these optical semiconductor elements, a nitride-based semiconductor containing In is used in an active layer such as a light emitting layer or a light receiving layer in order to improve light emitting characteristics or light receiving characteristics in a short wavelength region such as blue light or ultraviolet light. .

ところで、このようにＩｎを含む窒化物系半導体は、Ｉｎを含まない窒化物系半導体に比べて分解温度がかなり低いことが知られている。例えば、ＧａＮ、ＡｌＮ及びその混晶は１０００℃程度の温度でも比較的安定である。一方、ＩｎＮの熱分解温度は約６００℃であり、このためＩｎを含む窒化物系半導体は、Ｉｎの組成比にもよるが、一般的に１０００℃を超える温度では結晶の劣化が生じてしまう。 By the way, it is known that the nitride-based semiconductor containing In as described above has a considerably lower decomposition temperature than the nitride-based semiconductor not containing In. For example, GaN, AlN and mixed crystals thereof are relatively stable even at a temperature of about 1000 ° C. On the other hand, the thermal decomposition temperature of InN is about 600 ° C. Therefore, although nitride semiconductors containing In generally depend on the composition ratio of In, crystal degradation generally occurs at temperatures exceeding 1000 ° C. .

そこで、このような課題を解決するために種々の検討がなされている。例えば特許文献１に記載された発光素子では、基板上にｎ型半導体層を成長させた後、基板温度を７８０℃まで下げて発光層となるＩｎＧａＮ層を成長させている。さらに同じ温度で保護層となるＧａＡｌＮ層を成長させた後、基板温度を１１００℃に上げてｐ型ＧａＮ層を成長させている。
特開平９−１１６１３０号公報 Therefore, various studies have been made to solve such problems. For example, in the light-emitting element described in Patent Document 1, after growing an n-type semiconductor layer on a substrate, the substrate temperature is lowered to 780 ° C., and an InGaN layer serving as a light-emitting layer is grown. Further, after growing a GaAlN layer serving as a protective layer at the same temperature, the substrate temperature is raised to 1100 ° C. to grow a p-type GaN layer.
JP-A-9-116130

然し乍ら、特許文献１に記載された発光素子では保護層となるＧａＡｌＮ層が７８０℃という、良好な結晶性が得られる成長温度である１０００℃〜１２００℃の温度より低い成長温度で成長されている。このため、保護層となるＧａＡｌＮ層は結晶性の低下した層となってしまう。 However, in the light emitting device described in Patent Document 1, the GaAlN layer serving as the protective layer is grown at a growth temperature lower than 780 ° C., which is a growth temperature at which good crystallinity is obtained, which is 1000 ° C. to 1200 ° C. . For this reason, the GaAlN layer serving as a protective layer is a layer with reduced crystallinity.

また、ｐ型ＧａＮ層が１１００℃の成長温度で成長されているので、ＩｎＧａＮ層からのＩｎの分離がやはり生じてしまい、発光層となるＩｎＧａＮ層の特性が劣化する。 Further, since the p-type GaN layer is grown at a growth temperature of 1100 ° C., separation of In from the InGaN layer still occurs, and the characteristics of the InGaN layer serving as the light emitting layer are deteriorated.

これらの結果、従来では発光効率の低下を防止することは困難であった。特にこの問題は、Ｉｎの含有量の大きい窒化物系半導体を活性層に用いた光半導体素子で顕著に現れていた。 As a result, it has conventionally been difficult to prevent a decrease in luminous efficiency. In particular, this problem is prominent in an optical semiconductor element using a nitride-based semiconductor having a large In content as an active layer.

本発明は、上述した課題を解決するために創案されたものであり、Ｉｎを含む窒化物系半導体を有する活性層を備え、特性の高い光半導体素子を提供することを目的としている。 The present invention has been made to solve the above-described problems, and an object thereof is to provide an optical semiconductor element having an active layer having a nitride-based semiconductor containing In and having high characteristics.

上記目的を達成するために、請求項１の発明は、Ｇａを含むｐ型半導体層と、前記ｐ型半導体層のＧａ極性面側に成長された、Ｉｎを含む窒化物系半導体からなる活性層と、前記活性層のＧａ極性面側に成長された、ｎ型の酸化亜鉛系半導体層と、を備えたことを特徴とする光半導体素子である。 In order to achieve the above object, the invention of claim 1 is a p-type semiconductor layer containing Ga, and an active layer made of a nitride-based semiconductor containing In grown on the Ga polar face side of the p-type semiconductor layer. And an n-type zinc oxide based semiconductor layer grown on the Ga polar face side of the active layer.

また、請求項２の発明は、前記光半導体素子は、半導体レーザ素子であって、前記活性層と前記ｎ型の酸化亜鉛系半導体層との間には、窒化物系半導体層からなるエッチングストッパー層が形成されており、前記エッチングストッパー層の表面が露出するように、前記ｎ型の酸化亜鉛系半導体層が除去されていることを特徴とする請求項１に記載の光半導体素子である。 According to a second aspect of the present invention, the optical semiconductor element is a semiconductor laser element, and an etching stopper made of a nitride-based semiconductor layer is provided between the active layer and the n-type zinc oxide-based semiconductor layer. 2. The optical semiconductor element according to claim 1, wherein a layer is formed, and the n-type zinc oxide based semiconductor layer is removed so that a surface of the etching stopper layer is exposed.

本発明による光半導体素子では、Ｉｎを含む窒化物系半導体を有する活性層のＧａ極性面側に低温で成長させても高いキャリア濃度を実現することが可能なｎ型の酸化亜鉛系半導体層を成長させたので、ｎ型の酸化亜鉛系半導体層のキャリア濃度を高めつつ、活性層内のＩｎの分離を抑制することができる。これによって、活性層の劣化を抑制することができるので、特性を向上させることができる。 In an optical semiconductor device according to the present invention, an n-type zinc oxide based semiconductor layer capable of realizing a high carrier concentration even when grown at a low temperature on the Ga polar face side of an active layer having a nitride based semiconductor containing In is provided. Since it is grown, it is possible to suppress the separation of In in the active layer while increasing the carrier concentration of the n-type zinc oxide based semiconductor layer. As a result, the deterioration of the active layer can be suppressed, and the characteristics can be improved.

また、半導体層のＮ極性面側に活性層を成長させた場合、活性層の結晶性が低くなり、活性層によって光を発光させることができないといった問題が生じるが、本発明では、ｐ型半導体層のＧａ極性面側に活性層を成長させることによって、確実に活性層によって発光させることができる。 Further, when the active layer is grown on the N-polar surface side of the semiconductor layer, there is a problem that the crystallinity of the active layer is lowered and light cannot be emitted by the active layer. By growing the active layer on the Ga polar face side of the layer, the active layer can surely emit light.

また、ｐ型の酸化亜鉛系半導体層に比べて、キャリア濃度を高くすることが可能なｎ型の酸化亜鉛系半導体層を成長させることによって、光半導体素子の直列抵抗を小さくすることができ、電極と高いオーミック接触を実現することができる。これにより、発熱を抑制することができるので、光半導体素子の劣化を抑制することができる。 Further, by growing an n-type zinc oxide based semiconductor layer capable of increasing the carrier concentration compared to the p-type zinc oxide based semiconductor layer, the series resistance of the optical semiconductor element can be reduced. High ohmic contact with the electrode can be realized. Thereby, since heat generation can be suppressed, deterioration of the optical semiconductor element can be suppressed.

（第１実施形態）
以下、本発明の実施の第１実施形態を図面を参照して説明する。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の第１実施形態に係る半導体レーザ素子（光半導体素子）の断面構造を示す図である。図２は、本実施形態に係る半導体レーザ素子の発光層（活性層）の断面構造を示す図である。本実施形態に係る半導体レーザ素子は、活性層として、Ｉｎを含む窒化物系半導体からなる発光層を有している。 FIG. 1 is a diagram showing a cross-sectional structure of a semiconductor laser device (optical semiconductor device) according to the first embodiment of the present invention. FIG. 2 is a view showing a cross-sectional structure of the light emitting layer (active layer) of the semiconductor laser device according to the present embodiment. The semiconductor laser device according to the present embodiment has a light emitting layer made of a nitride-based semiconductor containing In as an active layer.

図１に示すように、半導体レーザ素子１は、基板２と、基板２の上面に形成されたｐ型クラッド層３と、ｐ型キャリアブロック層４と、発光層５と、ｎ型クラッド層６と、ｎ型コンタクト層７と、ｎ側オーミック電極８と、絶縁膜９と、ｎ側パッド電極１０と、基板２の下面に形成されたｐ側オーミック電極１１及びｐ側パッド電極１２とを備えている。 As shown in FIG. 1, the semiconductor laser device 1 includes a substrate 2, a p-type cladding layer 3 formed on the upper surface of the substrate 2, a p-type carrier block layer 4, a light emitting layer 5, and an n-type cladding layer 6. An n-type contact layer 7, an n-side ohmic electrode 8, an insulating film 9, an n-side pad electrode 10, and a p-side ohmic electrode 11 and a p-side pad electrode 12 formed on the lower surface of the substrate 2. ing.

基板２は、約１００μｍの厚みを有すると共に、Ｍｇがドープされて約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型ＧａＮ基板からなる。基板２の上面は、（０００１）のＧａ極性面であり、このＧａ極性面上に、後述するｐ型クラッド層３〜ｎ側パッド電極１０が形成されている。 The substrate 2 is made of a p-type GaN substrate having a thickness of about 100 μm and doped with Mg and having a carrier concentration of about 5 × 10 ¹⁷ cm ⁻³ . The upper surface of the substrate 2 is a (0001) Ga polar surface, and a p-type cladding layer 3 to an n-side pad electrode 10 to be described later are formed on the Ga polar surface.

ｐ型クラッド層３は、約４００ｎｍの厚みを有すると共に、Ｍｇがドープされて約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型ＧａＮ層からなる。ｐ型クラッド層３の上部には、Ａ方向の幅が約７．５μｍの凸部３ａが形成されている。 The p-type cladding layer 3 is a p-type GaN layer having a thickness of about 400 nm and doped with Mg and having a carrier concentration of about 5 × 10 ¹⁷ cm ⁻³ . On the upper part of the p-type cladding layer 3, a protrusion 3a having a width in the A direction of about 7.5 μm is formed.

ｐ型キャリアブロック層４は、発光層５に注入されたキャリアが基板２側へと流出することを防ぐためのものである。ｐ型キャリアブロック層４は、ｐ型クラッド層３の凸部３ａの上面に形成され、約５ｎｍの厚みを有すると共に、Ｍｇがドープされて約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎ層からなる。 The p-type carrier block layer 4 is for preventing carriers injected into the light emitting layer 5 from flowing out to the substrate 2 side. The p-type carrier block layer 4 is formed on the upper surface of the convex portion 3a of the p-type cladding layer 3, has a thickness of about 5 nm, and is doped with Mg and has a carrier concentration of about 5 × 10 ¹⁷ cm ^−3. It consists of type Al _0.05 Ga _0.95 N layer.

図２に示すように、発光層５は、多重量子井戸（ＭＱＷ）構造を有しており、４つの障壁層５ａ及び３つの井戸層５ｂが交互に積層されて構成されている。障壁層５ａ及び井戸層５ｂはＩｎを含む窒化物系半導体から構成されており、障壁層５ａは、約２０ｎｍの厚みを有するアンドープのＩｎ_ｙＧａ_１−ｙＮ層（０．１０≦ｙ≦０．１７）からなり、井戸層５ｂは、約３ｎｍの厚みを有するアンドープのＩｎ_ｘＧａ_１−ｘＮ層（０．２０≦ｘ≦０．３０、且つｙ＜ｘ）からなる。 As shown in FIG. 2, the light emitting layer 5 has a multiple quantum well (MQW) structure, and is configured by alternately stacking four barrier layers 5a and three well layers 5b. The barrier layer 5a and the well layer 5b are made of a nitride-based semiconductor containing In, and the barrier layer 5a is an undoped In _y Ga _1-y N layer (0.10 ≦ y ≦ 0) having a thickness of about 20 nm. The well layer 5b is composed of an undoped In _x Ga _1-x N layer (0.20 ≦ x ≦ 0.30 and y <x) having a thickness of about 3 nm.

ｎ型クラッド層６は、Ｇａがドープされて約２×１０^１８ｃｍ^−３のキャリア濃度を有するｎ型ＺｎＯ層からなる。図１に示すように、ｎ型クラッド層６は、平坦部６ａと凸部６ｂとを有する。ｎ型クラッド層６の平坦部６ａは、発光層５と同じ約７．５μｍの幅を有すると共に、約１００ｎｍの厚みを有する。ｎ型クラッド層６の凸部６ｂは、発光層５の幅よりも小さい約１．５μｍの幅を有すると共に、約３００ｎｍの厚みを有する。 The n-type cladding layer 6 is made of an n-type ZnO layer doped with Ga and having a carrier concentration of about 2 × 10 ¹⁸ cm ⁻³ . As shown in FIG. 1, the n-type cladding layer 6 has a flat portion 6a and a convex portion 6b. The flat portion 6a of the n-type cladding layer 6 has the same width of about 7.5 μm as the light emitting layer 5 and a thickness of about 100 nm. The convex portion 6 b of the n-type cladding layer 6 has a width of about 1.5 μm smaller than the width of the light emitting layer 5 and a thickness of about 300 nm.

ｎ型コンタクト層７は、ｎ型クラッド層６の凸部６ｂ上に形成されている。ｎ型コンタクト層７は、約１００ｎｍの厚みを有すると共に、Ｇａがドープされて約３×１０^１８ｃｍ^−３のキャリア濃度を有するｎ型ＺｎＯ層からなる。ここで、ｎ型クラッド層６の凸部６ｂ及びｎ型コンタクト層７によって電流通路領域である約４００ｎｍの厚みを有するリッジ部１３が構成されている。 The n-type contact layer 7 is formed on the convex portion 6 b of the n-type cladding layer 6. The n-type contact layer 7 is made of an n-type ZnO layer having a thickness of about 100 nm and doped with Ga and having a carrier concentration of about 3 × 10 ¹⁸ cm ⁻³ . Here, the convex portion 6b of the n-type cladding layer 6 and the n-type contact layer 7 constitute a ridge portion 13 having a thickness of about 400 nm, which is a current path region.

ｎ側オーミック電極８は、約１０ｎｍの厚みを有するＡｌ層からなる。絶縁膜９は、ｎ側オーミック電極８の上面以外の領域を覆うように形成された約２５０ｎｍの厚みを有するＳｉＮ膜からなる。ｎ側パッド電極１０は、ｎ側オーミック電極８及び絶縁膜９を覆うように形成された約２０ｎｍの厚みを有するＰｔ層と約３００ｎｍの厚みを有するＡｕ層からなる。 The n-side ohmic electrode 8 is made of an Al layer having a thickness of about 10 nm. The insulating film 9 is made of a SiN film having a thickness of about 250 nm formed so as to cover a region other than the upper surface of the n-side ohmic electrode 8. The n-side pad electrode 10 is composed of a Pt layer having a thickness of about 20 nm and an Au layer having a thickness of about 300 nm formed so as to cover the n-side ohmic electrode 8 and the insulating film 9.

ｐ側オーミック電極１１は、基板２の下面に形成された約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなる。ｐ側パッド電極１２は、ｐ側オーミック電極１１の下面に形成された約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とからなる。 The p-side ohmic electrode 11 includes a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm, which are formed on the lower surface of the substrate 2. The p-side pad electrode 12 is composed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3000 nm, which are formed on the lower surface of the p-side ohmic electrode 11.

この半導体レーザ素子１では、ｎ側パッド電極１０〜ｎ型クラッド層６を介して発光層５に電子が注入されると共に、ｐ側パッド電極１２〜ｐ型キャリアブロック層４を介して正孔が発光層５に注入される。そして、注入された電子と正孔が発光層５の井戸層５ｂで結合して光を発光し、この光が共振されて紙面の垂直方向にレーザ光を出力する。 In this semiconductor laser device 1, electrons are injected into the light emitting layer 5 through the n-side pad electrode 10 to the n-type cladding layer 6, and holes are introduced through the p-side pad electrode 12 to the p-type carrier block layer 4. It is injected into the light emitting layer 5. The injected electrons and holes are combined in the well layer 5b of the light emitting layer 5 to emit light, and this light is resonated to output laser light in the direction perpendicular to the paper surface.

次に、上記第１実施形態の半導体レーザ素子の製造方法について図面を参照して説明する。図３〜図６は、半導体レーザ素子の各製造工程を説明するための図である。 Next, a method for manufacturing the semiconductor laser device of the first embodiment will be described with reference to the drawings. 3 to 6 are diagrams for explaining each manufacturing process of the semiconductor laser device.

まず、図３に示すように、基板２を約１０００℃〜約１１００℃の成長温度に保持した状態で、ＭＯＶＰＥ法を用いて、ｐ型ＧａＮからなる基板２の（０００１）Ｇａ極性面にｐ型クラッド層３及びｐ型キャリアブロック層４とを順次成長させる。この後、窒素ガス雰囲気中で、基板２を約８００℃の温度でアニール処理する。次に、基板２を約８００℃の成長温度に保持した状態で、ｐ型キャリアブロック層４上に発光層５を形成する。尚、発光層５を構成する各層のＩｎ及びＧａの組成比は、供給するガス（トリメチルガリウム及びトリメチルインジウム等）の流量によって調整する。このように、窒化物系半導体からなる基板であるｐ型ＧａＮからなる基板２のＧａ極性面上に、窒化物系半導体からなるｐ型クラッド層３、ｐ型キャリアブロック層４および発光層５を成長させているので、各層３、４、５の基板２側の面がＮ極性面となり、成長方向側の面がＧａ極性面となる。 First, as shown in FIG. 3, with the substrate 2 held at a growth temperature of about 1000 ° C. to about 1100 ° C., the MOVPE method is used to form p on the (0001) Ga polar face of the substrate 2 made of p-type GaN. The mold cladding layer 3 and the p-type carrier block layer 4 are grown sequentially. Thereafter, the substrate 2 is annealed at a temperature of about 800 ° C. in a nitrogen gas atmosphere. Next, the light emitting layer 5 is formed on the p-type carrier block layer 4 with the substrate 2 kept at a growth temperature of about 800 ° C. The composition ratio of In and Ga in each layer constituting the light emitting layer 5 is adjusted by the flow rate of the supplied gas (trimethylgallium, trimethylindium, etc.). Thus, the p-type cladding layer 3, the p-type carrier block layer 4 and the light emitting layer 5 made of a nitride semiconductor are formed on the Ga polar face of the substrate 2 made of p-type GaN, which is a substrate made of a nitride semiconductor. Since the layers are grown, the surface on the substrate 2 side of each of the layers 3, 4 and 5 is an N-polar surface, and the surface on the growth direction side is a Ga-polar surface.

次に、ＭＢＥ法を用いて、基板２を約７８０℃の成長温度に保持した状態で、Ｚｎ及びＧａの分子線と酸素ガスとを供給することによって、発光層５のＧａ極性面上にｎ型ＺｎＯ層からなるｎ型クラッド層６とｎ型コンタクト層７とを順次成長させる。この後、真空蒸着法等を用いて、ｎ型コンタクト層７の上面にｎ側オーミック電極８及び約０．２５μｍの厚みを有するＳｉＯ_２膜からなる絶縁膜１５を形成する。 Next, using the MBE method, Zn and Ga molecular beams and oxygen gas are supplied in a state where the substrate 2 is maintained at a growth temperature of about 780 ° C., thereby forming n on the Ga polar face of the light emitting layer 5. An n-type cladding layer 6 made of a type ZnO layer and an n-type contact layer 7 are sequentially grown. Thereafter, an n-side ohmic electrode 8 and an insulating film 15 made of a SiO ₂ film having a thickness of about 0.25 μm are formed on the upper surface of the n-type contact layer 7 by using a vacuum deposition method or the like.

次に、図４に示すように、リッジ部１３の幅である約１．５μｍの幅でｎ側オーミック電極８及び絶縁膜１５をパターニングすることにより、ｎ側オーミック電極８及び絶縁膜１５を形成する。この後、基板２を約２００℃の温度に保持した状態で、絶縁膜１５をマスクとして、Ｃｌ_２系ガスによりｎ型コンタクト層７及びｎ型クラッド層６の一部をドライエッチングすることによって、リッジ部１３を形成する。 Next, as shown in FIG. 4, the n-side ohmic electrode 8 and the insulating film 15 are patterned by patterning the n-side ohmic electrode 8 and the insulating film 15 with a width of about 1.5 μm, which is the width of the ridge portion 13. To do. Thereafter, with the substrate 2 held at a temperature of about 200 ° C., the n-type contact layer 7 and a part of the n-type cladding layer 6 are dry-etched with a Cl ₂ gas using the insulating film 15 as a mask, A ridge portion 13 is formed.

次に、図５に示すように、フォトリソグラフィー技術を用いて、レジスト膜１６を形成した後、レジスト膜１６をマスクとして、ドライエッチング技術を用いて、発光層５、ｐ型キャリアブロック層４及びｐ型クラッド層３の一部をエッチングすることにより、発光層５、ｐ型キャリアブロック層４及びｐ型クラッド層３の凸部３ａを形成する。 Next, as shown in FIG. 5, after forming a resist film 16 using a photolithography technique, the light emitting layer 5, the p-type carrier block layer 4, and the resist film 16 are used as a mask using a dry etching technique. By etching a part of the p-type cladding layer 3, the light emitting layer 5, the p-type carrier block layer 4, and the convex portion 3 a of the p-type cladding layer 3 are formed.

次に、ｎ側オーミック電極８、ｎ型コンタクト層７、ｎ型クラッド層６、発光層５、ｐ型キャリアブロック層４、ｐ型クラッド層３及び絶縁膜１５の露出している上面及び側面を覆うように、ＳｉＮからなる絶縁膜９を形成する。この後、レジスト膜（図示略）を形成した後、そのレジスト膜をマスクとして、ｎ側オーミック電極８の上面の絶縁膜９及び１５を除去することによって、図６に示すように、ｎ側オーミック電極８の上面を露出させる。 Next, the exposed upper surface and side surfaces of the n-side ohmic electrode 8, the n-type contact layer 7, the n-type cladding layer 6, the light emitting layer 5, the p-type carrier block layer 4, the p-type cladding layer 3 and the insulating film 15 are exposed. An insulating film 9 made of SiN is formed so as to cover it. Thereafter, after forming a resist film (not shown), the insulating films 9 and 15 on the upper surface of the n-side ohmic electrode 8 are removed using the resist film as a mask, thereby forming an n-side ohmic as shown in FIG. The upper surface of the electrode 8 is exposed.

次に、フォトリソグラフィー技術を用いてレジスト膜（図示略）を形成した後、リフトオフ法を用いて、ｎ側パッド電極１０を形成する。その後、基板２の下面側にｐ側オーミック電極１１及びｐ側パッド電極１２を形成して、図１に示す、約４５０ｎｍ〜約５５０ｎｍのレーザ光を出力可能な半導体レーザ素子１が完成する。 Next, after forming a resist film (not shown) using a photolithography technique, an n-side pad electrode 10 is formed using a lift-off method. Thereafter, the p-side ohmic electrode 11 and the p-side pad electrode 12 are formed on the lower surface side of the substrate 2 to complete the semiconductor laser device 1 capable of outputting laser light of about 450 nm to about 550 nm shown in FIG.

上述したように、第１実施形態に係る半導体レーザ素子１では、Ｉｎを含む窒化物系半導体からなる活性層としての発光層５のＧａ極性面上に、酸化亜鉛系半導体であるＺｎＯからなる層である、ｎ型クラッド層６及びｎ型コンタクト層７を備えている。 As described above, in the semiconductor laser device 1 according to the first embodiment, a layer made of ZnO that is a zinc oxide-based semiconductor is formed on the Ga polar face of the light-emitting layer 5 as an active layer made of a nitride-based semiconductor containing In. The n-type cladding layer 6 and the n-type contact layer 7 are provided.

このように、ＺｎＯからなるｎ型クラッド層６及びｎ型コンタクト層７が、発光層５のＧａ極性面上に設けられていることから、その成長順序は発光層５を成長した後に、ｎ型クラッド層６及びｎ型コンタクト層７を成長させることとなる。 Thus, since the n-type cladding layer 6 and the n-type contact layer 7 made of ZnO are provided on the Ga polar face of the light-emitting layer 5, the growth order is the n-type after the light-emitting layer 5 is grown. The cladding layer 6 and the n-type contact layer 7 are grown.

そして、酸化亜鉛系半導体は、従来技術においてクラッド層やコンタクト層に用いられているＧａＮやＡｌＧａＮに比べ、低い成長温度で良好な結晶性を有する半導体層を成長させることができる。例えば、本実施形態で説明したＺｎＯは約７８０℃と、発光層５に用いているＩｎＧａＮ層の成長温度（約８００℃）と同程度の成長温度で良好な結晶性を有するＺｎＯ層を成長させることができる。 The zinc oxide-based semiconductor can grow a semiconductor layer having good crystallinity at a lower growth temperature than GaN and AlGaN used for the cladding layer and the contact layer in the prior art. For example, ZnO described in the present embodiment grows a ZnO layer having good crystallinity at a growth temperature of about 780 ° C., which is similar to the growth temperature of the InGaN layer used for the light emitting layer 5 (about 800 ° C.). be able to.

従って、本実施形態に係る半導体レーザ素子１では、良好な結晶性を有するｎ型クラッド層６及びｎ型コンタクト層７を備え、且つＩｎの分離が抑制されることにより良好な結晶性が維持された発光層５を備える半導体レーザ素子１が提供される。この結果、本実施形態によれば発光効率の向上した半導体レーザ素子１が提供される。 Therefore, the semiconductor laser device 1 according to the present embodiment includes the n-type cladding layer 6 and the n-type contact layer 7 having good crystallinity, and maintains good crystallinity by suppressing the separation of In. A semiconductor laser device 1 including the light emitting layer 5 is provided. As a result, according to this embodiment, the semiconductor laser device 1 with improved light emission efficiency is provided.

また、発光層を基板のＮ極性面側に成長させた場合には、発光層の結晶性が低く、発光層が発光しないといった問題が生じるが、第１実施形態による半導体レーザ素子１では、発光層５を基板２のＧａ極性面側に成長させているので、確実に発光させることができる。 Further, when the light emitting layer is grown on the N polar face side of the substrate, there is a problem that the crystallinity of the light emitting layer is low and the light emitting layer does not emit light. However, the semiconductor laser device 1 according to the first embodiment emits light. Since the layer 5 is grown on the Ga polar face side of the substrate 2, it is possible to emit light reliably.

また、本実施形態では、Ｉｎを含む窒化物系半導体からなる発光層５のＧａ極性面上に、酸化亜鉛系半導体からなるｎ型クラッド層６及びｎ型コンタクト層７を備えている。このように本実施形態にあっては、高いキャリア濃度が得られにくいｐ型の酸化亜鉛系半導体層ではなく、高いキャリア濃度が得られやすいｎ型の酸化亜鉛系半導体層を、発光層５のＧａ極性面上に備えている。従って、本実施形態によれば、特性の向上した半導体レーザ素子１を提供することができる。 In the present embodiment, the n-type cladding layer 6 and the n-type contact layer 7 made of a zinc oxide-based semiconductor are provided on the Ga polar face of the light-emitting layer 5 made of a nitride-based semiconductor containing In. As described above, in the present embodiment, not the p-type zinc oxide based semiconductor layer in which a high carrier concentration is difficult to obtain, but the n-type zinc oxide based semiconductor layer in which a high carrier concentration is easily obtained is formed on the light emitting layer 5. It is provided on the Ga polar surface. Therefore, according to this embodiment, the semiconductor laser device 1 with improved characteristics can be provided.

また、本実施形態ではＩｎを含む窒化物系半導体からなる発光層５のＮ極性面上に、ｐ型キャリアブロック層４、ｐ型クラッド層３といった、窒化物系半導体からなるｐ型の層を備えている。このようにｐ型の層を発光層５のＮ極性面上に設けたことから、ｐ型の層３、４成長後に発光層５が成長されることとなる。 In this embodiment, a p-type layer made of a nitride-based semiconductor such as a p-type carrier block layer 4 and a p-type cladding layer 3 is formed on the N-polar surface of the light-emitting layer 5 made of a nitride-based semiconductor containing In. I have. Since the p-type layer is thus provided on the N-polar surface of the light-emitting layer 5, the light-emitting layer 5 is grown after the growth of the p-type layers 3 and 4.

窒化物系半導体からなるｐ型の層は、通常ＧａＮやＡｌＧａＮといった、最適な成長温度がＩｎＧａＮに比べ高い窒化物系半導体層から構成される。加えてｐ型の層は、ｎ型の層に比べ高いキャリア濃度を有する層を成長させにくく、高いキャリア濃度を有するｐ型の層を得るためには、層形成後のアニール処理或いは電子線照射といった後処理が通常行われる。 A p-type layer made of a nitride-based semiconductor is usually composed of a nitride-based semiconductor layer, such as GaN or AlGaN, which has an optimum growth temperature higher than that of InGaN. In addition, the p-type layer is difficult to grow a layer having a higher carrier concentration than the n-type layer, and in order to obtain a p-type layer having a high carrier concentration, annealing treatment or electron beam irradiation after the layer formation is performed. Such post-processing is normally performed.

本実施形態にあっては、ｐ型の層が発光層５のＮ極性面上に設けられていることから、ｐ型の層をＧａＮやＡｌＧａＮを用いて発光層５の成長温度よりも高い成長温度で成長後、必要に応じて上記の後処理を行った後に発光層５を成長させることが可能となる。従って、本実施形態によれば良好な特性を有するｐ型の層を備えることにより、発光特性の向上した半導体レーザ素子１を提供することが可能となる。 In the present embodiment, since the p-type layer is provided on the N-polar surface of the light-emitting layer 5, the p-type layer is grown using GaN or AlGaN at a temperature higher than the growth temperature of the light-emitting layer 5. After the growth at the temperature, it is possible to grow the light emitting layer 5 after performing the post-treatment as necessary. Therefore, according to the present embodiment, it is possible to provide the semiconductor laser device 1 with improved light emission characteristics by providing a p-type layer having good characteristics.

以下、上述した第１実施形態による半導体レーザ素子１の発光効率の効果を証明するために行ったＰＬ（フォトルミネッセンス）実験の実験結果について図面を参照して説明する。 Hereinafter, experimental results of a PL (photoluminescence) experiment performed to prove the effect of the light emission efficiency of the semiconductor laser device 1 according to the first embodiment will be described with reference to the drawings.

まず、第１実施形態による半導体レーザ素子１に対応するサンプルＡ〜Ｄと、比較するために作製した比較例のサンプルＡ’〜Ｄ’について説明する。サンプルＡ〜Ｄは、ｐ型ＧａＮ基板上に、基板を約１０００°の成長温度に保持した状態でｐ型ＧａＮ層を成長させた後、基板を約８００℃の成長温度に保持した状態で発光層を成長させ、最後に、基板を約７８０℃の成長温度に保持した状態でｎ型ＺｎＯ層を成長させた。また、サンプルＡ’〜Ｄ’は、サンプルＡ〜Ｄのｎ型ＺｎＯ層の代わりに、基板を約１０００℃の成長温度に保持した状態で、ｎ型ＧａＮ層を成長させた。尚、各発光層の構成は以下の表１に示すとおりである。

First, the samples A to D corresponding to the semiconductor laser device 1 according to the first embodiment and the samples A ′ to D ′ of comparative examples produced for comparison will be described. In Samples A to D, a p-type GaN layer was grown on a p-type GaN substrate while maintaining the substrate at a growth temperature of about 1000 °, and light was emitted while the substrate was held at a growth temperature of about 800 ° C. The layer was grown, and finally an n-type ZnO layer was grown with the substrate maintained at a growth temperature of about 780 ° C. In addition, in Samples A ′ to D ′, instead of the n-type ZnO layer of Samples A to D, an n-type GaN layer was grown in a state where the substrate was maintained at a growth temperature of about 1000 ° C. The configuration of each light emitting layer is as shown in Table 1 below.

上記サンプルＡ〜Ｄ及びサンプルＡ’〜Ｄ’についてＰＬ実験を行った結果を図７に示す。図７において、横軸が各サンプルのピーク波長を示し、縦軸がピーク波長の発光強度を示している。ピーク波長は発光層中のＩｎ組成比が多い程、長波長側にシフトする。 FIG. 7 shows the results of a PL experiment performed on the samples A to D and the samples A ′ to D ′. In FIG. 7, the horizontal axis indicates the peak wavelength of each sample, and the vertical axis indicates the emission intensity at the peak wavelength. The peak wavelength shifts to the longer wavelength side as the In composition ratio in the light emitting layer increases.

図７に示すように、第１実施形態によるサンプルＡ〜Ｄの発光強度が、比較例によるサンプルＡ’〜Ｄ’の発光強度よりも高くなっていることがわかる。特に、Ｉｎの組成比が高いサンプルにおいて、発光強度の差が大きくなっていることがわかる。 As shown in FIG. 7, it can be seen that the emission intensities of the samples A to D according to the first embodiment are higher than the emission intensities of the samples A ′ to D ′ according to the comparative example. In particular, it can be seen that the difference in emission intensity is large in the sample having a high In composition ratio.

これは第１実施形態の半導体レーザ素子１に対応するサンプルＡ〜Ｄでは、ＩｎＧａＮ層を有する発光層を成長させた後、発光層の成長温度よりも低温（約７８０℃）でｎ型ＺｎＯ層を成長させたので、発光層内のＩｎの分離を抑制でき、この結果、良好な発光効率を得ることができたものと考えられる。 In Samples A to D corresponding to the semiconductor laser device 1 of the first embodiment, after growing a light emitting layer having an InGaN layer, the n-type ZnO layer is formed at a temperature lower than the growth temperature of the light emitting layer (about 780 ° C.). It is considered that the separation of In in the light emitting layer could be suppressed, and as a result, good light emission efficiency could be obtained.

一方、比較例のサンプルＡ’〜Ｄ’では、ＩｎＧａＮ層を有する発光層を成長させた後、発光層の成長温度よりも高温（約１０００℃）でｎ型ＧａＮ層を成長させたので、発光層内の多くのＩｎが分離し、発光層が劣化したために、発光効率が低下したものと考えられる。 On the other hand, in Comparative Samples A ′ to D ′, after the light emitting layer having the InGaN layer was grown, the n-type GaN layer was grown at a temperature higher than the growth temperature of the light emitting layer (about 1000 ° C.). It is considered that the light emission efficiency was lowered because a large amount of In in the layer was separated and the light emitting layer was deteriorated.

このことは、発光層内のＩｎの組成比が大きく、Ｉｎの分離が生じやすいサンプルでより発光効率の差が顕著に現れたことからもわかる。 This can also be seen from the fact that the difference in luminous efficiency is more pronounced in the sample in which the In composition ratio in the light emitting layer is large and the In separation tends to occur.

（第２実施形態）
次に、第１実施形態とは異なり、支持基板に半導体積層構造を貼りかえた第２実施形態に係る半導体レーザ素子について図面を参照して説明する。本実施形態に係る半導体レーザ素子も、活性層として、Ｉｎを含む窒化物系半導体からなる発光層を有している。 (Second Embodiment)
Next, unlike the first embodiment, a semiconductor laser device according to a second embodiment in which a semiconductor multilayer structure is replaced on a support substrate will be described with reference to the drawings. The semiconductor laser device according to the present embodiment also has a light emitting layer made of a nitride-based semiconductor containing In as an active layer.

図８は、第２実施形態に係る半導体レーザ素子の断面構造を示す図である。図９は、図８のＸ−Ｘ線に沿った断面構造を示す図である。 FIG. 8 is a view showing a cross-sectional structure of the semiconductor laser device according to the second embodiment. FIG. 9 is a diagram showing a cross-sectional structure taken along line XX of FIG.

図８及び図９に示すように、半導体レーザ素子２１は、支持基板２２と、半田層２３と、半田層２３上に設けられた、ｎ側パッド電極２４と、ｎ側オーミック電極２５と、ｎ型コンタクト層２６と、ｎ型クラッド層２７と、発光層２８と、ｐ型キャリアブロック層２９と、ｐ型クラッド層３０と、ｐ型コンタクト層３１と、ｐ側オーミック電極３２と、絶縁膜３３と、ｐ側パッド電極３４とを備えている。尚、支持基板２２の下面には、ｎ側電極（図示略）が形成されている。 As shown in FIGS. 8 and 9, the semiconductor laser element 21 includes a support substrate 22, a solder layer 23, an n-side pad electrode 24 provided on the solder layer 23, an n-side ohmic electrode 25, n Type contact layer 26, n-type cladding layer 27, light emitting layer 28, p-type carrier block layer 29, p-type cladding layer 30, p-type contact layer 31, p-side ohmic electrode 32, and insulating film 33 And a p-side pad electrode 34. An n-side electrode (not shown) is formed on the lower surface of the support substrate 22.

支持基板２２は、約３００μｍの厚みを有し、導電性のＣｕ−Ｗ基板からなる。半田層２３は、約３μｍの厚みを有する導電性のＡｕＳｎ層からなる。 The support substrate 22 has a thickness of about 300 μm and is made of a conductive Cu—W substrate. The solder layer 23 is made of a conductive AuSn layer having a thickness of about 3 μm.

ｎ側パッド電極２４は、半田層２３上に設けられた約３μｍの厚みを有するＡｕ層と、約２０ｎｍの厚みを有するＰｔ層からなる。ｎ側オーミック電極２５は、約１０ｎｍの厚みを有するＡｌ層からなる。 The n-side pad electrode 24 is composed of an Au layer having a thickness of about 3 μm provided on the solder layer 23 and a Pt layer having a thickness of about 20 nm. The n-side ohmic electrode 25 is made of an Al layer having a thickness of about 10 nm.

ｎ型コンタクト層２６は、約３μｍの厚みを有すると共に、約５×１０^１８ｃｍ^−３のキャリア濃度を有するｎ型ＺｎＳｅ_０．１Ｏ_０．９からなる。ここで、半導体レーザ素子２１は、素子分離するために、図９に示すように、共振面側のｎ側パッド電極２４、ｎ側オーミック電極２５及びｎ型コンタクト層２６の一部がエッチングされて、ｎ型クラッド層２７よりも上の層の幅よりもｎ側パッド電極２４、ｎ側オーミック電極２５及びｎ型コンタクト層２６の一部の幅が小さくなるように空隙部３７が形成されている。ｎ型クラッド層２７は、約４００ｎｍの厚みを有すると共に、約２×１０^１８ｃｍ^−３のキャリア濃度を有するｎ型ＺｎＯからなる。 The n-type contact layer 26 is made of n-type ZnSe _0.1 O _0.9 having a thickness of about 3 μm and a carrier concentration of about 5 × 10 ¹⁸ cm ⁻³ . Here, in order to separate the semiconductor laser element 21, as shown in FIG. 9, a part of the n-side pad electrode 24, the n-side ohmic electrode 25 and the n-type contact layer 26 on the resonance surface side is etched. The gap 37 is formed so that the width of a part of the n-side pad electrode 24, the n-side ohmic electrode 25, and the n-type contact layer 26 is smaller than the width of the layer above the n-type cladding layer 27. . The n-type cladding layer 27 is made of n-type ZnO having a thickness of about 400 nm and a carrier concentration of about 2 × 10 ¹⁸ cm ⁻³ .

発光層２８は、約４．５μｍのＢ方向の幅を有すると共に、ｎ型クラッド層２７上の一部に形成されている。この発光層２８は、第１実施形態の発光層５と同様に構成されている。 The light emitting layer 28 has a width in the B direction of about 4.5 μm and is formed on a part of the n-type cladding layer 27. The light emitting layer 28 is configured in the same manner as the light emitting layer 5 of the first embodiment.

ｐ型キャリアブロック層２９は、Ｍｇがドープされて、約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなる。ｐ型クラッド層３０は、約８０ｎｍの厚みを有する平坦部３０ａと、約１．５μｍの幅及び約４００ｎｍの厚みを有する凸部３０ｂからなる。ｐ型クラッド層３０は、Ｍｇがドープされて、約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型ＧａＮ層からなる。 The p-type carrier block layer 29 is made of p-type Al _0.05 Ga _0.95 N doped with Mg and having a carrier concentration of about 5 × 10 ¹⁷ cm ⁻³ . The p-type cladding layer 30 includes a flat portion 30a having a thickness of about 80 nm and a convex portion 30b having a width of about 1.5 μm and a thickness of about 400 nm. The p-type cladding layer 30 is made of a p-type GaN layer doped with Mg and having a carrier concentration of about 5 × 10 ¹⁷ cm ⁻³ .

ｐ型コンタクト層３１は、ｐ型クラッド層３０の凸部３０ｂの上面に形成されている。ｐ型コンタクト層３１は、約５００ｎｍの厚みを有すると共に、Ｍｇがドープされて、約５×１０^１７ｃｍ^−３のキャリア濃度を有するｐ型ＧａＮ層からなる。ｐ型クラッド層３０の凸部３０ｂとｐ型コンタクト層３１によって電流通路となるリッジ部３６が構成されている。リッジ部３６は、約１．５μｍの幅と約９００ｎｍの厚みを有する。ｐ側オーミック電極３２は、ｐ型コンタクト層３１上に設けられた約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とかなる。 The p-type contact layer 31 is formed on the upper surface of the convex portion 30 b of the p-type cladding layer 30. The p-type contact layer 31 is a p-type GaN layer having a thickness of about 500 nm and doped with Mg and having a carrier concentration of about 5 × 10 ¹⁷ cm ⁻³ . A ridge portion 36 serving as a current path is constituted by the convex portion 30 b of the p-type cladding layer 30 and the p-type contact layer 31. The ridge portion 36 has a width of about 1.5 μm and a thickness of about 900 nm. The p-side ohmic electrode 32 includes a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm provided on the p-type contact layer 31.

絶縁膜３３は、約２５０ｎｍの厚みを有するＳｉＮ層からなり、ｎ型クラッド層２７、発光層２８、ｐ型キャリアブロック層２９、ｐ型クラッド層３０及びｐ型コンタクト層３１の露出した面と、ｐ側オーミック電極３２の側面とを覆うように形成されている。 The insulating film 33 is made of a SiN layer having a thickness of about 250 nm, and the exposed surface of the n-type cladding layer 27, the light emitting layer 28, the p-type carrier block layer 29, the p-type cladding layer 30 and the p-type contact layer 31; It is formed so as to cover the side surface of the p-side ohmic electrode 32.

ｐ側パッド電極３４は、約１２５μｍの幅を有し、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍ厚みを有するＰｄ層と、約３０００ｎｍの厚みを有するＡｕ層とがｐ側オーミック電極３２及び絶縁膜３３側から順次設けられている。 The p-side pad electrode 34 has a width of about 125 μm, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3000 nm. The layers are sequentially provided from the insulating film 33 side.

次に、上記第２実施形態の製造方法について図面を参照して説明する。 Next, the manufacturing method of the said 2nd Embodiment is demonstrated with reference to drawings.

図１０〜図１２は、第２実施形態による半導体レーザ素子の各製造工程を説明するための図である。尚、図１０及び図１１は、図９と同じ方向から見た図を上下を逆にした図であり、図１２は、図８と同じ方向から見た図である。 10 to 12 are diagrams for explaining each manufacturing process of the semiconductor laser device according to the second embodiment. 10 and 11 are diagrams in which the diagram viewed from the same direction as FIG. 9 is turned upside down, and FIG. 12 is a diagram viewed from the same direction as FIG.

まず、図１０に示すように、サファイア基板４１を約６００℃の成長温度に保持した状態で、ＭＯＶＰＥ（有機金属気相エピタキシ）法を用いて、サファイア基板４１の（０００１）面上に約２０ｎｍのＧａＮ層からなるバッファ層４２を形成する。次に、サファイア基板４１を約１０５０℃の成長温度に保持した状態で、約２μｍの厚みを有するＧａＮ層４３を形成する。ここで、サファイア基板４１の（０００１）面上にバッファ層４２及びＧａＮ層４３を形成することにより、バッファ層４２及びＧａＮ層４３の成長方向側の面は、（０００１）Ｇａ極性面に構成される。 First, as shown in FIG. 10, with the sapphire substrate 41 held at a growth temperature of about 600 ° C., about 20 nm is formed on the (0001) plane of the sapphire substrate 41 using the MOVPE (metal organic vapor phase epitaxy) method. A buffer layer 42 made of the GaN layer is formed. Next, a GaN layer 43 having a thickness of about 2 μm is formed with the sapphire substrate 41 held at a growth temperature of about 1050 ° C. Here, by forming the buffer layer 42 and the GaN layer 43 on the (0001) plane of the sapphire substrate 41, the growth layer side surfaces of the buffer layer 42 and the GaN layer 43 are configured as (0001) Ga polar planes. The

次に、ＧａＮ層４３上にＳｉＯ_２層からなるマスク層４４を形成した後、リソグラフィー技術によって、約２μｍの直径を有する開口部４４ａを約１０μｍの間隔の周期的で三角格子状にパターニングする。尚、これらバッファ層４２、ＧａＮ層４３及びマスク層４４によって選択成長下地層４５が構成される。 Next, after a mask layer 44 made of a SiO ₂ layer is formed on the GaN layer 43, openings 44a having a diameter of about 2 μm are patterned in a periodic triangular lattice pattern at intervals of about 10 μm by a lithography technique. The buffer layer 42, the GaN layer 43, and the mask layer 44 constitute a selective growth base layer 45.

次に、ＭＯＶＰＥ法を用いて、サファイア基板４１を約１１００℃の成長温度に保持した状態で、マスク層４４上にｐ型コンタクト層３１を成長させる。その後、第１実施形態と同様の製造工程によって、ｐ型クラッド層３０、ｐ型キャリアブロック層２９、発光層２８、ｎ型クラッド層２７、ｎ型コンタクト層２６、ｎ側オーミック電極２５、ｎ側パッド電極２４を形成する。 Next, using the MOVPE method, the p-type contact layer 31 is grown on the mask layer 44 with the sapphire substrate 41 held at a growth temperature of about 1100 ° C. Thereafter, the p-type cladding layer 30, the p-type carrier block layer 29, the light emitting layer 28, the n-type cladding layer 27, the n-type contact layer 26, the n-side ohmic electrode 25, and the n-side are manufactured by the same manufacturing process as in the first embodiment. A pad electrode 24 is formed.

ここで、ＧａＮ層４３の成長方向側の面は前述の通り（０００１）Ｇａ極性面に構成されている。このため、ＧａＮ層４３の成長方向側の面上に成長される窒化物系半導体からなる層である、ｐ型コンタクト層３１、ｐ型クラッド層３０、ｐ型キャリアブロック層２９及び発光層２８の成長方向側の面もＧａ極性面に構成される。従って、本実施形態においても酸化亜鉛系半導体からなる層であるｎ型クラッド層２７及びｎ型コンタクト層２６が、発光層２８のＧａ極性面上に成長されている。 Here, the surface on the growth direction side of the GaN layer 43 is configured as a (0001) Ga polar surface as described above. For this reason, the p-type contact layer 31, the p-type cladding layer 30, the p-type carrier block layer 29, and the light emitting layer 28, which are layers made of a nitride semiconductor grown on the growth direction side surface of the GaN layer 43. The surface on the growth direction side is also configured as a Ga polar surface. Therefore, also in this embodiment, the n-type cladding layer 27 and the n-type contact layer 26 which are layers made of a zinc oxide based semiconductor are grown on the Ga polar face of the light emitting layer 28.

次に、フォトリソグラフィー技術とドライエッチング技術を用いて、ｎ側パッド電極２４、ｎ側オーミック電極２５及びｎ型コンタクト層２６の一部を除去することによって、凹部４６を形成する。 Next, the recess 46 is formed by removing a part of the n-side pad electrode 24, the n-side ohmic electrode 25, and the n-type contact layer 26 using a photolithography technique and a dry etching technique.

次に、図１１に示すように、支持基板２２の支持面側に半田層２３を形成し、この半田層２３を介してｎ側パッド電極２４を貼り合わせる。ここで、上述したように凹部４６が形成されているので、ｎ側パッド電極２４と半田層２３とを貼り合わせた後に、半田層２３とｎ型コンタクト層２６との間に空隙部３７が形成される。この後、ドライエッチング技術を用いて、選択成長下地層４５をエッチングすることによって、サファイア基板４１を除去する。 Next, as shown in FIG. 11, a solder layer 23 is formed on the support surface side of the support substrate 22, and an n-side pad electrode 24 is bonded through the solder layer 23. Here, since the recess 46 is formed as described above, the gap 37 is formed between the solder layer 23 and the n-type contact layer 26 after the n-side pad electrode 24 and the solder layer 23 are bonded together. Is done. Thereafter, the sapphire substrate 41 is removed by etching the selective growth foundation layer 45 using a dry etching technique.

次に、支持基板２２を約８００℃に保持した状態で、窒素雰囲気中でアニールすることにより、ｐ型キャリアブロック層２９、ｐ型クラッド層３０及びｐ型コンタクト層３１内のアクセプタを活性化して、所定の正孔濃度に設定する。 Next, the acceptor in the p-type carrier block layer 29, the p-type cladding layer 30 and the p-type contact layer 31 is activated by annealing in a nitrogen atmosphere with the support substrate 22 held at about 800 ° C. , Set to a predetermined hole concentration.

次に、真空蒸着法を用いて、ｐ型コンタクト層３１上に、ｐ側オーミック電極３２及び約０．２５μｍの厚みを有する絶縁膜４７を順次形成する。ここで、上述したようにｐ型コンタクト層３１は、ＧａＮ層４３のＧａ極性面上に形成されているので、ｐ型コンタクト層３１のＧａＮ層４３側の面は、反応性の高い（０００−１）Ｎ極性面に構成されている。従って、ｐ型コンタクト層３１のＮ極性面に形成されるｐ側オーミック電極３２は、ｐ型コンタクト層３１との界面で合金化をより進めることができるので、良好なオーミック特性を得ることができる。 Next, a p-side ohmic electrode 32 and an insulating film 47 having a thickness of about 0.25 μm are sequentially formed on the p-type contact layer 31 using a vacuum deposition method. Here, since the p-type contact layer 31 is formed on the Ga polar surface of the GaN layer 43 as described above, the surface of the p-type contact layer 31 on the GaN layer 43 side is highly reactive (000 − 1) It is configured on an N-polar surface. Therefore, since the p-side ohmic electrode 32 formed on the N-polar surface of the p-type contact layer 31 can be further alloyed at the interface with the p-type contact layer 31, good ohmic characteristics can be obtained. .

次に、図１２に示すように、フォトリソグラフィー技術とエッチング技術を用いて、ｐ側オーミック電極３２及び絶縁膜４７をＢ方向の幅が約１．５μｍになるようにパターニングする。その後、支持基板２２を約２００℃に保持した状態で、絶縁膜４７をマスクとして、Ｃｌ_２系ガスを用いたドライエッチングを行うことにより、ｐ型コンタクト層３１及びｐ型クラッド層３０の一部を除去することによって、リッジ部３６を形成する。この後、フォトリソグラフィー技術及びドライエッチング技術を用いて、発光層２８、ｐ型キャリアブロック層２９及びｐ型クラッド層３０の一部を除去することによってパターニングする。 Next, as shown in FIG. 12, the p-side ohmic electrode 32 and the insulating film 47 are patterned using a photolithography technique and an etching technique so that the width in the B direction is about 1.5 μm. Thereafter, with the support substrate 22 held at about 200 ° C., dry etching using a Cl ₂ gas is performed using the insulating film 47 as a mask, whereby a part of the p-type contact layer 31 and the p-type cladding layer 30 is formed. The ridge portion 36 is formed by removing. Thereafter, patterning is performed by removing a part of the light emitting layer 28, the p-type carrier block layer 29, and the p-type cladding layer 30 by using a photolithography technique and a dry etching technique.

次に、ｎ型クラッド層２７、発光層２８、ｐ型キャリアブロック層２９、ｐ型クラッド層３０、ｐ型コンタクト層３１及びｐ側オーミック電極３２の露出した面を覆うようにＳｉＮからなる絶縁膜３３を形成する。その後、ｐ側オーミック電極３２上の絶縁膜３３及び４７を除去する。その後、フォトリソグラフィー技術及びリフトオフ法を用いて、絶縁膜３３及びｐ側オーミック電極３２の露出した面にｐ側パッド電極３４を形成する。最後に、半導体層を超音波による劈開を行った後、支持基板２２をダイシングすることにより素子分割を行って、図８及び図９に示す半導体レーザ素子２１が完成する。 Next, an insulating film made of SiN so as to cover the exposed surfaces of the n-type cladding layer 27, the light emitting layer 28, the p-type carrier block layer 29, the p-type cladding layer 30, the p-type contact layer 31 and the p-side ohmic electrode 32 33 is formed. Thereafter, the insulating films 33 and 47 on the p-side ohmic electrode 32 are removed. Thereafter, the p-side pad electrode 34 is formed on the exposed surface of the insulating film 33 and the p-side ohmic electrode 32 by using a photolithography technique and a lift-off method. Finally, after cleaving the semiconductor layer with ultrasonic waves, element separation is performed by dicing the support substrate 22 to complete the semiconductor laser element 21 shown in FIGS.

第２実施形態に係る半導体レーザ素子２１においても、Ｉｎを含む窒化物系半導体からなる活性層としての発光層２８のＧａ極性面上に、酸化亜鉛系半導体であるＺｎＯ、ＺｎＳｅＯからなる層である、ｎ型クラッド層２７及びｎ型コンタクト層２６を備えている。従って、本実施形態の半導体レーザ素子２１も、第１実施形態と同様の効果を奏し、発光特性の向上した半導体レーザ素子２１を提供することができる。 The semiconductor laser device 21 according to the second embodiment is also a layer made of ZnO or ZnSeO which is a zinc oxide based semiconductor on the Ga polar face of the light emitting layer 28 as an active layer made of a nitride based semiconductor containing In. The n-type cladding layer 27 and the n-type contact layer 26 are provided. Therefore, the semiconductor laser element 21 of the present embodiment can also provide the semiconductor laser element 21 having the same effects as the first embodiment and improved emission characteristics.

以下、上述した第２実施形態による半導体レーザ素子２１の発光効率に関する効果を証明するために行ったＰＬ（フォトルミネッセンス）実験の結果について図面を参照して説明する。 Hereinafter, the results of a PL (photoluminescence) experiment performed to prove the effect on the light emission efficiency of the semiconductor laser device 21 according to the second embodiment will be described with reference to the drawings.

まず、第２実施形態による半導体レーザ素子２１に対応するサンプルＥ〜Ｈと、比較するために作製した比較例のサンプルＥ’〜Ｈ’について説明する。サンプルＥ〜Ｈは、サファイア基板上に、基板を約１０００°の成長温度に保持した状態でｐ型ＧａＮ層を成長させた後、基板を約８００℃の成長温度に保持した状態で発光層を成長させ、最後に、基板を約７８０℃の成長温度に保持した状態でｎ型ＺｎＯ層を成長させた。その後、支持基板に貼りかえると共に、サファイア基板を除去した。また、サンプルＥ’〜Ｈ’は、サンプルＥ〜Ｈのｎ型ＺｎＯ層の代わりに、サファイア基板を約１０００℃の成長温度に保持した状態で、ｎ型ＧａＮ層を成長させた。尚、各発光層の構成は以下の表２に示すとおりである。

First, the samples E ′ to H ′ corresponding to the semiconductor laser device 21 according to the second embodiment and the samples E ′ to H ′ of the comparative example produced for comparison will be described. In Samples E to H, a p-type GaN layer was grown on a sapphire substrate with the substrate held at a growth temperature of about 1000 °, and then the light emitting layer was formed with the substrate held at a growth temperature of about 800 ° C. Finally, an n-type ZnO layer was grown while maintaining the substrate at a growth temperature of about 780 ° C. Thereafter, the sapphire substrate was removed while being attached to the support substrate. Samples E ′ to H ′ were grown with an n-type GaN layer in place of the n-type ZnO layer of Samples E to H with the sapphire substrate held at a growth temperature of about 1000 ° C. The structure of each light emitting layer is as shown in Table 2 below.

上記サンプルＥ〜Ｈ及びサンプルＥ’〜Ｈ’についてＰＬ実験を行った結果を図１３に示す。図１３において、横軸が各サンプルのピーク波長を示し、縦軸がピーク波長の発光強度を示している。ピーク波長は、発光層中のＩｎ組成比が多い程、長波長側にシフトする。 FIG. 13 shows the results of a PL experiment performed on the samples E to H and the samples E ′ to H ′. In FIG. 13, the horizontal axis indicates the peak wavelength of each sample, and the vertical axis indicates the emission intensity at the peak wavelength. The peak wavelength shifts to the longer wavelength side as the In composition ratio in the light emitting layer increases.

図１３に示すように、第２実施形態によるサンプルＥ〜Ｈの発光強度が、比較例によるサンプルＥ’〜Ｈ’の発光強度よりも高くなっていることがわかる。特に、Ｉｎの組成比が低いサンプルＢ及びＢ’に比べて、Ｉｎの組成比が高いサンプルＦ〜Ｈ及びＦ’〜Ｈ’の方が、発光強度の差が大きくなっていることがわかる。 As shown in FIG. 13, it can be seen that the emission intensities of the samples E to H according to the second embodiment are higher than the emission intensities of the samples E ′ to H ′ according to the comparative example. In particular, it can be seen that the samples F to H and F ′ to H ′ having a high In composition ratio have a larger difference in light emission intensity than the samples B and B ′ having a low In composition ratio.

これは第２実施形態によるサンプルＥ〜Ｈでは、ＩｎＧａＮ層を有する発光層を成長させた後、発光層の成長温度よりも低温（約７８０℃）でｎ型ＺｎＯ層からなるｎ型ＺｎＯ層を成長させたので、発光層内のＩｎの分離を抑制でき、この結果、発光層の劣化を抑制することができたので、良好な発光効率を得ることができたものと考えられる。 In Samples E to H according to the second embodiment, after growing a light emitting layer having an InGaN layer, an n type ZnO layer composed of an n type ZnO layer is formed at a temperature lower than the growth temperature of the light emitting layer (about 780 ° C.). Since it was grown, it was possible to suppress the separation of In in the light emitting layer, and as a result, it was possible to suppress the deterioration of the light emitting layer, and it was considered that good light emission efficiency could be obtained.

一方、サンプルＥ’〜Ｈ’では、ＩｎＧａＮ層を有する発光層を成長させた後、発光層の成長温度よりも高温（約１０００℃）でｎ型ＧａＮ層からなるｎ型ＺｎＯ層を成長させたので、発光層内の多くのＩｎが分離し、発光層が劣化したために、発光効率が低下したものと考えられる。 On the other hand, in samples E ′ to H ′, after the light emitting layer having the InGaN layer was grown, an n type ZnO layer composed of the n type GaN layer was grown at a temperature higher than the growth temperature of the light emitting layer (about 1000 ° C.). Therefore, it is considered that a large amount of In in the light emitting layer was separated and the light emitting layer was deteriorated, so that the light emission efficiency was lowered.

（第３実施形態）
次に、本発明の第３実施形態に係る光半導体素子について説明する。本実施形態においても、光半導体素子として、Ｉｎを含む窒化物系半導体からなる活性層としての発光層を有する半導体レーザ素子について説明する。 (Third embodiment)
Next, an optical semiconductor element according to the third embodiment of the present invention will be described. Also in this embodiment, a semiconductor laser element having a light emitting layer as an active layer made of a nitride-based semiconductor containing In will be described as an optical semiconductor element.

図１４は、第３実施形態に係る半導体レーザ素子の断面構造を示す図である。図１５は、第３実施形態による半導体レーザ素子のリッジ部を形成する製造工程を説明するための図である。尚、第１実施形態と同様の構成については同じ符号を付けて説明を省略する。 FIG. 14 is a view showing a cross-sectional structure of a semiconductor laser device according to the third embodiment. FIG. 15 is a view for explaining a manufacturing process for forming the ridge portion of the semiconductor laser device according to the third embodiment. In addition, about the structure similar to 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted.

図１４に示すように、本実施形態に係る半導体レーザ素子１Ａは、第１実施形態の半導体レーザ素子１と異なり、発光層５とｐ型キャリアブロック層４との間、及び発光層５とｎ型クラッド層６Ａとの間に形成された光ガイド層５１、５２を有している。各光ガイド層５１、５２は、約１００ｎｍの厚みを有するアンドープのＩｎ_０．１５Ｇａ_０．８５Ｎ層からなる。また、光ガイド層５２は、発光層５の全面に形成されている。 As shown in FIG. 14, the semiconductor laser device 1A according to the present embodiment is different from the semiconductor laser device 1 of the first embodiment, between the light emitting layer 5 and the p-type carrier block layer 4, and between the light emitting layer 5 and n. Light guide layers 51 and 52 are formed between the mold clad layer 6A. Each light guide layer 51, 52 is composed of an undoped In _0.15 Ga _0.85 N layer having a thickness of about 100 nm. The light guide layer 52 is formed on the entire surface of the light emitting layer 5.

さらに、本実施形態にあっては第１実施形態と異なり、平坦部がなくリッジ部１３のみに形成されたｎ型クラッド層６Ａを有している。即ち、ｎ型クラッド層６Ａは、Ａ方向の幅が、光ガイド層５２と接する面においても光ガイド層５２の幅より小さくなるように形成されており、光ガイド層５２の上面の一部がリッジ部１３以外の領域でｎ型クラッド層６Ａから露出するように構成されている。 Furthermore, in the present embodiment, unlike the first embodiment, the n-type cladding layer 6A is formed only on the ridge portion 13 without a flat portion. That is, the n-type cladding layer 6A is formed such that the width in the A direction is smaller than the width of the light guide layer 52 even on the surface in contact with the light guide layer 52, and a part of the upper surface of the light guide layer 52 is formed. The region other than the ridge portion 13 is configured to be exposed from the n-type cladding layer 6A.

本実施形態に係る半導体レーザ素子１Ａは、以下のようにして製造することができる。 The semiconductor laser device 1A according to the present embodiment can be manufactured as follows.

まず、約１０００℃〜約１１００℃の成長温度で、ＭＯＶＰＥ法を用いて、ｐ型ＧａＮからなる基板２の（０００１）Ｇａ極性面上に、ｐ型クラッド層３及びｐ型キャリアブロック層４を順次成長させる。この後、窒素ガス雰囲気中で、基板２を約８００℃の温度でアニール処理する。次に、基板２を約８００℃の成長温度に保持した状態で、光ガイド層５１、発光層５及び光ガイド層５２を成長させる。 First, the p-type cladding layer 3 and the p-type carrier block layer 4 are formed on the (0001) Ga polar face of the substrate 2 made of p-type GaN using the MOVPE method at a growth temperature of about 1000 ° C. to about 1100 ° C. Grow sequentially. Thereafter, the substrate 2 is annealed at a temperature of about 800 ° C. in a nitrogen gas atmosphere. Next, the light guide layer 51, the light emitting layer 5, and the light guide layer 52 are grown in a state where the substrate 2 is maintained at a growth temperature of about 800.degree.

このように基板２のＧａ極性面上に、窒化物系半導体からなる層であるｐ型クラッド層３、ｐ型キャリアブロック層４、光ガイド層５１、発光層５、光ガイド層５２を成長させるので、各層３、４、５１、５、５２の基板２側の面がＮ極性面となり、成長方向側の面がＧａ極性面となる。 In this way, the p-type cladding layer 3, the p-type carrier block layer 4, the light guide layer 51, the light emitting layer 5, and the light guide layer 52, which are layers made of a nitride semiconductor, are grown on the Ga polar face of the substrate 2. Therefore, the surface on the substrate 2 side of each layer 3, 4, 51, 5, 52 is an N-polar surface, and the surface on the growth direction side is a Ga-polar surface.

次に、基板２を約７８０℃の成長温度に保持した状態で、ＭＢＥ法を用いて光ガイド層５２のＧａ極性面上に、酸化亜鉛系半導体からなる層である、ｎ型ＺｎＯからなるｎ型クラッド層６Ａとｎ型コンタクト層７とを順次成長させる。さらに、蒸着法を用いてｎ型コンタクト層７上にｎ側オーミック電極８を形成する。 Next, in a state where the substrate 2 is maintained at a growth temperature of about 780 ° C., an n-type ZnO made of n-type ZnO, which is a layer made of a zinc oxide-based semiconductor, is formed on the Ga polar face of the light guide layer 52 using the MBE method. A type cladding layer 6A and an n-type contact layer 7 are grown sequentially. Further, an n-side ohmic electrode 8 is formed on the n-type contact layer 7 using a vapor deposition method.

次いで、ウェットエッチングによってｎ型コンタクト層７及びｎ型クラッド層６Ａの所定領域を光ガイド層５２の上面が露出するまで除去し、リッジ部１３を形成する。具体的には、図１５に示すように、ｎ側オーミック電極８及びマスクとしての絶縁膜５０をパターニングした後、絶縁膜５０をマスクとして塩酸系のエッチング溶液を用いてウェットエッチングを行った。ここで、光ガイド層５２を構成する窒化物系半導体に比べ、ｎ型コンタクト層７及びｎ型クラッド層６Ａを構成する酸化亜鉛系半導体は、エッチング溶液に対して容易にエッチングされやすいという特性を有している。このため、ウェットエッチングによりリッジ部１３を形成する際に光ガイド層５２がエッチングの進行を抑制するエッチングストッパー層として作用するので、発光層５はほとんどエッチングされない。 Next, predetermined regions of the n-type contact layer 7 and the n-type cladding layer 6A are removed by wet etching until the upper surface of the light guide layer 52 is exposed, and the ridge portion 13 is formed. Specifically, as shown in FIG. 15, after patterning the n-side ohmic electrode 8 and the insulating film 50 as a mask, wet etching was performed using a hydrochloric acid-based etching solution using the insulating film 50 as a mask. Here, as compared with the nitride-based semiconductor constituting the light guide layer 52, the zinc oxide-based semiconductor constituting the n-type contact layer 7 and the n-type cladding layer 6A has a characteristic that it is easily etched with respect to the etching solution. Have. For this reason, when the ridge portion 13 is formed by wet etching, the light guide layer 52 acts as an etching stopper layer that suppresses the progress of the etching, so that the light emitting layer 5 is hardly etched.

上述したように、本実施形態による半導体レーザ素子１Ａでは、第１実施形態に係る半導体レーザ素子１と異なり、ｎ型クラッド層６Ａがリッジ部１３にのみ形成されている。このためリッジ部１３以外の領域では、第１実施形態に係る半導体レーザ素子１が発光層５の上にｎ型クラッド層６の平坦部６ａと絶縁膜９との積層構造を有することとなるのに対し、本実施形態に係る半導体レーザ素子１Ａでは発光層５の上に光ガイド層５２と絶縁膜９との積層構造を有することになる。 As described above, in the semiconductor laser device 1A according to the present embodiment, unlike the semiconductor laser device 1 according to the first embodiment, the n-type cladding layer 6A is formed only on the ridge portion 13. For this reason, in the region other than the ridge portion 13, the semiconductor laser device 1 according to the first embodiment has a laminated structure of the flat portion 6 a of the n-type cladding layer 6 and the insulating film 9 on the light emitting layer 5. On the other hand, the semiconductor laser device 1A according to the present embodiment has a laminated structure of the light guide layer 52 and the insulating film 9 on the light emitting layer 5.

ここで、第１実施形態にあっては上記ｎ型クラッド層６の平坦部６ａをエッチングによって形成するので、エッチングによって作製された上記平坦部６ａはその厚みに面内方向でバラツキが生じやすい。このため第１実施形態に係る半導体レーザ素子１では、リッジ部１３以外の領域において、発光層５とｎ型クラッド層６の平坦部６ａと絶縁膜９との屈折率によって定まる発光層５中の実効屈折率が面内方向で不均一になりやすく、このためレーザ光の水平方向の広がり角度がバラツキ易くなるおそれがある。 Here, in the first embodiment, since the flat portion 6a of the n-type cladding layer 6 is formed by etching, the flat portion 6a produced by etching is likely to vary in thickness in the in-plane direction. Therefore, in the semiconductor laser device 1 according to the first embodiment, in the region other than the ridge portion 13, the light emitting layer 5 in the light emitting layer 5 determined by the refractive indexes of the light emitting layer 5, the flat portion 6 a of the n-type cladding layer 6, and the insulating film 9. The effective refractive index tends to be non-uniform in the in-plane direction, so that the spread angle of the laser beam in the horizontal direction tends to vary.

一方、本実施形態にあってはリッジ部１３以外の領域に存在する発光層５と光ガイド層５２と絶縁膜９の厚みのバラツキは成長時の膜厚のバラツキに依存するだけであり、その程度はエッチングによって生じるバラツキに比べ極めて小さい。従って、本実施形態に係る半導体レーザ素子１Ａでは、リッジ部１３以外の領域における発光層５中の実効屈折率の面内方向のバラツキを第１実施形態に係るものよりも小さくすることができるので、レーザ光の水平方向の広がり角度のバラツキを抑制することができる。 On the other hand, in the present embodiment, the variation in the thickness of the light emitting layer 5, the light guide layer 52, and the insulating film 9 existing in the region other than the ridge portion 13 depends only on the variation in the film thickness during growth. The degree is extremely small compared to the variation caused by etching. Therefore, in the semiconductor laser device 1A according to this embodiment, the variation in the in-plane direction of the effective refractive index in the light emitting layer 5 in the region other than the ridge portion 13 can be made smaller than that according to the first embodiment. Further, variation in the spread angle of the laser beam in the horizontal direction can be suppressed.

また、発光層５とｎ型クラッド層６Ａとの間に、ｎ型クラッド層６Ａを構成するｎ型ＺｎＯ層よりもウェットエッチングに対して安定な窒化物系半導体層としてのＩｎＧａＮ層からなる光ガイド層５２を発光層５の全面を覆うように設けている。このため絶縁膜５０に覆われていないｎ型クラッド層６Ａを全てエッチングすることができるので、第１実施形態の半導体レーザ素子１のようにｎ型クラッド層６の平坦部６ａを所望の膜厚に形成するために必要なエッチングの制御を要しない。従って、ｎ型クラッド層６Ａのエッチング工程を簡単化することができる。 Further, a light guide composed of an InGaN layer as a nitride-based semiconductor layer that is more stable against wet etching than the n-type ZnO layer constituting the n-type cladding layer 6A between the light emitting layer 5 and the n-type cladding layer 6A. The layer 52 is provided so as to cover the entire surface of the light emitting layer 5. For this reason, since all of the n-type cladding layer 6A not covered with the insulating film 50 can be etched, the flat portion 6a of the n-type cladding layer 6 has a desired film thickness as in the semiconductor laser device 1 of the first embodiment. Therefore, it is not necessary to control the etching necessary for forming the film. Therefore, the etching process of the n-type cladding layer 6A can be simplified.

次に、第３実施形態による半導体レーザ素子１Ａから出力されるレーザ光の水平方向の広がり角度のばらつきを抑制することができる効果を証明するために行った実験について説明する。 Next, an experiment conducted to prove the effect of suppressing the variation in the spread angle in the horizontal direction of the laser light output from the semiconductor laser device 1A according to the third embodiment will be described.

この実験では比較例として、ｎ型クラッド層６の平坦部６ａの膜厚が約１００ｎｍの第１実施形態の半導体レーザ素子１を用いた。尚、比較例の第１実施形態の半導体レーザ素子１のｎ型クラッド層６は、ドライエッチングによってパターニングすることによって平坦部６ａを形成した。 In this experiment, the semiconductor laser device 1 of the first embodiment in which the film thickness of the flat portion 6a of the n-type cladding layer 6 is about 100 nm is used as a comparative example. The n-type cladding layer 6 of the semiconductor laser device 1 according to the first embodiment of the comparative example was patterned by dry etching to form a flat portion 6a.

次に、図１６及び図１７を参照して実験結果について説明する。図１６は、第３実施形態による半導体レーザ素子の実験結果を示すものである。図１７は、第１実施形態による半導体レーザ素子の実験結果を示すものである。図１６及び図１７において、縦軸はサンプルの個数を示し、横軸は半導体レーザ素子から出力されるレーザ光の水平方向の広がり角度を示している。 Next, experimental results will be described with reference to FIGS. FIG. 16 shows experimental results of the semiconductor laser device according to the third embodiment. FIG. 17 shows experimental results of the semiconductor laser device according to the first embodiment. 16 and 17, the vertical axis represents the number of samples, and the horizontal axis represents the horizontal spread angle of the laser light output from the semiconductor laser element.

図１６に示すように、第３実施形態による半導体レーザ素子１Ａは、レーザ光の水平方向の広がり角度が約７．５°〜約１０．５°の間となり、特に、約８．５°〜約９．５°の間に広がり角度が集中した。 As shown in FIG. 16, in the semiconductor laser device 1A according to the third embodiment, the horizontal spread angle of the laser light is between about 7.5 ° and about 10.5 °, and in particular, about 8.5 ° to The spread angle was concentrated between about 9.5 °.

一方、図１７に示すように、第１実施形態による半導体レーザ素子１では、レーザ光の広がり角度が約５．５°〜約１０．５°の間となり、第３実施形態の広がり角度のばらつきに比べてばらつきが広くなった。更に、その間の角度でも広がり角度が特定の角度に集中することは無く、広がり角度のばらつきが顕著である。 On the other hand, as shown in FIG. 17, in the semiconductor laser device 1 according to the first embodiment, the spread angle of the laser beam is between about 5.5 ° and about 10.5 °, and the spread angle variation of the third embodiment. The variation became wider than Furthermore, the spread angle does not concentrate on a specific angle even between the angles, and the variation of the spread angle is remarkable.

以上のように、第３実施形態に係る半導体レーザ素子１Ａも、第１および第２実施形態に係る半導体レーザ素子１、２１と同様に、Ｉｎを含む窒化物系半導体からなる活性層としての発光層５のＧａ極性面上に酸化亜鉛系半導体からなる層としてのｎ型クラッド層６Ａ及びｎ型コンタクト層７を有している。従って、本実施形態に係る半導体レーザ素子１Ａも第１及び第２実施形態に係る半導体レーザ素子１、２１と同様に、発光特性の向上した半導体レーザ素子１Ａを提供することができる。 As described above, the semiconductor laser device 1A according to the third embodiment also emits light as an active layer made of a nitride-based semiconductor containing In, like the semiconductor laser devices 1 and 21 according to the first and second embodiments. On the Ga polar face of the layer 5, an n-type cladding layer 6A and an n-type contact layer 7 are formed as layers made of a zinc oxide based semiconductor. Therefore, the semiconductor laser element 1A according to the present embodiment can provide the semiconductor laser element 1A with improved light emission characteristics, similarly to the semiconductor laser elements 1 and 21 according to the first and second embodiments.

さらに、第１実施形態の半導体レーザ素子１に比べ、第３実施形態の半導体レーザ素子１Ａでは、ｎ型クラッド層６Ａを発光層５までエッチングすることによって、ｎ型クラッド層６の平坦部６ａのばらつきに起因するレーザ光の水平方向の広がり角度のばらつきを抑制することができることがわかる。 Furthermore, in comparison with the semiconductor laser device 1 of the first embodiment, in the semiconductor laser device 1A of the third embodiment, the n-type cladding layer 6A is etched to the light emitting layer 5 to thereby reduce the flat portion 6a of the n-type cladding layer 6. It can be seen that the variation in the spread angle of the laser beam due to the variation can be suppressed.

以上、上記実施形態を用いて本発明を詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更形態として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。以下、上記実施形態を一部変更した変更形態について説明する。 Although the present invention has been described in detail using the above-described embodiments, it will be apparent to those skilled in the art that the present invention is not limited to the embodiments described in this specification. The present invention can be implemented as modifications and changes without departing from the spirit and scope of the present invention defined by the description of the scope of claims. Therefore, the description of the present specification is for illustrative purposes and does not have any limiting meaning to the present invention. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

例えば、上述の第１実施形態では、基板２上に成長させたままの半導体レーザ素子１として使用する例を示したが、第１実施形態と同様にｐ型ＧａＮからなる基板２上に半導体層を成長させた後、第２実施形態の半導体レーザ素子２１のように支持基板に貼りかえてもよい。 For example, in the above-described first embodiment, an example in which the semiconductor laser element 1 is grown on the substrate 2 has been shown. However, as in the first embodiment, the semiconductor layer is formed on the substrate 2 made of p-type GaN. After the growth, the semiconductor laser device 21 of the second embodiment may be attached to the support substrate.

また、上述の実施形態では、ｎ型クラッド層６、２７及びｎ型コンタクト層７、２６をｎ型ＺｎＯ層及びｎ型ＺｎＳｅＯ層によって構成したが、他のｎ型ＺｎＯ系半導体層によって構成してもよい。例えば、ｎ型ＭｇＺｎＯ層、ｎ型ＢｅＭｇＺｎＯ層、ｎ型ＺｎＯＳ層、ｎ型ＺｎＳｅＯ層、ｎ型ＺｎＣｄＯ層等を適用することができる。 In the above-described embodiment, the n-type cladding layers 6 and 27 and the n-type contact layers 7 and 26 are configured by an n-type ZnO layer and an n-type ZnSeO layer. Also good. For example, an n-type MgZnO layer, an n-type BeMgZnO layer, an n-type ZnOS layer, an n-type ZnSeO layer, an n-type ZnCdO layer, or the like can be applied.

また、上述の各実施形態では半導体レーザ素子について説明したが、本発明は半導体レーザ素子に限らず、Ｉｎを含む窒化物系半導体からなる活性層としての発光層を有する発光ダイオード、或いはＩｎを含む窒化物系半導体からなる活性層としての受光層を有する受光素子等の、Ｉｎを含む窒化物系半導体からなる活性層を有する光半導体素子に適用することができる。 In each of the above-described embodiments, the semiconductor laser element has been described. However, the present invention is not limited to the semiconductor laser element, and includes a light emitting diode having a light emitting layer as an active layer made of a nitride-based semiconductor containing In, or In. The present invention can be applied to an optical semiconductor element having an active layer made of a nitride-based semiconductor containing In, such as a light-receiving element having a light-receiving layer as an active layer made of a nitride-based semiconductor.

また、上述の各実施形態では、ｎ型クラッド層６、２７及びｎ型コンタクト層７、２６を構成するｎ型ＺｎＯ層を約７８０℃の成長温度で成長させたが、成長温度は約７００℃〜約８００℃でも可能であり、特に限定するものではない。 In each of the above embodiments, the n-type ZnO layers constituting the n-type cladding layers 6 and 27 and the n-type contact layers 7 and 26 are grown at a growth temperature of about 780 ° C., but the growth temperature is about 700 ° C. It is possible even at about 800 ° C., and is not particularly limited.

また、上述した半導体レーザ素子の各層を構成する材料及び厚みなどは適宜変更可能である。尚、ｐ型クラッド層及びｐ型キャリアブロック層は、バンドギャップを大きくするためにＩｎを含まないｐ型半導体層が好ましい。 Moreover, the material, thickness, etc. which comprise each layer of the semiconductor laser element mentioned above can be changed suitably. The p-type cladding layer and the p-type carrier block layer are preferably p-type semiconductor layers not containing In in order to increase the band gap.

また、上述した半導体レーザ素子１では、発光層５とｎ型クラッド層６が直接接続されるように構成したが、発光層５とｎ型クラッド層６との間に別の層を形成してもよい。例えば、製造工程において、ＭＯＶＰＥ装置で発光層５とを形成した後、ＭＢＥ装置に移動させる際に発光層５を保護する層等を形成してもよい。 In the semiconductor laser device 1 described above, the light emitting layer 5 and the n-type cladding layer 6 are directly connected. However, another layer is formed between the light emitting layer 5 and the n-type cladding layer 6. Also good. For example, in a manufacturing process, after forming the light emitting layer 5 with a MOVPE apparatus, when moving to the MBE apparatus, the layer etc. which protect the light emitting layer 5 may be formed.

また、上述した第３実施形態による半導体レーザ素子１Ａでは、ＩｎＧａＮ層による光ガイド層５２をエッチングストッパー層として適用したが、ＡｌＧａＮ層、ＧａＮ層等をエッチングストッパー層として光ガイド層５２の代わりに形成してもよく、又は、光ガイド層５２とｎ型クラッド層６との間に別に形成してもよい。 In the semiconductor laser device 1A according to the third embodiment described above, the light guide layer 52 of InGaN layer is applied as an etching stopper layer. However, an AlGaN layer, a GaN layer, or the like is formed as an etching stopper layer instead of the light guide layer 52. Alternatively, it may be formed separately between the light guide layer 52 and the n-type cladding layer 6.

本発明の第１実施形態に係るレーザ発振可能な半導体レーザ素子（光半導体素子）の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element (optical semiconductor element) in which the laser oscillation which concerns on 1st Embodiment of this invention is possible. 本発明の第１実施形態に係る半導体レーザ素子の発光層の断面構造を示す図である。It is a figure which shows the cross-section of the light emitting layer of the semiconductor laser element concerning 1st Embodiment of this invention. 第１実施形態による半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of the semiconductor laser element by 1st Embodiment. 半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of a semiconductor laser element. 半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of a semiconductor laser element. 半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of a semiconductor laser element. 本発明の第１実施形態に係る半導体レーザ素子を比較例のＰＬ実験の結果を示すグラフである。It is a graph which shows the result of PL experiment of the comparative example for the semiconductor laser device according to the first embodiment of the present invention. 第２実施形態に係る半導体レーザ素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element which concerns on 2nd Embodiment. 図８のＸ−Ｘ線に沿った断面構造を示す図である。It is a figure which shows the cross-sectional structure along XX of FIG. 第２実施形態による半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of the semiconductor laser element by 2nd Embodiment. 第２実施形態による半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of the semiconductor laser element by 2nd Embodiment. 第２実施形態による半導体レーザ素子の各製造工程を説明するための図である。It is a figure for demonstrating each manufacturing process of the semiconductor laser element by 2nd Embodiment. 本発明の第１実施形態に係る半導体レーザ素子を比較例のＰＬ実験の結果を示すグラフである。It is a graph which shows the result of PL experiment of the comparative example for the semiconductor laser device according to the first embodiment of the present invention. 第３実施形態に係る半導体レーザ素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element which concerns on 3rd Embodiment. 第３実施形態による半導体レーザ素子のリッジ部を形成する製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process which forms the ridge part of the semiconductor laser element by 3rd Embodiment. 第３実施形態による半導体レーザ素子の広がり角度の実験結果を示すものである。12 shows experimental results of the spread angle of the semiconductor laser device according to the third embodiment. 比較例による半導体レーザ素子の広がり角度の実験結果を示すものである。The experimental result of the spreading angle of the semiconductor laser element by a comparative example is shown.

符号の説明Explanation of symbols

１、１Ａ半導体レーザ素子
２基板
３ａ凸部
３ｐ型クラッド層
４ｐ型キャリアブロック層
５発光層
６、６Ａｎ型クラッド層
６ａ平坦部
６ｂ凸部
７ｎ型コンタクト層
１３リッジ部
２１半導体レーザ素子
２６ｎ型コンタクト層
２７ｎ型クラッド層
２８発光層
２９ｐ型キャリアブロック層
３０ｐ型クラッド層
３１ｐ型コンタクト層

DESCRIPTION OF SYMBOLS 1, 1A Semiconductor laser element 2 Substrate 3a Convex part 3 P-type clad layer 4 P-type carrier block layer 5 Light emitting layer 6, 6A N-type clad layer 6a Flat part 6b Convex part 7 n-type contact layer 13 Ridge part 21 Semiconductor laser element 26 n-type contact layer 27 n-type cladding layer 28 light-emitting layer 29 p-type carrier block layer 30 p-type cladding layer 31 p-type contact layer

Claims

Ｇａを含むｐ型半導体層と、
前記ｐ型半導体層のＧａ極性面側に成長された、Ｉｎを含む窒化物系半導体からなる活性層と、
前記活性層のＧａ極性面側に成長された、ｎ型の酸化亜鉛系半導体層と、
を備えたことを特徴とする光半導体素子。 A p-type semiconductor layer containing Ga;
An active layer made of a nitride-based semiconductor containing In and grown on the Ga polar face side of the p-type semiconductor layer;
An n-type zinc oxide based semiconductor layer grown on the Ga polar face side of the active layer;
An optical semiconductor device comprising:

前記光半導体素子は、半導体レーザ素子であって、
前記活性層と前記ｎ型の酸化亜鉛系半導体層との間には、窒化物系半導体層からなるエッチングストッパー層が形成されており、
前記エッチングストッパー層の表面が露出するように、前記ｎ型の酸化亜鉛系半導体層が除去されていることを特徴とする請求項１に記載の光半導体素子。

The optical semiconductor element is a semiconductor laser element,
An etching stopper layer made of a nitride semiconductor layer is formed between the active layer and the n-type zinc oxide semiconductor layer,
2. The optical semiconductor element according to claim 1, wherein the n-type zinc oxide based semiconductor layer is removed so that a surface of the etching stopper layer is exposed.