JP2007232965A - 表示駆動装置及びそれを備える表示装置 - Google Patents

Abstract

【課題】階調アンプにおける消費電力の無駄を削減して、消費電力を低減することができる表示駆動装置及び表示装置を提供すること。
【解決手段】階調基準電圧生成部６４において、複数の抵抗Ｒ０〜Ｒ６３を有して電源Ｖｓの電圧を抵抗分割して表示データの階調数に対応する複数の階調基準電圧Ｖ０〜Ｖ６３を生成し、各階調基準電圧をその駆動能力に応じてデジタルアナログコンバータＤＡＣ６５供給する階調アンプＡＭＰ０〜ＡＭＰ６３を有し、各階調アンプＡＭＰ０〜ＡＭＰ６３における中間階調に対応する階調アンプの駆動能力は、最低階調及び最高階調に対応する階調アンプの駆動能力より低い値に設定されている。
【選択図】図４

Description

本発明は、表示データに基づいた階調電圧を出力して表示画素を駆動する表示駆動装置及びそれを備えて表示パネルの信号ラインに階調電圧を印加して画像表示を行う表示装置に関する。

液晶表示装置に用いられるドットマトリクス方式の表示パネルとして、単純マトリクス方式の表示パネルとアクティブマトリクスの表示パネルとが知られている。このうち、アクティブマトリクス方式の表示パネルにおいては、表示パネル上に複数の走査ラインと複数の信号ラインとをそれぞれ直交するように配置し、これら走査ラインと信号ラインの交点近傍に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）を介して画素電極を配置し、これら画素電極にそれぞれ対向して配置される共通電極との間に液晶を充填することで表示画素を構成している。そして、画素電極と共通電極との間に電圧を印加することにより、その間に充填された液晶層を駆動している。

また、液晶表示装置で階調表示を行うための方式として、表示データがデジタル信号で供給され、表示データの階調値に応じた階調電圧を信号ラインに印加して表示画素を駆動するデジタル方式がある。

このデジタル方式においては、通常、表示データの階調数に応じた複数の階調基準電圧を生成し、表示データの階調値に応じた階調基準電圧を選択して階調電圧として信号ラインに印加する構成を有し、階調基準電圧の生成手法としては、例えば特許文献１に開示されているように、所定の基準電圧を表示データの階調数に応じた複数の抵抗で分圧することによって複数の階調基準電圧を生成する手法が知られている。このような手法によって生成された複数の階調基準電圧は、それぞれデジタルアナログコンバータ（ＤＡＣ）に供給され、表示データの階調値に応じた階調基準電圧が選択され、選択された階調基準電圧が各信号ラインに印加される。
特開２００３−２１１６３号公報（第９頁、図５）

ところで、従来、選択された階調基準電圧に基づく階調電圧を信号ラインを介して表示画素に安定的に印加するために、階調基準電圧の発生回路とデジタルアナログコンバータとの間には、各階調基準電圧毎に階調アンプと呼ばれるバッファ回路としての増幅回路が設けられている。また、液晶は直流電圧を長時間印加すると劣化するという性質があるため、液晶表示装置を駆動する際には、液晶層に印加される電圧の極性を所定期間毎（例えば１行分の走査が行われる期間）に反転させるようにする必要がある。このような反転駆動は、例えば、共通電圧を所定期間毎に反転させると共に、各階調基準電圧を共通電圧の反転とは逆方向に反転させて、液晶層に印加される電圧の極性を所定期間毎に反転させるよう構成される。

このように、反転駆動において各階調基準電圧を所定期間毎に反転させる場合、表示画素の選択期間中、所望の階調電圧が当該表示画素に安定して印加されるようにするために、表示画素に印加される階調電圧の値が、極性反転が行われた時点から極性反転後の階調電圧の値に短時間で安定する必要がある。これに対し、個々の階調アンプの駆動能力が不十分であると、各階調アンプの出力部に対するデジタルアナログコンバータのスイッチング素子、表示画素の薄膜トランジスタや信号ライン等の寄生容量や配線抵抗による負荷によって、表示画素に印加される階調電圧の値が極性反転の時点から極性反転後の階調電圧の値に安定するまでの時間が長くなったり、表示画素に印加される階調電圧が低下したりする。

そこで、従来においては、このような問題を回避するために、各階調アンプの駆動能力は十分大きく設定され、且つ、全階調アンプが同じ駆動能力に設定されていた。

しかしながら、実際には階調電圧によって必要な駆動能力は異なっているため、一部の階調アンプにおいては本来必要な駆動能力より高い駆動能力を有している。このような階調アンプにおいては、消費電力に無駄が生じていることになる。

本発明は、上記の事情に鑑みてなされたもので、階調アンプにおける消費電力の無駄を削減して、消費電力を低減することができる表示駆動装置及び表示装置を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様による表示駆動装置は、画素電極と該各画素電極に対向する共通電極と前記画素電極と前記共通電極間に狭持された液晶よりなり、前記共通電極の電位が所定期間毎に反転される表示画素を、前記所定期間毎に反転されるデジタル信号の表示データに基づいて駆動する表示駆動装置において、前記表示データの階調数に対応する複数の階調基準電圧を生成する階調基準電圧生成手段と、前記複数の階調基準電圧の中から前記表示データの階調値に対応する前記階調基準電圧を選択し、階調電圧として前記画素電極に印加する階調電圧選択手段と、前記階調基準電圧生成手段と前記階調電圧選択手段の間に、前記複数の階調基準電圧の各々に対応して設けられ、前記各階調基準電圧を各々の駆動能力に従って前記階調電圧選択手段に供給する複数の増幅手段と、を具備し、前記複数の増幅手段において、前記複数の階調基準電圧のうちの中間階調の前記階調基準電圧に対応する前記増幅手段の駆動能力は、最低階調及び最高階調の前記階調基準電圧に対応する前記増幅手段の駆動能力より低い値に設定されていることを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様による表示装置は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と、該各画素電極に対向する共通電極と、前記画素電極と前記共通電極間に狭持された液晶よりなる複数の表示画素を有する表示パネルに対し、前記表示画素を所定期間毎に反転されるデジタル信号の表示データに基づいて駆動して、前記表示パネルに画像表示を行う表示装置において、前記共通電極の電位を前記所定期間毎に反転させる共通電極駆動手段と、前記複数の走査ラインに走査信号を順次出力して前記各走査ラインに接続される前記各表示画素を順次選択状態に設定する走査側駆動手段と、前記表示データの階調数に対応する複数の階調基準電圧を生成する階調電圧生成手段と、前記複数の階調基準電圧の中から前記表示データの階調値に対応する前記階調基準電圧を選択して前記各信号ラインに階調電圧として印加する階調電圧選択手段と、前記階調基準電圧生成手段と前記階調電圧選択手段の間に、前記複数の階調基準電圧の各々に対応して設けられ、前記各階調基準電圧を各々の駆動能力に従って前記階調電圧選択手段に供給する複数の増幅手段と、を備える信号側駆動手段と、を具備し、前記信号側駆動手段における前記複数の増幅手段において、前記複数の階調基準電圧のうちの中間階調の前記階調基準電圧に対応する前記増幅の駆動能力は、最低階調及び最高階調の前記階調基準電圧に対応する前記増幅手段の駆動能力より低い値に設定されていることを特徴とする。

本発明によれば、生成された複数の階調基準電圧を階調電圧選択手段に供給する複数の増幅手段において、中間階調に対応する増幅手段の駆動能力を最低階調及び最高階調に対応する増幅手段の駆動能力より低い値に設定することにより、各増幅手段の駆動能力を必要以上に高い値にせず、各増幅手段における消費電力の無駄を削減して、表示駆動装置及び表示装置における消費電力を低減することができる。

以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る表示駆動装置を適用した表示装置の概略構成を示す図であり、図２は、表示パネルに設けられる１つの表示画素の等価回路を示す図である。図１に示すように、表示装置１は、表示パネル１０と、入力バッファ２０と、表示ＲＡＭ３０と、ＲＡＭコントローラ４０と、タイミングジェネレータ５０と、ソースドライバ（信号側駆動手段）６０と、ゲートドライバ（走査側駆動手段）７０と、共通電圧発生回路（共通電極駆動手段）８０と、電源回路９０とから構成されている。

表示パネル１０は、行方向に配設された複数の走査ラインＧと、列方向に配設された複数の信号ラインＳとを備え、走査ラインＧと信号ラインＳとの各交点近傍に図２に示す表示画素が設けられて構成されている。図２に示すように、走査ラインＧには薄膜トランジスタ（ＴＦＴ）１１のゲート電極が接続され、信号ラインＳにはＴＦＴ１１のソース電極が接続されている。更に、ＴＦＴ１１のドレイン電極には液晶容量ＣＬｃｄと蓄積容量Ｃｃｓの一方の電極が並列に接続されている。ここで、液晶容量ＣＬｃｄは画素電極１２と共通電極１３との間に液晶が充填されて構成されている。また、液晶容量ＣＬｃｄ及び蓄積容量Ｃｃｓの他方の電極は共通信号ラインＣに接続されている。なお、図２には、ＴＦＴ１１のゲート電極とドレイン電極との間の寄生容量Ｃｇｄも図示している。

入力バッファ２０は、表示装置１の外部から映像信号（例えばコンポジット映像信号）が供給され、映像信号からＲ、Ｇ、Ｂの各色成分データを抽出し、表示ＲＡＭ３０に出力する。

ＲＡＭコントローラ４０は、表示ＲＡＭ３０への表示データの書き込み及び表示ＲＡＭ３０からの表示データの読み出しを制御するためのＲＡＭ制御信号を表示ＲＡＭ３０に出力する。表示ＲＡＭ３０は、ＲＡＭ制御信号を受けて、入力バッファ２０から入力された表示データを所定のアドレスに格納する又は表示ＲＡＭ３０に格納されている表示データを表示パネル１０の１行分単位でソースドライバ６０に出力する。

タイミングジェネレータ５０は、表示装置１の外部から供給される映像信号（例えばコンポジット映像信号）から抽出された垂直同期信号及び水平同期信号に基づいてソースドライバ６０及びゲートドライバ７０の制御を行う。つまり、タイミングジェネレータ５０は、水平同期信号を受けた場合に表示パネル１０の水平方向の表示制御を行うための水平制御信号（例えば後述するデータラッチ部に保持された表示データを出力させるタイミングを制御するための制御信号等）をソースドライバ６０に出力し、垂直同期信号を受けた場合に表示パネル１０の垂直方向の表示制御を行うための垂直制御信号（例えばゲートドライバ７０から走査信号を出力させるタイミングを制御するための制御信号等）をゲートドライバ７０に出力する。

ソースドライバ６０には、図２の信号ラインＳが接続され、タイミングジェネレータ５０からの水平制御信号に従い、表示ＲＡＭ３０を介して取り込んだ表示データに基づいて、取り込んだ表示データの階調レベルに対応する階調電圧を選択して表示パネル１０に印加する。このソースドライバ６０の動作については後で詳しく説明する。ゲートドライバ７０には、図２の走査ラインＧが接続され、タイミングジェネレータ５０からの垂直制御信号を受ける毎に、１行分のＴＦＴ１１をオンするための走査信号を表示パネル１０に印加する。共通電圧発生回路８０は、図２に示す共通電極１３に接続された共通信号ラインＣに共通電圧Ｖｃｏｍを印加する。

ゲートドライバ７０から正のパルスが走査信号として印加されると、表示画素のＴＦＴ１１がオンされ、ソースドライバ６０からの階調電圧がＴＦＴ１１のソース電極からドレイン電極を経て表示画素の液晶容量ＣＬｃｄと蓄積容量Ｃｃｓとに印加される。そして、この印加された階調電圧がパルスの立ち下がり、即ちＴＦＴ１１がオフされた時点で液晶容量ＣＬｃｄと蓄積容量Ｃｃｓとに階調電圧と共通電圧との差に応じた電圧が保持される。これにより液晶容量ＣＬｃｄの画素電極１２と共通電極１３との間に電界が発生し、この電界の強さによって画素電極１２と共通電極１３との間に充填された液晶の配向状態が変化して液晶層中における光の透過率が変化する。これにより、図２に示す表示画素の背面に配置された図示しない光源からの光の透過状態が変化して画像表示が行われる。なお、蓄積容量Ｃｃｓは、液晶容量ＣＬｃｄに印加されている電圧を次の階調電圧の印加時まで保持しておくために設けられている。また、蓄積容量Ｃｃｓにより後述する反転駆動の際の電圧変化による影響も抑制することができる。

また、電源回路９０は、表示装置１を構成する各回路に必要な複数の電圧を生成して供給する。

なお、図１においては、表示装置１は、表示ＲＡＭ３０とＲＡＭコントローラ４０とを備え、表示ＲＡＭ３０はＲＡＭコントローラ４０からＲＡＭ制御信号を受けて、表示データの格納又は出力が制御される構成としたが、この構成に限るものではなく、例えば、表示ＲＡＭ３０やＲＡＭコントローラ４０を備えず、入力バッファ２０からソースドライバ６０に表示データが供給されるものであってもよい。

図３は、本実施形態におけるソースドライバ６０の詳細な構成図であり、図４は、本実施形態における階調アンプの駆動能力の設定手法について示す図である。図３に示すソースドライバ６０は、データレジスタ部６１と、データラッチ部６２と、デコーダ６３と、階調基準電圧生成部６４と、デジタルアナログコンバータ（ＤＡＣ：階調電圧選択手段）６５とから構成されている。なお、図３においては、表示データが６ビットで階調数が６４階調の例を示している。

ここで、以下の説明においては、所定期間毎に液晶層に印加させる階調電圧の極性を反転させる手法として、１水平走査期間（１Ｈ）毎に階調電圧の極性を反転させるライン反転駆動を用いるものとする。また、この際の信号ラインＳに印加する階調電圧の極性を所定期間毎（１水平走査期間毎）に反転させる手法として、ソースドライバ６０に入力する表示データの各ビットを反転させることによって信号ラインＳに出力される階調電圧の極性を反転させる手法を用いるものとする。

また、階調電圧の極性を反転させると共に共通電圧Ｖｃｏｍの極性も所定期間毎に反転させる。共通電圧の極性の反転は、共通電圧発生回路８０から出力される共通電圧の極性を所定期間毎に反転させることで行う。この際の、共通電圧の極性の反転指示は、例えばタイミングジェネレータ５０から共通電圧発生回路８０に入力される極性反転信号によってなされる。なお、上記の階調電圧及び共通電圧Ｖｃｏｍの極性反転を１フレーム毎に行うものであってもよい。

データレジスタ部６１は、シフトレジスタとデータレジスタを有し、タイミングジェネレータ５０からの制御信号を受けて、シフトレジスタの出力信号のタイミングに応じて表示ＲＡＭ３０から入力される１行分の表示データの取り込みを行う。

データラッチ部６２は、タイミングジェネレータ５０からの制御信号を受けてデータレジスタ部６１に保持された１行分の表示データを一斉に取り込み、取り込んだ１行分の表示データをデコーダ６３に出力する。

デコーダ６３は、データラッチ部６２によって取り込まれた１行分の表示データを読み出してデコードし、表示データの階調値に応じた階調レベル信号をＤＡＣ６５に出力する。

階調基準電圧生成部６４は、表示データの階調数（図３の例では６４階調）分の階調電圧を生成してＤＡＣ６５に出力する。この階調基準電圧生成部６４は、ガンマ基準抵抗群６４ａと、階調基準電圧生成抵抗群（階調基準電圧生成手段）６４ｂと、階調アンプ部６４ｃとから構成されている。

ガンマ基準抵抗群６４ａは複数の抵抗から構成されており、電源Ｖｓの電圧から表示データの階調数に対応する複数の階調基準電圧を生成するための電圧を生成する。

階調基準電圧生成抵抗群６４ｂは、ガンマ基準抵抗群６４ａで生成された電圧を抵抗分割して表示パネル１０のガンマ特性に従った複数の階調基準電圧を生成する。ここで、階調基準電圧生成抵抗群６４ｂは表示データの階調数だけの抵抗Ｒ０〜Ｒ６３から構成され、各抵抗の抵抗値は、表示パネル１０のガンマ特性に応じて調整された値を有している。これにより、ガンマ基準抵抗群６４ａで発生した電圧を階調基準電圧生成抵抗群６４ｂの数で分割して、表示データの階調数に対応する複数の階調基準電圧を生成する。

ここで、図３の構成からも分かるように、階調基準電圧生成抵抗群６４ｂにおいては抵抗Ｒ０における電位が最も高く、抵抗Ｒ６３における電位が最も低くなる。

なお、図３においては、複数の階調基準電圧を生成するためにガンマ基準抵抗群６４ａと階調基準電圧生成抵抗群６４ｂとを備える構成としたが、この構成に限るものではなく、例えば階調基準電圧生成抵抗群６４ｂのみを備えて、電源Ｖｓの電圧を階調基準電圧生成抵抗群６４ｂの数で分割する複数の階調基準電圧を生成する構成であってもよい。

階調アンプ部６４ｃは、表示データの階調数だけ設けられたボルテージフォロワ接続の増幅回路である階調アンプ（増幅手段）ＡＭＰ０〜ＡＭＰ６３から構成され、階調基準電圧生成抵抗群６４ｂの各抵抗の電位に相当する階調基準電圧Ｖ０〜Ｖ６３をその駆動能力に応じてＤＡＣ６５に供給する。これにより、ＤＡＣ６５に階調基準電圧Ｖ０〜Ｖ６３が印加される。ここで、図３には、階調アンプ部６４ｃにバイアス電圧（バイアス電流）を供給するアンプ電源と、階調アンプ部６４ｃとアンプ電源との間の配線抵抗、階調アンプ部６４ｃとＤＡＣ６５との間の配線抵抗も図示している。ここで、階調アンプ部６４ｃの各階調アンプは、各階調アンプの出力に接続されるＤＡＣ６５や表示パネル１０に係わる配線抵抗や寄生容量の影響によらず、階調基準電圧生成抵抗群６４ｂの各抵抗から出力された階調基準電圧をＤＡＣ６５に安定的に印加して、表示パネル１０の信号ラインＳを介して表示画素に階調電圧を安定して印加できるように、その駆動能力が設定されている。詳細は後述する。

ＤＡＣ６５は、デコーダ６３から供給された階調レベル信号に応じて階調アンプ部６４ｃからの階調基準電圧を選択し、選択した階調基準電圧を図２に示す信号ラインＳに階調電圧として印加する。ＤＡＣ６５は、表示パネル１０の各信号ラインＳに対応して、階調アンプ部６４ｃから供給される各階調基準電圧に対しデコーダ６３から供給される階調レベル信号に対応してオンオフされるスイッチＳＷ０〜ＳＷ６３を有して構成されており、デコーダ６３から供給される階調レベル信号に対応するスイッチをオンして、そのスイッチに接続されている階調アンプからの階調基準電圧を階調電圧として信号ラインＳに印加する。例えば、階調レベル信号が最低階調（００００００）である場合にはスイッチＳＷ１がオンして、階調アンプＡＭＰ０からの階調基準電圧Ｖ０が信号ラインＳに印加される。また、階調レベル信号が最高階調（１１１１１１）である場合にはスイッチＳＷ６３がオンして、階調アンプＡＭＰ６３からの階調電圧Ｖ６３が信号ラインＳに印加される。

次に、本実施形態における階調アンプについて更に説明する。上述したように、階調アンプは、その出力部に存在する配線抵抗や寄生容量の影響による階調基準電圧の極性反転時に階調基準電圧が安定するまでの時間の増加や信号ラインＳに印加される階調電圧の低下を抑制して、階調基準電圧生成抵抗群６４ｂで発生した階調基準電圧をＤＡＣ６５に安定的に印加できるような駆動能力を持たせる必要があるが、各階調アンプに必要な駆動能力は同じではない。そこで、本実施形態においては、図４に示すように各階調アンプの駆動能力を設定する。即ち、本実施形態においては、中間階調に対応する階調アンプの駆動能力を最低階調又は最高階調に対応する階調アンプの駆動能力より低い値に設定するようにしている。

ここで、階調アンプの駆動能力の設定は、例えば、階調アンプを構成するトランジスタのオン抵抗、階調アンプのバイアス電圧（バイアス電流）、または階調アンプの出力部の抵抗を変えることによって行う。

以下、上記のような駆動能力の設定の考え方について説明する。図５は、黒表示を行う際の画素電極１２の電位Ｖｓｉｇと共通電極１３の電位Ｖｃｏｍの変化の波形を示した図である。なお、図５においては画素電極１２の電位Ｖｓｉｇよりも共通電極１３の電位Ｖｃｏｍのほうが高い期間を負極期間、画素電極１２の電位Ｖｓｉｇよりも共通電極１３の電位Ｖｃｏｍのほうが低い期間を正極期間としている。更に、図５の例は液晶層に印加される電圧が高くなる場合に黒表示となる、所謂ノーマリーホワイトの例を示しているが、本実施形態は液晶層に印加される電圧が高くなるときに白表示となるノーマリーブラックの表示パネルに対しても適用することが可能である。

まず、図５に示す負極期間１、２においては、共通電圧Ｖｃｏｍが高電位側に設定されると共に、黒表示の表示データとして最高階調の表示データ（１１１１１１）が入力される。これにより、ＤＡＣ６５のスイッチＳＷ６３がオンして階調アンプＡＭＰ６３からの出力Ｖ６３が階調電圧として選択されて画素電極１２に印加され、画素電極１２の電位Ｖ６３と共通電極１３の電位Ｖｃｏｍとの差に応じた電圧が印加される。

また、図５に示す正極期間１、２においては、液晶層に印加される電圧の極性を前の期間に対して反転させる必要がある。このために、共通電圧Ｖｃｏｍが低電位側に設定されると共に、黒表示の表示データとして（１１１１１１）をビット反転した最低階調の表示データ（００００００）が入力される。これにより、ＤＡＣ６５のスイッチＳＷ０がオンして階調アンプＡＭＰ０からの出力Ｖ０が階調電圧として選択されて画素電極１２に印加され、画素電極１２の電位Ｖ０と共通電極１３の電位Ｖｃｏｍとの差に応じた電圧が印加される。

ここで、負極期間から正極期間に切り替わるとき、共通電圧Ｖｃｏｍが高電位側から低電位側に変化する。この共通電圧Ｖｃｏｍの電位変化が、液晶容量ＣＬｃｄによる容量カップリング効果により、画素電極１２の電位を変化させる。すなわち、図５に示すように、負極期間から正極期間に切り替わった瞬間、画素電極１２の電位がＶ６３からＶ６３−Ｖｃｏｍｐｐに変化する。ここで、ＶｃｏｍｐｐはＶｃｏｍの電位変化量（高電位側のＶｃｏｍと低電位側のＶｃｏｍの差）である。したがって、負極期間から正極期間に切り替わるとき、階調アンプＡＭＰ０においては、ＤＡＣ６５及び信号ラインＳを介して画素電極１２の電位を、Ｖ６３−Ｖｃｏｍｐｐから必要な階調電圧の電位Ｖ０まで昇圧する必要がある。よって、階調アンプＡＭＰ０は、この電位差と階調アンプＡＭＰ０の出力部に接続される配線抵抗や寄生容量分に対応する電流を流すことが出来る比較的高い駆動能力を有していることが必要となる。

同様に、正極期間から負極期間に切り替わるときにおいても、容量カップリング効果により、正極期間から負極期間に切り替わった瞬間、画素電極１２の電位がＶ０からＶ０＋Ｖｃｏｍｐｐに変化するため、階調アンプＡＭＰ６３においては、ＤＡＣ６５及び信号ラインＳを介して画素電極１２の電位をＶ０＋Ｖｃｏｍｐｐから必要な階調電圧の電位Ｖ６３まで降圧する必要があり、階調アンプＡＭＰ６３は、この電位差と階調アンプＡＭＰ６３に接続される配線抵抗や寄生容量分に対応する電流を流すこと出来る比較的高い駆動能力を有していることが必要となる。

次に、図６は、図５と同じ期間内で中間階調（例えば階調値３３）の表示を行う際の画素電極１２の電位Ｖｓｉｇと共通電極１３の電位Ｖｃｏｍの波形を示した図である。

この場合、図６に示す負極期間１、２においては、共通電圧Ｖｃｏｍが高電位側に設定されると共に、表示データとして階調値３３の表示データ（１００００１）が入力される。これにより、ＤＡＣ６５のスイッチＳＷ３３がオンして階調アンプＡＭＰ３３からの出力Ｖ３３が階調電圧として選択されて画素電極１２に印加され、画素電極１２の電位Ｖ３３と共通電極１３の電位Ｖｃｏｍとの差に応じた電圧が印加される。

また、図６に示す正極期間１、２においては、液晶層に印加される電圧の極性を前の期間に対して反転させる必要がある。このために、共通電圧Ｖｃｏｍが低電位側に設定されると共に、表示データとして（１００００１）をビット反転した階調値３０の表示データ（０１１１１０）が入力される。これにより、ＤＡＣ６５のスイッチＳＷ３０がオンして階調アンプＡＭＰ３０からの出力Ｖ３０が階調電圧として選択されて画素電極１２に印加され、画素電極１２の電位Ｖ３０と共通電極１３の電位Ｖｃｏｍとの差に応じた電圧が印加される。

ここで、負極期間から正極期間に切り替わる瞬間において、上記した容量カップリング効果により、画素電極１２の電位がＶ３３からＶ３３−Ｖｃｏｍｐｐに変化する。したがって、負極期間から正極期間に切り替わるとき、階調アンプＡＭＰ３０においては、ＤＡＣ６５及び信号ラインＳを介して画素電極１２の電位を、Ｖ３３−Ｖｃｏｍｐｐから必要な階調電圧Ｖ３０まで昇圧する必要がある。よって、階調アンプＡＭＰ３０は、この電位差と階調アンプＡＭＰ３０に接続される配線抵抗や寄生容量分に対応する電流を流すことが出来る駆動能力を有していることが必要となる。また、正極期間から負極期間に切り替わる瞬間において、上記した容量カップリング効果により、画素電極１２の電位がＶ３０からＶ３０＋Ｖｃｏｍｐｐに変化する。したがって、階調アンプＡＭＰ３３においては、ＤＡＣ６５及び信号ラインＳを介して画素電極１２の電位を、Ｖ３０＋Ｖｃｏｍｐｐから必要な階調電圧Ｖ３３まで降圧する必要があり、階調アンプＡＭＰ３３は、この電位差と階調アンプＡＭＰ３３に接続される配線抵抗や寄生容量分に対応する電流を流すことが出来る駆動能力を有していることが必要となる。

ここで、中間階調の表示の際の画素電極１２の電位の変化量は上記図５で説明した黒表示の場合に比べて少なくなる。つまり、上述した構成においては階調電圧の極性反転のたびにビット反転された表示データが入力されるので、極性反転のたびに２つの階調アンプが交互に選択される。そして、図３の構成からも分かるように、階調アンプＡＭＰ６３と階調アンプＡＭＰ０とが交互に選択される黒表示の場合よりも、階調アンプＡＭＰ３３と階調アンプＡＭＰ３０とが交互に選択される中間階調の表示のほうが画素電極１２の電位の変化量が少なくなる。したがって、中間階調を表示するために階調アンプＡＭＰ３３及びＡＭＰ３０に必要な駆動能力は、階調アンプＡＭＰ６３や階調アンプＡＭＰ０に比べて低くて良い。

そこで、本実施形態においては、各階調アンプの駆動能力を、反転駆動の際の画素電極における電位変化量に応じた異なる値に設定し、最低階調又は最高階調に対応する階調アンプの駆動能力を最も高い値に設定し、最低階調又は最高階調から中間階調になるに従って階調アンプの駆動能力を低くし、中間階調に対応する階調アンプの駆動能力を最も低い値に設定するようにして、各階調アンプの駆動能力をそれぞれが駆動する負荷に応じた値として、必要以上に高い値に設定しないようにする。これにより、特に中間階調における階調アンプが必要以上に高い駆動能力を有して消費電力の無駄が生じることを無くして、消費電力を低減することができる。ここで、各階調アンプの駆動能力は、各々の階調アンプ毎に異なる値に設定されるものであってもよいし、複数の階調アンプ毎に異なる値に設定されるものであってもよい。

以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

更に、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の一実施形態に係る表示駆動装置を適用した表示装置の概略構成を示す図である。 表示パネルに設けられる１つの表示画素の等価回路を示す図である。 本実施形態におけるソースドライバの詳細な構成図である。 本実施形態における階調アンプの駆動能力の設定手法について示す図である。 黒表示を行う際の画素電極の電位Ｖｓｉｇと共通電極の電位Ｖｃｏｍの変化の波形を示した図である。 図５と同じ期間内で中間階調の表示を行う際の画素電極の電位Ｖｓｉｇと共通電極の電位Ｖｃｏｍの変化の波形を示した図である。

符号の説明

１０…液晶表示パネル
１１…薄膜トランジスタ（ＴＦＴ）
１２…画素電極
１３…共通電極
２０…入力バッファ
３０…表示ＲＡＭ
４０…ＲＡＭコントローラ
５０…タイミングジェネレータ
６０…ソースドライバ
６１…データレジスタ部
６２…データラッチ部
６３…デコーダ
６４…階調基準電圧生成部
６４ａ…ガンマ基準抵抗群
６４ｂ…階調基準電圧生成抵抗群
６４ｃ…階調アンプ部
６５…デジタルアナログコンバータ（ＤＡＣ）
７０…ゲートドライバ
８０…共通電圧発生回路
９０…電源回路

Claims (9)

1. 画素電極と該各画素電極に対向する共通電極と前記画素電極と前記共通電極間に狭持された液晶よりなり、前記共通電極の電位が所定期間毎に反転される表示画素を、前記所定期間毎に反転されるデジタル信号の表示データに基づいて駆動する表示駆動装置において、
   前記表示データの階調数に対応する複数の階調基準電圧を生成する階調基準電圧生成手段と、
   前記複数の階調基準電圧の中から前記表示データの階調値に対応する前記階調基準電圧を選択し、階調電圧として前記画素電極に印加する階調電圧選択手段と、
   前記階調基準電圧生成手段と前記階調電圧選択手段の間に、前記複数の階調基準電圧の各々に対応して設けられ、前記各階調基準電圧を各々の駆動能力に従って前記階調電圧選択手段に供給する複数の増幅手段と、
   を具備し、
   前記複数の増幅手段において、前記複数の階調基準電圧のうちの中間階調の前記階調基準電圧に対応する前記増幅手段の駆動能力は、最低階調及び最高階調の前記階調基準電圧に対応する前記増幅手段の駆動能力より低い値に設定されていることを特徴とする表示駆動装置。
2. 前記各増幅手段の駆動能力は、当該増幅手段により駆動される前記表示画素の、前記所定期間毎の前記画素電極における電位変化量に応じた値に設定されていることを特徴とする請求項１に記載の表示駆動装置。
3. 前記電位変化量は、前記共通電極の電位の前記所定期間毎の変化量と前記画素電極に印加される前記階調電圧の前記所定期間毎の変化量との合計に対応した値であることを特徴とする請求項２に記載の表示駆動装置。
4. 前記各増幅手段は、ボルテージフォロワ構成の増幅回路で構成され、前記各増幅手段の前記駆動能力の設定は、前記増幅回路に含まれるトランジスタのオン抵抗の大きさ、前記増幅回路に供給されるバイアス電流の大きさ、及び前記増幅回路の出力部に接続される抵抗の大きさ、の少なくとも何れかを変化させることによってなされることを特徴とする請求項１に記載の表示駆動装置。
5. 複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と、該各画素電極に対向する共通電極と、前記画素電極と前記共通電極間に狭持された液晶よりなる複数の表示画素を有する表示パネルに対し、前記表示画素を所定期間毎に反転されるデジタル信号の表示データに基づいて駆動して、前記表示パネルに画像表示を行う表示装置において、
   前記共通電極の電位を前記所定期間毎に反転させる共通電極駆動手段と、
   前記複数の走査ラインに走査信号を順次出力して前記各走査ラインに接続される前記各表示画素を順次選択状態に設定する走査側駆動手段と、
   前記表示データの階調数に対応する複数の階調基準電圧を生成する階調基準電圧生成手段と、前記複数の階調電圧の中から前記表示データの階調値に対応する前記階調電圧を選択して前記各信号ラインに階調電圧として印加する階調電圧選択手段と、前記階調基準電圧生成手段と前記階調電圧選択手段の間に、前記複数の階調基準電圧の各々に対応して設けられ、前記各階調基準電圧を各々の駆動能力に従って前記階調電圧選択手段に供給する複数の増幅手段と、を備える信号側駆動手段と、
   を具備し、
   前記信号側駆動手段における前記複数の増幅手段において、前記複数の階調基準電圧のうちの中間階調の前記階調基準電圧に対応する前記増幅の駆動能力は、最低階調及び最高階調の前記階調基準電圧に対応する前記増幅手段の駆動能力より低い値に設定されていることを特徴とする表示装置。
6. 前記信号側駆動手段における前記各増幅手段の駆動能力は、当該増幅手段から前記信号ラインを介して駆動される前記表示画素の、前記所定期間毎の前記画素電極における電位変化量に応じた値に設定されていることを特徴とする請求項５に記載の表示装置。
7. 前記電位変化量は、前記共通電極の電位の前記所定期間毎の変化量と前記信号ラインに印加される前記階調電圧の前記所定期間毎の変化量との合計に対応した値であることを特徴とする請求項６に記載の表示装置。
8. 前記所定期間は、前記複数の走査ラインの各々に前記走査信号が印加される１水平走査期間、及び前記複数の走査ラインの全てに前記走査信号が印加される１フレーム期間の何れかであることを特徴とする請求項５に記載の表示装置。
9. 前記信号側駆動手段における前記各駆動手段は、ボルテージフォロワ構成の増幅回路で構成され、前記各増幅手段の前記駆動能力の設定は、前記増幅回路に含まれるトランジスタのオン抵抗の大きさ、前記増幅回路に供給されるバイアス電流の大きさ、及び前記増幅回路の出力部に接続される抵抗の大きさの少なくとも何れかを変化させることによってなされることを特徴とする請求項５に記載の表示装置。

Images