JP2007228606A - シリアルデータリンクのために符号化された映像データを通信する並列インタフェースバス - Google Patents

Abstract

【課題】映像及び音声信号を通信するバスアーキテクチャ及び方法を提供する。
【解決手段】一部の実施形態では、装置は、バス、並列送信側、及び並列受信側を含む。並列送信側は、映像信号を含む並列グループの信号をバスに供給するためのものであり、バスは、ピクセルが１つよりも多い並列グループで表されるように、ピクセルを表すのに使用される信号の数よりも少ない数のレーンを有する。並列受信側は、並列グループの信号をバスから受信するためのものであり、並列受信側は、信号のグループの少なくとも一部分を複数のチャンネルに分離する信号抽出器と、分離信号を符号化してシリアル化する符号器及びシリアライザ回路とを含む。他の実施形態も説明して特許請求する。
【選択図】図１

Description

関連出願
本出願は、２００６年２月２４日出願の米国特許仮出願第６０／７７６，４１６号の恩典を請求するものである。
本発明の実施形態は、一般的には、映像及び音声信号を通信するバスアーキテクチャ及び方法、より具体的には、そのための並列及び直列バスに関する。

マルチメディア送信側からマルチメディア受信側に高品質視聴覚信号を確実に伝送することは、鮮明な映像画像及び音声サウンドを生成するのに多量のデータを高速データ転送速度で送信する必要があるために困難な仕事であった。このような送信側の例として、ＤＶＤプレーヤ、セットトップボックス、音声／映像（Ａ／Ｖ）レシーバがあり、一方、このような受信側の例には、高品位（ＨＤ）テレビ（又はデジタルテレビ、又は「ＤＴＶ」）、及びコンピュータモニタ及び／又はディスプレイがある。複合スーパービデオ（Ｓ−Ｖｉｄｅｏ）及びコンポーネントビデオインタフェースのようなアナログインタフェースは、従来から視聴覚信号の伝送に使用されている。しかし、これらのアナログインタフェースの使用、並びにアナログ信号の生成に使用されるデジタルからアナログの変換は、信号品質劣化の一因となっている。信号品質劣化は、データ圧縮が音声及び映像信号に適用された時に更に悪化する可能性がある。

従来の伝送技術の欠点を改善する１つの手法は、従来的に、シリアルＨＤＭＩリンクを通じて非圧縮高品質デジタル化映像及び音声信号を伝送するプロトコルを指定する「高品位マルチメディアインタフェース（ＨＤＭＩ）」の開発であった。「高品位マルチメディアインタフェース仕様バージョン１．０」は、２００２年１２月９日に公開され、「ｗｗｗ．ｈｄｍｉ．ｏｒｇ」で入手可能である。また、ＨＤＭＩ仕様バージョン１．１、１．２、１．２ａ、１．３、及び１．３ａがある。更に、ＨＤＭＩは、ＨＤＭＩ送信器（すなわち、テレビセットトップボックス、ＤＶＤプレーヤなどのような「ＨＤＭＩ送信側」内に配置された送信器）とＨＤＭＩ受信器（すなわち、コンピュータモニタ、ＨＤＴＶ、及び他のＨＤ映像ディスプレイのような「ＭＤＭＩ受信側」内に配置された受信器）の間の高速高品質シリアルリンクを準備する。映像のための別の規格は、「ｗｗｗ．ｄｄｗｇ．ｏｒｇ」で「デジタル表示作業グループ」から入手可能な１９９９年４月２日付けの「デジタル視覚インタフェース（ＤＶＩ）」改訂１．０規格である。「統一表示インタフェース（ＵＤＩ）」は、「ｗｗｗ．ｕｄｉｗｇ．ｏｒｇ」でＵＤＩ作業グループから入手可能な別のインタフェース規格である。ＨＤＭＩは、その信号をＤＶＩ送信器で伝送することができるという目的で設計されたものであった。

遷移最短差動信号方式（ＴＭＤＳ）では、１０ビットを使用して８ビットを表現し、時間と共に信号内の０と１の数の均衡を維持して持続的平均ＤＣレベルを達成する。ＴＭＤＳは、２段階となっている。第１段階においては、各ビットは、第１ビットが変換されずに前のビットに対してＸＯＲ又はＸＮＯＲ変換される。符号器は、どちらが最も少ない遷移をもたらすことになるかを判断することによってＸＯＲ及びＸＮＯＲの間で選択し、９番目のビットは、どちらが使用されたかを示している。第２段階においては、最初の８ビットは、１と０の均衡を均して持続的な平均ＤＣレベルを達成するために任意的に反転される。１０番目のビットは、反転が行われたか否かを示している。ＴＭＤＳの概説は、１９９９年４月２日付けのＤＶＩ改訂１．０文書の第３章に与えられている。ＤＶＩ及びＨＤＭＩは、各々、ＴＭＤＳベース信号伝送プロトコルである。

ＤＶＯ（デジタル映像出力）及びＳＤＶＯ（直列デジタル映像出力）は、マザーボードと共に使用するためにインテル・コーポレーションによって開発された公知のビデオコネクタポートである。
狭い高速インタフェースを使用してより広いグループの信号を半導体チップ（ダイ又はダイスとも呼ばれる）の間で通信する様々な低ピンカウント装置が提案されている。

米国特許仮出願第６０／７７６，４１６号 米国特許第６，８４５，４６１号 高品位マルチメディアインタフェース仕様バージョン１．０、２００２年１２月９日公開、ｗｗｗ．ｈｄｍｉ．ｏｒｇ デジタル視覚インタフェース（ＤＶＩ）改訂１．０規格、デジタル表示作業グループ、１９９９年４月２日付、ｗｗｗ．ｄｄｗｇ．ｏｒｇ 統一表示インタフェース（ＵＤＩ）、ＵＤＩ作業グループ、ｗｗｗ．ｕｄｉｗｇ．ｏｒｇ ＤＶＩ改訂１．０文書、第３章

ＨＤＭＩ送信器は、一般的に、音声及び映像信号を表すデータをＨＤＭＩ準拠信号にフォーマット設定し、かつこれらの信号をシリアル化する両方のための機能ブロックを含む。ＨＤＭＩ送信器は機能的であるが、そのような機能ブロック間でデータを伝送するそれらの従来の内部構造リンク及び処理は、送信器の外部のＨＤＭＩ準拠データ転送を維持しながらこのような機能ブロックの物理的分離をすぐには容易にしない。

一部の実施形態では、装置は、バス、並列送信側、及び並列受信側を含む。並列送信側は、映像信号を含む並列グループの信号をバスに供給するためのものであり、バスは、ピクセルが１つよりも多い並列グループで表されるように、ピクセルを表すのに使用される信号の数よりも少ない数のレーンを有する。並列受信側は、並列グループの信号をバスから受信するためのものであり、並列受信側は、信号のグループの少なくとも一部分を複数のチャンネルに分離する信号抽出器と、分離信号を符号化してシリアル化する符号器及びシリアライザ回路とを含む。

一部の実施形態では、装置は、ケーブル内のシリアルリンクを通じてシステム映像及び音声送信側に結合されたシステム映像及び音声送信側装置である。
一部の実施形態では、機器は、並列符号化信号の部分集合を受信するように構成された並列入力ポートを含む。機器はまた、ビットのグループを並列符号化信号の部分集合から抽出して抽出グループを形成するように構成された信号抽出器と、各々が抽出グループの１つを少なくともシリアル化してシリアルリンクを通じて伝送されるシリアル化グループを形成するように構成されたいくつかのシリアライザとを含む。

一部の実施形態では、１つ又はそれよりも多くのシリアルリンク上での伝送のために符号化信号を再生するリピータは、１つ又はそれよりも多くの着信シリアルデータリンクと、１つ又はそれよりも多くの着信シリアルデータリンクからの信号を符号化するように構成された１つ又はそれよりも多くの並列送信側とを含む。リピータは、更に、並列符号化信号を生成するように構成され、１つ又はそれよりも多くの並列受信側は、ビットのグループを並列ＴＭＤＳベース信号から抽出するように構成される。それは、更に、１つ又はそれよりも多くのシリアルリンク上での伝送のためにビットのグループをシリアル化するように構成され、１つ又はそれよりも多くの並列バスは、並列符号化信号を１つ又はそれよりも多くの並列送信側から１つ又はそれよりも多くの並列受信側に搬送するように構成される。

上記及び他の実施形態の付加的な特徴を説明して特許請求する。
本発明の実施形態は、添付図面と共に行う以下の詳細説明に関連してより十分に理解される。
同様の参照番号は、図面のいくつかの図を通して対応する部分を指す。尚、参照番号の大部分は、最初にその参照番号を導入する図を全体的に特定する一番左の１つ又は２つの桁を含む。

図１は、本発明の一部の実施形態によるシリアルデータリンク上での伝送のために少なくとも符号化映像を搬送する並列信号の通信を示す機能ブロック図１００である。一部の実施形態では、並列信号は、非圧縮デジタル化高品位（ＨＤ）映像信号及び非圧縮多重チャンネル音声（ＭＣ）信号を表し、図１に示すようなもののような並列通信リンクを通過する。具体的には、この図は、高品位データ信号及び／又は多重チャンネル（ＨＤ／ＭＣ）データ信号をＨＤ／ＭＣバス受信器（Ｒｘ）１０４への並列音声ＨＤ／ＭＣバス１３０を通じた転送に適するフォーマットに変換するように構成されたＨＤ／ＭＣバス伝送器（Ｔｘ）を示している。ＨＤ／ＭＣバスＴｘ１０２は、各々がｍビット語においてビットを表すデータ信号の「ｍ」ビット幅の組を分割するように作動する。ｍビット語は、ピクセル又はデジタル化音声のサンプルを表すビットを含むことができる。ＨＤ／ＭＣバスＴｘ１０２は、並列データ信号のｍビット語の組を受信し、次に、そのｍビット語を総称してデータビットという１組の上位ビット（Ｄ１）１１０と１組の下位ビット（Ｄ０）１１２とに分割する。一部の実施形態では、ＨＤ／ＭＣバスＴｘ１０２は、ＨＤ／ＭＣバスＲｘ１０４の下流側に位置するシリアルデータ通信リンク（図示せず）を通じてＨＤ／ＭＣデータ信号の転送を少なくとも部分的に助けるように使用される制御ビット（Ｃ）１１４を含む制御信号を受信することができる。本明細書で使用される時、一部の実施形態における「高品位」という用語は、「高度テレビジョンシステム委員会（ＡＴＳＣ）」に従って７２０ｐ又は１０８０ｉ／ｐ又はそれよりも細かい同等の解像度を有するあらゆるテレビジョン映像を表すことができる。しかし、本発明の一部の実施形態は、ＨＤ信号ではなく、かつＭＣ音声信号ではない音声信号である映像信号と共に使用される。

ＨＤ／ＭＣ信号伝送中に、ＨＤ／ＭＣバスＴｘ１０２は、クロック信号の１つ又はそれよりも多くのサイクル中に制御ビット１１４を並列ＨＤ／ＭＣバス１３０上に駆動する。一部の実施形態では、ＨＤ／ＭＣバスＴｘ１０２は、クロック１５０の１つ又はそれよりも多くのエッジで１つ又はそれよりも多くのクロックサイクル１５２中に上位ビット１１０、下位ビット１１２、及び制御ビット（Ｃ）１１４の各々を駆動することができる。図示の例においては、ＨＤ／ＭＣバスＴｘ１０２は、第１のクロックエッジ１５４中に並列ＨＤ／ＭＣバス１３０上に上位ビット１１０を駆動することができ、次に、第２のクロックエッジ１５６で下位ビット１１２を駆動することができる。並列ＨＤ／ＭＣバス１３０は、あらゆるビット幅を有するように形成することができ、ｎがｍよりも小さい場合に「ｎ」の幅を有すると書き表すことができる（すなわち、「ｎ」ビット幅である）。ＨＤ／ＭＣバスＲｘ１０４は、それぞれ、制御ビット１１４及びデータビット１１０及び１１２を伝える制御信号及びデータ信号を受信する。一般的に、ＨＤ／ＭＣバスＲｘ１０４は、ｍビットの事前伝送ビット幅に改めて回復されているかのようにクロックサイクルと同時に利用可能にするために、データビット１１０及び１１２の転送を計時することができる。尚、下位ビット１１２及び上位ビット１１０、並びに制御ビット１１４は、あらゆる順番で、かつ１つ又はそれよりも多くのクロックのあらゆるクロックエッジで伝送することができる。従って、シリアル通信又はデータリンクでの伝送の前に、下位ビット１１２及び上位ビット１１０と同じ物理パスで制御ビット１１４をＨＤ／ＭＣバスＴｘ１０２とＨＤ／ＭＣバスＲｘ１０４との間で転送することができる。従って、並列ＨＤ／ＭＣバス１３０では、有利な態様においては、ＨＤ／ＭＣバスＴｘ１０２とＨＤ／ＭＣバスＲｘ１０４の間の相互接続の数が少なくなる（例えば、ｍヵ所の相互接続が必要になるのではなく、相互接続の数が少なくなってｎ箇所になる）。この減少により、この減少がなければ例えばｍ個のワイヤ結合パッドを使用してのような相互接続に対応するために消費されることになる基板の量のようなリソースが保存される（すなわち、ダイの小型化により）。

図８は、本発明の一部の実施形態と関連して使用することができるシステムを示している。図８は、図２、図３、図５、及び図６に含まれる一部の構成要素及び参照番号を含み、かつ、これらの構成要素のための１つの考えられる構成を示すものである。しかし、他の実施形態では、これらの構成要素は、図８のものと異なるシステム内にある。図８を参照すると、システムデジタル映像及び音声送信側装置８１０は、色分離シリアル化信号をシリアル通信リンク２７０（又は５７０）でシステム映像及び音声受信側装置８２０に供給する。リンク２７０は、数メートル長とすることができるケーブル８１８内にある。例示的に、送信側装置８１０は、ＨＤＭＩ規格に従って又は何らかの他のフォーマットに従って信号を供給するＤＶＤプレーヤ、セットトップボックス、コンピュータ、又は他の装置であるか又はそれらを含むことができる。例示的に、受信側装置８２０は、ＨＤＴＶ又はコンピュータインタフェースチップのような表示音声装置とすることができる。

送信側８１０は、映像処理チップ８１２（例えば、ＭＰＥＧチップ又はグラフィックチップ）を含む。チップ８１２は、音声信号も処理する実施形態もあれば、処理しない実施形態もある。映像処理チップ８１２は、映像信号を信号フォーマット回路２１０（又は３１０又は６１０）に供給する映像処理回路８１４を含む。信号フォーマット回路２１０は、映像信号、音声信号、及び制御信号をバス送信器２２０（又は３００又は６００）に供給し、バス送信器２２０は、映像信号、音声信号、及び制御信号をバス２３０（又は３５０）のより少数の並列二地点間導体でバス受信器２４０（又は５００）に供給する。バス受信器２４０は、受信並列信号をシリアル化してそれらをリンク２７０で使用されるフォーマットで配置する物理層（ＰＨＹ）チップ２６０に含められる。

映像処理チップ８１２は、ケーブル８１８のような長尺ケーブルではなく、非常に短いケーブルでのみ同じ装置内の他のチップに信号を供給するのに適している。一方、物理層チップ２６０は、ケーブル８１８内のリンク２７０でチップを伝送するのに適している。映像信号、音声信号、及び制御信号は、他の図に関連して説明するように、バス２３０で並列フォーマットで供給される。従って、信号フォーマッター２１０及びバス送信器２２０は、並列映像及び音声送信側２０８内にある。例示的に、送信器２２０からの信号は、ＴＭＤＳ信号であり、従って、並列映像及び音声送信側２０８は、並列ＴＭＤＳ送信側（Ｐ／ＴＭＤＳ送信側）と呼ばれ、ＰＨＹチップ２６０（並列映像及び音声受信側である）は、並列ＴＭＤＳ受信側（Ｐ／ＴＭＤＳ受信側）と呼ばれる。しかし、他の実施形態では、並列送信側２０８及び並列受信側２６０は、ＴＭＤＳ信号を伴わない。これらの他の一部の実施形態においては、信号は、ＴＭＤＳ信号と類似のものであるが、正確には、ＤＣ均衡を達成するために６ｂ１０ｂ符号化に従うようなＴＭＤＳ信号ではない。
図８に示すように、リンク２７０とケーブル８１８を通じて、クロック信号が受信側装置８２０に供給される。他の実施形態では、クロック信号は、データを通じて回復され、従って、クロック信号は、リンク２７０を通じて受信側８２０に供給されることはない。

図２は、本発明の実施形態による並列高品位／多重チャンネル（ＨＤ／ＭＣ）信号を信号フォーマッターとシリアライザの間で通信するように構成された並列ＨＤ／ＭＣバスを実行する送信側又は送信器を示している。この例においては、ＴＭＤＳベース送信側２００は、本発明の実施形態により少なくとも並列ＨＤ／ＭＣデータ信号を信号フォーマッター２１０とシリアライザ２５０との間で通信する図１の並列ＨＤ／ＭＣバスを実行する。信号フォーマッター２１０は、音声信号２０２と映像信号２０４を公知の音声映像フォーマット形式からシリアル通信リンク２７０を通じてＨＤ／ＭＣデータを通信するための特定のフォーマットにフォーマット設定するように構成される。このようなフォーマットの１つ例は、上述のようなＴＭＤＳに基づくものである。シリアライザ２５０は、信号フォーマッター２１０によって指定されたフォーマットでシリアル通信リンク２７０で再度伝送されるように、並列データ信号及び並列制御信号をシリアル化するように構成される。一部の実施形態では、バスＴｘ２２０及びバスＲｘ２４０は、それぞれ、ＨＤ／ＭＣバスＴｘ１０２及びＨＤ／ＭＣバスＲｘ１０４と類似の機能性を共有する。リンク２７０は、４つの異なる対、すなわち、制御信号と共に映像及び音声用の３つのチャンネルと、クロック信号用の１つのチャンネル（クロックがチップ間で伝送される場合）を含むことができる。

本発明の特定的な実施形態では、並列ＨＤ／ＭＣバス２３０は、ＴＭＤＳベース信号伝送プロトコルに従ってデータをシリアル通信リンク２７０上に伝送する出力を有するＴＭＤＳベース送信側２００内に配置される。また、ＴＭＤＳベース送信側２００は、並列ＴＭＤＳ送信側（Ｐ／ＴＭＤＳ送信側）２０８及び並列ＴＭＤＳ受信側（Ｐ／ＴＭＤＳ受信側）２６０を含む。一部の実施形態では、並列送信側２０８は、信号フォーマッター２１０と、バスＴＸ２２０と、並列ＴＭＤＳデータ信号を並列ＨＤ／ＭＣバス２３０上に伝送するための出力ポート（Ｏ／Ｐ）２２１（並列ＴＭＤＳ出力ポートとも呼ばれる）とを含む装置とすることができる。並列ＴＭＤＳ受信側２６０は、バスＲｘ２４０と、シリアライザ２５０と、データ信号を並列ＨＤ／ＭＣバス２３０から受信するための入力ポート（Ｉ／Ｐ）２３１（並列ＴＭＤＳ入力ポートとも呼ばれる）とを含む別の装置とすることができる。使用される技術によっては、ポート２２１を単一のポート又はポートのグループ、バス内の各レーン用ポートと考えることができる。ポート２３１の場合も同様である。一部の実施形態では、「並列ＴＭＤＳ信号」又はその変形という用語は、例えば、ＴＭＤＳベース信号伝送プロトコルに準拠するように、かつシリアルデータリンク２７０上に伝送されるようにシリアル化された時に（シリアライザ２５０により）符号化されたデータ（映像データ及び／又は音声データなど）を含むあらゆる信号を指す。従って、「並列ＴＭＤＳベースデータ信号」及び「並列ＴＭＤＳベース制御信号」は、ＴＭＤＳベース信号伝送プロトコルに準拠するように符号化される（例えば、シリアル化されたＴＭＤＳ準拠のシリアルリンクで送られた時に）それぞれデータビットを含む並列信号と制御ビットを含む並列信号とである。尚、並列ＨＤ／ＭＣバス２３０を使用して「並列ＴＭＤＳベースバス」を実行することもできる。様々な実施形態では、並列ＴＭＤＳ送信側２０８、並列ＨＤ／ＭＣバス２３０、及び並列ＴＭＤＳ受信側２６０は、以下のもの、すなわち、ＤＶＩ仕様に従ってデータ信号を伝送するデジタル視覚インタフェース（ＤＶＩ）、ＵＤＩ分科会によって維持されるＵＤＩ仕様によって定められた推奨事項に従ってデータ信号を伝送する統一表示インタフェース（ＤＶＩ）、カリフォルニア州サニーベール所在の「Ｓｉｌｉｃｏｎ Ｉｍａｇｅ Ｉｎｃ．」による定義に従って伝送する内部ＴＭＤＳ（ｉＴＭＤＳ）送信側、及びあらゆる他の類似の形式の信号伝送プロトコルのいずれかを全体的又は部分的に構成することができる。

一部の実施形態では、ＴＭＤＳベース送信側２００は、ＨＤＭＩ準拠データ信号をシリアル通信リンク２７０で伝送する高品位マルチメディアインタフェース（ＨＤＭＩ）送信側（又は送信器）を形成する。従って、信号フォーマッター２１０及びシリアライザ２５０は、それぞれ、並列送信側２０８内でＨＤＭＩフォーマッターを、及び並列ＴＭＤＳ受信側２６０内で遷移最短差動信号方式（ＴＭＤＳ）送信器を形成する。従って、信号フォーマッター２１０は、「ｍ個」の並列ＨＤＭＩデータ信号をＨＤＭＩデータ期間中に、及び並列ＨＤＭＩ制御信号をＨＤＭＩ制御期間中に生成するように作動する。例えば、信号フォーマッター２１０は、クロックサイクルあたり２４データビットを含む２４個の並列ＨＤＭＩデータ信号と、クロックサイクルあたり制御ビットのうちの４ビットを含む少なくとも４個の並列ＨＤＭＩ制御信号とを生成することができる。従って、並列ＨＤ／ＭＣバス２３０により、他の場合では２４個の並列ＨＤＭＩデータ信号をＴＭＤＳ送信器に伝送するのに必要とされる相互接続の数が少なくなる。バス２３０は、相互接続導体の「ｎ個」のレーンを含んで「ｎ個」の信号を搬送する。この例においては、ｎは、１２とすることができ、ｍは、２４とすることができる。レーンは、シングルエンド信号伝送の場合は１つの導体を、及び差分信号伝送の場合は２つの導体を含むことができる。

更に、並列ＨＤ／ＭＣバス２３０により、信号フォーマッター２１０は、各々を別々の製造法で製造することができるようにシリアライザ２５０と異なる基板上に形成することができる。従来、信号フォーマッター２１０とシリアライザ２５０は、比較的複雑な混合信号製造法で形成される。このような混合信号法の方が、信号フォーマッター２１０を作るデジタル集積回路（ＩＣ）製造法と、シリアライザ２５０を作るアナログ集積回路製造法との両方を採用するために複雑である。従って、並列ＨＤ／ＭＣバス２３０を実行することによってより適切な製造法で信号フォーマッター２１０とシリアライザ２５０を別々に製造することができることにより、各々を簡素化して製造し、その信頼性が高められる。更に、並列ＨＤ／ＭＣバス２３０は、信号フォーマッター２１０とシリアライザ２５０が異なる電子装置パッケージに封入された時にはピン出力（すなわち、入力及び／又は出力ピン総数）を低減することができ、そうでなければ、機械式相互接続を２つの間に形成すべきである。尚、「ピン」という用語は、構造に関係なくチップ（ダイとも呼ばれる）を有する接続を意味するのに使用している。それは、スロットに嵌合される細長い構造体でなくてもよい。例えば、ピンは、結合パッド又は何かそれに接続したものとすることができる。

図３は、本発明の実施形態による図２のバス送信器２００の実施に適する並列ＨＤＭＩバス送信器３００を示すブロック図である。他の実施形態は、他の詳細を有する。並列ＨＤＭＩバス送信器３００は、信号分割装置３２０とコントローラ３３０とを含んで、並列ＨＤＭＩ信号の分割及び伝送を制御する。信号分割装置３２０は、並列ＨＤＭＩデータ信号の「ｍビット」幅の組を並列ＨＤＭＩデータ信号の２つ又はそれよりも多くの部分集合に分割し、その各々は、ｎ（又はそれ未満）のビット幅を有する。例えば、ピクセルを表すために１組の並列ＨＤＭＩデータ信号に２４ビットが含まれる場合、並列ＨＤＭＩデータ信号の部分集合は、１２ビット（すなわち、１つの２４ビットのピクセルのピクセルデータが１２ビットから成る２組に含まれる）を含むことができる。一部の実施形態では、バス送信器３００は、フォーマッター３１０が信号をＨＤＭＩフォーマットに入れ、送信器３００が伝送するので、ＨＭＤＩ信号を伝送するＤＶＩ送信器と考えることができる。

一部の実施形態では、信号分割装置３２０は、クロックエッジ同期装置（Ｃｌｋ Ｅｄｇｅ Ｓｙｎｃｈ）３２４を含んで、ｎビット部分集合の伝送を立ち上がりクロックエッジ又は立ち下りクロックエッジと同期させる。また、信号分割装置３２０は、コントローラ３３０に従って作動して並列ＨＤＭＩデータ信号又は並列ＨＤＭＩ制御信号のいずかの部分集合を並列ＨＤＭＩバス上に経路指定する信号ルータ（ＳＲ）３２２を含む。尚、少なくとも一部の実施形態では、クロックエッジ同期装置３２４は、クロックエッジあたり１つのビットから２つのビットにデータ伝送を変換する二重データ速度変換器を実施することができる。様々な実施形態では、クロックエッジ同期装置３２４は、クロックエッジあたり単一のビットを伝送するように形成することができ、すなわち、ピクセルデータのビットの複数の部分集合を複数のデータサイクルで伝送し、更に、バス幅を低減することができることにより、並列ＨＤＭＩバス送信器３００を含む集積回路パッケージのピン出力が小さくなる。例えば、並列ＨＤＭＩデータ信号は、６ビット／クロックサイクル又はクロックエッジ（すなわち、１つの２４ビットピクセルの場合には、６ビットのピクセルデータから成る４つの部分集合）を含むことができる。別の例として、並列ＨＤＭＩデータ信号は、１２ビット／クロックサイクル又はサイクルエッジ（すなわち、１つの４８ビットの場合、１２ビットのピクセルデータから成る４つの部分集合）を含むことができる。一般的に、あらゆる数のビットでピクセルデータを表すことができ、その各部分は、あらゆる数の部分集合上に分配することができる。各部分集合は、ピクセルデータの各部分に対して同数又は異なる数のビットを有することができ、これらの部分集合は、１つのエッジ又は２つのエッジ／クロックサイクルで計時される。

図示の例においては、信号フォーマッターは、音声信号３６０と映像信号３６２とを公知の音声映像フォーマット形式で受信するように構成されたＨＭＤＩフォーマッター３１０（又はＨＤＭＩフォーマッター）である。次に、ＨＤＭＩプロトコルフォーマッター３１０は、ＨＤＭＩ準拠リンクでシリアル伝送される時にＨＤＭＩ要件に従うように音声信号３６０と映像信号３６２とをフォーマット設定する。すなわち、ＨＤＭＩプロトコルフォーマッター３１０は、ＴＭＤＳ送信器によって符号化及びシリアル化された時、例えば、高品位マルチメディアインタフェース仕様バージョン１．１に従うことになる並列ＨＤＭＩデータ信号と並列ＨＤＭＩ制御信号を生成する。「ＨＤＭＩ仕様」は、「ＨＤＭＩ Ｌｉｃｅｎｓｉｎｇ，ＬＬＣ」によって維持されている。「ＴＭＤＳ（登録商標）」は、カリフォルニア州サニーベール所在の「Ｓｉｌｉｃｏｎ Ｉｍａｇｅ， Ｉｎｃ．」の登録商標である。しかし、ＴＭＤＳという用語は、本明細書では商標として使用しているが、むしろ、〔背景技術〕の節のパラグラフで説明しているように使用される。一部の実施形態では、ＨＤＭＩプロトコルフォーマット３１０は、以下の制御信号、すなわち、垂直同期（ＶＳ）３１２、水平同期（ＨＳ）３１４、及び制御ビット３及び２（ＣＮＴＬ［３：２］）３１６を生成する。有利な態様においては、ＨＤＭＩプロトコルフォーマッター３１０は、制御ビット１及び０（ＣＮＴＬ［１：０］）をバス送信器３００に生成及び転送する必要はなく、バス送信器３００は、制御ビット１及び０（ＣＮＴＬ［１：０］）の通信に先んじることができる。制御ビット１及び０（ＣＮＴＬ［１：０］）を省略することにより、並列バス幅及び処理時間を維持することができる。

また、ＨＤＭＩプロトコルフォーマッター３１０は、ディスプレイ使用可能（ＤＥ）３５６、及び一部の実施形態ではピクセルクロックということができるクロック（Ｃｌｋ）３５８として示す信号を生成する。また、ｍビットの映像データ、音声データ、及び／又は補助データを表すために生成されるデータビットで構成された並列ＨＤＭＩデータ信号（Ｄ［ｍ：００］）３１８を生成する。補助データは、一部の実施形態では、ＨＤＭＩ送信側の特性を含む有効音声ストリーム又は映像ストリームを説明するあらゆるデータを指すことができる。すなわち、ＨＤＭＩ補助データは、音声信号を含むことができる。並列ＨＤＭＩバス送信器３００は、ディスプレイ使用可能３５６及びクロック３５８をコントローラ３３０に伝えるように構成される。また、並列ＨＤＭＩバス送信器３００は、並列ＨＤＭＩデータ信号３１８、並びに並列ＨＤＭＩ制御信号３１２、３１４、及び３１６を信号分割装置３２０に伝えるように構成される。ディスプレイ使用可能信号３５６及びクロック３５８信号は、コントローラ３３０に伝播し、コントローラ３３０は、信号ルータ３２２の作動を制御する。尚、代替的な実施形態では、ＨＤＭＩプロトコルフォーマッター３１０の代わりに、ＤＶＩプロトコルフォーマッター、ＵＤＩプロトコルフォーマッター、ｉＴＭＤＳプロトコルフォーマッター、又はあらゆる他のＴＭＤＳベースプロトコルフォーマッターのうちの１つ又はそれよりも多くを使用することができる。

続いて図３に示す例においては、コントローラ３３０は、信号ルータ３２２の作動を管理して制御期間中に並列ＨＤＭＩ制御信号３１２、３１４、及び３１６を並列ＨＤＭＩ出力ポート（Ｐ［ｎ：００］）３４５に印加し、かつＨＤＭＩデータ期間中に並列ＨＤＭＩデータ信号３１８の部分集合を並列ＨＤＭＩ出力ポートに印加するように構成される。有利な態様においては、制御信号垂直同期３１２、及び水平同期３１４、及び制御ビット３及び２（３１６）を並列ＨＤＭＩデータ信号と同じ物理パスで伝送することができる。とりわけ、それによって少なくとも並列ＨＤＭＩバス送信器と並列ＨＤＭＩバス受信器とを封入するのに使用されるパッケージのピン出力が小さくなる。例示的に、ポート３４５がＤＶＯポートである実施形態もあれば、そうでない実施形態もある。

尚、一部の実施形態におけるＨＤＭＩデータ期間は、映像データ期間又はデータアイランド期間を指している。映像データ期間中、並列ＨＤＭＩデータ信号は、ピクセルデータを含み、一方、データアイランド期間中は、並列ＨＤＭＩデータ信号は、補助データを含む。特定的な実施形態では、コントローラ３３０は、ディスプレイ使用可能信号３５６の状態に応答して信号ルータ３２２を制御するように構成される。ディスプレイ使用可能信号３５６が第１の状態である時、制御信号は、並列ＨＤＭＩバス３５０上にゲートされ、一方、ディスプレイ使用可能信号３５６が第２の状態である時、データ信号は、バス上にゲートされる。一部の実施形態では、Ｃｌｋ信号及びＤＥ信号は、並列ＨＤＭＩバス３５０の一部と考えられる。

また、コントローラ３３０は、クロックエッジ同期装置３２４の作動を管理するように構成される。信号分割装置３２０が並列ＨＤＭＩデータ信号３１８をビットの部分集合に分割した後、クロックエッジ同期装置３２４は、部分集合の各々をクロック３５８のクロックエッジに同期させる。一部の実施形態では、クロックエッジ同期装置３２４は、異なる時間で各部分集合を信号ルータ３２２に計時することによって分割を行う。代替的に、他の実施形態では、信号ルータ３２２は、部分集合を並列ＨＤＭＩバス３５０上に経路指定することによって分割を行う。それにも関わらず、信号分割装置３２０が２４ビットの並列ＨＤＭＩデータビットから成る１組を１２ビットから成る２つの部分集合に分割した後に、クロックエッジ同期装置３２４は、１２ビットから成る第１の部分集合を第１のクロックエッジに、及び１２ビットから成る第２の部分集合を第２のクロックエッジに同期させると考えられる。次に、信号ルータ３２２は、部分集合の一方を並列ＨＤＭＩバス３５０上にゲートし、他方の部分集合は、遅れることなく追随する。尚、一部の実施形態では、並列ＨＤＭＩデータ信号３１８の部分集合は、並列ＨＤＭＩバス３５０上での部分集合の伝送に対して適切な幅であるビット幅ｎを有するいくつかのビットで構成することができる。部分集合のビット幅ｎは、ｍビットのビット幅を有する並列ＨＤＭＩデータ信号（Ｄ［ｍ：００］）３１８のビット幅よりも小さいものである。

様々な実施形態では、音声信号３６０及び映像信号３６２は、公知の視聴覚フォーマッター形式からＨＤＭＩフォーマットに変換される。公知の音声信号形式の例には、「Ｓｏｎｙ／Ｐｈｉｌｉｐｓデジタルインタフェース（Ｓ／ＰＤＩＦ）」音声、１２Ｓ（又はインターＩＣサウンド）直列バスから駆動された音声データ、非圧縮状態である多重チャンネルパルスコード変調（ＰＣＭ）音声、「ＩＥＣ６０９５８−１９２ｋＨｚ」としてフォーマット設定された音声、「ＩＥＣ６１９３７−９６ｋＨｚ」としてフォーマット設定された音声、及び多重チャンネル符号化音声（例えば、「ドルビーデジタル」技術、ＤＴＳ技術、又はあらゆる他の７．１（又はそれよりも高い）周囲サウンド符号化によって符号化された音声）がある。公知の映像信号形式の例には、７２０ｐ及び１０８０ｉ／ｐ又はそれ以上からの解像度を有する高品位テレビジョン信号、並びに１２００ピクセルｘ１９２０ラインのＷＵＸＧＡ（ワイド・ウルトラ・エクステンデッド・グラフィック・アレイ）解像度のようなＵＸＧＡ（すなわち、１６００ピクセルｘ１２００ライン）ピクセル又はそれ以上からの解像度を有するコンピュータ生成映像がある。上述の映像信号形式は、「ＩＴＵ−Ｒ ＢＴ６５６＆６０１」、１２ビット「ＹＣｂＣｒ ４：２：２」、２４ビット「ＹＣｂＣｒ ４：２：２」、及び２４ビット「ＲＧＢ ＹＣｂＣｒ ４：４：４」によって定められる公知の色空間で実施することができる。

図４は、本発明の一部の実施形態による並列ＨＤＭＩデータ信号と並列ＨＤＭＩ制御信号との部分集合を並列ＨＤＭＩバスで伝送するタイミングを示すタイミング図４００を示している。図示の例においては、ポート番号０（すなわち、Ｐ０）からポート番号１１（すなわち、Ｐ１１）を有するポートは、各々、ＨＤＭＩバス送信器からの出力又はＨＤＭＩバス受信器の入力ポートを表すことができる。ポート番号Ｐ０からＰ１１は、制御信号とデータ信号の両方を伝える。特に、並列ＨＤＭＩバスは、制御期間４０２及び４０６中に制御信号を転送し、データ期間４０４及び４０８中にデータ信号を転送する。制御期間４０２は、制御信号４４０及び４４６が並列ＨＤＭＩバスで転送されるプリアンブル期間４１０を含む。制御信号４４６は、水平同期信号（例えば、ＨＳビット）、垂直同期信号（例えば、ＶＳビット）、制御信号２及び３（例えば、制御ビット２及び３）を含み、その各々は、それぞれのポートＰ０からＰ３上で駆動される。任意的に、制御信号０及び１（例えば、制御ビット０及び１）のような付加的な制御信号４４６をポートＰ４からＰ１１上で伝送することができる。データ期間４０４は、データアイランド期間として、保護帯域間隔４１４、ＨＤＭＩデータ信号通信間隔４１６、別の保護帯域間隔４１８を含む。並列ＨＤＭＩバスは、保護帯域信号４４２（例えば、保護帯域ビット）を保護帯域間隔４１４中に転送する。次に、クロックエッジ同期装置は、間隔４１６中にクロックＣＬＫの立ち上がりエッジと立ち下りエッジの両方で信号を同期させ、音声データビット及び／又は補助データビットの二重データ速度転送を行う。例えば、立ち上がりエッジ４３０中に、並列ＨＤＭＩデータビットＤ［１１：０］は、並列ＨＤＭＩバス送信器のポート番号Ｐ［１１：０］から伝送され、一方、立ち下りエッジ４３２中に、データビットＤ［２３：１２］は、同じポート番号から伝送される。従って、立ち下りエッジ４３２中に、データビット［１１：０］及びＤ［２３：１２］が結合し、単一のクロックサイクル中にデータ送信することができる１つ又はそれよりも多くの並列ＨＤＭＩデータ信号４４４ａ及び４４４ｂを表している。末尾保護帯域４１８は、データ期間４０４の終わりの信号伝送に追従する（保護帯域は図示せず）。

制御期間４０６は、制御期間４０２のそれと類似のものであるが、制御信号は、映像データ期間が次に来るべきであることを知らせるプリアンブル間隔４２０を含む。それにも関わらず、制御信号４４０及び４４６は、この間隔中に転送される。制御期間４０６に来るのは、データ期間４０８であり、データ期間４０８は、映像データ期間である。データ期間４０８は、保護帯域間隔４２２（保護帯域信号は図示せず）と、データビットＤ［１１：０］及びＤ［２３：１２］が例えばピクセル用の２４ビットのデータ４４４を含む並列ＨＤＭＩデータ信号を表すＨＤＭＩデータ信号伝送間隔４２４とを含む。

尚、図４は、単に、ある一定のポート及び相互接続回線上で制御信号及びデータ信号を搬送する実施例を示すだけであり、特定の制御信号及びデータ信号は、図示のポートのいずれかかつあらゆる適切な間隔中に転送することができる。尚、ポート数は、単一の相互接続で又は他のポートを通じて伝送されるビット数を増す限り、ポート数を低減することもできる（例えば、ポートＰ０からＰ６は、２４ビットを２つのクロックサイクルの４つのクロックエッジで転送することができる）。尚、データ期間４０６及び４０８中のクロック信号及びＣＬＫの誇張した幅は、データ転送を示すためのものであり、ＣＬＫの周波数が制御期間４０２と４０８中に多少なりとも異なることを意味するものではない。一部の場合には、映像データコード化をデータ期間中４０４にピクセルに適用することができ（８ビットは１０ビットに変換）、「ＴＥＲＣ４コード化」（４ビットは１０ビットに変換）を保護帯域間隔４１４中にパケットデータ（例えば、音声サンプル又は情報フレーム）に適用することができ、制御期間コード化（２ビットは１０ビットに変換）を制御期間４０２中に適用することができる。「ＴＥＲＣ４」は、４ビットＴＭＤＳ誤差低減コード化である。

一部の実施形態では、以下の図表に示すように、以下のプロトコル要素をブロック２０８と２０８の間で伝送することができる。

一部の実施形態では、「ＨＤＭＩデータアイランド」及び「保護帯域」は、「ＴＥＲＣ４」符号化技術を使用する。この符号化技術によって生成される１６個のコードは、利用可能ＴＭＤＳ帯域内コードの部分集合であり、全て、ＤＣ均衡コードである。これは、同じ１０ビットコードにＴＭＤＳ符号化されると考えられるＰ／ＴＭＤＳの８ビット「入力」値にわたって伝送することによりこれらの１６個の値を示すことを可能にする。０値の「ＴＥＲＣ４」を用いて、８ビットの値及び１０ビットの値は、０ｘＸＸ及び０ｂＸＸＸＸＸＸＸＸＸＸである。

ＤＶＩでは、以下の形式の符号化、すなわち、（１）３つのチャンネルの各々に２ビットを使用するか又は合計８ビットによる２ビットから１０ビットへの制御符号化、及び（２）１０ビットへの８ビット符号化が使用される。ＨＤＭＩでは、第３の方式、すなわち、１０ビットへの４ビットの符号化（ＴＥＲＣ４）が含まれる。この符号化は、直接、４ビットから１０ビットとすることができる。代替的に、この符号化は、既存の８ビットから１０ビットへの符号化機構を利用して４ビットから８ビット、及び８ビットから１０ビットとすることができる。

図５は、一部の実施形態による並列ＨＤＭＩバス受信器５００を示すブロック図である。並列ＨＤＭＩバス受信器５００は、信号抽出器５１０とコントローラ５２０とを含んで、並列ＨＤＭＩ信号からの受信及び抽出を制御する。信号抽出器５１０は、並列ＨＤＭＩデータ信号の２つ又はそれよりも多くの部分集合からビットのグループを抽出するように作動し、各部分集合は、並列ＨＤＭＩ入力ポート５９０を通じてｎ（又はそれ未満）のビット幅を有する信号抽出器５１０によって受信される。様々な実施形態では、信号抽出器５１０は、最初に生成された「ｍ」ビット幅の組の並列ＨＤＭＩデータ信号からビット５８０ａ、５８０ｂ、及び５８０ｃのグループを識別して抽出する。信号抽出器５１０は、「ｍ」ビット幅の組の並列ＨＤＭＩデータ信号を部分集合から再構成することができるが、このような再構成は、本発明の各々の実施形態を実施する上で必要なものではない。むしろ、信号抽出器５１０は、最初に、ビット５８０の部分集合グループから、ＴＭＤＳ送信器５６０のそれぞれの符号化シリアライザ５６２に関連した各々を識別する。次に、信号抽出器５１０は、同じクロックサイクル中に符号化シリアライザ５６２に渡されるようにビット５８０のグループの各々を再計時することができる。次に、ＴＭＤＳ送信器５６０は、シリアル化されたＨＤＭＩデータ信号及び制御信号をＨＤＭＩシリアルリンク５６０を通じて伝送する。送信器５６０は、ＤＶＩ送信器とすることができる。様々な実施形態では、並列ＨＤＭＩバス受信器５００に代わって、以下のもの、すなわち、ＤＶＩフォーマット設定データ信号、ＵＤＩフォーマット設定データ信号、及び内部ｉＴＤＭＳフォーマット設定データ信号などのいずれかを受信する並列ＴＭＤＳベースバス受信器を使用することができる。

一部の実施形態では、信号抽出器５１０は、クロックエッジ再同期装置（Ｃｌｋ Ｅｄｇｅ Ｒｅｓｙｎｃｈ）５１４を含んで、ＨＤＭＩデータ信号及びＨＤＭＩ制御信号を表すビットのグループ５８０ａ、５８０ｂ、及び５８０ｃの伝送を再同期化する。特に、コントローラ５２０は、クロックエッジ再同期装置５１４に対して、クロックサイクルに付き２回からクロックサイクルに付き１回にデータ転送を再同期化するように命令する。また、信号抽出器５１０は、並列ＨＤＭＩデータ及び制御信号の部分集合（すなわち、ビット５８０ａ、５８０ｂ、及び５８０ｃのグループ）を、ここでもまた事前に伝送されたビット幅に回復されたかのように同じクロックサイクルと同時にするコントローラ５２０に従って作動する信号ルータ（Ｓ．Ｒ．）５１２を含む。一部の実施形態では、信号検出器（Ｓ．Ｄ．）５９２は、最終的にＴＭＤＳ５６０に転送されることになるＨＤＭＩデータを表すビットを特定する。尚、コントローラ５２０は、ディスプレイ使用可能信号（ＤＥ）及びクロック信号（ＣＬＫ）の両方を受信するように構成される。従って、一部の実施形態におけるコントローラ５２０は、信号検出器（Ｓ．Ｄ．）５９２に対して、ＤＥの１つの状態（例えば、ＤＥ低）中に並列ＨＤＭＩ入力ポート５９０で制御信号（例えば、ＣＮＴＬ［３：０］ビット又はＣＮＴＬ［３：２］ビット）を識別するように、かつ別の状態（例えば、ＤＥ高）中にこれらのポートでデータ信号を識別するように命令することができる。

各部分集合のビットが特定の符号化シリアライザ５６２に関連するものであると識別された状態で、信号ルータ５１２は、上述のビットを適切に経路指定することができる。説明のために、コントローラ５２０は、第１の符号化シリアライザ５６２に伝送されるように、並列ＨＤＭＩデータビットの最初の１２ビット部分集合の８ビットを識別し、その後に選択すると考える。ビット５８０ａのグループには、上述の８ビットが含まれる。次に、信号抽出器５１０は、第２の符号化シリアライザ５６２に伝送されるように、同じビットの４ビットと、第２の１２ビットの部分集合の４ビットとを識別して選択することができる。次に、第２の１２ビットの部分集合の残りの８ビットが、ビットのグループ５８０ａの一部として第３の符号化シリアライザ５６２に伝送されるように選択される。信号抽出器５１０は、上述のビット（すなわち、５８０ａから５８０ｃのグループ）をクロックサイクル中にＴＭＤＳ送信器５６０に渡す。尚、一部の実施形態では、制御信号０及び１（例えば、制御ビット０及び１）又はＣＮＴＬ［１：０］は、図６で説明した理由のために省略される。これらの場合、コントローラ５２０は、信号ルータ５１２に対して、上述の制御ビットを再度作成してビットのグループ５８０のいずれかに挿入するように命令することができる。例えば、並列ＨＤＭＩバス受信器５００は、制御ビット２及び３（又はＣＮＴＬ［３：２］）を並列ＨＤＭＩバス３５０から受信し、かつ並列ＨＤＭＩバス３５０又は専用物理パスで搬送されるＤＥ信号の状態に基づいて、再生ビット（ＣＮＴＬ［１：０］）と共に制御ビット２及び３を渡すように構成することができる。一部の事例では、コントローラ５２０は、ＤＥ信号の状態を検出し、次に、信号抽出器５１０に対して、グループ５８０ａから５８０ｃの１つ又はそれよりも多くの制御ビットとしてＣＮＴＬを挿入するように命令する。例えば、図６の表６３０のＣＮＴＬ［１：０］ビットに対して示すビット値を使用することができる。

図６は、本発明の別の実施形態による別の並列ＨＤＭＩバス送信器６００を示すブロック図である。バス送信器６００は、図３のバス送信器と構造及び機能性が類似のものであるが、バス送信器６００は、並列ＨＤＭＩバス６７０を通じてＨＤＭＩ制御信号を転送するように構成されるものではない。むしろ、垂直同期（ＶＳ）３１２、水平同期（ＨＳ）３１４、及び制御ビット３及び２（ＣＮＴＬ［３：２］）６２２は、並列ＨＤＭＩ制御バス６９０を形成する専用相互接続を通じて伝送される。同様に、信号分割装置６５２及びその信号ルータ（ＳＲ）６５６及びクロックエッジ同期装置（ｃｌｋ ｅｄｇｅ ｓｙｎｃｈ）６５４、並びにコントローラ６５８は、図３の同様の名称のものと構造及び機能性が類似のものである。しかし、図６のこれらの構成要素は、並列ＨＤＭＩバス６７０を通じてＨＤＭＩ制御信号を転送するように構成されるものではない。バス送信器６００により、ＨＤＭＩバス送信器とＨＤＭＩバス受信器の間の相互接続の数が多くなるが、相互接続が、バス６７０を通じてデータ信号及び制御信号を転送する組の並列ＨＤＭＩデータ信号の各々に対して専用のものである場合には、相互接続の数は少なくなる。尚、一部の実施形態では、制御ビット３から０（すなわち、「ＣＮＴＬ［３：０］」）の各々は、線６２２によって表されるように、専用相互接続を通じて伝送することができる。しかし、表６３０が示すように、ビットＣＮＴＬ［１：０］は、一部の間隔中は変化しない。従って、並列ＨＤＭＩバス６７０で伝送する必要がない。むしろ、例えば、ＨＤＭＩバス受信器のところで再生することができる。一部の実施形態では、バス送信器６００では、専用クロック信号ＣＬＫ回線が省略され、クロック回復技術が実施される。様々な公知のクロック回復技術が存在する。例えば、バス回線が異なる時間にクロック情報とデータ情報の両方を搬送するのに使用されるＫｉｍに付与された米国特許第６，８４５，４６１号を参照されたい。データ信号は、符号化される場合もあれば符号化されない場合もあるが、クロック信号が残りのバス回線で搬送される間に各データ転送時にデータ情報をバスラインにマップするマッピング手法により、バス回線の部分集合を通じて搬送される。様々なマッピング手法が可能である。上述の技術又は他のクロック回復技術のうちの１つ又はそれよりも多くを使用することができる。

図７は、一部の実施形態により１つ又はそれよりも多くのシリアルデータリンクでＴＭＤＳベース信号を再生するように構成されたＴＭＤＳベースリピータを示している。ＴＭＤＳベースリピータ７００は、ＴＭＤＳベース信号を着信シリアルデータリンク７０２から受理するように構成され、更に、１つ又はそれよりも多くの発信ＴＭＤＳ準拠シリアルデータリンク７０４ａ及び７０４ｂで伝送されるように上述の信号を再生又は複製するように構成される。図示のように、ＴＭＤＳベースリピータ７００は、図２で同様に参照されるものと同等の構造及び／又は機能を有する要素を含む。すなわち、バス送信器（バスＴＸ）２２０、出力ポート（Ｏ／Ｐ）２２１、入力ポート（Ｉ／Ｐ）２３１、及びバス受信器（バスＲＸ）２４０は、並列ＴＭＤＳベースバス２３０ａ及び２３０ｂでの並列ＴＭＤＳベース信号の通信を容易にすることができる。一般的に、並列ＴＭＤＳ受信側（Ｐ／ＴＭＤＳ受信側）２６０は、各々、図２で類似の名称のものと少なくとも同等の構造及び／又は機能を有する。しかし、並列ＴＭＤＳ送信側（Ｐ／ＴＭＤＳ送信側）７０８は、ＴＭＤＳ仕様に準拠するシリアルフォーマットからＴＭＤＳベース信号を非シリアル化するように構成されたデシリアライザ７１０を含む。例えば、デシリアライザ７１０は、シリアル符号化データを非シリアル化して着信シリアルデータリンク７０２からの信号を制御し、例えば、ピクセル用データを形成する「ｍビット」語を構成するように機能する。

有利な態様においては、並列ＴＭＤＳベースバス２３０ａ及び２３０ｂにより、ＴＭＤＳベースリピータ７００は、従来の方法では必要であるようなクロック再生又はＴＭＤＳ復号化及び符号化作動を実施することなく、ＴＭＤＳベース信号を１つ又はそれよりも多くのＴＭＤＳ準拠シリアルデータリンク上に再生及び／又は複製することができる。従って、クロック再生回路及び機能、並びにＴＭＤＳ復号器及び符号器を省略することにより、ＴＭＤＳベースリピータ７００は、リソースを保存し、かつＴＭＤＳベース信号の再生及び／又は複製における遅延を低減することができる。一部の実施形態では、ＴＭＤＳベースリピータ７００は、ＨＭＤＩリピータである。更に別の実施形態では、ＨＤＭＩリピータ７００のバス送信器（バスＴＸ）２２０は、制御ビットＣＴＬ［１：０］を伝送するものではない。むしろ、ＨＤＭＩリピータ７００は、発信ＴＭＤＳ準拠シリアルデータリンク７０４ａ及び７０４ｂで伝送されるように上述のビットを再生するために、並列ＴＭＤＳ受信側（Ｐ／ＴＭＤＳ受信側）２６０に頼るものである。尚、ＴＭＤＳベースリピータ７００は、あらゆる数の着信シリアルデータリンク７０２を受信することができ、また、あらゆる数の発信ＴＭＤＳ準拠シリアルデータリンク７０４ａ及び７０４ｂを有することができる。

以上の説明では、説明目的のために、本発明を徹底的に理解することができるように特定の名称を使用した。しかし、特定の詳細は、本発明を実施するために必要なものではないことが当業者に明らかであろう。実際に、この説明は、本発明のいかなる特徴又は態様をも何らかの実施形態に限定するために読まれるものではなく、むしろ、一部の実施形態の特徴及び態様は、他の実施形態と容易に交換することができる。例えば、様々な実施形態の以上の説明は、並列ＨＤＭＩバスに関連するものであるが、説明した内容は、「デジタル視覚インタフェース（ＤＶＩ）」バス及びＨＤ映像及び／又はＭＣ音声の通信のための他の形式の通信プロトコルを含む全ての形式の通信リンクに適用可能である。特定的な実施形態では、ＴＭＤＳベース信号通信と共に又はＴＭＤＳベース信号通信の代わりに、「低電圧差動信号伝送（ＬＶＤＳ）」信号伝送を使用することができる。並列ＨＤＭＩバスをＨＤＭＩ送信器という状況で説明しているが、当業者は、あらゆるＨＤＭＩ受信器又は装置（例えば、ＨＤＴＶ又はコンピュータモニタ／ディスプレイ）への適用可能性を認めるべきである。ＨＤＣＰのようなコンテンツ投影を使用することができる。

一部の実施形態では、並列通信リンクは、シリアルデータリンクで伝送されるように符号化されたデータ信号及び／又は制御信号を搬送する。一部の実施形態では、並列ＴＭＤＳ送信器（又は送信側）は、シリアル化された時に信号を符号化し、ＴＭＤＳベースプロトコルに準拠するフォーマットで並列バスで信号を伝送する。様々な実施形態によれば、シリアルデータリンクは、「デジタル視覚インタフェース（ＤＶＩ）」、「統一表示インタフェース（ＵＤＩ）」、及び「高品位マルチメディアインタフェース（ＨＤＭＩ）」などのようなＴＭＤＳベース信号伝送プロトコルに準拠する。特定的な実施形態では、ある一定の制約が与えられて、並列ＨＤＭＩバスは、並列ＨＤＭＩバス送信器と並列ＨＤＭＩバス受信器の間に実際的な最小数の相互接続を有する。

一部の実施形態では、機器は、ＴＭＤＳベース信号をＴＭＤＳ準拠シリアルリンクで伝送する。機器は、並列ＴＭＤＳベースデータ信号の部分集合を少なくとも受信するように構成された並列ＴＭＤＳ入力ポートを含む入力ポートを含む。また、ビットのグループを並列ＴＭＤＳベースデータ信号の部分集合から抽出して抽出グループを形成するように構成されたＴＭＤＳベース信号抽出器も含む。更に、機器は、各々が抽出グループの１つを少なくともシリアル化してシリアル化グループを形成するように構成されたいくつかのシリアライザを含む。シリアル化グループは、ＴＭＤＳ準拠シリアルリンクで伝送される。

更に、一部の実施形態では、このいくつかのシリアライザの各々は、遷移最短差動信号方式（ＴＭＤＳ）符号化シリアライザである。入力ポートは、更に並列ＴＭＤＳベース制御信号を受信するように構成される。並列ＴＭＤＳベース制御信号は、クロック信号、垂直同期信号（ＶＳＹＮＣＨ）、水平同期信号（ＨＳＹＮＣＨ）、ディスプレイ使用可能信号（ＤＥ）、制御３信号（ＣＴＬ３）、制御２信号（ＣＴＬ２）、制御１信号（ＣＴＬ１）、及び制御０信号（ＣＴＬ０）を含む場合がある。尚、ＴＭＤＳ準拠シリアルリンクは、更に、以下のもの、すなわち、「デジタル視覚インタフェース（ＤＶＩ）」準拠リンク、「統一表示インタフェース（ＵＤＩ）」準拠リンク、ｉＴＭＤＳ準拠リンクの１つ又はそれよりも多くを含む。ＴＭＤＳ準拠シリアルリンクは、更に、「高品位マルチメディアインタフェース（ＨＤＭＩ）」準拠リンクを含む場合もある。従って、入力ポートは、更に、並列ＨＤＭＩ制御信号を受信するように構成することができる。並列ＨＤＭＩ制御信号が必要とするのは、クロック信号、垂直同期信号（ＶＳＹＮＣＨ）、水平同期信号（ＨＳＹＮＣＨ）、ディスプレイ使用可能信号（ＤＥ）、制御３信号（ＣＴＬ３）、及び制御２信号（ＣＴＬ２）のみである。一部の実施形態では、機器は、ＴＭＤＳ符号化シリアライザから及びそれに並列ＴＭＤＳベース制御信号を経路指定するように構成された信号ルータを含む。機器はまた、ＤＥ制御信号の状態に基づいて制御信号及びデータ信号の経路指定を制御するＤＥ制御信号を受信するためのディスプレイ使用可能（ＤＥ）入力ポートを含むことができる。特定的な実施形態では、ＴＭＤＳベース信号抽出器は、更に、制御１信号（ＣＴＬ１）及び制御０信号（ＣＴＬ０）を再生して再生制御信号を形成し、かつ再生制御信号を１つ又はそれよりも多くのＴＭＤＳ符号化シリアライザに印加するように構成される。

一部の実施形態では、「高品位マルチメディアインタフェース（ＨＤＭＩ）」準拠送信器は、並列ＨＤＭＩバス、ＨＤＭＩプロトコルフォーマッター、並列ＨＤＭＩバス送信器、並列ＨＤＭＩバス受信器、及びＴＭＤＳ送信器を含む。更に別の実施形態では、リピータは、１つ又はそれよりも多くのシリアルリンクで伝送されるようにＴＭＤＳ符号化音声映像信号を再生する。リピータは、１つ又はそれよりも多くの着信シリアルデータリンク、１つ又はそれよりも多くの並列ＴＭＤＳ送信側、１つ又はそれよりも多くの並列ＴＭＤＳ受信側、及び１つ又はそれよりも多くの並列ＴＭＤＳ送信側から並列ＴＭＤＳ受信側に並列ＴＭＤＳベース信号を搬送するための１つ又はそれよりも多くの並列ＴＭＤＳベースバスを含む。

本明細書で使用される時、「実施形態」という用語は、実施例を示している。本明細書における「実施形態」、「一実施形態」、「一部の実施形態」、又は「他の実施形態」への言及は、実施形態に関連して説明する特定の特徴、構造、又は特性が本発明の必ずしも全ての実施形態ではなく少なくとも一部の実施形態に含まれていることを意味する。「一部の実施形態」への異なる言及は、必ずしも同じ「一部の実施形態」を指すとは限らない。

本明細書に構成要素、特徴、構造、又は特性を含む「ことができる」、「場合がある」、又は「ことができると考えられる」と説明されている場合、その特定の構成要素、特徴、構造、又は特性は、含まれる必要はない。本明細書又は特許請求の範囲が「１つ」の構造を指す場合、それは、その構造が１つしかないことを意味するものではない。要素「Ａ」が要素「Ｂ」と結合されると言われる場合、要素Ａは、要素Ｂに直接結合される場合もあれば、例えば要素Ｃを通じて間接的に結合される場合もある。本明細書又は特許請求の範囲に構成要素、特徴、構造、処理、又は特性Ａが、構成要素、特徴、構造、処理、又は特性Ｂを「引き起こす」と説明されている時、それは、「Ａ」が「Ｂ」の少なくとも部分的な原因であるが、「Ｂ」を引き起こすのを助ける少なくとも１つの他の構成要素、特徴、構造、処理、又は特性が存在する場合もあることを意味する。同様に、ＡがＢに応答すると言われる場合、それは、Ａが単独でＢに応答することを意味しない。

本発明の特定的な実施形態の以上の説明は、例示及び説明を目的として示したものである。それらは、網羅的であること又は本発明を正確に開示した形態に限定することを意図したものではなく、明らかに、多くの変更及び変形が上述の教示に鑑みて可能である。実施形態は、本発明の原理及びその実際的用途を最良に説明するために選択して説明したものであり、それらは、それによって他の当業者が、考えられる特定の用途に適するような様々な変更と共に本発明及び様々な実施形態を最良に利用することを可能にするものである。特に、本明細書で説明した全ての恩典を本発明の各実施形態によって実現する必要があるわけではなく、むしろ、どの特定的な実施形態も、上述の利点の１つ又はそれよりも多くを提供することができる。特許請求の範囲及びその均等物は、本発明の範囲を定めることを意図している。

本発明の一部の実施形態による並列通信リンクを通じて非圧縮デジタル化映像及びデジタル化音声を表すデータの通信の機能ブロック図である。 本発明の一部の実施形態による並列デジタル映像インタフェース送信側と、並列バスと、並列デジタル映像インタフェース受信側とを含むマルチメディア送信側のブロック図である。 本発明の一部の実施形態による図２のバス送信器を実行するのに適切な並列ＨＤＭＩバス送信器を示すブロック図である。 本発明の一部の実施形態に従って並列ＨＤＭＩバス上で並列ＨＤＭＩデータ信号と並列ＨＤＭＩ制御信号との部分集合を搬送するタイミングを示すタイミング図である。 本発明の一部の実施形態による並列ＨＤＭＩバス受信器及び送信器を示すブロック図である。 本発明の一部の実施形態による別の並列ＨＤＭＩバス送信器を示すブロック図である。 本発明の一部の実施形態による１つ又はそれよりも多くのシリアルデータリンク上でＴＭＤＳベース信号を再生するように構成されたＴＭＤＳベースリピータを示すブロック図である。 本発明の一部の実施形態によるシステムを示すブロック図である。

符号の説明

１００ 機能ブロック図
１０２ ＨＤ／ＭＣバス
１０４ ＨＤ／ＭＣバス受信器
１３０ 並列音声ＨＤ／ＭＣバス

Claims (15)

1. バスと、
   映像信号を含む信号の並列グループを、ピクセルが該並列グループの１つよりも多くにおいて表されるようにピクセルを表すために使用される信号の数よりも少ない数のレーンを有する前記バスに供給する並列送信側と、
   前記並列グループの信号の少なくとも一部分を複数のチャンネル内に分離する信号抽出器と、該分離信号を符号化してシリアル化する符号器及びシリアライザ回路とを含む、該並列グループの信号を前記バスから受信する並列受信側と、
   を含むことを特徴とする装置。
2. 前記並列送信側は、並列の遷移最短差動信号方式（ＴＭＤＳ）ベースの送信側であり、前記並列グループの信号は、ＴＭＤＳ信号であることを特徴とする請求項１に記載の装置。
3. 前記並列送信側は、第１のチップ内にあり、前記並列受信側は、第２のチップ内にあることを特徴とする請求項１に記載の装置。
4. 前記並列送信側は、前記グループの信号が映像、音声、及び制御信号を含む並列映像及び音声送信側であり、前記並列受信側は、並列映像及び音声受信側であり、
   前記並列送信側は、前記映像、音声、及び制御信号を「高品位マルチメディアインタフェース（ＨＤＭＩ）」共通フォーマットにフォーマット設定する信号フォーマッターと、該映像、音声、及び制御信号を前記バス上で送信する送信器とを含む、
   ことを特徴とする請求項１に記載の装置。
5. ケーブル内のシリアルリンクと、
   システム映像及び音声受信側装置と、
   前記シリアルリンクを通じて前記システム映像及び音声受信側装置に結合されたシステム映像及び音声送信側装置と、
   を含み、
   前記システム映像及び音声送信側装置は、
   映像信号を含む信号の並列グループを、ピクセルが該並列グループの１つよりも多くにおいて表されるようにピクセルを表すために使用される信号の数よりも少ない数のレーンを有するバスに供給する並列送信側と、
   前記並列グループの信号の少なくとも一部分を複数のチャンネル内に分離する信号抽出器と、該分離信号を符号化してシリアル化する符号器及びシリアライザ回路とを含む、該並列グループの信号を前記バスから受信する並列受信側と、
   を含む、
   ことを特徴とするシステム。
6. 前記並列送信側は、第１のチップ内にあり、前記並列受信側は、第２のチップ内にあり、
   前記並列送信側は、前記グループの信号が映像、音声、及び制御信号を含む並列映像及び音声送信側であり、前記並列受信側は、並列映像及び音声受信側であり、
   前記第１のチップは、前記映像信号を前記並列映像及び音声送信側に供給する映像処理回路を含む、
   ことを特徴とする請求項５に記載のシステム。
7. 映像信号を含む信号の並列グループを、ピクセルが該並列グループの１つよりも多くにおいて表されるようにピクセルを表すために使用される信号の数よりもポートの数が少ない出力ポートに供給する並列送信側、
   を含むことを特徴とするチップ。
8. 前記並列グループの信号は、並列の遷移最短差動信号方式（ＴＭＤＳ）ベースの信号であることを特徴とする請求項７に記載のチップ。
9. 前記映像信号を前記並列送信側に供給する映像処理回路を更に含み、
   前記信号は、映像、音声、及び制御信号を含み、前記並列送信側は、該映像、音声、及び制御信号を「高品位マルチメディアインタフェース（ＨＤＭＩ）」共通フォーマットにフォーマット設定する信号フォーマッターと、該映像、音声、及び制御信号を送信する送信器とを含む、
   ことを特徴とする請求項７に記載のチップ。
10. 並列グループの信号の少なくとも一部分を複数のチャンネル内に分離する信号抽出器と、該分離信号を符号化してシリアル化する符号器及びシリアライザ回路とを含む、該並列グループの信号をポートから受信する並列受信側、
    を含むことを特徴とするチップ。
11. １２個の入力ポートが存在し、２４個の信号が、ピクセルを表すのに使用され、
    物理層（ＰＨＹ）チップである、
    ことを特徴とする請求項１０に記載のチップ。
12. 並列符号化信号の部分集合を受信するように構成された並列入力ポートと、
    前記並列符号化信号の前記部分集合からビットのグループを抽出して抽出グループを形成するように構成された信号抽出器と、
    各々が前記抽出グループの１つを少なくともシリアル化してシリアル化グループを形成するように構成されたいくつかのシリアライザと、
    を含み、
    前記シリアル化グループは、シリアルリンクを通じて伝送される、
    ことを特徴とする機器。
13. 前記符号化信号は、「遷移最短差動信号方式（ＴＭＤＳ）信号であることを特徴とする請求項１２に記載の機器。
14. １つ又はそれよりも多くのシリアルリンクにわたる送信のために符号化信号を再生するためのリピータであって、
    １つ又はそれよりも多くの着信シリアルデータリンクと、
    前記１つ又はそれよりも多くの着信シリアルデータリンクからの信号を符号化して並列符号化信号を発生するように構成された１つ又はそれよりも多くの並列送信側と、
    前記並列符号化信号からビットのグループを抽出して前記１つ又はそれよりも多くのシリアルリンクにわたる送信のために該ビットのグループをシリアル化するように構成された１つ又はそれよりも多くの並列受信側と、
    前記並列符号化信号を前記１つ又はそれよりも多くの並列送信側から前記１つ又はそれよりも多くの並列受信側に搬送するための１つ又はそれよりも多くの並列バスと、
    を含むことを特徴とするリピータ。
15. 前記並列符号化信号は、遷移最短差動信号方式（ＴＭＤＳ）信号であり、
    リピータは、「高品位マルチメディアインタフェース（ＨＤＭＩ）」リピータであり、前記１つ又はそれよりも多くの並列ＴＭＤＳベースバスは、並列ＨＤＭＩバスである、
    ことを特徴とする請求項１４に記載のリピータ。

Images