JP2007214387A - 成膜方法、プラズマ成膜装置及び記憶媒体 - Google Patents

成膜方法、プラズマ成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2007214387A
JP2007214387A JP2006033022A JP2006033022A JP2007214387A JP 2007214387 A JP2007214387 A JP 2007214387A JP 2006033022 A JP2006033022 A JP 2006033022A JP 2006033022 A JP2006033022 A JP 2006033022A JP 2007214387 A JP2007214387 A JP 2007214387A
Authority
JP
Japan
Prior art keywords
metal
film
plasma
film forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006033022A
Other languages
English (en)
Other versions
JP5023505B2 (ja
Inventor
Takashi Sakuma
隆 佐久間
Taro Ikeda
太郎 池田
Atsushi Yokoyama
敦 横山
Tsukasa Matsuda
司 松田
Tatsuo Hatano
達夫 波多野
Yasushi Mizusawa
寧 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006033022A priority Critical patent/JP5023505B2/ja
Priority to TW096105168A priority patent/TWI390089B/zh
Priority to KR1020087021299A priority patent/KR101025986B1/ko
Priority to US12/223,781 priority patent/US8026176B2/en
Priority to CN2007800127655A priority patent/CN101421825B/zh
Priority to PCT/JP2007/052385 priority patent/WO2007091682A1/ja
Publication of JP2007214387A publication Critical patent/JP2007214387A/ja
Application granted granted Critical
Publication of JP5023505B2 publication Critical patent/JP5023505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】メッキ処理を用いることなくプラズマスパッタだけで微細な凹部を金属によりボイドを発生させることなく埋め込むことができる成膜方法を提供する。
【解決手段】処理容器２４内でプラズマにより金属ターゲット７０をイオン化させて金属イオンを含む金属粒子を載置台３４上に載置した被処理体Ｗにバイアス電力により引き込んで凹部４を埋め込むようにした成膜方法において、バイアス電力を、被処理体の金属ターゲットに対する対向面に関して、金属粒子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して凹部内に金属膜を形成する成膜工程と、金属粒子の供給を停止した状態で被処理体を金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより金属膜の原子を凹部の底部に向けて移動させる拡散工程とを交互に複数回繰り返す。
【選択図】図４

Description

本発明は、成膜方法及びプラズマ成膜装置に係り、特に半導体ウエハ等の被処理体に形成されている凹部を効果的に埋め込むようにした成膜方法、プラズマ成膜装置及び記憶媒体に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特許文献１、２、３）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的にはタンタル金属（Ｔａ）やタンタル窒化膜（ＴａＮ）等がバリヤ層として用いられる。
そして、上記凹部内を埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている。
この点については図９及び図１０を参照して説明する。図９は半導体ウエハの表面に形成された凹部の一例を示す断面斜視図、図１０は図９中の一部の凹部を埋め込むための従来の成膜方法を示す工程図である。図９は半導体ウエハＷの表面に形成した絶縁層３に断面矩形状の横に長い溝（トレンチ）よりなる凹部２と、この溝状の凹部２の底部にビアホールやスルーホールのようなホール状の凹部４が形成されている状態を示し、ここでは２段の段部構造になっている。図示例ではホール状の凹部４の下部には、下層としての配線層６が形成されており、この凹部４を導電部材で埋め込むことにより導通が取られることになる。このような２段構造をＤｕａｌ−Ｄａｍａｓｃｅｎｅ構造と称す。尚、溝状の凹部２、或いはホール状の凹部４が単独で形成されている場合もある。これらの凹部２、４は、設計ルールの微細化に伴って幅や直径が非常に小さくなっており、これに伴って埋め込み凹部の縦横の寸法比を示すアスペクト比は逆に大きくなって、例えば３〜４程度になっている。
ここで図１０を参照して、主にホール状の凹部４内を埋め込む方法について説明する。この半導体ウエハＷの表面には上記凹部４内の内面も含めて略均一に例えばＴａＮ膜及びＴａ膜の積層構造よりなるバリヤ層８が下地膜としてプラズマスパッタ装置にて予め形成されている（図１０（Ａ）参照）。そして、プラズマスパッタ装置にて上記凹部４内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜１０を形成する（図１０（Ｂ）参照）。このシード膜１０をプラズマスパッタ装置内で形成する際、半導体ウエハ側に高周波電圧のバイアス電力を印加して、銅の金属イオンの引き込みを効率良く行うようになっている。更に、上記ウエハ表面に３元系銅メッキ処理を施すことにより上記凹部４内を例えば銅膜よりなる金属膜１２で埋め込むようになっている。この時、上段の溝状の凹部２も銅メッキにより埋め込まれる。その後は、上記ウエハ表面の余分な金属膜１２、シード膜１０及びバリヤ層８を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる。
特開２０００−７７３６５号公報 特開平１０−７４７６０号公報 特開平１０−２１４８３６号公報
ところで、一般的にプラズマスパッタ装置内で成膜を行う場合、上述のように半導体ウエハ側にバイアス電力を印加して金属イオンの引き込みを促進させることによって、成膜レートを大きくするようになっている。この場合、バイアス電圧を過度に大きくすると、プラズマを発生させるために装置内に導入されている不活性ガス、例えばアルゴンガスのイオンによりウエハ表面がスパッタされて折角堆積した金属膜が削り取られてしまうので、上記バイアス電力はそれ程大きくは設定されていない。
しかしながら、上記のように銅膜よりなるシード膜１０を形成する場合、図１０（Ｂ）に示すように、凹部４の上端の開口部におけるシード膜１０の部分に、この開口を挟めるような形で突出したオーバハング部分１４が発生してしまう。このため、その後にこの凹部４をメッキ等により銅膜よりなる金属膜１２で埋め込んでも内部に十分にメッキ液が浸入しない場合が生じ、この内部が十分に埋まらずにボイド１６が発生する場合がある、という問題があった。
そのため、上記ボイド１６の発生を防止するために、上記銅メッキを行う際にメッキ液中に種々の添加剤を加えて、できるだけ凹部４の底部に銅膜が堆積するように成膜を促進させてボトムアップさせることも行われている。
このような添加剤は、銅の金属膜中に僅かに残留するが、メッキ処理後に一般的に行われる高温アニール処理時に、銅の金属膜中の添加剤は膜中から抜け出て純粋な銅の金属膜配線とすることができた。
しかしながら、最近の線幅や穴径の更なる微細化傾向により、線幅や穴径が１００ｎｍ以下の寸法が要求されると、上記高温アニール処理で今まで容易に抜けていた上記添加剤が銅の金属膜中から十分に抜け切ることができずに、金属膜中に残留してしまう、という問題が発生した。
このように銅の金属膜中に添加剤が残留すると、その配線の抵抗値が大きくなって設計通りの電気特性が得られなくなるばかりか、添加剤の存在がアニール処理時における銅のグレインの成長を抑制することになり、この金属膜の信頼性を低下させる原因にもなっていた。
そこで、上記添加剤による問題をなくすために、メッキ処理を用いないで凹部４内の全てをプラズマスパッタによって埋め込むことも検討されているが、この場合にも、前述したように図１０（Ｂ）で説明したオーバハング部１４が凹部４の開口端に形成されて内部まで金属イオンが到達し難くなってしまい、結果的にボイド１６の発生を余儀なくされてしまう。
また、このオーバハング部１４の問題を解決するために、特許文献２、３にも開示されているように、堆積した金属膜を高温処理によりリフローさせて凹部４内を埋め込むことも考えられるが、特許文献２、３に示されるように金属膜が極めて容易に溶融するアルミニウムの場合はリフローが可能であるが、溶融し難い銅の場合にはリフローが非常に起こり難く、現実的な解決策にはなり得ないのが実情である。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、メッキ処理を用いることなくプラズマスパッタだけで微細な凹部を、例えば銅等の金属によりボイドを発生させることなく効果的に且つ適正に埋め込むことができる成膜方法、プラズマ成膜装置及び記憶媒体を提供することにある。
請求項１に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、前記金属粒子を前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すようにしたことを特徴とする成膜方法である。
このように、プラズマスパッタにより主に凹部内に金属膜を形成する工程と、この金属膜を表面拡散が生ずる温度まで加熱する工程とを繰り返し行うようにしたので、金属膜を表面拡散で凹部の底部側へ移動させつつ凹部内を底部側から埋め込むことができる。従って、メッキ処理を用いることなくプラズマスパッタだけで微細な凹部を、例えば銅等の金属によりボイドを発生させることなく効果的に且つ適正に埋め込むことができる。
この場合、例えば請求項２に規定するように、前記バイアス電力は、前記凹部に形成されている下地膜がエッチングされないような大きさである。
また例えば請求項３に規定するように、前記所定の温度範囲は、前記金属膜が体拡散する温度より小さい。
また例えば請求項４に規定するように、前記拡散工程においては前記被処理体を前記プラズマガスの衝突エネルギーにより加熱するようにした。
また例えば請求項５に規定するように、前記成膜工程と前記拡散工程とは同一の処理容器内で交互に繰り返し行われる。
また例えば請求項６に規定するように、前記凹部の幅、或いは直径は１００ｎｍ以下である。
また例えば請求項７に規定するように、前記１回の成膜工程で形成する前記金属膜の厚さは５ｎｍ以下である。
また例えば請求項８に規定するように、前記凹部は、配線用の溝、或いはホールである。
また例えば請求項９に規定するように、前記金属膜は、銅または銅合金よりなる。
また例えば請求項１０に規定するように、前記所定の温度範囲は２００〜４００℃の範囲内である。
また例えば請求項１１に規定するように、前記凹部は、断面が少なくとも２段の段部構造になっており、幅の狭い下段の段部が前記金属膜により埋め込まれた後に、上段の段部を埋め込むメッキ工程を行う。
また例えば請求項１２に規定するように、前記凹部は、断面が少なくとも２段の段部構造になっており、幅の狭い下段の段部と上段の段部は、前記金属膜により埋め込まれる。
請求項１３に係る発明は、真空引き可能になされた処理容器と、凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマにより金属粒子を発生する金属ターゲットと、前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、前記載置台に対して所定のバイアス電力を供給するバイアス電源と、装置全体の動作を制御する装置制御部と、を有して、プラズマにより前記金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子をバイアス電力により凹部が形成されている被処理体に引き込んで前記凹部を金属膜により埋め込むようにしたプラズマ成膜装置において、前記装置制御部は、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子に対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すように制御することを特徴とするプラズマ成膜装置である。
この場合、例えば請求項１４に規定するように、前記載置台は、前記被処理体を冷却する冷却手段を有する。
また例えば請求項１５に規定するように、前記載置台は、前記被処理体を加熱する加熱手段を有する。
また例えば請求項１６に規定するように、前記載置台の表面には、熱伝導ガスを流すガス溝が形成されている。
請求項１７に係る発明は、真空引き可能になされた処理容器と、凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマにより金属粒子を発生する金属ターゲットと、前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、前記載置台に対して所定のバイアス電力を供給するバイアス電源と、装置全体の動作を制御する装置制御部と、を有して、プラズマにより前記金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子をバイアス電力により凹部が形成されている被処理体に引き込んで前記凹部を金属膜により埋め込むようにしたプラズマ成膜装置を用いて成膜を行うに際して、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子に対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すように前記プラズマ成膜装置を制御するプログラムを記憶することを特徴とする記憶媒体である。
本発明に係る成膜方法、プラズマ成膜装置及び記憶媒体によれば、次のように優れた作用効果を発揮することができる。
プラズマスパッタにより主に凹部内に金属膜を形成する工程と、この金属膜を表面拡散が生ずる温度まで加熱する工程とを繰り返し行うようにしたので、金属膜を表面拡散で凹部の底部側へ移動させつつ凹部内を底部側から埋め込むことができる。従って、メッキ処理を用いることなくプラズマスパッタだけで微細な凹部を、例えば銅等の金属によりボイドを発生させることなく効果的に且つ適正に埋め込むことができる。
以下に、本発明に係る成膜方法、プラズマ成膜装置及び記憶媒体の一実施例を添付図面に基づいて詳述する。
図１は本発明に係るプラズマ成膜装置の一例を示す断面図である。ここではプラズマ成膜装置としてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。図示するように、このプラズマ成膜装置２２は、例えばアルミニウム等により筒体状に成形された処理容器２４を有している。この処理容器２４は接地され、この底部２６には排気口２８が設けられて、圧力調整を行うスロットルバルブ３０を介して真空ポンプ３２により真空引き可能になされている。
この処理容器２４内には、例えばアルミニウムよりなる円板状の載置台３４が設けられる。この載置台３４は、載置台本体３４Ａと、この上面に設置される静電チャック３４Ｂとよりなり、この静電チャック３４Ｂ上に被処理体である半導体ウエハＷを吸着して保持できるようになっている。この静電チャック３４Ｂの上面側には、熱伝導ガスを流すガス溝３６が形成されており、必要に応じてＡｒガス等の熱伝導ガスをこのガス溝３６に供給してウエハＷと載置台３４側との熱伝導性を向上できるようになっている。尚、この静電チャック３４Ｂには、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台３４は、この下面の中心部より下方へ延びる支柱３８により支持されており、この支柱３８の下部は、上記容器底部２６を貫通している。そして、この支柱３８は、図示しない昇降機構により上下移動可能になされており、上記載置台３４自体を昇降できるようにしている。
上記支柱３８を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ４０が設けられており、この金属ベローズ４０は、その上端が上記載置台３４の下面に気密に接合され、また下端が上記底部２６の上面に気密に接合されており、処理容器２４内の気密性を維持しつつ上記載置台３４の昇降移動を許容できるようになっている。この載置台３４の載置台本体３４Ａには、ウエハＷを冷却する冷媒を流す冷媒循環路４２が冷却手段として形成されており、この冷媒は支柱３８内の図示しない流路を介して給排されている。またこの載置台本体３６Ａには、加熱手段として例えば抵抗加熱ヒータ４４が設けられており、必要に応じてウエハＷを加熱し得るようになっている。
尚、これらの冷却手段４２や加熱手段４４は必要に応じられて設けられるものであり、行うべき処理態様によっては設けなくてもよい。また容器底部２６には、これより上方に向けて例えば３本（図示例では２本のみ記す）の支持ピン４６が起立させて設けられており、また、この支持ピン４６に対応させて上記載置台３４にピン挿通孔４８が形成されている。従って、上記載置台３４を降下させた際に、上記ピン挿通孔４８を貫通した支持ピン４６の上端部でウエハＷを受けて、このウエハＷを外部より侵入する図示しない搬送アームとの間で移載ができるようになっている。このため、処理容器２４の下部側壁には、上記搬送アームを侵入させるために開閉可能になされたゲートバルブ５０が設けられている。
またこの載置台本体３４Ａ上に設けた上記静電チャック３４Ｂには、配線５２を介して例えば１３．５６ＭＨｚの高周波を発生する高周波電源よりなるバイアス電源５４が接続されており、上記載置台３４に対して所定のバイアス電力を印加できるようになっている。またこのバイアス電源５４はその出力されるバイアス電力を必要に応じて制御できるようになっている。
一方、上記処理容器２４の天井部には、例えば酸化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板５６がＯリング等のシール部材５８を介して気密に設けられている。そして、この透過板５６の処理容器２４内の処理空間６０に例えばプラズマ励起用ガスとしてのＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源６２が設けられる。尚、このプラズマ励起用ガスとして、Ａｒに代えて他の不活性ガス、例えばＨｅ、Ｎｅ等を用いてもよい。具体的には、上記プラズマ発生源６２は、上記透過板５６に対応させて設けた誘導コイル部６４を有しており、この誘導コイル部６４には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源６６が接続されて、上記透過板５６を介して処理空間６０に高周波を導入できるようになっている。ここで、この高周波電源６６より出力されるプラズマ電力も必要に応じて制御できるようになっている。
また上記透過板５６の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート６８が設けられる。そして、このバッフルプレート６８の下部には、上記処理空間６０の上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）になされた金属ターゲット７０が設けられており、この金属ターゲット７０には放電用電力を供給するターゲット用の可変になされた直流電源７２が接続されている。従って、この可変直流電源７２から出力される直流電力も必要に応じて制御できるようになっている。ここでは金属ターゲット７０として例えばタンタル金属や銅等が用いられ、これら金属はプラズマ中のＡｒイオンにより金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化される。
またこの金属ターゲット７０の下部には、上記処理空間６０を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー７４が設けられており、この保護カバー７４は接地されると共に、この下部は内側へ屈曲されて上記載置台３４の側部近傍に位置されている。また処理容器２４の底部には、この処理容器２４内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口７６が設けられる。このガス導入口７６からは、プラズマ励起用ガスとして例えばＡｒガスや他の必要なガス例えばＮ２ ガス等が、ガス流量制御器、バルブ等よりなるガス制御部７８を通して供給される。
ここで成膜装置２２の各構成部は、例えばコンピュータ等よりなる装置制御部８０に接続されて制御される構成となっている。具体的には装置制御部８０は、バイアス電源５４、プラズマ発生用の高周波電源６６、可変直流電源７２、ガス制御部７８、スロットルバルブ３０、真空ポンプ３２等の動作を制御し、本発明方法により金属膜を成膜する時に次のように動作する。
まず装置制御部８０の支配下で、真空ポンプ３２を動作させることにより真空にされた処理容器２４内に、ガス制御部７８を動作させつつＡｒガスを流し、スロットルバルブ３０を制御して処理容器２４内を所定の真空度に維持する。その後、可変直流電源７２を介して直流電力を金属ターゲット７０に印加し、更に高周波電源６６を介して誘導コイル部６４に高周波電力（プラズマ電力）を印加する。
一方、装置制御部８０はバイアス電源５４にも指令を出し、載置台３４に対して所定のバイアス電力を印加する。このように制御された処理容器２４内においては、金属ターゲット７０、誘導コイル部６４に印加されたプラズマ電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属ターゲット７０に衝突し、この金属ターゲット７０がスパッタされて金属粒子が放出される。
また、スパッタされた金属ターゲット７０からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。そして、特に金属イオンは、載置台３４に印加されたバイアス電力に引きつけられ、ウエハＷに対し指向性の高い金属イオンとして載置台３４上のウエハＷに堆積する。
後述するように、装置制御部８０は、例えばバイアス電源５４に大きな出力を出す指令を与えることによりプラズマ中のＡｒイオンにおいても載置台３４側に引きつけることが可能となり、成膜とスパッタエッチングの両方が同時に起きることが達成される。ここで装置各構成部の制御は、装置制御部８０により、所定の条件で金属膜の成膜が行われるように作成されたプログラムに基づいて制御されるようになっている。この際、例えばフロッピーディスク（登録商標）（ＦＤ）やコンパクトディスク（登録商標）（ＣＤ）、フラッシュメモリー等の記憶媒体８２に、各構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに基づいて所定の条件で処理を行うように各構成部を制御させる。
次に、以上のように構成されたプラズマ成膜装置２２を用いて行われる本発明の成膜方法について説明する。
図２はスパッタエッチングの角度依存性を示すグラフ、図３はバイアス電力とウエハ上面の成膜量との関係を示すグラフ、図４は本発明方法の一例を説明するためのフローチャートを示す図、図５は本発明方法の各工程の作用を説明する説明図、図６は拡散工程の作用を説明する説明図である。
まず本発明方法の特徴は、バイアス電力を、半導体ウエハＷの金属ターゲット７０に対する対向面に関して、金属粒子（金属イオンと中性金属原子、原子団）に対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して凹部４（図１０参照）内に金属膜を形成する成膜工程と、金属粒子の供給を停止した状態でウエハＷを金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより金属膜の原子を凹部４の底部に向けて移動させる拡散工程とを交互に複数回繰り返すようにした点にある。
成膜工程においては、プラズマによるスパッタ成膜により金属膜を形成する際に、バイアス電力、直流電力、プラズマ電力等を適切な大きさに制御することにより、上述したように金属粒子による成膜とプラズマガス（Ａｒイオン）によるスパッタエッチングとが同時に生ずるようにし、しかも、凹部内では特に底部に金属膜が堆積するようにし、凹部以外のウエハの上面側では金属膜がほとんど堆積しないように、或いは堆積しても非常に僅かしか堆積しないような状態に設定した点である。具体的には、この時のバイアス電力は、金属ターゲット７０に対する対向面、すなわち図１においてはウエハの上面に関して、金属粒子による成膜レートとプラズマガス（Ａｒ＋ ）によるスパッタエッチングのエッチングレートとが略均衡するような大きさに設定される。
この点について更に詳しく説明する。
まず、成膜量を考慮しないでプラズマガスによるスパッタエッチングのエッチングレートについてその特性を検討すると、スパッタ面の角度とエッチングレートとの関係は図２に示すグラフのようになる。ここでスパッタ面の角度とは、スパッタ面（ウエハ上面）の法線がスパッタガス（Ａｒイオン：Ａｒ＋ ）の入射方向（図１中では下向き方向）となす角度を指し、例えばウエハ上面及び凹部４（図１０参照）の底部は共に”０度”であり、凹部側壁は”９０度”である。
このグラフから明らかなように、ウエハ上面（スパッタ面の角度＝０度）はある程度スパッタエッチングが行われ、凹部の側壁（スパッタ面の角度＝９０度）はほとんどスパッタエッチングが行われず、また凹部の開口の角部（スパッタ面の角度＝４０〜８０度近傍）はかなり激しくスパッタエッチングされることが判る。
さて、図１に示すようなＩＣＰ型スパッタ装置よりなる成膜装置では、ウエハＷ側に印加するバイアス電力とウエハ上面（凹部の側壁ではない）に堆積する成膜量との関係は図３に示すような関係となる。ここで横軸のワット数はターゲットの種類、ウエハサイズ等により異なり、図３での数値は例えばターゲットが銅であって、ウエハサイズが２００ｍｍの場合である。すなわち、一定のプラズマ電力及び金属ターゲット７０への一定の直流電力を加えている状況において、バイアス電力がそれ程大きくない場合には、金属イオンの引き込み及び中性金属原子によって高い成膜量が得られるが、バイアス電力が増加すると、ウエハ表面がバイアス電力により加速されたプラズマガスであるアルゴンイオンによりスパッタされる傾向が次第に強くなり（図３参照）、この結果、折角、堆積した金属膜がエッチングされてしまう。このエッチングは当然のこととしてバイアス電力が大きくなる程、激しくなる。
従って、引き込まれる金属イオン及び中性金属原子による成膜レートとプラズマガスのイオンによるスパッタエッチングのエッチングレートとが同一になると、成膜とエッチングとが相殺されて、ウエハ上面の成膜量が”ゼロ”になり、この時の条件は図３中の点Ｘ１（バイアス電力：１５０Ｗ）に対応する。尚、図３中のバイアス電力や成膜量は単に一例を示したに過ぎず、プラズマ電力や直流電力を制御することによって、上記特性曲線は図３中の一点鎖線にて示すように変動する。
従来、この種のスパッタ装置で一般的に動作される条件は、領域Ａ１の部分であり、バイアス電力をあまり大きくせずに、高い成膜量（成膜レート）を稼ぐことができる領域であった。すなわち成膜量は、バイアスが零の時とほとんど変わらず（不活性ガスのプラズマによるエッチングは発生せず）に、且つ引き込まれる金属イオンが最大となる領域であり、凹部の底部においてもかなりの程度の成膜量が稼げる領域である。これに対して、本発明方法の成膜工程では、引き込み金属イオン及び中性金属原子による成膜とプラズマガスによるスパッタエッチングとが同時に生じ、且つウエハ上面ではほとんど成膜が生じないが、凹部内では僅かに成膜が生ずるような領域で行うようにしている。
更に詳しくは、上述のようにウエハ上面において、引き込み金属イオン及び中性金属原子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような領域Ａ２で行う。ここで”略均衡”とは、ウエハ上面の成膜量が”ゼロ”の場合のみならず、領域Ａ１における成膜量と比較して３／１０程度までの僅かな膜厚でウエハ上面に成膜量が生ずる場合も含むものであり、且つ凹部内では特に底部にある程度の膜厚の薄膜が堆積する状態を言う。
このように、ウエハ上面には金属膜がほとんど堆積しなくても、ウエハ表面に形成した凹部内に金属膜が堆積する理由を説明すると、ウエハ上面では一度堆積した金属膜がアルゴンイオンによりスパッタされて飛散した場合、処理容器２４の内壁側や保護カバー７４の内壁面側に飛散してしまうが、本発明で用いるような直径や幅が１００ｎｍ以下の非常に小さな凹部４（図１０参照）では、バイアスで凹部４内に引き込まれたガスイオンの衝突で飛散した金属イオンは凹部４の外へ飛散することができずに、凹部４内の壁面や底部に再度付着することになり、この結果、凹部４内の内壁面、特に凹部４の底部に金属膜がより堆積することになる。
さて、以上のような現象を理解した上で、図４乃至図６も参照して本発明に方法について説明する。
まず、図１において載置台３４を下方へ降下させた状態で処理容器２４のゲートバルブ５０を介して真空引き可能になされた処理容器２４内へウエハＷを搬入し、これを支持ピン４６上に支持させる。そして、この状態で載置台３４を上昇させると、この上面にウエハＷが受け渡され、このウエハＷが静電チャック３４Ｂにより載置台３４の上面に吸着される。
そして、載置台３４上にウエハＷを載置して吸着固定したならば、成膜処理を開始する。この時、ウエハＷの上面には、図９及び図１０において説明した構造と同じ構造の凹部２、４等が予め搬入前に前工程で形成されている。この上段の凹部２は、溝状のトレンチよりなり、この底部に下段の凹部４としてビアホールやスルホールのようなホールが配線層６に届くように形成されており、凹部全体として２段階の段部状になされている。図５では下段の凹部４のみを代表として示している。
まず、金属ターゲット７０としてここではタンタルが用いられており、処理容器２４内を所定の圧力に真空引きした後に、プラズマ発生源６２の誘導コイル部６４にプラズマ電力を印加し、且つバイアス電源５４より所定のバイアス電力を載置台３４の静電チャック３４Ｂに印加する。更に金属ターゲット７０には可変直流電源７２より所定の直流電力を印加して成膜を行う。ここでは、ＴａＮ膜を形成するためにガス導入口７８よりプラズマ励起用ガスである例えばＡｒガスの他に、窒化ガスとしてＮ２ ガスを処理容器２４内に供給する。これにより、ウエハＷの上面のみならず、凹部４内の側壁や底面にも略均一にＴａＮ膜を形成する。この時のバイアス電力は図３中の領域Ａ１であって従来の一般的な成膜条件と同じであり、具体的には１００Ｗ（ワット）程度である。
上記のようにＴａＮ膜の形成が完了したならば、次にＴａ膜を形成する。ここでは上記窒化ガスであるＮ２ ガスの供給を停止した状態でＴａＮ膜の形成時と同じ条件で、Ｔａよりなる金属ターゲット７０をプラズマによりイオン化し、Ｔａ膜を堆積させる。この場合にもバイアス電力は図３中の領域Ａ１であって従来の一般的な成膜条件と同じである。これにより、下地膜としてＴａＮ／Ｔａ膜よりなるバリヤ層８が形成されることになる（図４のＳ１及び図５（Ａ）参照）。尚、上記バリヤ層８としてＴａ膜の単層を用いる場合もある。
次に、上記バリヤ層８の形成されたウエハＷを図１に示す構成と同じ構成になされた別のプラズマ成膜装置へ大気に晒すことなく搬送する。ここでは金属ターゲット７０としてＴａではなくＣｕ（銅）が用いられている。このような銅の金属ターゲットが装着されたプラズマ成膜装置は、先のタンタルの金属ターゲットが装着された成膜装置に真空引き可能になされたトランスファチャンバを介して連結すればよく、半導体ウエハＷを大気に晒すことなく真空雰囲気中で両成膜装置間に亘って搬送することができる。
上述したように、ここではＣｕ膜の成膜工程を行うために、金属ターゲット７０としてここでは銅が用いられており、処理容器２４内を所定の圧力に真空引きした後に、プラズマ発生源６２の誘導コイル部６４にプラズマ電力を印加し、且つバイアス電源５４より所定のバイアス電力を載置台３４の静電チャック３４Ｂに印加する。更に金属ターゲット７０には可変直流電源７２より所定の直流電力を印加して成膜を行う。ここでは、Ｃｕ膜を形成するためにガス導入口７８よりプラズマ励起用ガスである例えばＡｒガスを処理容器２４内に供給する。
この時、バイアス電力は図３中の領域Ａ１ではなく領域Ａ２に設定し、ウエハＷの上面では金属粒子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートが略均衝するような状態になるように設定して、凹部４内にＣｕ膜よりなる金属膜を形成する（図４中のＳ２）。これにより、図５（Ｂ）に示すように、凹部４の内壁面にＣｕ膜よりなる金属膜９０が形成されることになる。この場合、上述のようにバイアス電力を領域Ａ２に設定している。従って、ウエハ上面に一度堆積した金属膜はプラズマイオンに叩かれると、金属粒子として飛び出し、この飛び出した金属粒子は何処かへ飛散してしまうような状態になっていることから、ウエハ上面に堆積する金属膜９０の厚さＨ１は略ゼロか、或いは堆積しても非常に僅かである（上段凹部２の幅が１００ｎｍよりもかなり広いと仮定した場合）。
これに対して、幅や直径が１００ｎｍ以下となる狭い凹部４内に侵入したプラズマイオンで叩かれて飛散した金属粒子は凹部４の内壁面や底部へ再度付着して堆積することになる。この結果、凹部４の側壁の金属膜９０の厚さＨ２はある程度の厚さになり、底部の金属膜９０の厚さＨ３は更に厚く堆積することになる。従って、上記各膜厚は”Ｈ１＜Ｈ２＜Ｈ３”のようになり、凹部４内の底部に一番厚く金属膜９０が堆積することになる。
この場合、側壁の金属膜９０の厚さＨ２は５ｎｍ以下となるように、好ましくは１〜２ｎｍとなるように成膜時間を設定する。ここで側壁の金属膜９０の厚さが５ｎｍ以上よりも大きくなると、次の拡散工程でＣｕ金属膜９０の拡散処理が、Ｃｕ金属膜が凝集することにより十分に行えなくなってしまう。その結果、側壁において金属膜９０の表層部分のみに表面拡散が生じて下層部分が残留し、この残留部分が積み重なると、従来方法と同様なボイドが発生する原因となってしまう。また、この成膜工程のバイアス電力の大きさは、過度に大きくすると下地膜であるＴａＮ／Ｔａよりなるバリヤ層８がエッチングされてしまうので、このバリヤ層８が削られないようなバイアス電力とする。具体的には、バイアス電力を図３中において、ウエハ上面に成膜量が”ゼロ”になる点Ｘ１、例えば１５０Ｗ程度からバリヤ層８のエッチングが開始する点Ｘ２、例えば２００Ｗ程度の範囲内に設定するのが好ましい。
このようにして成膜工程が完了したならば、次に拡散工程へ移行する（Ｓ３）。この拡散工程では、ウエハＷを他の装置へ移すことなく、この処理容器２４内で上記Ｃｕよりなる金属膜９０の表面拡散が生ずる所定の温度範囲までウエハ温度を上げて維持し、図５（Ｃ）に示すように上記金属膜９０の原子を凹部４の底部に向けて移動させる。この場合には、可変直流電源７２をオフして金属ターゲット７０からＣｕ金属原子、或いは金属粒子が飛び出さないようにする。
ただし、高周波電源６６及びバイアス電源５４は共にオン状態を維持すると共に、Ａｒガスの供給も継続して行う。これにより、Ａｒガスのプラズマ励起用ガスは継続的に発生してアルゴンガスをイオン化しており、アルゴンイオンＰがバイアス電力によってウエハＷに衝突してこの衝突エネルギーによってウエハＷが加熱されることになる。尚、バイアス電源５４の電力は、堆積したＣｕ膜が再度エッチングされないような小さな電力とする。
この時の加熱温度は、上述したようにＣｕの表面拡散が生ずるように２００〜４００℃の範囲内、すなわち体拡散が生ずるような温度以下に設定する。このＣｕ表面拡散が生ずると、図６にも示すように凹部４内の側壁部分に堆積していた金属膜９０の金属粒子９０Ａが、量の多い底部の金属膜９０の部分に対して引き込まれるように拡散移動し、底部の膜厚が膜厚Ｈ３から膜厚Ｈ４（図５（Ｃ）参照）へと増加する。この時、凹部４の外側であるウエハＷの上面側に堆積していた金属膜９０の金属粒子９０Ｂも凹部４内へ向けて引き込まれるように拡散移動する。この結果、凹部４内の底部から先立って埋め込まれるような状態となる。
この場合、プラズマガスの衝突エネルギーにより、ウエハＷが過度に、例えば４００℃以上に加熱する恐れがあるので、これを防止するためにもバイアス電力を低く設定する。また、ウエハ温度がＣｕ金属膜９０の表面拡散温度よりも高い体拡散する温度まで上昇すると、溶融したＣｕ自体が塊りとなるので好ましくない。
また、先の成膜工程では冷媒循環路４２に冷媒を流して載置台３４自体は冷却されているので、この拡散工程では、上記ガス溝３６へ熱伝導ガスを供給しないでガス溝３６内を真空状態とし、ウエハＷと載置台３４との間の熱伝導を阻害してウエハＷの加熱を補助するようにしてもよい。また必要ならば加熱手段である抵抗加熱ヒータ４４に通電することにり載置台３４を加熱するようにしてもよい。このようにして、例えば数１０秒間の拡散工程を行う。或いは先の成膜工程において凹部４の側壁の金属膜の厚さが５ｎｍ以下の場合では、載置台３４を冷却せずとも側壁での金属膜の凝集は起こらないため、載置台３４を冷却する必要はない。この場合、むしろ載置台３４の温度を高め、成膜工程中においても表面拡散を起こすようにしてもよい。
このように、拡散工程を完了したならば、上記成膜工程Ｓ２及び拡散工程Ｓ３を所定の回数（サイクル数）だけ実施する（Ｓ４のＮＯ）。
図５（Ｄ）では２回目の成膜工程が示されており、再度、Ｃｕの金属膜９０が形成され、図５（Ｅ）では２回目の拡散工程が示されており、上記２回目の金属膜９０が拡散移動して底部に引き込まれている。
そして、上記したように、成膜工程Ｓ２及び拡散工程Ｓ３をそれぞれ所定の回数（所定のサイクル数）、例えば数１０回程度繰り返し実施したならば（Ｓ４のＹＥＳ）、図５（Ｆ）に示すように、凹部４内はＣｕにより略完全に埋め込まれた状態になるので、処理を終了することになる。
ここで上記成膜工程及び拡散処理におけるプロセス条件の一例を示す。上記成膜工程Ｓ２におけるプロセス条件に関しては、プロセス圧力は３０〜１００ｍＴｏｒｒの範囲内、例えば５０ｍＴｏｒｒ（６．７Ｐａ）、プラズマ用の高周波電源６６の電力は４〜５．３ｋＷの範囲内、例えば５．２５ｋＷ、可変直流電源７２の電力は０．５〜２ｋＷの範囲内、例えば１．２ｋＷ、バイアス電源５４の電力は１２０〜１７０Ｗの範囲内、例えば１５０Ｗ、プロセス時間は堆積すべき膜厚に依存し、例えば２０ｓｅｃである。
上記拡散工程Ｓ３におけるプロセス条件に関しては、プロセス圧力は３０〜１００ｍＴｏｒｒの範囲内、例えば５０ｍＴｏｒｒ（６．７Ｐａ）、プラズマ用の高周波電源６６の電力は４〜５．３ｋＷの範囲内、例えば５．２５ｋＷ、可変直流電源７２の電力は”ゼロ”、バイアス電源５４の電力はＣｕ膜がエッチングされないような小さな電力で５０Ｗ以下、例えば３５Ｗ、プロセス時間は堆積すべき膜厚に依存し、例えば３０ｓｅｃである。また処理のサイクル数は２０サイクル程度である。
このように、プラズマスパッタにより主に凹部４内に例えばＣｕ膜よりなる金属膜９０を形成する工程と、この金属膜９０を表面拡散が生ずる温度まで加熱する工程とを繰り返し行うようにしたので、金属膜９０を表面拡散で凹部４の底部側へ移動させつつ凹部４内を底部側から埋め込むことができる。従って、メッキ処理を用いることなくプラズマスパッタだけで微細な凹部４を、例えば銅等の金属によりボイドを発生させることなく効果的に且つ適正に埋め込むことができる。
またメッキ処理を不要にできるので、メッキ液の添加剤によるＣｕグレインの成長が阻害されることがなく、十分にＣｕグレインを成長させることができ、この配線膜の信頼性を向上させることができる。
また凹部４をＣｕでなく、Ｃｕ合金で埋め込む場合には、Ｃｕ合金を用いるようにする。
この実施例では、幅や直径の小さな下段の凹部４のみを埋め込む場合を示したが、図５（Ｆ）に示す工程に引き続いて、上記成膜工程Ｓ２と拡散工程Ｓ３とを交互に繰り返し行うことによって、上段の凹部２内の埋め込みも行うようにしてもよい。
また上段の凹部２の幅や直径が例えば１００ｎｍ以上と大きい場合には、図５（Ｆ）に示す工程を終了したならば、上記下段の凹部４に埋め込まれた金属膜を下部電極としてメッキ工程によるＣｕメッキ処理を施して上段の凹部２を埋め込むようにしてもよい。この場合は、上段の凹部２の幅や直径が大きいので、後工程でアニール処理を行えば、メッキ液中の添加剤が金属膜中に残留することはない。
＜評価＞
次に本発明方法を用いて実際にスルホールやビアホール等のホールや溝（トレンチ）の埋め込みを行って評価をしたので、その評価結果について説明する。
図７は幅１００ｎｍの溝（トレンチ）を従来方法と本発明の成膜方法で銅による埋め込みを行った時の断面状態を示す電子顕微鏡写真である。ここでは模式図を併記している。本発明方法のプロセス条件は、先に説明したプロセス条件に設定しており、成膜工程及び拡散工程を２０サイクル行った。
図７（Ａ）に示す拡散工程がない従来方法の場合には、凹部の開口部付近でオーバハング部分が成長してブリッジ形状となり、凹部内にボイドが発生して埋め込み不良となっていた。
これに対して、図７（Ｂ）に示す本発明方法の場合には、埋め込み途中までであるが、銅膜の表面拡散が生じた結果、ボイドが発生することなく凹部内が良好に埋め込まれつつあってボトムアップしており、良好な結果が得られることが確認できた。
図８は本発明方法を用いて幅１００ｎｍの溝（トレンチ）と直径１００ｎｍのホールの埋め込みをサイクル数を異ならせて行った時の断面状態を示す電子顕微鏡写真であり、最も右側に斜め方向からの写真を示している。ここでは模式図を併記している。
各プロセス条件は、先に説明した本発明のプロセス条件に設定しており、成膜工程及び拡散工程を１０サイクルと２０サイクルそれぞれ行った。
図８（Ａ）は溝を埋め込んだ時の状態を示しており、埋め込み処理が１０サイクルから２０サイクルへ進むに従って、溝内がボイドを発生することなく埋め込まれて行くのが確認できた。
また図８（Ｂ）はホールを埋め込んだ時の状態を示しており、埋め込み処理が１０サイクルから２０サイクルへ進むに従って、ホール内がボイドを発生することなく埋め込まれて行くのが確認できた。
更に、各高周波電源の周波数も１３．５６ＭＨｚに限定されるものではなく、他の周波数、例えば２７．０ＭＨｚ等を用いることもできる。またプラズマ用の不活性ガスとしてはＡｒガスに限定されず、他の不活性ガス、例えばＨｅやＮｅ等を用いてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ＬＣＤ基板、ガラス基板、セラミックス基板等にも本発明を適用することができる。
本発明に係るプラズマ成膜装置の一例を示す断面図である。 スパッタエッチングの角度依存性を示すグラフである。 バイアス電力とウエハ上面の成膜量との関係を示すグラフである。 本発明方法の一例を説明するためのフローチャートを示す図である。 本発明方法の各工程の作用を説明する説明図である。 拡散工程の作用を説明する説明図である。 幅１００ｎｍの溝（トレンチ）を従来方法と本発明の成膜方法で銅による埋め込みを行った時の断面状態を示す電子顕微鏡写真である。 本発明方法を用いて幅１００ｎｍの溝（トレンチ）と直径１０ｎｍのホールの埋め込みをサイクル数を異ならせて行った時の断面状態を示す電子顕微鏡写真である。 半導体ウエハの表面に形成された凹部の一例を示す断面斜視図である。 図９中の一部の凹部を埋め込むための従来の成膜方法を示す工程図である。
符号の説明
２，４ 凹部
２２ プラズマ成膜装置
２４ 処理容器
３４ 載置台
３６ ガス溝
４２ 冷媒循環路（冷却手段）
４４ 抵抗加熱ヒータ（加熱手段）
５４ バイアス電源
６２ プラズマ発生源
７２ ターゲット用の直流電源
７４ 誘導コイル部
７０ 金属ターゲット
８０ 装置制御部
８２ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (17)

  1. 真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、前記金属粒子を前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、
    前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、
    前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すようにしたことを特徴とする成膜方法。
  2. 前記バイアス電力は、前記凹部に形成されている下地膜がエッチングされないような大きさであることを特徴とする請求項１記載の成膜方法。
  3. 前記所定の温度範囲は、前記金属膜が体拡散する温度より小さいことを特徴とする請求項１または２記載の成膜方法。
  4. 前記拡散工程においては前記被処理体を前記プラズマガスの衝突エネルギーにより加熱するようにしたことを特徴とする請求項１乃至３のいずれかに記載の成膜方法。
  5. 前記成膜工程と前記拡散工程とは同一の処理容器内で交互に繰り返し行われることを特徴とする請求項１乃至４のいずれかに記載の成膜方法。
  6. 前記凹部の幅、或いは直径は１００ｎｍ以下であることを特徴とする請求項１乃至５のいずれかに記載の成膜方法。
  7. 前記１回の成膜工程で形成する前記金属膜の厚さは５ｎｍ以下であることを特徴とする請求項１乃至６のいずれかに記載の成膜方法。
  8. 前記凹部は、配線用の溝、或いはホールであることを特徴とする請求項１乃至７のいずれかに記載の成膜方法。
  9. 前記金属膜は、銅または銅合金よりなることを特徴とする請求項１乃至８のいずれかに記載の成膜方法。
  10. 前記所定の温度範囲は２００〜４００℃の範囲内であることを特徴とする請求項９記載の成膜方法。
  11. 前記凹部は、断面が少なくとも２段の段部構造になっており、幅の狭い下段の段部が前記金属膜により埋め込まれた後に、上段の段部を埋め込むメッキ工程を行うことを特徴とする請求項１乃至１０のいずれかに記載の成膜方法。
  12. 前記凹部は、断面が少なくとも２段の段部構造になっており、幅の狭い下段の段部と上段の段部は、前記金属膜により埋め込まれることを特徴とする請求項１乃至１０のいずれかに記載の成膜方法。
  13. 真空引き可能になされた処理容器と、
    凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマにより金属粒子を発生する金属ターゲットと、
    前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、
    前記載置台に対して所定のバイアス電力を供給するバイアス電源と、
    装置全体の動作を制御する装置制御部と、を有して、プラズマにより前記金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子をバイアス電力により凹部が形成されている被処理体に引き込んで前記凹部を金属膜により埋め込むようにしたプラズマ成膜装置において、
    前記装置制御部は、
    前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子に対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、
    前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すように制御することを特徴とするプラズマ成膜装置。
  14. 前記載置台は、前記被処理体を冷却する冷却手段を有することを特徴とする請求項１３記載のプラズマ成膜装置。
  15. 前記載置台は、前記被処理体を加熱する加熱手段を有することを特徴とする請求項１３または１４記載のプラズマ成膜装置。
  16. 前記載置台の表面には、熱伝導ガスを流すガス溝が形成されていることを特徴とする請求項１３乃至１５のいずれかに記載のプラズマ成膜装置。
  17. 真空引き可能になされた処理容器と、
    凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマにより金属粒子を発生する金属ターゲットと、
    前記金属ターゲットへ放電用電力を供給するターゲット用の直流電源と、
    前記載置台に対して所定のバイアス電力を供給するバイアス電源と、
    装置全体の動作を制御する装置制御部と、を有して、プラズマにより前記金属ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子をバイアス電力により凹部が形成されている被処理体に引き込んで前記凹部を金属膜により埋め込むようにしたプラズマ成膜装置を用いて成膜を行うに際して、
    前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属粒子に対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して前記凹部内に前記金属膜を形成する成膜工程と、
    前記金属粒子の供給を停止した状態で前記被処理体を前記金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより前記金属膜の原子を前記凹部の底部に向けて移動させる拡散工程と、を交互に複数回繰り返すように前記プラズマ成膜装置を制御するプログラムを記憶することを特徴とする記憶媒体。

JP2006033022A 2006-02-09 2006-02-09 成膜方法、プラズマ成膜装置及び記憶媒体 Expired - Fee Related JP5023505B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006033022A JP5023505B2 (ja) 2006-02-09 2006-02-09 成膜方法、プラズマ成膜装置及び記憶媒体
TW096105168A TWI390089B (zh) 2006-02-09 2007-02-09 Film forming method, plasma film forming device and memory medium
KR1020087021299A KR101025986B1 (ko) 2006-02-09 2007-02-09 성막 방법, 플라즈마 성막 장치 및 기억 매체
US12/223,781 US8026176B2 (en) 2006-02-09 2007-02-09 Film forming method, plasma film forming apparatus and storage medium
CN2007800127655A CN101421825B (zh) 2006-02-09 2007-02-09 成膜方法
PCT/JP2007/052385 WO2007091682A1 (ja) 2006-02-09 2007-02-09 成膜方法、プラズマ成膜装置及び記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033022A JP5023505B2 (ja) 2006-02-09 2006-02-09 成膜方法、プラズマ成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2007214387A true JP2007214387A (ja) 2007-08-23
JP5023505B2 JP5023505B2 (ja) 2012-09-12

Family

ID=38345274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033022A Expired - Fee Related JP5023505B2 (ja) 2006-02-09 2006-02-09 成膜方法、プラズマ成膜装置及び記憶媒体

Country Status (6)

Country Link
US (1) US8026176B2 (ja)
JP (1) JP5023505B2 (ja)
KR (1) KR101025986B1 (ja)
CN (1) CN101421825B (ja)
TW (1) TWI390089B (ja)
WO (1) WO2007091682A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054268A1 (ja) * 2007-10-24 2009-04-30 Tokyo Electron Limited Ｃｕ配線の形成方法
WO2009096095A1 (ja) * 2008-01-30 2009-08-06 Tokyo Electron Limited 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
JP2010219354A (ja) * 2009-03-17 2010-09-30 Tokyo Electron Ltd 載置台構造及びプラズマ成膜装置
JP2011236490A (ja) * 2010-05-13 2011-11-24 Ulvac Japan Ltd スパッタ方法及びスパッタ装置
WO2012043478A1 (ja) * 2010-09-28 2012-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2012169590A (ja) * 2011-01-27 2012-09-06 Tokyo Electron Ltd Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP2012209483A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd 成膜方法およびリスパッタ方法、ならびに成膜装置
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
JP2014514734A (ja) * 2011-03-11 2014-06-19 アプライド マテリアルズ インコーポレイテッド ランプアセンブリを使用した基板下面のオフアングル加熱
US8859422B2 (en) 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
KR101741896B1 (ko) 2014-05-16 2017-05-30 도쿄엘렉트론가부시키가이샤 Cu 배선의 제조 방법 및 기억 매체

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904779B1 (ko) * 2004-10-19 2009-06-25 도쿄엘렉트론가부시키가이샤 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
US8030215B1 (en) * 2008-02-19 2011-10-04 Marvell International Ltd. Method for creating ultra-high-density holes and metallization
FR2960884B1 (fr) * 2010-06-02 2012-06-01 Commissariat Energie Atomique Procede de diffusion de particules metalliques au sein d'une couche composite
US8841211B2 (en) * 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8993434B2 (en) * 2010-09-21 2015-03-31 Applied Materials, Inc. Methods for forming layers on a substrate
NO341684B1 (no) * 2010-10-27 2017-12-18 Inst Energiteknik Fremgangsmåte for fremstilling av en solcelle.
US20120196242A1 (en) * 2011-01-27 2012-08-02 Applied Materials, Inc. Substrate support with heater and rapid temperature change
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
US20140117550A1 (en) * 2012-10-29 2014-05-01 International Business Machines Corporation Semiconductor device including an insulating layer, and method of forming the semiconductor device
US8890262B2 (en) 2012-11-29 2014-11-18 Globalfoundries Inc. Semiconductor device having a metal gate recess
US9087542B1 (en) 2012-12-10 2015-07-21 Western Digital (Fremont), Llc Method for providing a structure having reduced voids in a magnetic recording transducer
KR102085086B1 (ko) * 2013-10-29 2020-03-05 삼성전자주식회사 반도체 장치 및 그 제조방법
US10014179B2 (en) * 2015-02-13 2018-07-03 Applied Materials, Inc. Methods for forming cobalt-copper selective fill for an interconnect
KR101871900B1 (ko) * 2015-03-25 2018-06-27 가부시키가이샤 알박 고주파 스퍼터링 장치 및 스퍼터링 방법
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
WO2020160545A1 (en) * 2019-02-01 2020-08-06 Averatek Corporation Coating of nano-scaled cavities
KR102605619B1 (ko) 2019-07-17 2023-11-23 삼성전자주식회사 기판 관통 비아들을 포함하는 반도체 소자 및 그 제조 방법
US11898248B2 (en) 2019-12-18 2024-02-13 Jiangsu Favored Nanotechnology Co., Ltd. Coating apparatus and coating method
CN117127154A (zh) * 2023-10-16 2023-11-28 粤芯半导体技术股份有限公司 一种半导体器件中的互连金属的沉积方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684829A (ja) * 1992-09-02 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH10214836A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置ならびに半導体集積回路装置
JPH10223566A (ja) * 1996-12-16 1998-08-21 Applied Materials Inc Ｐｖｄによる導電物の選択的充填方法
JPH1154612A (ja) * 1997-07-30 1999-02-26 Sony Corp 半導体装置およびその製造方法
JPH11274159A (ja) * 1998-02-07 1999-10-08 Lg Semicon Co Ltd 半導体素子の銅を用いる配線形成方法
JPH11307477A (ja) * 1998-04-23 1999-11-05 Kobe Steel Ltd 金属配線膜の形成方法
JP2000174026A (ja) * 1998-11-25 2000-06-23 Applied Materials Inc 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JP2001007049A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法およびその製造装置
JP2001303247A (ja) * 1999-11-24 2001-10-31 Applied Materials Inc 側壁被覆性を改善するためのｉｍｐ及びスパッタリング処理の交互するステップ
JP2002510364A (ja) * 1997-06-23 2002-04-02 アプライド マテリアルズ インコーポレイテッド バイアススパッタリング方法
JP2004153162A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 配線構造の形成方法
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
WO2005067025A1 (ja) * 2004-01-08 2005-07-21 Fujitsu Limited 配線構造の形成方法及び半導体装置
JP2005285820A (ja) * 2004-03-26 2005-10-13 Ulvac Japan Ltd バイアススパッタ成膜方法及び膜厚制御方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
JP2950218B2 (ja) * 1995-09-18 1999-09-20 ヤマハ株式会社 半導体装置の製造方法
JPH1074760A (ja) 1996-08-30 1998-03-17 Sony Corp 配線形成方法
US5936829A (en) * 1997-01-02 1999-08-10 Cvc Products, Inc. Thermally conductive chuck for vacuum processor
US5976327A (en) * 1997-12-12 1999-11-02 Applied Materials, Inc. Step coverage and overhang improvement by pedestal bias voltage modulation
JP2000077365A (ja) 1998-08-29 2000-03-14 Tokyo Electron Ltd 研磨スラリー及び研磨方法
US6259592B1 (en) * 1998-11-19 2001-07-10 Applied Materials, Inc. Apparatus for retaining a workpiece upon a workpiece support and method of manufacturing same
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
JP3836696B2 (ja) * 2001-08-31 2006-10-25 株式会社東芝 半導体製造システムおよび半導体装置の製造方法
JP4458740B2 (ja) * 2002-09-13 2010-04-28 株式会社アルバック バイアススパッタ成膜方法及びバイアススパッタ成膜装置
KR100904779B1 (ko) * 2004-10-19 2009-06-25 도쿄엘렉트론가부시키가이샤 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684829A (ja) * 1992-09-02 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH10223566A (ja) * 1996-12-16 1998-08-21 Applied Materials Inc Ｐｖｄによる導電物の選択的充填方法
JPH10214836A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd 半導体集積回路装置の製造方法および製造装置ならびに半導体集積回路装置
JP2002510364A (ja) * 1997-06-23 2002-04-02 アプライド マテリアルズ インコーポレイテッド バイアススパッタリング方法
JPH1154612A (ja) * 1997-07-30 1999-02-26 Sony Corp 半導体装置およびその製造方法
JPH11274159A (ja) * 1998-02-07 1999-10-08 Lg Semicon Co Ltd 半導体素子の銅を用いる配線形成方法
JPH11307477A (ja) * 1998-04-23 1999-11-05 Kobe Steel Ltd 金属配線膜の形成方法
JP2000174026A (ja) * 1998-11-25 2000-06-23 Applied Materials Inc 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JP2001007049A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法およびその製造装置
JP2001303247A (ja) * 1999-11-24 2001-10-31 Applied Materials Inc 側壁被覆性を改善するためのｉｍｐ及びスパッタリング処理の交互するステップ
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
JP2004153162A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 配線構造の形成方法
WO2005067025A1 (ja) * 2004-01-08 2005-07-21 Fujitsu Limited 配線構造の形成方法及び半導体装置
JP2005285820A (ja) * 2004-03-26 2005-10-13 Ulvac Japan Ltd バイアススパッタ成膜方法及び膜厚制御方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054268A1 (ja) * 2007-10-24 2009-04-30 Tokyo Electron Limited Ｃｕ配線の形成方法
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
WO2009096095A1 (ja) * 2008-01-30 2009-08-06 Tokyo Electron Limited 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
JP2010219354A (ja) * 2009-03-17 2010-09-30 Tokyo Electron Ltd 載置台構造及びプラズマ成膜装置
JP2011236490A (ja) * 2010-05-13 2011-11-24 Ulvac Japan Ltd スパッタ方法及びスパッタ装置
JP2012074522A (ja) * 2010-09-28 2012-04-12 Tokyo Electron Ltd 成膜方法及び成膜装置
WO2012043478A1 (ja) * 2010-09-28 2012-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2012169590A (ja) * 2011-01-27 2012-09-06 Tokyo Electron Ltd Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
US8859422B2 (en) 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
JP2014514734A (ja) * 2011-03-11 2014-06-19 アプライド マテリアルズ インコーポレイテッド ランプアセンブリを使用した基板下面のオフアングル加熱
JP2012209483A (ja) * 2011-03-30 2012-10-25 Tokyo Electron Ltd 成膜方法およびリスパッタ方法、ならびに成膜装置
KR101741896B1 (ko) 2014-05-16 2017-05-30 도쿄엘렉트론가부시키가이샤 Cu 배선의 제조 방법 및 기억 매체

Also Published As

Publication number Publication date
CN101421825B (zh) 2010-09-29
CN101421825A (zh) 2009-04-29
TWI390089B (zh) 2013-03-21
US8026176B2 (en) 2011-09-27
KR20080090559A (ko) 2008-10-08
US20100167540A1 (en) 2010-07-01
JP5023505B2 (ja) 2012-09-12
TW200734493A (en) 2007-09-16
WO2007091682A1 (ja) 2007-08-16
KR101025986B1 (ko) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
JP4967354B2 (ja) シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP5392215B2 (ja) 成膜方法及び成膜装置
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
JP2007043038A (ja) 金属膜の成膜方法、成膜装置及び記憶媒体
JP2006148074A (ja) 成膜方法及びプラズマ成膜装置
US9362166B2 (en) Method of forming copper wiring
JP2012169590A (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
TWI689013B (zh) Ｃｕ配線形成方法及半導體裝置之製造方法、記憶媒體
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP2016174141A (ja) Ｃｕ配線の製造方法
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
JP2012204522A (ja) 成膜方法およびＣｕ配線の形成方法
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees