JP2007212234A - 信号検出装置 - Google Patents

Abstract

【課題】入力された複素信号のうちの実部信号または虚部信号のみを用いて信号処理する場合であっても所望の信号を効率よく検出できる信号検出装置。
【解決手段】入力信号である複素信号の位相を変化させる位相変化回路２と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路３と、実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路４と、位相変化回路に対して位相をＮ（Ｎは正の整数）通りに変化させるように指示する検出制御回路１と、検出制御回路からの指示に応じて短時間フーリエ変換回路から得られたＮ通りの信号のうちの最大値を有する信号を求める最大値検出回路６と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器８とを備える。
【選択図】図１

Description

本発明は、目標を検出または追尾するレーダ装置や外部からの信号波形を観測する受信装置に適用されて信号を検出する信号検出装置に関する。

従来のレーダ装置等に適用される信号検出装置において、瞬時にしか出現しない目標を表す信号（以下、「目標信号」という）を検出するためには、大きいＳＮ比（信号電力対雑音電力比）が必要になるが、目標信号が小さい場合やレーダ装置のアンテナ利得が小さい場合にはＳＮ比が小さく、目標信号を検出できないという問題があった。

このような問題を解決するために、短時間フーリエ変換（ＳＴＦＴ：Short Time Fourier Transform）や離散ウェーブレット変換（ＤＷＴ：Discrete Wavelet Transform）を用いてＳＮ比が小さい目標信号を検出するレーダ装置が知られている。なお、短時間フーリエ変換および離散ウェーブレット変換の詳細は、例えば非特許文献１および非特許文献２にそれぞれ記載されている。

図９は、短時間フーリエ変換または離散ウェーブレット変換を利用した従来のレーダ装置の構成を示す図である。このレーダ装置は、変換回路９、ＣＦＡＲ（Constant False Alarm Rate）回路７および検出器８から構成されている。変換回路９は、短時間フーリエ変換回路（以下、「ＳＴＦＴ回路」と略する）または離散ウェーブレット変換回路（以下、「ＤＷＴ回路」と略する）から構成されている。

このレーダ装置においては、変換回路９がＳＴＦＴ回路によって構成される場合には、変換回路９は、レーダ送受信信号として得られる入力信号を短時間フーリエ変換により時間−周波数軸上の信号に変換し、ＣＦＡＲ回路７に送る。ＣＦＡＲ回路７は、変換回路９から送られてくる信号に基づき誤警報確率を一定の低さに抑えた信号を生成して検出器８に送る。検出器８は、ＣＦＡＲ回路７から送られてくる信号に基づき目標検出処理を実行し、検出した目標を表す信号を外部に出力する。

また、変換回路９がＤＷＴ回路によって構成される場合には、変換回路９は、入力信号をウェーブレット変換することにより生成されたウェーブレット展開係数から、ノイズが含まれることが予想される成分を除去した後、逆ウェーブレット変換によりウェーブレット展開係数を再び周波数成分に戻してＣＦＡＲ回路７に送る。ＣＦＡＲ回路７および検出器８の動作は、上記と同じである。なお、ＣＦＡＲ回路７において行われるＣＦＡＲ処理の詳細は、例えば非特許文献３に記載されている。
榊原著、"ウェーヴレットビギナーズガイド"、東京電機大学出版局、ｐｐ．２３−２４（１９９５） 中野他著、"ウェーブレットによる信号処理と画像処理"、共立出版株式会社、ｐｐ．４９−７０、ｐｐ．１０１−１１０（１９９９） 関根著、"レーダ信号処理技術"、電子情報通信学会、ｐｐ．９６−１０６（１９９１）

しかしながら、上述した従来のレーダ装置では、変換回路９がＳＴＦＴ回路によって構成される場合、入力信号である複素信号の実部信号および虚部信号の両方を用いて短時間フーリエ変換すれば、瞬時しか出現しない目標信号を検出できないという問題は生じないが、回路規模や演算規模の制約から、複素信号のうちの実部信号または虚部信号のみを使用した簡単な方法で短時間フーリエ変換することが求められる場合がある。この場合、以下のような問題がある
今、入力信号として瞬時にしか出現しない信号が与えられる場合を考える。この場合、入力信号（複素信号）の振幅は、一般的に、図１０（ａ）に示すように、短時間だけ出現し、且つ、図１０（ｂ）に示すように、その位相は時間の経過に伴って変化する。このような入力信号に対して、実部信号または虚部信号のみを用いて短時間フーリエ変換を行うと、位相回転の度合いによっては入力信号が大きく崩れる場合がある。

例えば、入力信号（複素信号）が、図１１（ａ）に示すような振幅に対して図１１（ｂ）に示すような位相を有する場合、その実部信号の波形は、図１１（ｃ）に示すように、入力信号の振幅波形を比較的忠実に表現した波形になる。これに対し、入力信号（複素信号）が、図１２（ａ）に示すような振幅に対して図１２（ｂ）に示すような位相を有する場合、その実部信号の波形は、図１２（ｃ）に示すように、入力信号の振幅波形が大きく崩れた波形になる。入力信号の振幅波形が大きく崩れると、後段における信号処理において目標検出が困難になる。また、変換回路９がＤＷＴ回路によって構成される場合も、入力信号である複素信号の実部信号および虚部信号の両方が用いられないので、上記と同様の問題がある。

このように、入力信号が複素信号の場合は、その複素信号の実部信号または虚部信号のいずれか一方のみを用いて信号処理を行うと、入力信号の位相回転の度合いによっては入力信号の振幅波形が崩れるので、短時間フーリエ変換や離散ウェーブレット変換を適用したとしても目標信号を検出できないという問題がある。この問題を解消するためには、入力信号の位相を変化させて最適化すればよいが、通常は位相回転量を観測することは困難である。

本発明は、上述した問題を解消するためになされたものであり、その課題は、入力された複素信号のうちの実部信号または虚部信号のみを用いて信号処理する場合であっても所望の信号を効率よく検出できる信号検出装置を提供することにある。

上記課題を達成するために、請求項１記載の発明は、入力信号である複素信号の位相を変化させる位相変化回路と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路と、位相変化回路に対して位相をＮ（Ｎは正の整数）通りに変化させるように指示する検出制御回路と、検出制御回路からの指示に応じて短時間フーリエ変換回路から得られたＮ通りの信号のうちの最大値を有する信号を求める最大値検出回路と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器とを備えたことを特徴とする。

請求項２記載の発明は、入力信号である複素信号の位相を変化させる位相変化回路と、位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、実部虚部抽出回路で抽出された実部信号または虚部信号をウェーブレット変換するウェーブレット変換回路と、位相変化回路に対して位相をＮ（Ｎは正の整数）通りに変化させるように指示する検出制御回路と、検出制御回路からの指示に応じてウェーブレット変換回路から得られたＮ通りの信号のうちの最大値を有する信号を求める最大値検出回路と、最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器とを備えたことを特徴とする。

請求項１記載の発明によれば、入力信号である複素信号の位相をＮ通りに変化させ、これらＮ通りの複素信号の各々について、その実部信号または虚部信号に対して短時間フーリエ変換を実施することにより得られたＮ通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相回転の大きさに拘らず目標信号を検出することができる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて短時間フーリエ変換処理を行う場合であっても所望の信号を効率よく検出できる。

また、請求項２記載の発明によれば、入力信号である複素信号の位相をＮ通りに変化させ、これらＮ通りの複素信号の各々について、その実部信号または虚部信号に対して離散ウェーブレット変換を実施することにより得られたＮ通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相回転の大きさに拘らず目標信号を検出することができる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて離散ウェーブレット変換処理を行う場合であっても所望の信号を効率よく検出できる。

以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。なお、以下では、本発明に係る信号検出装置が捜索用のレーダ装置に適用された場合について説明する。また、以下の各実施例において、背景技術の欄で説明した従来のレーダ装置の構成要素と同一または相当する構成要素には背景技術の欄で使用した符号と同一の符号を付して説明する。

図１は、本発明の実施例１に係る信号検出装置の構成を示すブロック図である。この信号検出装置は、検出制御回路１、位相変化回路２、実部虚部抽出回路３、ＳＴＦＴ回路４、結果保存回路５、最大値検出回路６、ＣＦＡＲ回路７および検出器８から構成されている。

この信号検出装置には、図示しないアンテナを介してビームを送受信することにより得られた受信信号が入力信号として入力される。この入力信号は、送受信信号のＰＲＩ（Pulse Repetition Interval：パルス繰返し間隔）毎の信号がレンジセル毎に処理される。入力信号は複素信号であり、「ｆ（Ｉ＋ｊＱ）」で表す。

検出制御回路１は、信号検出装置の全体を制御する。具体的には、検出制御回路１は、入力信号の位相回転量を指示するための入力位相制御信号を生成して位相変化回路２に送るとともに、ＳＴＦＴ回路４により短時間フーリエ変換された信号の保存を制御するための保存制御信号を生成して結果保存回路５に送る。

位相変化回路２は、検出制御回路１から送られてくる入力位相制御信号にしたがって入力信号の位相をφｎだけ回転させ、実部虚部抽出回路３に送る。この位相変化回路２における位相回転は、検出制御回路１から送られてくる入力位相制御信号に応じて、Ｎ（Ｎは正の整数）通りの位相回転量について行われる。位相変化回路２における位相回転は、下式で表される。

ここで、
Ｉ ； 実部
Ｑ ； 虚部
ｊ ； 虚数単位
φｎ ； 位相回転量（ｎ＝１〜Ｎ）
実部虚部抽出回路３は、所定の指示にしたがって、位相変化回路２から送られてくる複素信号のうちの実部信号または虚部信号のいずれか一方のみを抽出してＳＴＦＴ回路４に送る。

ＳＴＦＴ回路４は、実部虚部抽出回路３から送られてくる実部信号または虚部信号に対して短時間フーリエ変換を実施することにより時間−周波数（バンク）軸の信号を生成する。ＳＴＦＴ回路４における短時間フーリエ変換は、図２に示すように、Ｐ個のパルスを送受信してＰ個のＰＲＩデータが得られた場合に、まず、切り出された１つのレンジセルに含まれるＰ個のＰＲＩデータのうちのｐ（ｐ＜Ｐ）個を用いてＦＦＴ（Fast Fourier Transform：高速フーリエ変換）処理が行われる。このＦＦＴ処理は、ＦＦＴ処理の対象とするｐ個のＰＲＩデータを、あらかじめ設定された重複率で時間軸方向にずらしながら、Ｐ個のＰＲＩデータの全てについてのＦＦＴ処理が完了するまで繰り返される。そして、ＦＦＴ処理によって得られた複数の信号のうちの最大値を有する信号Ｓｎが、結果保存回路５に送られる。

結果保存回路５は、検出制御回路１からの保存制御信号に応じて、ＳＴＦＴ回路４から送られてくる信号Ｓｎを保存する。ＳＴＦＴ回路４における短時間フーリエ変換は、Ｎ通りの位相回転がなされた実部信号または虚部信号に対して行われるので、結果保存回路５にはＮ通りの信号Ｓｎが保存されることになる。この結果保存回路５に保存されているＮ通りの信号Ｓｎは、最大値検出回路６によって読み出される。

最大値検出回路６は、結果保存回路５に保存されているＮ通りの信号Ｓｎのうちの最大値を有する最大信号Ｓｍａｘを検出し、ＣＦＡＲ回路７に送る。最大信号Ｓｍａｘの検出は、下式により表すことができる。

ＣＦＡＲ回路７は、最大値検出回路６から送られてくる最大信号Ｓｍａｘに対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器８に送る。ＣＦＡＲ回路７において行われるＣＦＡＲ処理の詳細は、例えば非特許文献２に記載されている。図３は、ＣＦＡＲ回路７の一例として、相加平均で規格化を行うリニアＣＦＡＲ回路の構成を示すブロック図である。ＣＦＡＲ回路７は、遅延回路７１、加算回路７２、平均化処理回路７３および除算回路７４から構成されている。

遅延回路７１は、入力された信号ｘｉを遅延させた後、加算回路７２および除算回路７４に送る。加算回路７２は、一定期間に遅延回路７１から送られてくるＭ（Ｍは正の整数）個のデータを加算し、平均化処理回路７３に送る。平均化処理回路７３は、加算回路７２から送られてくるＭ個のデータの平均値を算出し、除算回路７４に送る。除算回路７４は、遅延回路７１から送られてくるデータを平均値で除算して出力する。なお、ＣＦＡＲ回路７は、相乗平均で規格化を行う対数ＣＦＡＲ回路によって実現することもできる。

検出器８は、ＣＦＡＲ回路７から送られてくる信号を所定のスレッショルドレベルと比較し、ＣＦＡＲ回路７から送られてくる信号が所定のスレッショルドレベルより大きい場合に「検出あり」を表す信号を外部に出力し、そうでなければ「検出なし」を表す信号を外部に出力する。

次に、上記のように構成される本発明の実施例１に係る信号検出装置の動作を、図４に示す目標検出処理のフローチャートを参照しながら説明する。なお、以下では、１つのレンジセルに対する処理を行う場合について説明するが、実際には全てのレンジセルに対して以下の処理が行われる。

目標検出処理が開始されると、まず、入力信号として複素信号が入力される（ステップＳ１）。次いで、位相回転が行われる（ステップＳ２）。すなわち、検出制御回路１は、位相回転量を設定するための入力位相制御信号を位相変化回路２に送る。位相変化回路２は、検出制御回路１から送られてくる入力位相制御信号に応じて入力信号の位相をφｎだけ回転させ、ＳＴＦＴ回路４に送る。次いで、実部または虚部が抽出される（ステップＳ３）。すなわち、実部虚部抽出回路３は、位相変化回路２から送られてくる位相回転された複素信号のうちの実部信号または虚部信号を抽出し、ＳＴＦＴ回路４に送る。

次いで、短時間フーリエ変換（ＳＴＦＴ）が行われる（ステップＳ４）。すなわち、ＳＴＦＴ回路４は、実部虚部抽出回路３から送られてくる実部信号または虚部信号に対し、短時間フーリエ変換を実施する。この短時間フーリエ変換により得られた時間−周波数軸上の最大値を有する信号Ｓｎは、結果保存回路５に送られる。結果保存回路５は、検出制御回路１からの保存制御信号に応じて、ＳＴＦＴ回路４から送られてくる信号を保存する。

次いで、位相回転が終了したかどうかが調べられる（ステップＳ５）。すなわち、Ｎ通りの位相回転量に対する処理が終了したかどうかが調べられる。このステップＳ５において、位相回転が終了していないことが判断されると、シーケンスはステップＳ２に戻り、上述した処理が繰り返される。

一方、上記ステップＳ５において、位相回転が終了したことが判断されると、次いで、最大値が求められる（ステップＳ６）。最大値検出回路６は、結果保存回路５に保存されているＮ通りの信号Ｓｎのうちの最大値を有する信号Ｓｍａｘを検出し、ＣＦＡＲ回路７に送る。ＣＦＡＲ回路７は、最大値検出回路６から送られてくる信号Ｓｍａｘに対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器８に送る。

次いで、スレッショルド検出が行われる（ステップＳ７）。すなわち、検出器８は、ＣＦＡＲ回路７から送られてくる信号を所定のスレッショルドレベルと比較し、ＣＦＡＲ回路７から送られてくる信号が所定のスレッショルドレベルより大きければ「検出あり」を表す信号を外部に出力し、そうでなければ「検出なし」を表す信号を外部に出力する。以上により目標検出処理は終了する。

図５は、図４に示すフローチャートによって実現される目標検出処理を説明するための図である。入力信号の位相をφ１、φ２、・・・、φＮだけ順次回転させて短時間フーリエ変換（ＳＴＦＴ）を行い、各短時間フーリエ変換により得られた時間−周波数軸上の最大値を有するＮ通りの信号Ｓｎのうちの最大値を有する信号Ｓｍａｘを、所定のスレッショルドレベルと比較することにより検出する。

以上説明したように、実施例１に係る信号検出装置によれば、入力信号である複素信号の位相をＮ通りに変化させ、これらＮ通りの複素信号の各々について、その実部信号または虚部信号に対して短時間フーリエ変換を実施することにより得られたＮ通りの信号のうちの最大値を有する信号を所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相を変化させて最適化しなくても、最適化したのと同様の効果が得られる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて短時間フーリエ変換処理を行う場合であっても所望の信号を効率よく検出できる。

なお、上述した実施例１では、ＣＦＡＲ処理を行うことにより目標を検出する場合について説明したが、固定のスレショルドレベルと比較する等、他の方法で目標を検出するように構成することもできる。

本発明の実施例２に係る信号検出装置は、実施例１における短時間フーリエ変換に代えて離散ウェーブレット変換を用いるようにしたものである。

図６は、本発明の実施例２に係る信号検出装置の構成を示すブロック図である。この信号検出装置は、実施例１に係る信号検出装置のＳＴＦＴ回路４が、ＤＷＴ回路１０に置き換えられて構成されている。以下では、実施例１と相違する部分を中心に説明する。

ＤＷＴ回路１０は、実部虚部抽出回路３から送られてくる実部信号または虚部信号に対して離散ウェーブレット変換を実施し、複数のウェーブレット展開係数ｗを求める。離散ウェーブレット変換は、図７（ｂ）および図７（ｃ）に示すように、入力信号の波形Ｓ０をスケーリング係数とウェーブレット展開係数（ＤＷＴ展開係数）で近似するものである。スケーリング係数には複数のレベル１〜ｊがあり、各レベルによって近似の程度が異なる。ウェーブレット展開係数は、スケーリング係数のレベル間における差に相当する。

このような離散ウェーブレット変換は、図７（ａ）に示すように、時間周波数フィルタで表すことができる。レベルの順に、周波数領域は、広域から低域へ遷移する。すなわち、高域においては短時間のフィルタ特性を持ち、低域に行くほど長時間のフィルタ特性を持つようになる。このフィルタ特性は、例えば非特許文献２に記載されているように、下式（３）〜（８）で表すことができる。

ここで、
ｆｊ：ｊレベルの近似関数（ｊ＝１〜Ｊ）
ｇｊ：ｊレベルの展開関数
ｓｋ：スケーリング展開係数（ｋ＝１〜Ｋ）
ｗｋ：ウェーブレット展開係数
φ ：スケーリング関数
ψ ：マザー・ウェーブレット関数
ｐｋ：マザー・ウェーブレット関数により決まる数列
＊ ：複素共役
ここで、（７）式に示すｗは、レベルｊにおける近似関数と実際の波形との差分を表す成分であり、もし瞬時にしか発生しない信号があれば、その成分はｗに含まれる。このＤＷＴ回路１０において得られたウェーブレット展開係数は、結果保存回路５に送られて保存される。

最大値検出回路６は、結果保存回路５の中から、検出制御回路１から送られてくる保存制御信号によって選定された所定のレベルのウェーブレット展開係数をＣＦＡＲ回路７に送る。ＣＦＡＲ回路７は、最大値検出回路６から送られてくるウェーブレット展開係数に対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器８に送る。検出器８は、ＣＦＡＲ回路７から送られてくる信号を所定のスレッショルドレベルと比較し、ＣＦＡＲ回路７から送られてくる信号が所定のスレッショルドレベルより大きければ「検出あり」を表す信号を、そうでなければ「検出なし」を表す信号を外部に出力する。

次に、上記のように構成される本発明の実施例２に係る信号検出装置の動作を、図８に示す目標検出処理のフローチャートを参照しながら説明する。この目標検出処理は、図４に示した実施例１に係る目標検出処理のステップＳ４における短時間フーリエ変換処理が、ステップＳ１０の離散ウェーブレット変換（ＤＷＴ）処理に変更されていることを除けば、実施例１における目標検出処理と同じである。

ステップＳ１０の離散ウェーブレット変換処理では、ＤＷＴ回路１０は、実部虚部抽出回路３から送られてくる実部信号または虚部信号に対し、離散ウェーブレット変換を実施する。この離散ウェーブレット変換により得られたウェーブレット展開係数は、結果保存回路５に送られて保存される。結果保存回路５は、検出制御回路１からの保存制御信号に応じて、ＳＴＦＴ回路４から送られてくる信号を保存する。最大値検出回路６は、結果保存回路５の中から、検出制御回路１から送られてくる保存制御信号によって選定された所定のレベルのウェーブレット展開係数をＣＦＡＲ回路７に送る。ＣＦＡＲ回路７は、最大値検出回路６から送られてくるウェーブレット展開係数に対して、誤警報確率を一定の低さに抑えた信号を生成し、検出器８に送る。以後の処理は、実施例１の処理と同じである。

以上説明したように、実施例２に係る信号検出装置によれば、入力信号である複素信号の位相をＮ通りに変化させ、これらＮ通りの複素信号の各々について、その実部信号または虚部信号に対して離散ウェーブレット変換を実施することにより得られたＮ通りのウェーブレット展開係数のうちの最大値を有するものを所定のスレショルドレベルと比較して目標を検出するので、入力信号の位相を変化させて最適化しなくても、最適化したのと同様の効果が得られる。したがって、入力された複素信号のうちの実部信号または虚部信号のみを用いて離散ウェーブレット変換処理を行う場合であっても所望の信号を効率よく検出できる。

なお、上述した実施例２では、ＤＷＴ回路１０における離散ウェーブレット変換処理によって得られる離散ウェーブレット展開係数を用いて目標を検出するように構成したが、スケーリング係数を用いて目標を検出するように構成することもできる。

また、上述した実施例２では、ＣＦＡＲ処理を行うことにより目標を検出する場合について説明したが、固定のスレショルドレベルと比較する等、他の方法で目標を検出するように構成することもできる。

本発明に係る信号検出装置は、レーダ装置や受信装置に利用可能である。

本発明の実施例１に係る信号検出装置の構成を示すブロック図である。 図１に示すＳＴＦＴ回路における短時間フーリエ変換の原理を説明するための図である。 図１に示すＣＦＡＲ回路の構成を示すブロック図である。 本発明の実施例１に係る信号検出装置の動作を示すフローチャートである。 図４に示すフローチャートによって実現される目標検出処理を説明するための図である。 本発明の実施例２に係る信号検出装置の構成を示すブロック図である。 図６に示すＤＷＴ回路における離散ウェーブレット変換の原理を説明するための図である。 本発明の実施例２に係る信号検出装置の動作を示すフローチャートである。 従来の短時間フーリエ変換または離散ウェーブレット変換を利用したレーダ装置の構成を示す図である。 瞬時にしか出現しない入力信号を説明するための図である。 入力信号である複素信号の振幅と位相の関係を示す図である。 入力信号である他の複素信号の振幅と位相の関係を示す図である。

符号の説明

１ 検出制御回路
２ 位相変化回路
３ 実部虚部抽出回路
４ ＳＴＦＴ回路
５ 結果保存回路
６ 最大値検出回路
７ ＣＦＡＲ回路
８ 検出器
１０ ＤＷＴ回路

Claims (2)

1. 入力信号である複素信号の位相を変化させる位相変化回路と、
   前記位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、
   前記実部虚部抽出回路で抽出された実部信号または虚部信号を短時間フーリエ変換する短時間フーリエ変換回路と、
   前記位相変化回路に対して位相をＮ（Ｎは正の整数）通りに変化させるように指示する検出制御回路と、
   前記検出制御回路からの指示に応じて前記短時間フーリエ変換回路から得られたＮ通りの信号のうちの最大値を有する信号を求める最大値検出回路と、
   前記最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器と、
   を備えたことを特徴とする信号検出装置。
2. 入力信号である複素信号の位相を変化させる位相変化回路と、
   前記位相変化回路によって位相が変化された複素信号の実部信号または虚部信号を抽出する実部虚部抽出回路と、
   前記実部虚部抽出回路で抽出された実部信号または虚部信号をウェーブレット変換するウェーブレット変換回路と、
   前記位相変化回路に対して位相をＮ（Ｎは正の整数）通りに変化させるように指示する検出制御回路と、
   前記検出制御回路からの指示に応じて前記ウェーブレット変換回路から得られたＮ通りの信号のうちの最大値を有する信号を求める最大値検出回路と、
   前記最大値検出回路で検出された最大値を有する信号が所定のスレッショルドレベルより大きい場合に該信号を目標信号として検出する検出器と、
   を備えたことを特徴とする信号検出装置。
   
   

Images