JP2007207977A - Light emitting device and light emitting device array - Google Patents
Light emitting device and light emitting device array Download PDFInfo
- Publication number
- JP2007207977A JP2007207977A JP2006024625A JP2006024625A JP2007207977A JP 2007207977 A JP2007207977 A JP 2007207977A JP 2006024625 A JP2006024625 A JP 2006024625A JP 2006024625 A JP2006024625 A JP 2006024625A JP 2007207977 A JP2007207977 A JP 2007207977A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- type
- electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、発光素子及びそれを用いた発光素子アレイに関し、特に、電子写真ＬＥＤプリンタヘッドの光源等として好適に用いることが可能な発光素子及び発光素子アレイに関するものである。 The present invention relates to a light emitting element and a light emitting element array using the same, and more particularly to a light emitting element and a light emitting element array that can be suitably used as a light source of an electrophotographic LED printer head.
従来、発光素子の中でも、電子写真ＬＥＤプリンタヘッドのような光源用途においては、高精細化のために発光点をより小径化、集積化する必要性が高い。ところが、素子サイズ、素子ピッチ双方において、コンタクト電極サイズ、ワイヤーボンディングパッドサイズ、駆動方式の観点から単純にシュリンクすることは困難である。 Conventionally, among light emitting elements, in light source applications such as electrophotographic LED printer heads, it is highly necessary to reduce the diameter and integrate the light emitting points for higher definition. However, in both the element size and the element pitch, it is difficult to simply shrink from the viewpoint of the contact electrode size, the wire bonding pad size, and the driving method.
そこで、集積度を上げるために、発光ダイオードのｐ、ｎの電極を行列配列することにより、端子数に対する発光素子数を増加させる方法が、特許文献１に記載された形態で広く使用され、高密度ＬＥＤアレイでは既に実用されている。 Therefore, in order to increase the degree of integration, a method of increasing the number of light emitting elements with respect to the number of terminals by arranging p and n electrodes of light emitting diodes in a matrix is widely used in the form described in Patent Document 1, Already in practical use in density LED arrays.
また、発光点のピッチを小さくし、発光点数を増加させる手法として、透明石英基板の両面に発光ダイオードを形成し、且つ、その相互の位置を意図的にずらしてレイアウトする例が、特許文献２に記載されている。
従来の技術では、透明基板の上下に発光ダイオードを形成する場合には、発光ダイオードの発光波長に対して透明性を有する基板を使用しなければならない等、使用できる基板材料に制約が生じる。 In the conventional technology, when forming light emitting diodes on and under a transparent substrate, there are restrictions on the substrate materials that can be used, for example, a substrate having transparency with respect to the emission wavelength of the light emitting diode must be used.
また、透明基板の両面に発光ダイオードをレイアウトすると、基板裏面側の素子の発光強度の低下或いはばらつきの増大等が生じるという問題があった。 Further, when the light emitting diodes are laid out on both surfaces of the transparent substrate, there is a problem that the light emission intensity of the element on the back side of the substrate is reduced or the variation is increased.
本発明の目的は、基板材料の制約或いは発光強度低下やばらつき等が生じることなく、発光点ピッチを小さくでき、且つ、発光サイズを小さくすることが可能な発光素子及び発光素子アレイを提供することにある。 An object of the present invention is to provide a light-emitting element and a light-emitting element array capable of reducing the light-emitting point pitch and reducing the light-emission size without causing restrictions on the substrate material or lowering or variation in light emission intensity. It is in.
本発明の発光素子は、上記目的を達成するため、発光層と、前記発光層の一方の面側に形成された第１の極性を有する第１電流拡散層と、前記発光層の他方の面側に形成された第２の極性を有する第２電流拡散層と、前記第１電流拡散層の一部に形成された第１電極と、前記第２電流拡散層の一部に形成された第２電極と、備え、前記第１電極と前記第２電極とが互いに位置をずらして配置されており、前記第１電極と前記第２電極との選択パターンによって前記発光層における発光点を制御することを特徴とする。 In order to achieve the above object, the light emitting device of the present invention has a light emitting layer, a first current diffusion layer having a first polarity formed on one surface side of the light emitting layer, and the other surface of the light emitting layer. A second current diffusion layer having a second polarity formed on the side, a first electrode formed on a part of the first current diffusion layer, and a first electrode formed on a part of the second current diffusion layer. Two electrodes, wherein the first electrode and the second electrode are arranged so as to be shifted from each other, and a light emitting point in the light emitting layer is controlled by a selection pattern of the first electrode and the second electrode. It is characterized by that.
本発明においては、第１電極と第２電極とを互いに位置をずらして配置し、発光層における発光点の数を２つ以上とし、第１電極と第２電極との選択パターンによって発光層における発光点を制御する。そうすることで、基板材料の制約や発光素子の強度低下やバラツキ等を生じることなく、発光点ピッチを小さくでき、発光点サイズを小さくすることができる。 In the present invention, the first electrode and the second electrode are arranged so as to be shifted from each other, the number of light emitting points in the light emitting layer is set to two or more, and the light emitting layer has a selection pattern according to the selection pattern of the first electrode and the second electrode. Control the light emission point. By doing so, the light emitting point pitch can be reduced and the light emitting point size can be reduced without causing restrictions on the substrate material, lowering in intensity or variation of the light emitting element, and the like.
本発明によれば、発光層における発光部位を２つ以上増加させることが可能となり、基板材料の制約或いは発光強度低下やばらつき等を生じることなく、発光点ピッチを小さくでき、且つ、発光サイズを小さくすることが可能となる。 According to the present invention, it is possible to increase two or more light-emitting sites in the light-emitting layer, the light-emitting point pitch can be reduced, and the light-emitting size can be reduced without causing restrictions on the substrate material or lowering or variation in light-emitting intensity. It can be made smaller.
次に、添付図面を参照しながら発明を実施するための最良の形態について説明する。図１乃至図６は本発明に係る発光素子の実施形態の構造を示す概念図である。 Next, the best mode for carrying out the invention will be described with reference to the accompanying drawings. 1 to 6 are conceptual diagrams showing the structure of an embodiment of a light emitting device according to the present invention.
まず、図１は、発光層１と、それを挟持する第１の導電型の電流拡散層２と、第１の導電性と異なる極性を持つ第２の導電型の電流拡散層３と、それぞれの電流拡散層上にキャリアを注入する第１の導電型電極４、第２の導電型電極５から構成される発光素子を示す。発光層１は１面と２面を有し、１面側に第１の導電型の電流拡散層２が、２面側に第２の導電型の電流拡散層３が設けられている。 First, FIG. 1 shows a light emitting layer 1, a first conductivity type current spreading layer 2 sandwiching the light emitting layer 1, a second conductivity type current spreading layer 3 having a polarity different from the first conductivity, The light emitting element comprised from the 1st conductivity type electrode 4 and the 2nd conductivity type electrode 5 which inject | pour a carrier on the current diffusion layer of this is shown. The light emitting layer 1 has one surface and two surfaces, and a first conductivity type current diffusion layer 2 is provided on one surface side, and a second conductivity type current diffusion layer 3 is provided on the second surface side.
第１の導電型電極４としては電極４ａ〜４ｃの３つの電極が設けられ、第２の導電型電極５としては電極５ａ〜５ｂの２つの電極が設けられている。 The first conductive type electrode 4 is provided with three electrodes 4a to 4c, and the second conductive type electrode 5 is provided with two electrodes 5a to 5b.
本実施形態では、第１の導電型の電流拡散層２はｐ型電流拡散層、第２の導電型の電流拡散層３はｎ型電流拡散層、第１の導電型電極４はｐ型電極、第２の導電型電極５はｎ型電極である。 In the present embodiment, the first conductivity type current diffusion layer 2 is a p-type current diffusion layer, the second conductivity type current diffusion layer 3 is an n-type current diffusion layer, and the first conductivity type electrode 4 is a p-type electrode. The second conductivity type electrode 5 is an n-type electrode.
ここで、ｐ型電極４とｎ型電極５は、互いに位置をずらしてそれぞれ２つ以上レイアウトされている。また、ｐ型電極４、ｎ型電極５はそれぞれ個別に選択できるように隣接電極と電気的に分離されている。 Here, two or more p-type electrodes 4 and n-type electrodes 5 are laid out with their positions shifted from each other. The p-type electrode 4 and the n-type electrode 5 are electrically separated from the adjacent electrodes so that they can be individually selected.
また、発光層１は、ｐｎ接合層の他、ｐ，ｎ電流拡散層よりバンドギャップの小さいダブルへテロ活性層、量子井戸層のいずれかで構成されている。 In addition to the pn junction layer, the light emitting layer 1 is composed of either a double hetero-active layer or a quantum well layer having a smaller band gap than the p and n current diffusion layers.
本実施形態では、上述のようにｐ型電極４とｎ型電極５の位置関係がずらされており、且つ、電流拡散層の膜厚をキャリア拡散が支配的な膜厚にすることにより、電流注入電極の選択パターンに応じて発光位置は変化する。即ち、選択したｎ型電極とｐ型電極の中間領域でのキャリアの再結合が支配的となり、ｐ型電極とｎ型電極との選択電極に応じて発光層１内で発光領域が移るのである。 In the present embodiment, the positional relationship between the p-type electrode 4 and the n-type electrode 5 is shifted as described above, and the current diffusion layer is made to have a film thickness in which carrier diffusion is dominant. The light emission position changes according to the selection pattern of the injection electrode. That is, the recombination of carriers in the intermediate region between the selected n-type electrode and p-type electrode becomes dominant, and the light-emitting region moves in the light-emitting layer 1 according to the selected electrode of the p-type electrode and the n-type electrode. .
例えば、ｐ型電極４ｂに対してｎ型電極５ａを選択すると、電極４ｂと電極５ａの中間領域におけるキャリア再結合が支配的となるため、発光領域は６ａ近傍が優位となり、ｎ型電極５ｂを選択すると発光領域は６ｂ近傍が優位となる。また、ｐ型電極４ａに対してｎ型電極５ａを選択すると発光領域は６ｃ、ｐ型電極４ｃに対してｎ型電極５ｂを選択すると発光領域は６ｄとなり、４箇所の発光点が得られる。 For example, when the n-type electrode 5a is selected with respect to the p-type electrode 4b, the carrier recombination in the intermediate region between the electrode 4b and the electrode 5a becomes dominant. When selected, the light emitting region is dominant in the vicinity of 6b. When the n-type electrode 5a is selected for the p-type electrode 4a, the light-emitting region is 6c, and when the n-type electrode 5b is selected for the p-type electrode 4c, the light-emitting region is 6d, and four light-emitting points are obtained.
また、ｎ型電極５側を基準とし、ｎ型電極５ａに対してｐ型電極４ａを選択すると発光領域は６ｃ、ｐ型電極４ｂを選択すると発光領域は６ａ、ｐ型電極４ａ、４ｂを選択すると発光領域は６ａ、６ｃとなる。 Also, with the n-type electrode 5 side as a reference, when the p-type electrode 4a is selected with respect to the n-type electrode 5a, the light-emitting region is 6c, and when the p-type electrode 4b is selected, the light-emitting region is 6a and the p-type electrodes 4a and 4b are selected. Then, the light emitting areas become 6a and 6c.
更に、ｎ型電極５ｂに対してｐ型電極４ｂを選択すると発光領域は６ｂ、ｐ電極４ｃを選択すると発光領域は６ｄ、ｐ型電極４ｂ、４ｃを選択すると発光領域は６ｂ、６ｄとなり、４箇所の発光点が得られる。 Further, when the p-type electrode 4b is selected with respect to the n-type electrode 5b, the light-emitting region becomes 6b, when the p-electrode 4c is selected, the light-emitting region becomes 6d, and when the p-type electrodes 4b and 4c are selected, the light-emitting regions become 6b and 6d. The light emission point of the location is obtained.
実際に、発光素子を駆動する場合には、ｐ型電極４を基準としてｎ型電極５を選択する又はｎ型電極５を基準としてｐ型電極４を選択することにより、発光層１における複数の発光点の発光を制御する。 Actually, when driving the light emitting element, the n-type electrode 5 is selected on the basis of the p-type electrode 4 or the p-type electrode 4 is selected on the basis of the n-type electrode 5, whereby a plurality of light emitting layers 1 in the light emitting layer 1 are selected. Controls the light emission of the light emitting point.
例えば、ｐ型電極４ｂに対してｎ型電極５ａと５ｂを選択すると発光領域は６ａ、６ｂとなり、ｐ型電極４ａ、４ｂに対してｎ型電極５ａを選択すると発光領域は６ａ、６ｃとなる。更に、ｐ型電極４ｂ、４ｃに対してｎ型電極５ｂを選択すると発光領域は６ｂ、６ｄとなり、ｐ型電極４ａ、４ｂ、４ｃに対してｎ型電極５ａ、５ｂを選択すると発光領域は６ａ、６ｂ、６ｃ、６ｄとなる。 For example, when the n-type electrodes 5a and 5b are selected for the p-type electrode 4b, the light-emitting regions are 6a and 6b, and when the n-type electrode 5a is selected for the p-type electrodes 4a and 4b, the light-emitting regions are 6a and 6c. . Further, when the n-type electrode 5b is selected for the p-type electrodes 4b and 4c, the light-emitting regions are 6b and 6d. When the n-type electrodes 5a and 5b are selected for the p-type electrodes 4a, 4b and 4c, the light-emitting region is 6a. , 6b, 6c, 6d.
反対に、ｎ型電極５を基準としてｐ型電極４を選択する場合も、全く同様に発光点を制御することができる。例えば、ｎ型電極５ａを基準としてｐ型電極４ａを選択すると発光領域は６ｃ、ｐ型電極４ｂを選択すると発光領域は６ａ、ｐ型電極４ａ、４ｂを選択すると発光領域は６ａ、６ｃとなる。 Conversely, when the p-type electrode 4 is selected with the n-type electrode 5 as a reference, the emission point can be controlled in exactly the same manner. For example, when the p-type electrode 4a is selected with the n-type electrode 5a as a reference, the light-emitting region is 6c, when the p-type electrode 4b is selected, the light-emitting region is 6a, and when the p-type electrodes 4a and 4b are selected, the light-emitting regions are 6a and 6c. .
また、ｎ型電極５ｂを基準としてｐ型電極４ｂを選択すると発光領域は６ｂ、ｐ型電極４ｃを選択すると発光領域は６ｄ、ｐ型電極４ｂ、４ｃを選択すると発光領域は６ｂ、６ｄとなる。 When the p-type electrode 4b is selected with reference to the n-type electrode 5b, the light-emitting region is 6b, when the p-type electrode 4c is selected, the light-emitting region is 6d, and when the p-type electrodes 4b and 4c are selected, the light-emitting regions are 6b and 6d. .
更に、ｎ型電極５ａ、５ｂを基準としてｐ型電極４ａ、４ｂを選択すると発光領域は６ａ、６ｂ、６ｃとなり、ｐ型電極４ｂを選択すると発光領域は６ａ、６ｂとなり、ｐ型電極４ｂ、４ｃを選択すると発光領域は６ａ、６ｂ、６ｄとなる。 Further, when the p-type electrodes 4a and 4b are selected on the basis of the n-type electrodes 5a and 5b, the light emitting regions are 6a, 6b and 6c, and when the p-type electrode 4b is selected, the light emitting regions are 6a and 6b. When 4c is selected, the light emitting areas are 6a, 6b, and 6d.
また、ｎ型電極５ａ、５ｂを基準としてｐ型電極４ａ、４ｂ、４ｃを選択すると発光領域は６ａ、６ｂ、６ｄ、６ｄとなる。このようにｐ型電極とｎ型電極との選択パターンによって４個の発光点の点滅を制御することができる。 When the p-type electrodes 4a, 4b, and 4c are selected with reference to the n-type electrodes 5a and 5b, the light emitting regions become 6a, 6b, 6d, and 6d. Thus, the blinking of the four light emitting points can be controlled by the selection pattern of the p-type electrode and the n-type electrode.
以上のようにｐ型電極４とｎ型電極５との選択パターンによって発光層１の発光領域を制御できることは、以下の全ての形態において同様である。 As described above, the light emitting region of the light emitting layer 1 can be controlled by the selection pattern of the p-type electrode 4 and the n-type electrode 5 in all the following embodiments.
また、図１では、ｐ型電極４を３個、ｎ型電極５を２個としているが、本発明は、この限りではない。例えば、図１のｐ型電極４ａ、４ｂ、４ｃのうちｐ型電極４ａ、４ｃはなくても良い。その場合には、発光領域は６ａ、６ｂのみとなる。 Further, in FIG. 1, three p-type electrodes 4 and two n-type electrodes 5 are provided, but the present invention is not limited to this. For example, among the p-type electrodes 4a, 4b, and 4c in FIG. 1, the p-type electrodes 4a and 4c may be omitted. In that case, the light emitting areas are only 6a and 6b.
更に、例えば、ｐ型電極４を４個、ｎ型電極５を３個とする等電極の組み合わせは任意である。要はｐ型電極とｎ型電極の位置をずらして配置し、且つ、ｐ型電極とｎ型電極を１対２の関係又は２対１の関係とし、発光点を２つ以上とすれば良い。以上のことは、以下に説明する全ての形態において同様である。 Furthermore, for example, the combination of the equal electrodes with four p-type electrodes 4 and three n-type electrodes 5 is arbitrary. The point is that the positions of the p-type electrode and the n-type electrode are shifted from each other, the p-type electrode and the n-type electrode are in a one-to-two relationship or a two-to-one relationship, and two or more light emitting points are used. . The above is the same in all embodiments described below.
そうすることで、発光層１内における発光部位を２つ以上増加させることが可能となる。そして、結果として基板材料に制約を生じることなく、また、基板裏面側の発光素子の発光強度低下やバラツキといった問題が生じることなく、発光点ピッチを小さくでき、且つ、発光サイズを小さくすることが可能となる。 By doing so, it is possible to increase two or more light emitting sites in the light emitting layer 1. As a result, the emission point pitch can be reduced and the emission size can be reduced without causing restrictions on the substrate material and without causing problems such as a decrease in emission intensity and variations in the light emitting element on the back side of the substrate. It becomes possible.
次に、本発明の他の形態について説明する。本発明は基板の片側の電流拡散層を一部又はすべてを除去することにより、発光位置の制御性、集中性を向上させることが可能である。具体的な形態を図２〜図４に示す。 Next, another embodiment of the present invention will be described. In the present invention, it is possible to improve the controllability and concentration of the light emission position by removing part or all of the current diffusion layer on one side of the substrate. A specific form is shown in FIGS.
図２に示す形態は、素子上面の電流拡散層２を深さ方向に一部（或いはすべて）を除去する実施形態を示す。７はｐ型電流拡散層除去部を示す。なお、図２では図１と同一部分には同一符号を付して説明を省略する。 The form shown in FIG. 2 shows an embodiment in which part (or all) of the current diffusion layer 2 on the upper surface of the element is removed in the depth direction. Reference numeral 7 denotes a p-type current diffusion layer removal unit. In FIG. 2, the same parts as those in FIG.
このように素子上面のｐ型電流拡散層２を深さ方向に一部（或いはすべて）を除去することにより、ｐ型電極４から注入されたｐ型キャリアは広く拡散しないため、ｐ型キャリアの注入領域を制御できる。そのため、図１の実施形態の効果に加えて、発光層１における発光部位の制御性、集中性を更に向上させることができる。 In this way, by removing a part (or all) of the p-type current diffusion layer 2 on the upper surface of the element in the depth direction, p-type carriers injected from the p-type electrode 4 do not diffuse widely. The injection area can be controlled. Therefore, in addition to the effect of the embodiment of FIG. 1, the controllability and concentration of the light emitting part in the light emitting layer 1 can be further improved.
図３に示す形態は、図２とは反対に素子下面の電流拡散層を深さ方向に一部（或いはすべて）を除去する形態を示す。図３では図１、図２と同一部分には同一符号を付している。このように素子下面のｎ電流拡散層３を深さ方向に一部（或いはすべて）を除去することにより、ｎ型キャリアの注入領域を制御でき、同様に発光層１における発光部位の制御性、集中性を更に向上することができる。 The form shown in FIG. 3 is a form in which part (or all) of the current diffusion layer on the lower surface of the element is removed in the depth direction, contrary to FIG. 3, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals. Thus, by removing a part (or all) of the n current diffusion layer 3 on the lower surface of the element in the depth direction, the n-type carrier injection region can be controlled. Concentration can be further improved.
図４に示す形態は、図２と同様に素子上面の電流拡散層を一部（或いはすべて）を除去し、且つ、図３と同様に素子下面の電流拡散層を一部（或いはすべて）を除去する形態を示す。図４では図１〜図３と同一部分には同一符号を付している。 4 removes a part (or all) of the current diffusion layer on the upper surface of the element as in FIG. 2 and removes a part (or all) of the current diffusion layer on the lower surface of the element as in FIG. The form to remove is shown. 4, the same parts as those in FIGS. 1 to 3 are denoted by the same reference numerals.
図４の形態においては、ｐ型キャリアとｎ型キャリアの双方のキャリア注入領域を制御できるため、図２、図３の形態に比べて発光部位の制御性や集中性を更に向上させることが可能となる。 In the configuration of FIG. 4, since the carrier injection regions of both p-type carriers and n-type carriers can be controlled, it is possible to further improve the controllability and concentration of the light emitting sites compared to the configurations of FIGS. It becomes.
このように図２〜図４の形態では、ｐ型電流拡散層２又はｎ型電流拡散層３の一部又は全てを除去することにより、その電流拡散層における電流阻害層として機能し、ｐ型、ｎ型キャリアの注入領域を制御できる。そのため、発光層１における発光部位の制御性や集中性を大幅に向上させることができる。 As described above, in the form of FIGS. 2 to 4, by removing a part or all of the p-type current diffusion layer 2 or the n-type current diffusion layer 3, the p-type current diffusion layer functions as a current inhibition layer. The n-type carrier injection region can be controlled. Therefore, the controllability and concentration of the light emitting part in the light emitting layer 1 can be greatly improved.
特に、図４の形態では、ｐ型電流拡散層２とｎ型電流拡散層３の位置をずらして配置した形となっているが、発光層１においてそのｐ型電流拡散層２とｎ型電流拡散層３がオーバーラップする領域が発光し、発光層１における発光部位の制御性や集中性をより向上させることが可能である。 In particular, in the form of FIG. 4, the p-type current diffusion layer 2 and the n-type current diffusion layer 3 are shifted from each other. The region where the diffusion layer 3 overlaps emits light, and the controllability and concentration of the light emitting part in the light emitting layer 1 can be further improved.
また、電流拡散層を深さ方向に一部或いはすべてを除去するプロセスにおいて、図５或いは図６に示すように電流拡散層２、３と発光素子層１との間に電流拡散層と物理的若しくは化学的に選択性を有する選択加工層９を形成しても良い。そうすることにより、選択加工層９を除去プロセスにおける発光素子層１の保護或いは加工ストップ層として用いることができ、加工の再現性の改善を図ることも可能である。 Further, in the process of removing a part or all of the current diffusion layer in the depth direction, the current diffusion layer and the physical layer between the current diffusion layers 2 and 3 and the light-emitting element layer 1 as shown in FIG. Alternatively, a selective processing layer 9 having chemical selectivity may be formed. By doing so, the selective processing layer 9 can be used as a protection or processing stop layer for the light emitting element layer 1 in the removal process, and the reproducibility of processing can be improved.
図５、図６は発光層１の両面に選択加工層９、９′を形成し、ｐ型電流拡散層２とｎ型電流拡散層３をそれぞれ深さ方向に全て除去した形態を示す。図５、図６に示す形態では、上述のようにｐ型電流拡散層２とｎ型電流拡散層３の位置をずらして配置した形となっており、発光層１においてそのｐ型電流拡散層２とｎ型電流拡散層３がオーバーラップする領域が発光する。この形態では、図４の形態に比べて更に発光層１における発光部位の制御性や集中性を向上せることが可能である。 5 and 6 show a mode in which selective processing layers 9 and 9 'are formed on both surfaces of the light emitting layer 1, and the p-type current diffusion layer 2 and the n-type current diffusion layer 3 are all removed in the depth direction. 5 and FIG. 6, the p-type current diffusion layer 2 and the n-type current diffusion layer 3 are shifted from each other as described above. In the light emitting layer 1, the p-type current diffusion layer is arranged. The region where 2 and the n-type current spreading layer 3 overlap emits light. In this embodiment, it is possible to further improve the controllability and concentration of the light emitting sites in the light emitting layer 1 compared to the embodiment of FIG.
これらの発光素子層を挟持する構成は、発光素子層、拡散層、電極を他の支持基板に移設することによっても得られる。 The structure for sandwiching these light emitting element layers can also be obtained by transferring the light emitting element layers, the diffusion layers, and the electrodes to another supporting substrate.
例えば、図示しないシード基板上に分離層を介して発光層１、電流拡散層２、３をエピタキシャル成長させ、第１面の電極４を形成し、一方の電流拡散層２の一部を除去する等の加工を行う。その後、図示しない支持基板にその電極面を貼り合わせて分離層から分離し、露出した第２面に電極５を形成し、電流拡散層３の一部を除去する等の加工を行う。そうすることで、発光素子層が薄膜の場合でも本発明の構成を実現できる。 For example, the light emitting layer 1 and the current diffusion layers 2 and 3 are epitaxially grown on a seed substrate (not shown) via a separation layer to form the electrode 4 on the first surface, and a part of the one current diffusion layer 2 is removed. Process. Thereafter, the electrode surface is bonded to a support substrate (not shown) and separated from the separation layer, the electrode 5 is formed on the exposed second surface, and a part of the current diffusion layer 3 is removed. By doing so, the structure of the present invention can be realized even when the light emitting element layer is a thin film.
また、図２〜図６の形態では電流拡散層２、３のいずれか一方の一部又はすべてを除去する、或いは電流拡散層２、３の両方の一部又はすべてを除去すると説明したが、本発明はこれに限るものではない。 Moreover, although it demonstrated that the one part or all of any one of the current spreading | diffusion layers 2 and 3 was removed or the part or all of both of the current spreading | diffusion layers 2 and 3 was removed in the form of FIGS. The present invention is not limited to this.
例えば、電流拡散層２、３のいずれか一方の一部に高抵抗層を形成しても良いし、電流拡散層２、３の両方の一部に高抵抗層を形成しても良い。そうすることで、同様に発光位置の制御性を向上させることができる。 For example, a high resistance layer may be formed on a part of one of the current diffusion layers 2 and 3, or a high resistance layer may be formed on a part of both of the current diffusion layers 2 and 3. By doing so, the controllability of the light emission position can be improved similarly.
図７はその場合の実施形態を示す断面図であり、ｐ型電流拡散層に高抵抗層を形成した例を示す。図７では図１〜図６と同一部分には同一符号を付している。図中２０は電流阻害層としての高抵抗層を示す。通常、電流拡散層（ＧａＡｓ等）はｐ型の場合は炭素（Ｃ）をドープし、ｎ型の場合にはＳｉ等をドープする。電流阻害層は、ドープを何もしない、若しくは反極性のドープをすることによって形成する。 FIG. 7 is a sectional view showing an embodiment in that case, and shows an example in which a high resistance layer is formed in a p-type current diffusion layer. In FIG. 7, the same parts as those in FIGS. In the figure, reference numeral 20 denotes a high resistance layer as a current inhibition layer. Usually, the current spreading layer (GaAs or the like) is doped with carbon (C) in the case of p-type, and Si or the like in the case of n-type. The current blocking layer is formed by performing no doping or doping with a reverse polarity.
図７の形態では、高抵抗層２０は、例えば、ｐ型電流拡散層（ｐ−ＧａＡｓ）２ａを成膜後、ノンドープＧａＡｓ若しくはｎ−ＧａＡｓを成膜、パターニングして形成し、その後、ｐ型電流拡散層（ｐ−ＧａＡｓ）２ｂを成膜する。 In the form of FIG. 7, the high resistance layer 20 is formed by, for example, forming a p-type current diffusion layer (p-GaAs) 2a, forming a non-doped GaAs or n-GaAs, and patterning, and then forming the p-type. A current diffusion layer (p-GaAs) 2b is formed.
ｐ型電極から注入されたキャリア（正孔）は高抵抗層２０の領域を通れないので、図中に矢印で示すようにｐ電極の直下を選択的に流れ、電流拡散層の一部を除去又はすべてを除去した場合と同様の効果が得られる。また、ｐ型電流拡散層（ｐ−ＧａＡｓ）２ａの一部を除去した後に高抵抗層２０を成膜し、その高抵抗層２０を選択的に残しても、同様の効果が得られる。 Since carriers (holes) injected from the p-type electrode cannot pass through the region of the high-resistance layer 20, as shown by the arrows in the figure, they selectively flow directly under the p-electrode to remove a part of the current diffusion layer. Or the same effect as the case where all are removed is acquired. Further, the same effect can be obtained even if the high resistance layer 20 is formed after part of the p-type current diffusion layer (p-GaAs) 2a is removed and the high resistance layer 20 is selectively left.
なお、図７はｐ型電流拡散層２に高抵抗層２０を形成した例を示すものであるが、ｎ型電流拡散層３に形成しても良いし、ｐ型電流拡散層２とｎ型電流拡散層３の両方に形成しても良いことは言うまでもない。 FIG. 7 shows an example in which the high resistance layer 20 is formed in the p-type current diffusion layer 2, but it may be formed in the n-type current diffusion layer 3, or the p-type current diffusion layer 2 and the n-type current diffusion layer 2. Needless to say, it may be formed in both of the current diffusion layers 3.
次に、本発明の好適な実施例を例示的に説明する。 Next, a preferred embodiment of the present invention will be described by way of example.
（第１実施例）
本発明の第１実施例に係る発光素子を図１〜図６を参照して説明する。図１に示すように、第１実施例として、例えば、ダブルへテロ型のＬＥＤ素子を説明する。その構成は以下の通りである。
(First embodiment)
A light emitting device according to a first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, as a first embodiment, for example, a double hetero LED element will be described. The configuration is as follows.
ｐ型Ａｌ0.13Ｇａ0.87Ａｓ層（発光層）１を挟持する形で、ｐ型Ａｌ0.40Ｇａ0.60Ａｓ層（電流拡散層）２、ｎ型ｌ0.40Ｇａ0.60Ａｓ層（電流拡散層）３が形成されている。そして、それぞれの電流拡散層上に、Ａｕ／Ｎｉ／ＡｕＧｅからなるn型電極４、Ａｕ／Ｔｉからなるｐ型電極５が形成されている。 A p-type Al0.40Ga0.60As layer (current diffusion layer) 2 and an n-type l0.40Ga0.60As layer (current diffusion layer) 3 are formed so as to sandwich the p-type Al0.13Ga0.87As layer (light emitting layer) 1. Has been. An n-type electrode 4 made of Au / Ni / AuGe and a p-type electrode 5 made of Au / Ti are formed on each current diffusion layer.
ｐ型電極４、ｎ型電極５は互いに対向する部分が除去されており、またエピタキシャル成長層（発光層１、電流拡散層２、３）はキャリアの拡散が電流拡散層内で十分には拡散しない範疇で形成されている。 The p-type electrode 4 and the n-type electrode 5 are removed from each other, and the epitaxial growth layers (light-emitting layer 1, current diffusion layers 2, 3) do not sufficiently diffuse carriers in the current diffusion layer. Formed in category.
この構成のため、ｐ型電極の任意の１つの電極４ｂを選択し、また電極４ｂに対して最近接のｎ型電極の一方の電極５ａを選択した場合には、双方の中間領域でのキャリア再結合が支配的になり、発光領域６ａ近傍の発光が優位となる。 For this configuration, when any one electrode 4b of the p-type electrode is selected and one electrode 5a of the n-type electrode closest to the electrode 4b is selected, carriers in both intermediate regions are selected. Recombination becomes dominant, and light emission in the vicinity of the light emitting region 6a is dominant.
また、ｐ型電極４ｂに対し、ｎ型電極５ｂを選択することにより、発光点は６ｂ近傍に移る。このように電極の選択により、１つの電極に対する発光部位を２つ以上のパターンにすることが可能となる。 Further, by selecting the n-type electrode 5b for the p-type electrode 4b, the light emission point moves to the vicinity of 6b. As described above, the selection of the electrodes makes it possible to form two or more light emitting sites for one electrode.
しかしながら、双方の電極位置と電流拡散層の厚みでキャリア注入領域を規定するには構成に制約が多い。その場合には、図２に示すように、ｐ型電流拡散層除去部７として示す如く、ｐ型電流拡散層２の一部を除去することにより、上述のようにｐ型電極４から注入されたｐ型キャリアは広く拡散しないため、発光層１における発光部位の制御性や集中性を向上させることが可能となる。 However, in order to define the carrier injection region by both electrode positions and the thickness of the current diffusion layer, there are many restrictions on the configuration. In that case, as shown in FIG. 2, as shown as the p-type current diffusion layer removal unit 7, a part of the p-type current diffusion layer 2 is removed, thereby being injected from the p-type electrode 4 as described above. Since p-type carriers do not diffuse widely, it becomes possible to improve the controllability and concentration of the light emitting sites in the light emitting layer 1.
また、図３に示すように、ｎ型電流拡散層除去部８として示す如く、ｎ型電流拡散層３の一部を除去することで、ｎ型キャリアの注入領域を制御でき、同様に発光部位の制御性や集中性を上げることが可能となる。 Also, as shown in FIG. 3, as shown as the n-type current diffusion layer removal unit 8, by removing a part of the n-type current diffusion layer 3, the n-type carrier injection region can be controlled, and similarly, the light emitting site Controllability and concentration can be improved.
更に、図４に示すように、ｐ型電流拡散層２の一部、及びｎ型電流拡散層３の一部を除去することにより、ｐ、ｎ双方のキャリアの注入領域を制御でき、発光部位の制御性や集中性を更に改善することも可能である。 Further, as shown in FIG. 4, by removing a part of the p-type current diffusion layer 2 and a part of the n-type current diffusion layer 3, the injection region of both p and n carriers can be controlled, and the light emitting site It is also possible to further improve the controllability and concentration of the image.
電流拡散層２や３を除去する際に、例えば、電流拡散層がＡｌＧａＡｓで、エッチングに硫酸系の薬液を用いている場合には、図５に示す様にエッチングストップ層（選択加工層）９としてＩｎＧａＰ層を設けると良い。そうすることで、素子形状、サイズの安定性とプロセス再現性を改善することができる。 When the current diffusion layers 2 and 3 are removed, for example, when the current diffusion layer is AlGaAs and a sulfuric acid chemical solution is used for etching, an etching stop layer (selective processing layer) 9 as shown in FIG. It is preferable to provide an InGaP layer. By doing so, the stability of the element shape and size and the process reproducibility can be improved.
選択加工層９は図２の形態の場合にはｐ型電流拡散層２側に形成し、図３の形態の場合にはｎ型電流拡散層３側に形成し、図４の形態の場合には図５に示すようにｐ型電流拡散層２側とｎ型電流拡散層３側に形成する。 The selective processing layer 9 is formed on the p-type current spreading layer 2 side in the case of the configuration of FIG. 2, and is formed on the n-type current spreading layer 3 side in the case of the configuration of FIG. Are formed on the p-type current diffusion layer 2 side and the n-type current diffusion layer 3 side, as shown in FIG.
ここで、これらの実施例においては、発光素子を形成する構成は非常に微細で且つ膜構成は薄いことが予想される。そこで、プロセスを簡便且つ具体化するために、図６に示す実施例に於いては、例えば、シード基板（図示せず）上にｐ型電流拡散層２、ｐ型エッチングストップ層９、発光層１、ｎ型エッチングストップ層９′、ｎ型電流拡散層３をこの順に形成する。 Here, in these examples, it is expected that the structure for forming the light emitting element is very fine and the film structure is thin. Therefore, in order to make the process simple and concrete, in the embodiment shown in FIG. 6, for example, a p-type current diffusion layer 2, a p-type etching stop layer 9, a light emitting layer on a seed substrate (not shown). 1. An n-type etching stop layer 9 ′ and an n-type current diffusion layer 3 are formed in this order.
その後、ｎ型電極５を形成し、ｎ型電流拡散層３の一部を除去し（除去部８で示す）、支持基板１０にｎ型電極５面を貼り合わせ、シード基板からｐ型電流拡散層２を分離する。次いで、ｐ型電極４を形成し、ｐ型電流拡散層２の一部を除去（除去部７で示す）することによって、発光素子の上下面に加工を施した本発明による発光素子を実現することが可能になる。 Thereafter, the n-type electrode 5 is formed, a part of the n-type current diffusion layer 3 is removed (indicated by the removal portion 8), the surface of the n-type electrode 5 is bonded to the support substrate 10, and the p-type current diffusion is performed from the seed substrate. Layer 2 is separated. Next, the p-type electrode 4 is formed, and a part of the p-type current diffusion layer 2 is removed (indicated by the removal unit 7), thereby realizing the light-emitting element according to the present invention in which the upper and lower surfaces of the light-emitting element are processed. It becomes possible.
（第２実施例）
図８は本発明の第２実施例を示す図であり、本発明の発光素子を用いた高密度発光素子アレイを示す。図８の実施例では、ｐ型ＡｌＧａＡｓ層（発光層）１３を挟持する形で、ｐ型ＡｌＧａＡｓ層（電流拡散層）１２、ｎ型ＡｌＧａＡｓ層（電流拡散層）１４、１５が形成されており、ダブルへテロ型ＬＥＤが構成されている。
(Second embodiment)
FIG. 8 is a view showing a second embodiment of the present invention, and shows a high-density light-emitting element array using the light-emitting elements of the present invention. In the embodiment of FIG. 8, a p-type AlGaAs layer (current diffusion layer) 12 and n-type AlGaAs layers (current diffusion layers) 14 and 15 are formed so as to sandwich a p-type AlGaAs layer (light emitting layer) 13. A double hetero-type LED is constructed.
ｐ型電流拡散層１２は島状に分離され、各島状ＡｌＧａＡｓ層１２個々にｐ型電極１１が形成されている。また、ｎ型電流拡散層１４、１５は発光層１３を介して反対側に島状ｐ型電流拡散層１２のパターン間にオーバーラップする形でレイアウトされている。更に、ｎ型電流拡散層１４、１５は櫛歯状に互い違いにレイアウトされ、且つ、電気的に分離されている。
The p-type current spreading layer 12 is separated into islands, and a p-type electrode 11 is formed for each island-like AlGaAs layer 12. The n-type
ここで、ｐ型電極１１の任意の電極１１′が選択され、対向するｎ型電流拡散層１４、１５のうちｎ型電流拡散層１４が選択された場合には、注入されたキャリアはｎ，ｐの電流拡散層がオーバーラップする１６に集中し、ここが発光する。
Here, when an arbitrary electrode 11 ′ of the p-type electrode 11 is selected and the n-type
一方、ｐ型電極１１の任意の電極１１′が選択され、対向するｎ型電流拡散層１４と１５のうちｎ型電流拡散層１５が選択された場合には、注入されたキャリアは１６′に集中し、ここが発光する。以上のことから、各ｐ型電極に対し、２つずつの発光点を有するＬＥＤアレイを実現することが可能となる。 On the other hand, when an arbitrary electrode 11 'of the p-type electrode 11 is selected and the n-type current diffusion layer 15 is selected from the opposing n-type current diffusion layers 14 and 15, the injected carriers are 16'. Concentrate and emit light here. From the above, it is possible to realize an LED array having two light emitting points for each p-type electrode.
尚、発光点のピッチはｐ型電流拡散層１２のピッチの１／２程度となり、且つ、発光点サイズもｐ型電流拡散層１２のサイズの１／２程度となり、最小プロセス設計基準の半分のピッチでのアレイを作製することが可能となる。 The pitch of the light emitting points is about 1/2 of the pitch of the p-type current diffusion layer 12, and the light emitting point size is also about 1/2 of the size of the p-type current diffusion layer 12, which is half of the minimum process design standard. An array with a pitch can be produced.
ここで、本発明に係る発光層としては、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰからなるグループから選択した材料で構成すると良い。 Here, the light emitting layer according to the present invention may be made of a material selected from the group consisting of GaN, InGaN, AlGaN, GaAs, AlGaAs, InGaAs, InGaAsP, InP, and InGaP.
また、ｐ型電極としては、Ｔｉ、Ａｕ、ＡｕＧｅ、Ｃｒ、Ｎｉ、Ａｇ、Ｐｔ、Ａｕ、Ａｌ、Ｉｎ、Ｃｕ、のいずれか一つ、若しくはこれらのうち２つ以上積層した構成からなることが好ましい。 The p-type electrode may be composed of any one of Ti, Au, AuGe, Cr, Ni, Ag, Pt, Au, Al, In, Cu, or a laminate of two or more of these. preferable.
ｎ型電極としては、Ｔｉ、Ａｕ、ＡｕＧｅ、Ｃｒ、Ｎｉ、Ａｇ、Ｐｔ、Ａｕ、Ａｌ、Ｉｎ、Ｃｕのうちいずれか一つ、若しくはこれらのうち２つ以上積層した構成からなることが好ましい。 The n-type electrode preferably has a configuration in which any one of Ti, Au, AuGe, Cr, Ni, Ag, Pt, Au, Al, In, and Cu, or two or more of these are stacked.
ｐ型電流拡散層としては、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、Ｉｎ、ＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰからなるグループから選択した材料で構成することが好ましい。 The p-type current spreading layer is preferably made of a material selected from the group consisting of GaN, InGaN, AlGaN, GaAs, AlGaAs, In, GaAs, InGaAsP, InP, and InGaP.
ｎ型電流拡散層としては、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、Ｉｎ、ＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰからなるグループから選択した材料で構成することが好ましい。 The n-type current spreading layer is preferably made of a material selected from the group consisting of GaN, InGaN, AlGaN, GaAs, AlGaAs, In, GaAs, InGaAsP, InP, and InGaP.
選択加工層としては、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰからなるグループから選択した材料で構成される積層構造を有することが好ましい。 The selective processing layer preferably has a laminated structure made of a material selected from the group consisting of GaN, InGaN, AlGaN, GaAs, AlGaAs, InGaAs, InGaAsP, InP, and InGaP.
本発明は、発光デバイスのピッチ、発光部位サイズを同一設計ルールであってもシュリンクすることが可能となる。このため、例えば、プリンタヘッドＬＥＤアレイ等に、より高集積化、高密度化を実現する手段として好適に使用することができる。 According to the present invention, it is possible to shrink the pitch and the light emitting part size of the light emitting device even with the same design rule. Therefore, for example, it can be suitably used as a means for realizing higher integration and higher density in a printer head LED array or the like.
１ 発光層
２ ｐ型電流拡散層
３ ｎ型電流拡散層
４ａ、４ｂ、４ｃ ｐ型電極
５ａ、５ｂ ｎ型電極
６ａ、６ｂ、６ｃ、６ｄ 発光部
７ ｐ型電流拡散層除去部
８ ｎ型電流拡散層除去部
９、９′ 選択加工層
１０ 支持基板
１１、１１′ ｐ型電極
１２ ｐ型電流拡散層
１３ 発光層
１４、１５ ｎ型電流拡散層
１６、１６′ 発光部
２０ 高抵抗層
DESCRIPTION OF SYMBOLS 1 Light emitting layer 2 p-type current spreading layer 3 n-type current spreading layer 4a, 4b, 4c p-type electrode 5a, 5b n-type electrode 6a, 6b, 6c, 6d light emitting part 7 p-type current spreading layer removing part 8 n-type current Diffusion layer removal part 9, 9 'Selective processing layer 10 Support substrate 11, 11' p-type electrode 12 p-type current diffusion layer 13 Light-emitting
Claims (7)
前記発光層の一方の面側に形成された第１の極性を有する第１電流拡散層と、
前記発光層の他方の面側に形成された第２の極性を有する第２電流拡散層と、
前記第１電流拡散層の一部に形成された第１電極と、
前記第２電流拡散層の一部に形成された第２電極と、
を備え、前記第１電極と前記第２電極とが互いに位置をずらして配置されており、前記第１電極と前記第２電極との選択パターンによって前記発光層における発光点を制御することを特徴とする発光素子。 A light emitting layer;
A first current spreading layer having a first polarity formed on one side of the light emitting layer;
A second current spreading layer having a second polarity formed on the other surface side of the light emitting layer;
A first electrode formed in a part of the first current spreading layer;
A second electrode formed on a part of the second current spreading layer;
And the first electrode and the second electrode are arranged so as to be displaced from each other, and a light emitting point in the light emitting layer is controlled by a selection pattern of the first electrode and the second electrode. A light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006024625A JP2007207977A (en) | 2006-02-01 | 2006-02-01 | Light emitting device and light emitting device array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006024625A JP2007207977A (en) | 2006-02-01 | 2006-02-01 | Light emitting device and light emitting device array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007207977A true JP2007207977A (en) | 2007-08-16 |
Family
ID=38487173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006024625A Withdrawn JP2007207977A (en) | 2006-02-01 | 2006-02-01 | Light emitting device and light emitting device array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007207977A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219502A (en) * | 2009-02-18 | 2010-09-30 | Hitachi Cable Ltd | Light emitting device |
| JP2012064917A (en) * | 2010-09-14 | 2012-03-29 | ▲さん▼圓光電股▲ふん▼有限公司 | Light emitting diode |
| JP2013038381A (en) * | 2011-07-13 | 2013-02-21 | Canon Inc | Led element, led element array and method for driving the same |
| WO2016034388A1 (en) * | 2014-09-01 | 2016-03-10 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
| EP3021361A1 (en) * | 2014-11-17 | 2016-05-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Emissive device comprising first and second adjacent pixels sharing a single emissive stack of semiconductors |
| JP2017092076A (en) * | 2015-11-02 | 2017-05-25 | 株式会社ソディック | Light emitting element |
| WO2018225418A1 (en) * | 2017-06-06 | 2018-12-13 | ソニー株式会社 | Light emitting element and display device |
| KR20200083363A (en) * | 2018-12-31 | 2020-07-08 | 주식회사 나노엑스 | Led chips for emitting doubleside |
-
2006
- 2006-02-01 JP JP2006024625A patent/JP2007207977A/en not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219502A (en) * | 2009-02-18 | 2010-09-30 | Hitachi Cable Ltd | Light emitting device |
| JP2012064917A (en) * | 2010-09-14 | 2012-03-29 | ▲さん▼圓光電股▲ふん▼有限公司 | Light emitting diode |
| JP2013038381A (en) * | 2011-07-13 | 2013-02-21 | Canon Inc | Led element, led element array and method for driving the same |
| US8963125B2 (en) | 2011-07-13 | 2015-02-24 | Canon Kabushiki Kaisha | LED device, LED device array, and method of driving the LED device array |
| CN106796936A (en) * | 2014-09-01 | 2017-05-31 | 欧司朗光电半导体有限公司 | Opto-electronic semiconductor chip and the method for manufacturing opto-electronic semiconductor chip |
| WO2016034388A1 (en) * | 2014-09-01 | 2016-03-10 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
| JP2017526180A (en) * | 2014-09-01 | 2017-09-07 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Optoelectronic semiconductor chip and method for manufacturing an optoelectronic semiconductor chip |
| EP3021361A1 (en) * | 2014-11-17 | 2016-05-18 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Emissive device comprising first and second adjacent pixels sharing a single emissive stack of semiconductors |
| FR3028667A1 (en) * | 2014-11-17 | 2016-05-20 | Commissariat Energie Atomique | EMISSIVE DEVICE HAVING ADJACENT FIRST AND SECOND PIXELS SHARING THE SAME EMISSIVE STACK OF SEMICONDUCTORS |
| US9825089B2 (en) | 2014-11-17 | 2017-11-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Emissive device including first and second adjacent pixels sharing the same semiconductor light-emitting stack |
| JP2017092076A (en) * | 2015-11-02 | 2017-05-25 | 株式会社ソディック | Light emitting element |
| WO2018225418A1 (en) * | 2017-06-06 | 2018-12-13 | ソニー株式会社 | Light emitting element and display device |
| CN110678992A (en) * | 2017-06-06 | 2020-01-10 | 索尼公司 | Light emitting device and display |
| US11411045B2 (en) | 2017-06-06 | 2022-08-09 | Sony Corporation | Light emitting device and display |
| CN110678992B (en) * | 2017-06-06 | 2023-11-14 | 索尼公司 | Light emitting device and display |
| KR20200083363A (en) * | 2018-12-31 | 2020-07-08 | 주식회사 나노엑스 | Led chips for emitting doubleside |
| KR20200083364A (en) * | 2018-12-31 | 2020-07-08 | 주식회사 나노엑스 | The method for manufacturing led chips for emitting doubleside |
| KR102271149B1 (en) * | 2018-12-31 | 2021-06-30 | 주식회사 나노엑스 | The method for manufacturing led chips for emitting doubleside |
| KR102346212B1 (en) * | 2018-12-31 | 2022-01-03 | 주식회사 나노엑스 | Led chips for emitting doubleside |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007207977A (en) | Light emitting device and light emitting device array | |
| JP4595012B2 (en) | Semiconductor light emitting device, optical print head, and image forming apparatus | |
| US7034340B2 (en) | Light-emitting diode array | |
| JPH02275683A (en) | Array type semiconductor light emitting device | |
| JP2015162631A (en) | Light emitting element | |
| JP4023893B2 (en) | Light emitting element array and light emitting element | |
| JP3797748B2 (en) | Light emitting diode array | |
| JP4470819B2 (en) | Optical element | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JP4128015B2 (en) | Light emitting diode array | |
| JPH1168149A (en) | Semiconductor element and semiconductor element array | |
| JP2895888B2 (en) | Light emitting diode array | |
| JP2002009331A (en) | Light emitting diode array | |
| JP3891833B2 (en) | Semiconductor device and LED array | |
| KR101216940B1 (en) | Light emitting diode chip | |
| JP2005129857A (en) | Semiconductor light emitting device and its manufacturing method | |
| JP2002151733A (en) | Light emitting diode and method of manufacturing the same | |
| JP2009032761A (en) | Manufacturing method of light-emitting device, and light-emitting device | |
| JP2002314133A (en) | Light emitting diode array and manufacturing method thereof | |
| JP4126757B2 (en) | Semiconductor light emitting device and LED array | |
| JPH1197743A (en) | Light emitting element, its array and manufacture thereof | |
| JPH0210787A (en) | Semiconductor light emitting device | |
| JP2022168783A (en) | Light-emitting component, light-emitting element array chip, and optical measurement device | |
| JP4735651B2 (en) | Semiconductor light emitting device and LED array | |
| JP2002335013A (en) | High density emitting array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |