JP2007165639A - バリスタ及びバリスタの製造方法 - Google Patents

バリスタ及びバリスタの製造方法 Download PDF

Info

Publication number
JP2007165639A
JP2007165639A JP2005360733A JP2005360733A JP2007165639A JP 2007165639 A JP2007165639 A JP 2007165639A JP 2005360733 A JP2005360733 A JP 2005360733A JP 2005360733 A JP2005360733 A JP 2005360733A JP 2007165639 A JP2007165639 A JP 2007165639A
Authority
JP
Japan
Prior art keywords
varistor
element body
electrode
external
varistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360733A
Other languages
English (en)
Inventor
Masaru Matsuoka
大 松岡
Hiroshi Saito
洋 斎藤
Izuru Soma
出 相馬
Hideaki Sone
英明 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005360733A priority Critical patent/JP2007165639A/ja
Priority to US11/598,065 priority patent/US7724123B2/en
Priority to KR1020060127732A priority patent/KR20070063453A/ko
Priority to CN2006101643441A priority patent/CN1983468B/zh
Publication of JP2007165639A publication Critical patent/JP2007165639A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】ZnOを主成分とするバリスタ素体と外部電極との接合強度を向上させることが可能なバリスタ及びバリスタの製造方法を提供すること。
【解決手段】積層型チップバリスタ1は、バリスタ素体3と、該バリスタ素体3に形成された一対の外部電極5とを備えている。バリスタ素体3は、バリスタ部7と、該バリスタ部7を挟むように配置される一対の外層部9とを有している。バリスタ部7及び一対の外層部9は、ZnOを主成分とすると共に希土類元素及びCaを含んでいる。一対の外部電極5は、バリスタ素体3の外表面に焼き付けにより形成されており、Ptを含んでいる。
【選択図】図1

Description

本発明は、バリスタ、特にZnO(酸化亜鉛)を主成分とするバリスタ素体を備えるバリスタ及びバリスタの製造方法に関する。
この種のバリスタとして、バリスタ素体と、該バリスタ素体に形成された外部電極とを備えるものが知られている(例えば、特許文献1参照)。特許文献1に記載されたバリスタでは、バリスタ素体は、ZnOを主成分とし、電圧非直線特性(以下、「バリスタ特性」と称する)を発現させる材料としてBiを含んでいる。
特許文献1には、次のようなバリスタの製造方法が開示されている。まず、内部電極となる導体パターンが形成されたセラミックグリーンシートと導体パターンが形成されていないセラミックグリーンシートとを所望の順序にて積層した後、焼成してバリスタ素体を得る。得られたバリスタ素体に導電性ペーストを塗布した後、焼き付けて外部電極を形成する。
特開平6−120007号公報
本発明は、ZnOを主成分とするバリスタ素体と外部電極との接合強度を向上させることが可能なバリスタ及びバリスタの製造方法を提供することを課題とする。
本発明者等は、ZnOを主成分とするバリスタ素体と外部電極との接合強度を向上させ得るバリスタについて鋭意研究を行った。その結果、バリスタ素体(焼成されることによりバリスタ素体となるグリーン体)と外部電極(焼成されることにより外部電極となる導電性ペースト)とに含まれる材料に応じてバリスタ素体と外部電極との接合強度が変化するという新たな事実を見出すに至った。
ZnOを主成分とするバリスタ素体の外表面に導電性ペーストを付与した後に、これを焼き付けて、外部電極を形成する。このとき、バリスタ素体が希土類元素(例えば、Pr(プラセオジウム)等)及びCa(カルシウム)を含み、導電性ペーストがPt(プラチナ)を含んでいる場合、得られたバリスタ素体と外部電極との接合強度が向上する。
バリスタ素体と外部電極との接合強度が向上するという効果は、導電性ペーストの焼き付け時における、次のような事象に起因するものと考えられる。バリスタ素体に導電性ペーストを焼き付ける際に、バリスタ素体に含まれる希土類元素及びCaがバリスタ素体の表面近傍、すなわちバリスタ素体と導電性ペーストとの界面近傍に移動する。そして、バリスタ素体と導電性ペーストとの界面近傍に移動した希土類元素及びCaと導電性ペーストに含まれるPtとが相互拡散する。このとき、バリスタ素体と外部電極との界面近傍に、希土類元素とPtとの化合物、及び、CaとPtとの化合物が形成されることがある。これらの化合物によりアンカー効果が生じ、バリスタ素体と外部電極との接合強度が向上する。
かかる事実を踏まえ、本発明に係るバリスタは、バリスタ素体と、該バリスタ素体に形成された外部電極とを備えるバリスタであって、バリスタ素体が、ZnOを主成分とすると共に、希土類元素及びCaを含み、外部電極が、バリスタ素体の外表面に焼き付けにより形成され且つPtを含んでいることを特徴とする。
本発明に係るバリスタでは、バリスタ素体が、希土類元素及びCaを含んでいる。外部電極が、バリスタ素体の外表面に焼き付けにより形成され且つPtを含んでいる。バリスタ素体に外部電極を焼き付けて形成することにより、バリスタ素体と外部電極との界面近傍に、希土類元素とPtとの化合物及びCaとPtとの化合物が形成され、存在することとなる。これにより、バリスタ素体と外部電極との接合強度を向上させることができる。
好ましくは、バリスタ素体に含まれる希土類元素が、Prである。この場合、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないバリスタを得ることができる。また、Ptとの化合物を確実且つ効果的に形成することができる。
本発明に係るバリスタの製造方法は、バリスタ素体と、該バリスタ素体の外表面に形成された外部電極とを備えるバリスタの製造方法であって、ZnOを主成分とすると共に、希土類元素及びCaを含むグリーン体を形成する工程と、グリーン体を焼成して、バリスタ素体を得る工程と、バリスタ素体の外表面にPtを含む導電性ペーストを付与し、該導電性ペーストを焼き付けて、外部電極を形成する工程と、を備えることを特徴とする。
本発明に係るバリスタの製造方法では、グリーン体が希土類元素及びCaを含むことにより、該グリーン体を焼成することにより得られるバリスタ素体も希土類元素及びCaを含む。そして、本発明では、バリスタ素体が希土類元素及びCaを含むと共に、導電性ペーストがPtを含んでおり、バリスタ素体上に導電性ペーストを付与して、焼き付けることにより、外部電極を形成している。バリスタ素体に外部電極を焼き付けて形成することにより、バリスタ素体と外部電極との界面近傍に、希土類元素とPtとの化合物及びCaとPtとの化合物が形成され、存在することとなる。これにより、バリスタ素体と外部電極との接合強度を向上させることができる。
好ましくは、グリーン体に含まれる希土類元素が、Prである。この場合、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないバリスタを得ることができる。また、Ptとの化合物を確実且つ効果的に形成することができる。
本発明によれば、ZnOを主成分とするバリスタ素体と外部電極との接合強度を向上させることができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
まず、図1を参照して、第1実施形態に係る積層型チップバリスタ1の構成を説明する。図1は、第1実施形態に係る積層型チップバリスタの断面構成を説明する図である。
積層型チップバリスタ1は、図1に示されるように、バリスタ素体3と、該バリスタ素体3において対向する端面にそれぞれ形成される一対の外部電極5とを備えている。バリスタ素体3は、バリスタ部7と、該バリスタ部7を挟むように配置される一対の外層部9とを有し、バリスタ部7と一対の外層部9とが積層された積層体として構成されている。バリスタ素体3は、直方体形状を呈しており、例えば、長さが1.6mmに設定され、幅が0.8mmに設定され、高さが0.8mmに設定されている。本実施形態に係る積層型チップバリスタ1は、いわゆる1608タイプの積層型チップバリスタである。
バリスタ部7は、バリスタ特性を発現するバリスタ層11と、該バリスタ層11を挟むように配置される一対の内部電極13とを含んでいる。バリスタ部7では、バリスタ層11と内部電極13とが交互に積層されている。バリスタ層11における一対の内部電極13に重なる領域11aがバリスタ特性を発現する領域として機能する。
バリスタ層11は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層11は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層11における一対の内部電極13に重なる領域11aが、ZnOを主成分とすると共にPr及びCaを含むこととなる。
本実施形態では、希土類元素として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。
本実施形態では、アルカリ土類金属元素として、Caを用いている。Caは、ZnO系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Caを用いる理由は、電圧非直線性を改善するためである。
バリスタ層11におけるZnOの含有量は、特に限定されないが、バリスタ層11を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層11の厚みは、例えば5〜60μm程度である。
一対の内部電極13は、それぞれの一端部がバリスタ素体3において対向する端面に交互に露出するように略平行に設けられている。各内部電極13は、上記各一端部において外部電極5と電気的に接続されている。この内部電極13は、導電材を含んでいる。内部電極13に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。内部電極13の厚みは、例えば0.5〜5μm程度である。
外層部9は、バリスタ層11と同様に、ZnOを主成分として含むと共に、副成分として希土類元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、
アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部9は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、外層部9が、ZnOを主成分とすると共にPrを含むこととなる。外層部9の厚みは、例えば0.10〜0.38mm程度である。外層部9にあっても、希土類元素として、Pr及びCaを用いている。
各外部電極5は、バリスタ素体3の両端面を覆うように設けられている。一対の外部電極5は、バリスタ素体3の外表面に形成されており、Ptを含んでいる。外部電極5は、後述するように導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Pt粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。
続いて、図1〜図3を参照して、上述した構成を有する積層型チップバリスタ1の製造過程について説明する。図2は、第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図3は、第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
まず、バリスタ層11及び外層部9を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(ステップS101)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS103)。
次に、グリーンシートに、内部電極13に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS105)。内部電極13に対応する電極部分は、Pd粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
次に、電極部分が形成されたグリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(ステップS107)。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体LS1(図3参照)を得る(ステップS109)。得られたグリーン体LS1では、電極部分EL1が形成されていない複数枚のグリーンシートGS1、電極部分EL1が形成されたグリーンシートGS2、電極部分EL1が形成されていない複数枚のグリーンシートGS1、電極部分EL1が形成されたグリーンシートGS3、電極部分EL1が形成されていない複数枚のグリーンシートGS1の順に、これらのグリーンシートGS1〜S3が積層されている。なお、グリーンシートGS2とグリーンシートGS3との間に、必ずしも電極部分EL1が形成されていないグリーンシートGS1を積層する必要はない。
次に、グリーン体LS1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、850〜1400℃、0.5〜8時間程度の焼成を行い(ステップS111)、バリスタ素体3を得る。この焼成によって、グリーン体LS1における電極部分EL1の間のグリーンシートGS1,S3はバリスタ層11となり、電極部分EL1は内部電極13となる。
次に、バリスタ素体3の外表面に、外部電極5を形成する(ステップS113)。ここでは、バリスタ素体3の両端部に、一対の電極部分EL1のそれぞれに接するように、導電性ペーストを塗布し、乾燥させる。これにより、バリスタ素体3の外表面に導電性ペーストが付与されることとなる。そして、付与された導電性ペーストを500〜850℃で焼き付けて、外部電極5が形成されたバリスタ素体3を得る。外部電極5用の導電性ペーストには、上述したように、Pt粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものを用いることができる。外部電極5用の導電性ペーストに用いられるガラスフリットは、B、Bi、Al、Si、Sr、Ba、Pr、Zn等を少なくとも1種以上含む。
上述した過程を経ることにより、積層型チップバリスタ1が得られる。なお、焼成後に、バリスタ素体3の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。
以上のように、本第1実施形態によれば、バリスタ素体3がPr及びCaを含むと共に、外部電極5用の導電性ペーストがPtを含んでおり、バリスタ素体3上に外部電極5用の導電性ペーストを塗布し、焼き付けることにより、外部電極5を形成している。これにより、バリスタ素体3と外部電極5との接合強度を向上させることができる。
バリスタ素体3と外部電極5との接合強度が向上するという効果は、導電性ペーストの焼き付け時における、次のような事象に起因するものと考えられる。バリスタ素体3に導電性ペーストを焼き付ける際に、バリスタ素体3に含まれるPr及びCaがバリスタ素体3の表面近傍、すなわちバリスタ素体3と導電性ペーストとの界面近傍に移動する。そして、バリスタ素体3と導電性ペーストとの界面近傍に移動したPr及びCaと導電性ペーストに含まれるPtとが相互拡散する。Pr及びCaとPtとが相互拡散するとき、バリスタ素体3と外部電極5との界面近傍(界面も含む)に、PrとPtとの化合物及びCaとPtとの化合物が形成されることがある。これらの化合物によりアンカー効果が生じ、バリスタ素体3と外部電極5との接合強度が向上する。
Ptを含む外部電極5は、主として積層型チップバリスタ1をはんだリフローにより外部基板等に実装する際に好適であり、耐はんだ喰われ性及びはんだ付け性を向上することができる。
(第2実施形態)
続いて、図4〜図8を参照して、第2実施形態に係る積層型チップバリスタ21の構成を説明する。図4は、第2実施形態に係る積層型チップバリスタを示す概略上面図である。図5は、第2実施形態に係る積層型チップバリスタを示す概略下面図である。図6は、図5におけるVI−VI線に沿った断面構成を説明するための図である。図7は、図5におけるVII−VII線に沿った断面構成を説明するための図である。図8は、図5におけるVIII−VIII線に沿った断面構成を説明するための図である。
積層型チップバリスタ21は、図4〜図8に示されるように、略矩形板状とされたバリスタ素体23と、該バリスタ素体23の一方の主面(下面)23aにそれぞれ形成される複数(本実施形態においては、25個)の外部電極25〜29と、該バリスタ素体23の他方の主面(上面)23bにそれぞれ形成される複数(本実施形態においては、20個)の外部電極30a〜30dと、を備えている。バリスタ素体23は、例えば、縦が3mm程度に設定され、横が3mm程度に設定され、厚みが0.5mm程度に設定されている。外部電極25,26,28,29は、積層型チップバリスタ21の入出力端子電極として機能し、外部電極27は、積層型チップバリスタ21のグランド端子電極として機能する。外部電極30a〜30dは、後述する抵抗体61,63に電気的に接続されるパッド電極として機能する。
バリスタ素体23は、複数のバリスタ層と、それぞれ複数の第1〜第3の内部電極層31,41,51とが積層された積層体として構成されている。各一層の第1〜第3の内部電極層31,41,51を内部電極群として、該内部電極群がバリスタ素体23内においてバリスタ層の積層方向(以下、単に「積層方向」と称する。)に沿って複数(本実施形態においては、5つ)配置されている。各内部電極群において、第1〜第3の内部電極層31,41,51は、互いの間に少なくとも一層のバリスタ層が介在するように第1の内部電極層31、第2の内部電極層41、第3の内部電極層51の順に配置されている。各内部電極群も、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。実際の積層型チップバリスタ21では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
各バリスタ層は、第1実施形態におけるバリスタ層11と同様に、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。第2実施形態において、希土類元素としてPrを用いると共にアルカリ土類金属元素としてCaを用いており、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含むこととなる。
各第1の内部電極層31は、図6に示されるように、第1の内部電極33と、第2の内部電極35とをそれぞれ含んでいる。各第1及び第2の内部電極33,35は、略矩形状を呈している。第1及び第2の内部電極33,35は、バリスタ素体23における積層方向に平行な側面から所定の間隔を有した位置に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。
各第1の内部電極33は、引き出し導体37aを介して外部電極25に電気的に接続されると共に、引き出し導体37bを介して外部電極30aに電気的に接続されている。引き出し導体37a,37bは、第1の内部電極33と一体に形成されており、それぞれがバリスタ素体23の一方の主面23aに臨むように、第1の内部電極33から伸びている。各第2の内部電極35は、引き出し導体39aを介して外部電極29に電気的に接続されると共に、引き出し導体39bを介して外部電極30bに電気的に接続されている。引き出し導体39a,39bは、第2の内部電極35と一体に形成されており、それぞれがバリスタ素体23の他方の主面23bに臨むように、第2の内部電極35から伸びている。
各第2の内部電極層41は、図7にも示されるように、第3の内部電極43をそれぞれ含んでいる。各第3の内部電極43は、略矩形状を呈している。第3の内部電極43は、バリスタ素体23における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第1及び第2の内部電極33,35と重なるように形成される。各第3の内部電極43は、引き出し導体47を介して外部電極27に電気的に接続されている。引き出し導体47は、第3の内部電極43と一体に形成されており、それぞれがバリスタ素体23の一方の主面23aに臨むように、第3の内部電極43から伸びている。
各第3の内部電極層51は、図8にも示されるように、第4の内部電極53と、第5の内部電極55とをそれぞれ含んでいる。各第4及び第5の内部電極53,55は、略矩形状を呈している。第4及び第5の内部電極53,55は、バリスタ素体23における積層方向に平行な側面から所定の間隔を有した位置に、積層方向から見て第3の内部電極43と重なり且つ互いに電気的に絶縁されるように所定の間隔を有してそれぞれ形成される。
各第4の内部電極53は、引き出し導体57aを介して外部電極26に電気的に接続されると共に、引き出し導体57bを介して外部電極30cに電気的に接続されている。引き出し導体57a,57bは、第4の内部電極53と一体に形成されており、それぞれがバリスタ素体23の一方の主面23aに臨むように、第4の内部電極53から伸びている。各第5の内部電極55は、引き出し導体59aを介して外部電極28に電気的に接続されると共に、引き出し導体59bを介して外部電極30dに電気的に接続されている。引き出し導体59a,59bは、第5の内部電極55と一体に形成されており、それぞれがバリスタ素体23の他方の主面23bに臨むように、第5の内部電極55から伸びている。
第1〜第5の内部電極33,35,43,53,55は、第1実施形態における内部電極13と同じく、PdまたはAg−Pd合金を含んでいる。また、引き出し導体37a,37b,39a,39b,47,57a,57b,59a,59bも、PdまたはAg−Pd合金を含んでいる。
外部電極25〜29は、一方の主面23a上に、M行N列(パラメータM及びNそれぞれを2以上の整数とする)に2次元配列されている。本実施形態では、外部電極25〜29は5行5列に2次元配列されている。外部電極25〜29は、矩形状(本実施形態では、正方形状)を呈している。外部電極25〜29は、例えば、各一辺の長さが300μm程度に設定され、厚みが2μm程度に設定されている。
外部電極25〜29は、バリスタ素体23の外表面に形成されており、Ptを含んでいる。外部電極25〜29は、第1実施形態における外部電極5と同じく、導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Pt粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。
外部電極30aと外部電極30bとは、他方の主面23b上において、バリスタ層の積層方向に垂直且つ他方の主面23bに平行な方向に所定の間隔を有して配されている。外部電極30cと外部電極30dとは、他方の主面23b上において、バリスタ層の積層方向に垂直且つ他方の主面23bに平行な方向に所定の間隔を有して配されている。外部電極30aと外部電極30bとの上記所定の間隔、及び、外部電極30cと外部電極30dとの上記所定の間隔は、同じに設定されている。外部電極30a〜30dは、矩形状(本実施形態では、長方形状)を呈している。外部電極30a,30bは、例えば、長辺の長さが1000μm程度に設定され、短辺の長さが150μm程度に設定され、厚みが2μm程度に設定されている。外部電極30c,30dは、例えば、長辺の長さが500μm程度に設定され、短辺の長さが150μm程度に設定され、厚みが2μm程度に設定されている。
外部電極30a〜30dは、外部電極25〜29と同じく、導電性ペーストが焼き付けられることにより形成されている。この導電性ペーストには、Pt粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。
他方の主面23b上には、外部電極30aと外部電極30bとの間に掛け渡されるように抵抗体61が形成され、外部電極30cと外部電極30dとの間に掛け渡されるように抵抗体63が形成されている。抵抗体61,63は、Ru系、Sn系あるいはLa系の抵抗ペーストを塗布することにより形成される。Ru系の抵抗ペーストとしては、RuOにAl−B−SiO等のガラスを混合したものを用いることができる。Sn系の抵抗ペーストとしては、SnOにAl−B−SiO等のガラスを混合したものを用いることができる。La系の抵抗ペーストとしては、LaBにAl−B−SiO等のガラスを混合したものを用いることができる。
抵抗体61の一端は、外部電極30a及び引き出し導体37bを通して第1の内部電極33に電気的に接続されている。抵抗体61の他端は、外部電極30b及び引き出し導体39bを通して第2の内部電極35に電気的に接続されている。抵抗体63の一端は、外部電極30c及び引き出し導体57bを通して第4の内部電極53に電気的に接続されている。抵抗体63の他端は、外部電極30d及び引き出し導体59bを通して第5の内部電極55に電気的に接続されている。
第3の内部電極43は、上述したように、積層方向から見て第1及び第2の内部電極33,35と重なるように形成されている。したがって、バリスタ層における第1の内部電極33と第3の内部電極43とに重なる領域がバリスタ特性を発現する領域として機能し、バリスタ層における第2の内部電極35と第3の内部電極43とに重なる領域がバリスタ特性を発現する領域として機能する。
更に、第3の内部電極43は、上述したように、積層方向から見て第4及び第5の内部電極53,55と重なるように形成されている。したがって、また、バリスタ層における第4の内部電極53と第3の内部電極43とに重なる領域がバリスタ特性を発現する領域として機能し、バリスタ層における第5の内部電極55と第3の内部電極43とに重なる領域がバリスタ特性を発現する領域として機能する。
上述した構成を有する積層型チップバリスタ21においては、図9に示されるように、抵抗RとバリスタB1とバリスタB2とが、π型に接続されることとなる。抵抗Rは、抵抗体61あるいは抵抗体63により構成される。バリスタB1は、第1の内部電極33と第3の内部電極43とバリスタ層における第1及び第3の内部電極33,43に重なる領域とにより、あるいは、第4の内部電極53と第3の内部電極43とバリスタ層における第4及び第3の内部電極53,43に重なる領域とにより構成される。バリスタB2は、第2の内部電極35と第3の内部電極43とバリスタ層における第2及び第3の内部電極35,43に重なる領域とにより、あるいは、第5の内部電極55と第3の内部電極43とバリスタ層における第5及び第3の内部電極55,43に重なる領域とにより構成される。
続いて、図10及び図11を参照して、上述した構成を有する積層型チップバリスタ21の製造過程について説明する。図10は、第2実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図11は、第2実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
まず、バリスタ層を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(ステップS201)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS203)。
次に、グリーンシートに、第1及び第2の内部電極33,35に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS205)。同様にして、異なるグリーンシートに、第3の内部電極43に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS205)。更に、異なるグリーンシートに、第4及び第5の内部電極53,55に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS205)。第1〜第5の内部電極33,35,43,53,55に対応する電極部分は、Pd粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(ステップS207)。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体LS2(図11参照)を得る(ステップS209)。得られたグリーン体LS2では、第1及び第2の内部電極33,35及び引き出し導体37a,37b,39a,39bに対応する電極部分EL2が形成されたグリーンシートGS11と、第3の内部電極43及び引き出し導体47に対応する電極部分EL3が形成されたグリーンシートGS12と、第4及び第5の内部電極53,55及び引き出し導体57a,57b,59a,59bに対応する電極部分EL4が形成されたグリーンシートGS13と、電極部分EL2〜EL4が形成されていないグリーンシートGS14とが順次積層されている。なお、電極部分EL2〜EL4が形成されていないグリーンシートGS14は、必要に応じて、それぞれの箇所において複数枚ずつ積層してもよい。
次に、グリーン体LS2に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、850〜1400℃、0.5〜8時間程度の焼成を行い(ステップS211)、バリスタ素体23を得る。この焼成によって、グリーン体LS2におけるグリーンシートGS11〜GS14はバリスタ層となる。電極部分EL2は、第1及び第2の内部電極33,35及び引き出し導体37a,37b,39a,39bとなる。電極部分EL3は、第3の内部電極43及び引き出し導体47となる。電極部分EL4は、第4及び第5の内部電極53,55及び引き出し導体57a,57b,59a,59bとなる。
次に、バリスタ素体23の外表面に、外部電極25〜29及び外部電極30a〜30dを形成する(ステップS213)。ここでは、バリスタ素体23の一方の主面23a上に、対応する電極部分EL2〜EL4に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、外部電極25〜29に対応する電極部分を形成する。また、バリスタ素体23の他方の主面23b上に、対応する電極部分EL2,EL4に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、外部電極30a〜30dに対応する電極部分を形成する。これらにより、バリスタ素体23の主面23a,23b上に導電性ペーストが付与されることとなる。そして、付与された導電性ペースト(上記電極部分)を500〜850℃で焼き付けて、外部電極25〜29及び外部電極30a〜30dが形成されたバリスタ素体3を得る。外部電極25〜29及び外部電極30a〜30d用の導電性ペーストには、上述したように、Pt粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものを用いることができる。外部電極25〜29及び外部電極30a〜30d用の導電性ペーストに用いられるガラスフリットは、B、Bi、Al、Si、Sr、Ba、Pr、Zn等を少なくとも1種以上含む。
次に、抵抗体61,63を形成する(ステップS215)。これにより、積層型チップバリスタ21が得られることとなる。抵抗体61,63は、以下のようにして形成する。まず、バリスタ素体23の他方の主面23b上に、各一対の外部電極30aと外部電極30bとに、及び、各一対の外部電極30cと外部電極30dとにそれぞれ掛け渡すように、抵抗体61,63に対応する抵抗領域を形成する。抵抗体61,63に対応する各抵抗領域は、上述した抵抗ペーストをスクリーン印刷工法にて印刷し、乾燥させることにより形成する。そして、抵抗ペーストを所定温度にて焼き付け、抵抗体61,63を得る。なお、外部電極25〜29及び外部電極30a〜30dと抵抗体61,63とを同時に形成してもよい。
なお、焼成後に、バリスタ素体23の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。また、積層型チップバリスタ21の外表面に、外部電極25〜29が形成された領域を除いて、絶縁層(保護層)を形成してもよい。絶縁層は、グレーズガラス(例えば、SiO、ZnO、B、Al等からなるガラス等)を印刷し、所定温度にて焼き付けることにより形成することができる。
シート積層体の形成方法については、本出願による先願である特願2005−201963号の明細書に記載された集合基板の製造方法を用いるようにしてもよい。この場合、シート積層体(集合基板)を複数のグリーン体LS2に分割して焼成することなく、外部電極25〜29及び外部電極30a〜30d用の導電性ペーストを付与することができる。
以上のように、本第2実施形態によれば、バリスタ素体23がPr及びCaを含むと共に、外部電極25〜29及び外部電極30a〜30d用の導電性ペーストがPtを含んでおり、バリスタ素体23上に外部電極25〜29及び外部電極30a〜30d用の導電性ペーストを塗布して、焼き付けることにより、外部電極25〜29及び外部電極30a〜30dを形成している。これにより、バリスタ素体23と外部電極25〜29及び外部電極30a〜30dとの接合強度を向上させることができる。
バリスタ素体23と外部電極25〜29,30a〜30dとの接合強度が向上するという効果は、導電性ペーストの焼き付け時における、次のような事象に起因するものと考えられる。バリスタ素体23に導電性ペーストを焼き付ける際に、バリスタ素体23に含まれるPr及びCaがバリスタ素体23の表面近傍、すなわちバリスタ素体23と導電性ペーストとの界面近傍に移動する。そして、バリスタ素体23と導電性ペーストとの界面近傍に移動したPr及びCaと導電性ペーストに含まれるPtとが相互拡散する。Pr及びCaとPtとが相互拡散するとき、バリスタ素体23と外部電極25〜29,30a〜30dとの界面近傍(界面も含む)に、PrとPtとの化合物及びCaとPtとの化合物が形成されることがある。これらの化合物によりアンカー効果が生じ、バリスタ素体23と外部電極25〜29,30a〜30dとの接合強度が向上する。
Ptを含む外部電極25〜29,30a〜30dは、主として積層型チップバリスタ21をはんだリフローにより外部基板等に実装する際に好適であり、耐はんだ喰われ性及びはんだ付け性を向上することができる。
ところで、本第2実施形態の積層型チップバリスタ21では、入出力端子電極として機能する外部電極25,26,28,29とグランド端子電極として機能する外部電極27とが共に、バリスタ素体23の一方の主面23aに配されている。すなわち、積層型チップバリスタ21は、BGA(Ball Grid Array)パッケージとされた積層型チップバリス
タである。この積層型チップバリスタ21は、はんだボールを用いて各外部電極25〜29と該各外部電極25〜29に対応する外部基板のランドとを電気的及び機械的に接続することにより、外部基板に実装される。積層型チップバリスタ21が外部基板に実装された状態では、各内部電極33,35,43,53,55は外部基板に直交する方向に延びることとなる。
BGAパッケージとされた積層型チップバリスタは、入出力端子電極あるいはグランド端子電極として機能する外部電極の面積が特に小さい。このため、バリスタ素体と外部電極との接合強度が低くなり、外部電極がバリスタ素体から剥がれてしまう懼れがある。しかしながら、第2実施形態の積層型チップバリスタ21では、上述したようにバリスタ素体23と外部電極25〜29との接合強度が向上しているので、外部電極25〜29がバリスタ素体23から剥がれることはない。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、上述した積層型チップバリスタ1は、一対の内部電極がバリスタ層を挟んだ構造を有していたが、本発明のバリスタは、このような構造が複数積層された積層型チップバリスタであってもよい。また、外部電極が複数の電極層が積層された多層構造である場合、少なくとも、バリスタ素体の外表面に接するように形成される電極層が、焼き付けにより形成され且つPtを含んでいればよい。
第1実施形態に係る積層型チップバリスタの断面構成を説明する図である。 第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。 第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。 第2実施形態に係る積層型チップバリスタを示す概略上面図である。 第2実施形態に係る積層型チップバリスタを示す概略下面図である。 図5におけるVI−VI線に沿った断面構成を説明するための図である。 図5におけるVII−VII線に沿った断面構成を説明するための図である。 図5におけるVIII−VIII線に沿った断面構成を説明するための図である。 第2実施形態に係る積層型チップバリスタの等価回路を説明するための図である。 第2実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。 第2実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
符号の説明
1…積層型チップバリスタ、3…バリスタ素体、5…外部電極、13…内部電極、21…積層型チップバリスタ、23…バリスタ素体、25〜29…外部電極、30a〜30d…外部電極、31…第1の内部電極層、41…第2の内部電極層、51…第3の内部電極層、61,63…抵抗体、グリーン体…LS1,LS2。

Claims (4)

  1. バリスタ素体と、該バリスタ素体に形成された外部電極とを備えるバリスタであって、
    前記バリスタ素体が、ZnOを主成分とすると共に、希土類元素及びCaを含み、
    前記外部電極が、前記バリスタ素体の外表面に焼き付けにより形成され且つPtを含んでいることを特徴とするバリスタ。
  2. 前記バリスタ素体に含まれる前記希土類元素が、Prであることを特徴とする請求項1に記載のバリスタ。
  3. バリスタ素体と、該バリスタ素体の外表面に形成された外部電極とを備えるバリスタの製造方法であって、
    ZnOを主成分とすると共に、希土類元素及びCaを含むグリーン体を形成する工程と、
    前記グリーン体を焼成して、前記バリスタ素体を得る工程と、
    前記バリスタ素体の外表面にPtを含む導電性ペーストを付与し、該導電性ペーストを焼き付けて、前記外部電極を形成する工程と、を備えることを特徴とするバリスタの製造方法。
  4. 前記グリーン体に含まれる前記希土類元素が、Prであることを特徴とする請求項3に記載のバリスタの製造方法。
JP2005360733A 2005-12-14 2005-12-14 バリスタ及びバリスタの製造方法 Pending JP2007165639A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005360733A JP2007165639A (ja) 2005-12-14 2005-12-14 バリスタ及びバリスタの製造方法
US11/598,065 US7724123B2 (en) 2005-12-14 2006-11-13 Varistor and method of producing varistor
KR1020060127732A KR20070063453A (ko) 2005-12-14 2006-12-14 배리스터 및 배리스터의 제조방법
CN2006101643441A CN1983468B (zh) 2005-12-14 2006-12-14 可变电阻和可变电阻的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360733A JP2007165639A (ja) 2005-12-14 2005-12-14 バリスタ及びバリスタの製造方法

Publications (1)

Publication Number Publication Date
JP2007165639A true JP2007165639A (ja) 2007-06-28

Family

ID=38138704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360733A Pending JP2007165639A (ja) 2005-12-14 2005-12-14 バリスタ及びバリスタの製造方法

Country Status (4)

Country Link
US (1) US7724123B2 (ja)
JP (1) JP2007165639A (ja)
KR (1) KR20070063453A (ja)
CN (1) CN1983468B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152399A (ja) * 2007-12-20 2009-07-09 Tdk Corp バリスタ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088029B2 (ja) * 2007-07-19 2012-12-05 Tdk株式会社 バリスタ
TW200923979A (en) * 2007-11-20 2009-06-01 Inpaq Technology Co Ltd A composite chip varistor component and its manufacturing method
US8508325B2 (en) * 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method
JP5696623B2 (ja) 2011-08-29 2015-04-08 Tdk株式会社 チップバリスタ
JP5799672B2 (ja) 2011-08-29 2015-10-28 Tdk株式会社 チップバリスタ
KR102139772B1 (ko) * 2018-11-27 2020-07-31 삼성전기주식회사 바리스터 및 바리스터 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666605B2 (ja) 1991-05-02 1997-10-22 株式会社村田製作所 積層型バリスタ
JPH05226181A (ja) 1992-02-18 1993-09-03 Mitsubishi Materials Corp セラミックス電子部品の外部電極焼成方法
JPH08213273A (ja) 1995-02-06 1996-08-20 Matsushita Electric Ind Co Ltd セラミック素子とその製造方法
JP3822798B2 (ja) * 2001-02-16 2006-09-20 太陽誘電株式会社 電圧非直線抵抗体及び磁器組成物
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
US7075405B2 (en) * 2002-12-17 2006-07-11 Tdk Corporation Multilayer chip varistor and method of manufacturing the same
KR100542207B1 (ko) 2003-07-10 2006-01-10 고등기술연구원연구조합 로봇의 작업자 감지 안전 시스템
JP3924563B2 (ja) 2003-12-26 2007-06-06 Tdk株式会社 積層型チップバリスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152399A (ja) * 2007-12-20 2009-07-09 Tdk Corp バリスタ

Also Published As

Publication number Publication date
CN1983468B (zh) 2010-12-22
US7724123B2 (en) 2010-05-25
US20070132540A1 (en) 2007-06-14
CN1983468A (zh) 2007-06-20
KR20070063453A (ko) 2007-06-19

Similar Documents

Publication Publication Date Title
JP4074299B2 (ja) 積層型チップバリスタ
JPH03161901A (ja) 積層型バリスタ
JP2007165639A (ja) バリスタ及びバリスタの製造方法
CN101325095B (zh) 陶瓷电子部件
JPH03173402A (ja) チップバリスタ
US7705708B2 (en) Varistor and method of producing the same
JP4227597B2 (ja) バリスタ
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JP2009295683A (ja) チップ型電子部品
JP4127696B2 (ja) バリスタ及びその製造方法
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP4276231B2 (ja) バリスタ素子
US7639470B2 (en) Varistor element
JP4475249B2 (ja) バリスタ素子
JP4710654B2 (ja) 積層型チップバリスタの製造方法
JP5163096B2 (ja) バリスタ
JP4788619B2 (ja) バリスタ素子
JP4957155B2 (ja) バリスタ
JP4952175B2 (ja) バリスタ
JP2006269985A (ja) 積層型チップバリスタ
JPH0613206A (ja) 積層型バリスタ
JPH04306803A (ja) 積層型バリスタ
JPH02260604A (ja) 積層型バリスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303