JP2007158156A - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP2007158156A JP2007158156A JP2005353247A JP2005353247A JP2007158156A JP 2007158156 A JP2007158156 A JP 2007158156A JP 2005353247 A JP2005353247 A JP 2005353247A JP 2005353247 A JP2005353247 A JP 2005353247A JP 2007158156 A JP2007158156 A JP 2007158156A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor
- plate
- base plate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 122
- 229910000679 solder Inorganic materials 0.000 claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 claims description 40
- 230000008602 contraction Effects 0.000 description 7
- 238000005304 joining Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体モジュールに関するものであり、特に、発熱量が大きい半導体素子を用いた半導体モジュールに関する。 The present invention relates to a semiconductor module, and more particularly, to a semiconductor module using a semiconductor element that generates a large amount of heat.
発熱量が大きい、例えば電力用半導体素子を用いた半導体モジュールにおいて、はんだ部材(接合部材)に亀裂が発生することがある。これは、熱膨張率が大きく異なる部材同士を接合しているはんだ部材に起こりやすい。半導体モジュールが駆動や停止を繰り返すと、はんだ部材によって接合されている部材がそれぞれの熱膨張率に対応して熱膨張や熱収縮を繰り返し、その熱膨張量差や熱収縮量差に対応する応力がはんだ部材に発生して亀裂が生じる。特に、亀裂は、応力によるひずみ量が大きいはんだ部材の周縁部で発生しやすい。亀裂が発生するとはんだ部材の熱伝導性が低下し、その結果、半導体モジュールの放熱効率が低下して寿命が短くなる。 In a semiconductor module that generates a large amount of heat, for example, a power semiconductor element, a crack may occur in the solder member (joining member). This is likely to occur in a solder member that joins members having greatly different coefficients of thermal expansion. When the semiconductor module is repeatedly driven and stopped, the member joined by the solder member repeats thermal expansion and contraction corresponding to each thermal expansion coefficient, and the stress corresponding to the difference in thermal expansion and thermal contraction Is generated in the solder member to cause a crack. In particular, cracks are likely to occur at the periphery of a solder member having a large strain due to stress. When cracks occur, the thermal conductivity of the solder member decreases, and as a result, the heat dissipation efficiency of the semiconductor module decreases and the life is shortened.
はんだ部材における亀裂の発生(発生後の亀裂の進展も含む)を抑制した半導体モジュールとして、特許文献1のものがある。図4は、特許文献1の半導体モジュールを示している。図に示すように、半導体モジュール510は、主面と裏面の両面に金属パターン512、514が形成された絶縁基板516と該主面の金属パターン512にはんだ部材524で接合される半導体素子518とからなる半導体実装基板520と、絶縁基板516の裏面の金属パターン514を介して半導体実装基板520が接合される金属ベース板522と、これらを接合するはんだ部材526とを有する。
There exists a thing of patent document 1 as a semiconductor module which suppressed generation | occurrence | production of the crack in a solder member (including progress of the crack after generation | occurrence | production). FIG. 4 shows the semiconductor module of Patent Document 1. As shown in the drawing, the
半導体素子518から発生した熱は、はんだ部材524を介して主面の金属パターン512に伝わり、続いて順に、絶縁基板516、裏面の金属パターン514、はんだ部材526、金属ベース板522と伝わり、金属ベース板522から外気に放熱される。
The heat generated from the
半導体モジュール510は、はんだ部材526の周縁部528における亀裂の発生を抑えるために、半導体モジュール510の構成要素の積層方向から見た場合、裏面の金属パターン514の周縁が絶縁基板516の周縁より外側に位置するように構成されている。すなわち、裏面の金属パターン514の周縁部530が絶縁基板516に接合されておらず、そのため、周縁部530は、絶縁基板516に妨害されることなく、金属の熱膨張率で熱膨張や熱収縮することができる(絶縁基板516に接合されている場合、金属パターン514は、金属の熱膨張率で膨張または収縮できず、金属より小さく絶縁基板516に近い熱膨張率で熱膨張または熱収縮する。)。したがって、裏面の金属パターン514の周縁部530と金属ベース板522に挟まれたはんだ部材526の周縁部528に発生する応力は、裏面の金属パターン514と金属ベース板522が金属の熱膨張率で膨張または収縮し、またその膨張量差または収縮量差が小さい(絶縁基板と金属の差に比べて小さい)ことから小さくなる。その結果、応力によるひずみ量も小さくなり、はんだ部材526の周縁部528における亀裂の発生および進展が抑制される。
When the
しかしながら、半導体モジュールの規模拡大や回路構成などから、上記の半導体実装基板が複数存在して金属ベース板を共通化するような場合、すなわち、単一の金属ベース板に、複数の半導体実装基板をはんだ接合する場合、周縁が絶縁基板より外側に位置する裏面の金属パターンを各半導体実装基板について備える必要があるだけでなく、加えて、実装における位置決め精度が良くないため、各半導体実装基板同士が接触しないように所定の間隔(余裕)を設けて金属ベース板に配置、接合しなければならず、半導体実装基板の設置面積は複数の半導体実装基板の面積を単純に合計した以上に大きくなる。そのため、複数の半導体実装基板と単一の金属ベース板からなる半導体モジュールは大型化する。 However, due to the expansion of the scale of the semiconductor module, the circuit configuration, etc., when a plurality of the above-described semiconductor mounting substrates exist and the metal base plate is shared, that is, a plurality of semiconductor mounting substrates are provided on a single metal base plate. When soldering, not only is it necessary to provide each semiconductor mounting board with a metal pattern on the back surface whose peripheral edge is located outside the insulating board, but in addition, since the positioning accuracy in mounting is not good, each semiconductor mounting board is It must be arranged and bonded to the metal base plate with a predetermined interval (margin) so as not to make contact, and the installation area of the semiconductor mounting substrate becomes larger than the sum of the areas of the plurality of semiconductor mounting substrates. Therefore, the semiconductor module composed of a plurality of semiconductor mounting boards and a single metal base plate is increased in size.
また、一方で、複数の半導体実装基板を1つの絶縁基板にまとめるようにした場合、基板が大型化するので新たに反りが顕在化する等の問題を生じ、はんだ部材の周縁部に発生する応力によるひずみ量も増大したり、また、金属ベース板との接合の際、基板の下のはんだ部材中に空気(気泡)が残り熱伝導性の低下を招いたりと半導体モジュールの信頼性を悪くすることがあった。さらには複数の半導体実装基板を金属ベース板に実装することになると、部品点数が増えるので組み立て効率を低下させることになっていた。 On the other hand, when a plurality of semiconductor mounting substrates are combined into one insulating substrate, the size of the substrate increases, causing a problem such as newly appearing warpage, and stress generated at the peripheral portion of the solder member. Also increases the amount of strain due to heat, and air (bubbles) remains in the solder member under the board when joining to the metal base plate, causing deterioration of the thermal conductivity and reducing the reliability of the semiconductor module. There was a thing. Furthermore, when a plurality of semiconductor mounting boards are mounted on a metal base plate, the number of parts increases, resulting in a reduction in assembly efficiency.
そこで、本発明は、複数の半導体実装基板要素を共通の金属ベース板に接合する必要が生じても大型化することがなく、また、はんだ部材における亀裂の発生および進展を抑制することができる構造の半導体モジュールを提供することを目的とする。 Therefore, the present invention does not increase in size even if it is necessary to join a plurality of semiconductor mounting board elements to a common metal base plate, and can suppress the occurrence and development of cracks in a solder member. An object of the present invention is to provide a semiconductor module.
上記目的を達成するために、本発明に係る半導体モジュールは、
金属パターンが主面及び裏面に設けられた複数の絶縁基板と上記主面の金属パターンに接合された半導体素子とからなる半導体実装基板が、単一の金属ベース板上に接合された半導体モジュールであって、
上記半導体実装基板における上記複数の絶縁基板は、互いに近接して配置され、上記裏面の金属パターンが単一の金属薄板で共通化されてなり、
上記半導体実装基板と上記金属ベース板との接合は、上記金属薄板を介してはんだ部材を用いて行われ、
上記絶縁基板と金属薄板の積層方向から見たとき、上記金属薄板の周縁が対向する上記絶縁基板の周縁より外側に位置することを特徴とする。
In order to achieve the above object, a semiconductor module according to the present invention includes:
A semiconductor module in which a semiconductor mounting substrate comprising a plurality of insulating substrates provided with metal patterns on the main surface and the back surface and semiconductor elements bonded to the metal patterns on the main surface is bonded on a single metal base plate. There,
The plurality of insulating substrates in the semiconductor mounting substrate are arranged close to each other, and the metal pattern on the back surface is shared by a single thin metal plate,
The semiconductor mounting substrate and the metal base plate are joined using a solder member through the metal thin plate,
When viewed from the stacking direction of the insulating substrate and the thin metal plate, the peripheral edge of the thin metal plate is positioned outside the peripheral edge of the opposing insulating substrate.
本発明によれば、複数の半導体実装基板要素(絶縁基板単位)と単一の金属ベース板からなる半導体モジュールにおいて複数の絶縁基板の裏面の金属パターンが単一の金属薄板で共通に構成されつつ、その周縁が絶縁基板の周縁より外側に位置するために、モジュールが大型化することなく、金属薄板と金属ベース板を接合するはんだ部材における亀裂の発生が抑制される。 According to the present invention, in a semiconductor module composed of a plurality of semiconductor mounting substrate elements (insulating substrate units) and a single metal base plate, the metal pattern on the back surface of the plurality of insulating substrates is commonly configured by a single metal thin plate. Since the periphery is located outside the periphery of the insulating substrate, the generation of cracks in the solder member that joins the metal thin plate and the metal base plate is suppressed without increasing the size of the module.
実施の形態1.
本発明の一実施形態に係る、全体が符号10で示される半導体モジュールを図1、2に示す。図2は、図1における一点鎖線で示される半導体モジュール10の断面をA方向から見た図である。
Embodiment 1 FIG.
1 and 2 show a semiconductor module generally designated by
半導体モジュール10は、駆動時の発熱量が大きい、例えばIGBT(Insulated Gate Bipolar Transistor)などの電力用半導体素子(半導体チップ)12a〜12dとこれらのチップを搭載する基板14aからなる半導体実装ブロック16aと、半導体チップ12e〜12hとこれらのチップを搭載する基板14bからなる半導体実装ブロック16bとから構成された半導体実装基板16を、1つの金属ベース板18に搭載した構造である。また、図示してはいないが、半導体モジュール10は、必要に応じて、金属ベース板18に放熱フィンが当接され、または全体が樹脂パッケージに覆われて構成される。
The
半導体実装ブロック16a、16bにおける基板14a、14bは、セラミックで作製された絶縁基板20a、20bの主面(半導体チップと接合される面)に金属薄板で作製された回路パターン(以下、「主面パターン」と称する。)22a、22bが形成されて構成されている。そして、基板14a、14bの絶縁基板20a、20bにおける裏面(金属ベース板18と接合される面)には、金属薄板で作製された回路パターン(以下、「裏面パターン」と称するがこれにはべたパターンも含む)24a、24bが形成されている。なお、これら裏面パターン24a、24bは、半導体実装基板16における構造としては一体、すなわち単一の金属薄板24で形成されており、基板14a、14bのそれぞれに対応する金属薄板24の一部分を便宜的に示すものである。主面パターン22a、22bと金属薄板24は、例えば、アルミや銅などで作製される。主面パターン22a、22bの材料と金属薄板24の材料は、異なっていても良いし、または、同一であっても良い。
The substrates 14a and 14b in the semiconductor mounting blocks 16a and 16b are circuit patterns (hereinafter referred to as “main surfaces”) made of thin metal plates on the main surfaces (surfaces bonded to the semiconductor chips) of the
基板14a、14bにおいて、絶縁基板20a、20bに対する主面パターン22a、22bや金属薄板24(裏面パターン24a、24b)の接合は、例えば活性金属法を用いてろう材(図示せず)を介して行われている。
In the substrates 14a and 14b, the
なお、この場合、金属薄板24に接合された絶縁基板20aと20bとの間隔は、裏面パターンが一体でない個々の半導体実装基板を金属ベース板に接合する場合と比べ、精度良く位置決めされるので狭くすることができる。また、半導体実装基板16としては絶縁基板20aと20bとの間がはんだ部材の周縁ではなくなることから、はんだ部材の亀裂対策も基本的には不要となり、金属薄板と絶縁基板との接合形成工程における位置決め精度、および熱膨張の影響を考慮した程度のわずかな距離を採れば十分と言える。これにより、単一の金属ベース板に複数の半導体実装基板要素を設けるようにしても半導体モジュールの大型化を抑制することができる。
In this case, the distance between the
例えば、本実施形態における絶縁基板20aと20bとの間の距離Dについては、金属薄板24の周縁部38の幅Wと同じ、或いはそれ以下(D≦W)とすることも可能である。(図2参照)よって従来は、各半導体実装基板に周縁部を設けなければならないことから、2つの半導体実装基板における絶縁基板間に必要な距離は少なくとも2×Wとなるが、本実施形態においてはその距離を少なくとも1/2以下に縮められることになるのである。
For example, the distance D between the
金属ベース板18は、半導体実装基板16における半導体実装ブロック16a、16bが駆動することによって発生する熱を外部に放出するためのものである。金属ベース板18は、金属薄板24の材料と同一の材料、または熱膨張率が略同一の材料が好ましく、例えばアルミや銅で作製される。また、金属ベース板18は、一般に、ねじを用いて半導体モジュール10を他の装置に取り付けるための貫通穴26を有する。
The
図2に示すように、基板14a、14bと半導体チップ12a〜12hの接合は、主面パターン22a、22bに半導体チップ12a〜12hがはんだ部材28を介して接合されることにより行われる。また、基板14a、14bと金属ベース板18の接合、言い換えると半導体実装基板16と金属ベース板18との接合は、金属薄板24に金属ベース板18がはんだ部材30を介して接合されることにより行われる。
As shown in FIG. 2, the substrates 14 a and 14 b and the semiconductor chips 12 a to 12 h are joined by joining the semiconductor chips 12 a to 12 h to the
また、半導体モジュール10は、図2に示すように、はんだ部材30の周縁部32における亀裂の発生および進展を抑えるために、半導体モジュール10の構成要素の積層方向から見た場合、すなわち、図1に示すように、金属薄板24の周縁(輪郭)34全体が絶縁基板20a、20bの周縁(輪郭)36a、36bより外側に位置するように構成されている。言い換えると、金属薄板24の周縁部38(図1において、クロスハッチング部分)が絶縁基板20a、20bに接合されていない。そのため、金属薄板24の周縁部38は、絶縁基板20a、20bに妨害されることなく、金属の熱膨張率で熱膨張や熱収縮することができる(絶縁基板20a、20bに接合されている場合、金属の熱膨張率で膨張または収縮できず、金属より小さく絶縁基板20a、20bに近い熱膨張率で熱膨張するまたは熱収縮する)。したがって、金属薄板24の周縁部38と金属ベース板18とを接合しているはんだ部材30の周縁部32に発生する応力は、金属薄板24と金属ベース板18が略同一の金属の熱膨張率で膨張または収縮し、またその膨張量差または収縮量差が小さい(絶縁基板と金属の膨張量差または収縮量差に比べて小さい)ことから小さくなる。その結果、応力によるひずみ量も小さくなり、はんだ部材30の周縁部32における亀裂の発生および進展が抑制される。
Further, as shown in FIG. 2, the
半導体実装ブロック16a、16bと金属ベース板18との接合時、すなわち、半導体実装基板16における金属薄板24と金属ベース板18とをはんだ部材30を介して接合する際に、金属薄板24と金属ベース板18との間に空気が残らないように、金属薄板24は空気を抜くための貫通孔40を設けるのが好ましい。空気が残ると(言い換えると、はんだ部材30に気泡が存在すると)、はんだ部材30の熱伝導性が低下する。それにより、熱がはんだ部材30を介して金属ベース板18に十分に伝達されなくなり、その結果、半導体モジュール10の寿命が低下することがある。図1に示すように、本実施形態における貫通孔40は、金属薄板24の中央、すなわち、2つの半導体実装ブロック16aと16bとの間に設けられている。なお、貫通孔は、図1に示すようなスリット状に限らず、例えば、複数に分割されるようにしてもよい。
When joining the semiconductor mounting blocks 16a and 16b and the
半導体モジュール10が駆動すると(半導体チップ12a〜12hが駆動すると)、半導体チップ12a〜12hから発生した熱のほとんどは、はんだ部材28を介して絶縁基板20a、20bの主面パターン22a、22bに伝わる。次に、熱は、主面パターン22a、22bから絶縁基板20a、20bを介して金属薄板24に伝達され、さらに、はんだ部材30を介して金属ベース板18に伝達される。そして金属ベース板18から外部に放熱される。このときに金属ベース板18と金属薄板24が熱膨張する(他の部材も熱膨張する。)。
When the
本実施形態の半導体モジュールによれば、金属ベース板と接合される金属薄板の周縁が対向する各絶縁基板の周縁より外側に配置されるように構成されているため、金属薄板と金属ベース板とを接合しているはんだ部材の周縁部における亀裂の発生および進展が抑制される。また、複数の半導体実装基板要素(絶縁基板単位)が単一の金属ベース板に接合されてなる半導体モジュールは、複数の半導体実装基板要素を半導体実装ブロックとして絶縁基板の裏面パターンが単一の金属薄板で形成され、1つの半導体実装基板として構成されるため、半導体実装基板としての設置面積が小さくなり(裏面パターンが単一の金属薄板で形成されない場合に比べて小さくなり)、その結果、半導体モジュールが大型化が抑制される(半導体モジュール全体に対する半導体実装基板の占有率が高くなる、いわゆる高集積化される。)。さらには、各絶縁基板に対応する複数の半導体実装ブロックを1つの半導体実装基板として扱えるので、組み立て時の部品点数が少なくて済み、組み立て効率を向上させることができる。 According to the semiconductor module of the present embodiment, the metal thin plate and the metal base plate are arranged so that the peripheral edge of the metal thin plate joined to the metal base plate is arranged outside the peripheral edge of each opposing insulating substrate. The generation and propagation of cracks at the peripheral edge of the solder member that joins are suppressed. In addition, a semiconductor module in which a plurality of semiconductor mounting substrate elements (insulating substrate units) are bonded to a single metal base plate has a plurality of semiconductor mounting substrate elements as semiconductor mounting blocks and the back surface pattern of the insulating substrate is a single metal. Since it is formed of a thin plate and configured as a single semiconductor mounting substrate, the installation area as the semiconductor mounting substrate is reduced (compared to the case where the back surface pattern is not formed of a single metal thin plate), and as a result, the semiconductor An increase in the size of the module is suppressed (the so-called high integration in which the occupation ratio of the semiconductor mounting substrate to the entire semiconductor module increases). Furthermore, since a plurality of semiconductor mounting blocks corresponding to each insulating substrate can be handled as one semiconductor mounting substrate, the number of parts at the time of assembly can be reduced, and the assembly efficiency can be improved.
実施の形態2.
本実施の形態が上述の実施形態と異なる点は、半導体実装基板における絶縁基板、および絶縁基板と金属薄板との一部関係が異なる点である。
Embodiment 2. FIG.
The present embodiment is different from the above-described embodiment in that the insulating substrate in the semiconductor mounting substrate and a partial relationship between the insulating substrate and the metal thin plate are different.
具体的に説明するために、本実施形態に係る、全体が符号110で示される半導体モジュールの構成を図3に示す。半導体モジュール110は、上述の実施形態の半導体モジュール10と同様に、金属ベース板118に2つの半導体実装ブロック116a、116bからなる半導体実装基板116が接合された構造である。
For specific description, FIG. 3 shows a configuration of a semiconductor module generally designated by
半導体実装基板116の各半導体実装ブロック116a、116bは、上述の実施形態の2つの半導体実装ブロック16a、16bと同様に、それぞれ複数の半導体チップ112a〜112hとこれらチップを搭載する基板114a、114bから構成される。また、基板114a、114bは、上述の実施形態の基板14a、14bと同様に、絶縁基板120a、120bと、主面パターン122a、122bと、裏面パターン124a、124bから構成される。なお、これら裏面パターン124a、124bは、半導体実装基板116における構造としては一体、すなわち単一の金属薄板124で形成されている。さらに、上述の実施形態と同様に、半導体チップ112a〜112hと基板114a、114bの主面パターン122a、122bの接合と、金属薄膜124と金属ベース板118の接合は、はんだ部材(図示せず)を介して行われている。
Each of the semiconductor mounting blocks 116a and 116b of the
本実施形態の半導体モジュール110は、絶縁基板120a、120bと金属薄板124の積層方向から見たとき、上述の実施形態の半導体モジュール10のように、金属薄板124の周縁134全体が絶縁基板120a、120bの周縁136a、136bより外側に配置されるように構成されていない。言い換えると、金属薄板124の周縁134の一部が、絶縁基板120a、120bの周縁136a、136bより内側または同じ位置に存在するように構成されている。
When viewed from the stacking direction of the insulating substrates 120a and 120b and the
この理由について説明する。金属ベース板118や金属薄板124は、半導体チップ112a〜112hから熱が放出されて熱膨張し、または熱の放出が停止されて熱収縮する。特に、半導体チップ112a〜112hに比較的近い金属ベース板118や金属薄板124の部分(領域)が、他の部分に比べて大きく膨張または収縮する。言い換えると、半導体チップ112a〜112hから比較的遠い金属ベース板118や金属薄板124の部分の膨張量や収縮量は比較的小さい。そのため、半導体チップから遠い金属ベース板118や金属薄板124の部分を接合しているはんだ部材の部分は、他の部分と比較して亀裂が発生しにくい。したがって、図3に示すように(絶縁基板120a、120bと金属薄板124の積層方向から見たとき)、上述の実施形態のように金属薄板124の周縁134全体が絶縁基板120a、120bの周縁136a、136bより外側に位置する必要はなく、半導体チップ112a〜112h近傍の絶縁基板120a、120bの周縁136a、136bの部分において、金属薄板124の周縁134が絶縁基板120a、120bの周縁136a、136bより外側に位置すればよい。
The reason for this will be described. The
このことを考慮して、絶縁基板120a、120b上のレイアウトは決定されている。例えば、図3に示す半導体モジュール110のように、発熱体である半導体チップ112a〜112hを絶縁基板120a、120b上の一方側(図中、上側)に、また、発熱体でない例えばワイヤ配線150a、150bが引き出される配線引き出し領域152a、152bを他方側(図中、下側)に配置されるようにレイアウト設計されている。このような絶縁基板120a、120b上のレイアウトを有する半導体モジュール110において、金属薄板124は、絶縁基板120a、120bと金属薄板124の積層方向から見たとき、半導体チップ112a〜112h近傍においては金属薄板124の周縁134が絶縁基板120a、120bの周縁136a、136bより外側に位置し、半導体チップ112a〜112hから遠い配線引き出し領域152a、152b近傍においては金属薄板124の周縁134が絶縁基板120a、120bの周縁136a、136bより内側または同じに位置されるように構成されている。
Considering this, the layout on the insulating substrates 120a and 120b is determined. For example, as in the
本実施形態によれば、金属薄板の周縁全体が絶縁基板の周縁より外側に位置するように該金属薄板を構成していない、すなわち、その一部において金属薄板の周縁が絶縁基板の周縁より内側または同じ位置にするようにしているため、上述の実施形態に比べて、金属薄板を形成する材料の量を少なくすることができ、半導体実装基板としての面積も小さくできる。 According to this embodiment, the thin metal plate is not configured so that the entire periphery of the thin metal plate is located outside the peripheral edge of the insulating substrate, that is, the peripheral edge of the thin metal plate is partly inside the peripheral edge of the insulating substrate. Or since it is made to be the same position, compared with the above-mentioned embodiment, the quantity of the material which forms a metal thin plate can be decreased, and the area as a semiconductor mounting substrate can also be made small.
また、上述の実施形態のように、金属薄板と金属ベース板とのはんだ接合時に空気を抜くための貫通穴を設けてもよい。 Moreover, you may provide the through-hole for extracting air at the time of solder joining of a metal thin plate and a metal base plate like the above-mentioned embodiment.
最後に、上述の2つの実施形態の半導体モジュールは、2つの半導体実装ブロックから形成されているが、これに限定されるわけでない。本発明によれば、半導体モジュールを構成する半導体実装ブロックの個数が大きくなるほど、半導体モジュールの大型化抑制の効果が大きくなる、いわゆる高集積化されるのは明らかである。 Finally, the semiconductor modules of the two embodiments described above are formed from two semiconductor mounting blocks, but are not limited thereto. According to the present invention, as the number of semiconductor mounting blocks constituting the semiconductor module increases, the effect of suppressing the increase in the size of the semiconductor module increases.
10 半導体モジュール、 16a、16b 半導体実装ブロック、 16 半導体実装基板、 18 金属ベース板、 20a、20b 絶縁基板、 24 金属薄板、 24a、24b 裏面金属パターン、 34 金属薄板の周縁(輪郭)、 36a、36b 絶縁基板の周縁
DESCRIPTION OF
Claims (3)
上記半導体実装基板における上記複数の絶縁基板は、互いに近接して配置され、上記裏面の金属パターンが単一の金属薄板で共通化されてなり、
上記半導体実装基板と上記金属ベース板との接合は、上記金属薄板を介してはんだ部材を用いて行われ、
上記絶縁基板と金属薄板の積層方向から見たとき、上記金属薄板の周縁が対向する上記絶縁基板の周縁より外側に位置することを特徴とする半導体モジュール。 A semiconductor module in which a semiconductor mounting substrate comprising a plurality of insulating substrates provided with metal patterns on the main surface and the back surface and semiconductor elements bonded to the metal patterns on the main surface is bonded on a single metal base plate. There,
The plurality of insulating substrates in the semiconductor mounting substrate are arranged close to each other, and the metal pattern on the back surface is shared by a single thin metal plate,
The semiconductor mounting substrate and the metal base plate are joined using a solder member through the metal thin plate,
A semiconductor module, wherein when viewed from the stacking direction of the insulating substrate and the thin metal plate, the peripheral edge of the thin metal plate is positioned outside the peripheral edge of the opposing insulating substrate.
上記半導体実装基板における上記複数の絶縁基板は、互いに近接して配置され、上記裏面の金属パターンが単一の金属薄板で共通化されてなり、
上記半導体実装基板と上記金属ベース板との接合は、上記金属薄板を介してはんだ部材を用いて行われ、
上記絶縁基板と金属薄板の積層方向から見たとき、上記半導体素子近傍における上記絶縁基板の周縁の部分において、上記金属薄板の周縁が絶縁基板の周縁部分より外側に位置することを特徴とする半導体モジュール。 A semiconductor module in which a semiconductor mounting substrate composed of a plurality of insulating substrates each having a metal pattern formed on the main surface and the back surface and a semiconductor element bonded to the metal pattern on the main surface is bonded on a single metal base plate. There,
The plurality of insulating substrates in the semiconductor mounting substrate are arranged close to each other, and the metal pattern on the back surface is shared by a single thin metal plate,
The semiconductor mounting substrate and the metal base plate are joined using a solder member through the metal thin plate,
When viewed from the stacking direction of the insulating substrate and the metal thin plate, the periphery of the metal thin plate is located outside the peripheral portion of the insulating substrate in the peripheral portion of the insulating substrate in the vicinity of the semiconductor element. module.
The semiconductor module according to claim 1, wherein a through hole is formed in a portion of the thin metal plate that is between the plurality of insulating substrates and is not joined to the insulating substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353247A JP4549287B2 (en) | 2005-12-07 | 2005-12-07 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353247A JP4549287B2 (en) | 2005-12-07 | 2005-12-07 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158156A true JP2007158156A (en) | 2007-06-21 |
JP4549287B2 JP4549287B2 (en) | 2010-09-22 |
Family
ID=38242085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005353247A Active JP4549287B2 (en) | 2005-12-07 | 2005-12-07 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549287B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5751258B2 (en) * | 2011-01-07 | 2015-07-22 | 富士電機株式会社 | Manufacturing method of semiconductor device |
WO2023218680A1 (en) * | 2022-05-11 | 2023-11-16 | 三菱電機株式会社 | Semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116631A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor device |
JP2000049425A (en) * | 1998-07-27 | 2000-02-18 | Denki Kagaku Kogyo Kk | Ceramics circuit board, its manufacture and power module using the same |
JP2000101203A (en) * | 1998-09-28 | 2000-04-07 | Denki Kagaku Kogyo Kk | Ceramics circuit substrate and power module using the same |
JP2003133662A (en) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | Ceramic circuit board |
JP2004140199A (en) * | 2002-10-18 | 2004-05-13 | Denki Kagaku Kogyo Kk | Module structure and its manufacturing method |
JP2005109374A (en) * | 2003-10-02 | 2005-04-21 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2005150309A (en) * | 2003-11-13 | 2005-06-09 | Toyota Industries Corp | Semiconductor device |
-
2005
- 2005-12-07 JP JP2005353247A patent/JP4549287B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116631A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Semiconductor device |
JP2000049425A (en) * | 1998-07-27 | 2000-02-18 | Denki Kagaku Kogyo Kk | Ceramics circuit board, its manufacture and power module using the same |
JP2000101203A (en) * | 1998-09-28 | 2000-04-07 | Denki Kagaku Kogyo Kk | Ceramics circuit substrate and power module using the same |
JP2003133662A (en) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | Ceramic circuit board |
JP2004140199A (en) * | 2002-10-18 | 2004-05-13 | Denki Kagaku Kogyo Kk | Module structure and its manufacturing method |
JP2005109374A (en) * | 2003-10-02 | 2005-04-21 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
JP2005150309A (en) * | 2003-11-13 | 2005-06-09 | Toyota Industries Corp | Semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5751258B2 (en) * | 2011-01-07 | 2015-07-22 | 富士電機株式会社 | Manufacturing method of semiconductor device |
WO2023218680A1 (en) * | 2022-05-11 | 2023-11-16 | 三菱電機株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4549287B2 (en) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013118478A1 (en) | Semiconductor device | |
JPH09312357A (en) | Semiconductor device | |
JP2011049501A (en) | Thermoelectric module | |
JP2008187101A (en) | Semiconductor device and mounting structure of semiconductor device | |
TWI553828B (en) | Integrated power module | |
JP2008277654A (en) | Substrate for power module with heat sink, and power module | |
JP6043049B2 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
JP2010050164A (en) | Method of manufacturing board for power module | |
JP2007053349A (en) | Insulating substrate and manufacturing method thereof as well as power module and substrate thereof | |
JP2007115894A (en) | Semiconductor device | |
JP4549287B2 (en) | Semiconductor module | |
JP2015088654A (en) | Semiconductor module | |
JP5217246B2 (en) | Method for manufacturing power module unit | |
US20180233459A1 (en) | Module, module manufacturing method, and package | |
JP2007184424A (en) | Semiconductor device | |
JP2007053148A (en) | Semiconductor module | |
JP2009076813A (en) | Semiconductor device | |
EP3745452A1 (en) | Method for manufacturing substrate for power module, and ceramic-copper joint body | |
JP2009164511A (en) | Semiconductor device and method of manufacturing the same | |
CN100446360C (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006294729A (en) | Semiconductor device | |
JP5268994B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2006229030A (en) | Lead frame and semiconductor device using same | |
KR101938126B1 (en) | Manufacturing process power semiconductor module | |
JPH09321354A (en) | Metal pattern plate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4549287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |