JP2008187101A - Semiconductor device and mounting structure of semiconductor device - Google Patents
Semiconductor device and mounting structure of semiconductor device Download PDFInfo
- Publication number
- JP2008187101A JP2008187101A JP2007020978A JP2007020978A JP2008187101A JP 2008187101 A JP2008187101 A JP 2008187101A JP 2007020978 A JP2007020978 A JP 2007020978A JP 2007020978 A JP2007020978 A JP 2007020978A JP 2008187101 A JP2008187101 A JP 2008187101A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- semiconductor chip
- semiconductor device
- semiconductor
- resin mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置、及び、これを回路基板に実装する実装構造に関する。 The present invention relates to a semiconductor device and a mounting structure for mounting the semiconductor device on a circuit board.
従来の半導体装置には、例えば特許文献１のように、略板状のステージ部の表面に半導体チップを搭載して樹脂モールド部で封止した構成のものがある。この構成の半導体装置においては、半導体チップから発生する熱を効率よく放熱することを目的として、ステージ部の裏面を樹脂モールド部の外方に露出させると共に半田で回路基板に接合させている。
ところで、このような構成の半導体装置には、保証温度が相互に異なる２つの半導体チップが設けられることもあり、従来では、これら２つの半導体チップを同一のステージ部の表面に搭載している。
By the way, the semiconductor device having such a configuration may be provided with two semiconductor chips having different guaranteed temperatures, and conventionally, these two semiconductor chips are mounted on the surface of the same stage portion.
しかしながら、これら２つの半導体チップの保証温度が相互に異なると、保証温度の高い一の半導体チップにおいて発生した熱がステージ部を介して保証温度の低い他の半導体チップに伝わることで、他の半導体チップの温度がその保証温度を超えてしまい、半導体装置に動作不良が生じることがある。 However, if the guaranteed temperatures of these two semiconductor chips are different from each other, the heat generated in one semiconductor chip having a high guaranteed temperature is transferred to another semiconductor chip having a low guaranteed temperature through the stage portion, so that other semiconductors The temperature of the chip may exceed the guaranteed temperature, and the semiconductor device may malfunction.
本発明は、上述した事情に鑑みてなされたものであって、保証温度が相互に異なる２つの半導体チップ間の熱伝導を抑制して信頼性の向上を図ることができる半導体装置及びこれを回路基板に実装する実装構造を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and a semiconductor device capable of suppressing heat conduction between two semiconductor chips having different guaranteed temperatures and improving reliability, and a circuit therefor An object is to provide a mounting structure to be mounted on a substrate.
上記の目的を達するために、この発明は以下の手段を提供している。
本発明の半導体装置は、表面に半導体チップを１つずつ搭載した略板状のステージ部を複数備えると共に、これら複数の半導体チップ及びステージ部を樹脂モールド部によって封止してなり、一の半導体チップが、他の半導体チップの保証温度よりも高い発熱温度を生じる発熱回路を有し、少なくとも前記一の半導体チップを搭載した一のステージ部の裏面が、前記樹脂モールド部の外方に露出し、前記複数のステージ部が、その面方向に並べられると共に相互に離間して配置されていることを特徴とする。
In order to achieve the above object, the present invention provides the following means.
The semiconductor device of the present invention includes a plurality of substantially plate-like stage portions each having a semiconductor chip mounted on the surface, and the plurality of semiconductor chips and the stage portions are sealed with a resin mold portion. The chip has a heat generation circuit that generates a heat generation temperature higher than the guaranteed temperature of the other semiconductor chip, and the back surface of at least one stage portion on which the one semiconductor chip is mounted is exposed to the outside of the resin mold portion. The plurality of stage portions are arranged in the surface direction and spaced apart from each other.
この発明に係る半導体装置によれば、保証温度が相互に異なる半導体チップを搭載するステージ部が相互に離間して配置されているため、一の半導体チップの発熱回路において発生した熱が他の半導体チップに伝わることを抑制することができる。すなわち、他の半導体チップの温度がその保証温度を超えることを抑制できる。
また、この半導体装置を回路基板に実装する際には、外方に露出する一のステージ部の裏面をはんだ付け等で回路基板に設けられた放熱用のパッドに接合しておくことで、一の半導体チップにおいて発生した熱を効率よく回路基板に逃がすことができる。
According to the semiconductor device of the present invention, since the stage portions on which the semiconductor chips having different guaranteed temperatures are mounted are arranged apart from each other, the heat generated in the heating circuit of one semiconductor chip is transferred to the other semiconductor. Transmission to the chip can be suppressed. That is, it can suppress that the temperature of another semiconductor chip exceeds the guaranteed temperature.
Also, when mounting this semiconductor device on a circuit board, the back surface of the one stage part exposed to the outside is bonded to a heat radiation pad provided on the circuit board by soldering or the like. The heat generated in the semiconductor chip can be efficiently released to the circuit board.
また、前記半導体装置においては、前記発熱回路を前記一の半導体チップのうち前記他の半導体チップから離れた領域に形成するとしてもよい。
この構成の場合には、発熱回路から他の半導体チップまでの距離をより長く設定することができるため、一の半導体チップから他の半導体チップへの熱伝導をさらに抑制することができる。
Further, in the semiconductor device, the heat generating circuit may be formed in a region away from the other semiconductor chip in the one semiconductor chip.
In the case of this configuration, since the distance from the heat generating circuit to the other semiconductor chip can be set longer, heat conduction from one semiconductor chip to another semiconductor chip can be further suppressed.
さらに、前記半導体装置においては、少なくとも相互に隣り合う前記一のステージ部及び前記他のステージ部が、これらの配列方向に直交する各ステージ部の幅寸法よりも幅狭の連結部によって一体に連結されるとしてもよい。
この発明に係る半導体装置の製造において樹脂モールド部を形成する際には、各半導体チップを個別のステージ部に配した状態で金型のキャビティ内に配置すると共に、樹脂モールド部をなす溶融樹脂を金型のキャビティ内に流し込む。
Further, in the semiconductor device, at least the one stage part and the other stage part adjacent to each other are integrally connected by a connecting part narrower than the width dimension of each stage part perpendicular to the arrangement direction. It may be done.
When forming the resin mold part in the manufacture of the semiconductor device according to the present invention, each semiconductor chip is arranged in an individual stage part and placed in the mold cavity, and the molten resin forming the resin mold part is used. Pour into the mold cavity.
ここで、ステージ部を樹脂モールド部の外方に露出させるためには、ステージ部をキャビティの内面に配置しておく必要があるが、前記連結部を設けておくことで、前記溶融樹脂の流動によってステージ部がキャビティの内面から浮き上がることも容易に防止でき、ステージ部の裏面を確実に樹脂モールド部の外方に露出させることが可能となる。
なお、この連結部はステージ部の幅寸法よりも幅狭に形成されているため、連結部を介して一の半導体チップから他の半導体チップに伝わる熱を小さくすることができる。
Here, in order to expose the stage part to the outside of the resin mold part, it is necessary to arrange the stage part on the inner surface of the cavity, but by providing the connecting part, the flow of the molten resin Therefore, it is possible to easily prevent the stage portion from being lifted from the inner surface of the cavity, and the back surface of the stage portion can be reliably exposed to the outside of the resin mold portion.
In addition, since this connection part is formed narrower than the width dimension of a stage part, the heat | fever transmitted from one semiconductor chip to another semiconductor chip via a connection part can be made small.
また、前記半導体装置においては、前記連結部が、前記ステージ部の裏面からその厚さ方向に窪む位置に形成されるとしてもよい。
この構成の場合には、連結部によって相互に連結されたステージ部の裏面が樹脂モールド部の外方に露出していても、連結部を樹脂モールド部の内部に埋設させることができる。したがって、半導体装置の回路基板への実装において、はんだを介してステージ部を回路基板の放熱用パッドに接合する際に、一のステージ部及び他のステージ部にわたってはんだが濡れ広がることを確実に防止することができるため、一の半導体チップから発生した熱がはんだを介して他の半導体チップに伝わることを確実に防止することができる。
In the semiconductor device, the connecting portion may be formed at a position recessed from the back surface of the stage portion in the thickness direction.
In the case of this configuration, even if the back surfaces of the stage portions connected to each other by the connecting portion are exposed to the outside of the resin mold portion, the connecting portion can be embedded in the resin mold portion. Therefore, when the semiconductor device is mounted on the circuit board, the solder is surely prevented from spreading over one stage portion and the other stage portion when the stage portion is joined to the heat dissipation pad of the circuit board via the solder. Therefore, it is possible to reliably prevent heat generated from one semiconductor chip from being transmitted to another semiconductor chip via solder.
また、前記半導体装置においては、前記連結部が相互に隣り合うステージ部の幅方向の端部を連結するとしてもよい。
この場合には、一の半導体チップから連結部を介して他の半導体チップに到達する熱伝導の経路をより長く設定することができるため、一の半導体チップから他の半導体チップへの熱伝導をさらに抑制することが可能となる。
In the semiconductor device, the connecting portion may connect end portions in the width direction of adjacent stage portions.
In this case, it is possible to set a longer heat conduction path from one semiconductor chip to the other semiconductor chip via the connecting portion, so that the heat conduction from one semiconductor chip to the other semiconductor chip is reduced. Further suppression is possible.
また、本発明の半導体装置の実装構造は、前記半導体装置を回路基板に実装する実装構造であって、前記回路基板の表面に、前記樹脂モールド部から外方に露出する前記一のステージ部の裏面に接合するための放熱用パッドが形成され、該放熱用パッドが、前記一のステージ部の露出面積よりも大きい面積を有すると共に、前記一のステージ部の裏面に対向する領域を除いてレジスト膜によって覆われていることを特徴とする。 Further, the mounting structure of the semiconductor device of the present invention is a mounting structure for mounting the semiconductor device on a circuit board, wherein the one stage part exposed outward from the resin mold part on the surface of the circuit board. A heat dissipating pad for bonding to the back surface is formed, and the heat dissipating pad has an area larger than the exposed area of the one stage portion and resists except for a region facing the back surface of the one stage portion. It is characterized by being covered with a film.
このように構成することで、一の半導体チップにおいて発生した熱を一のステージ部の露出面積よりも大きい面積の放熱用パッドに拡散させることができるため、一の半導体チップの放熱を効率よく行うことができる。
また、放熱用パッドをレジスト膜で覆うことにより、他のステージ部の裏面が露出して放熱用パッドに対向する位置に配されたとしても、他のステージ部が放熱用パッドにはんだ付けされることを容易に防止できる。そして、このように構成することで、一の半導体チップにおいて発生した熱が放熱用パッドを介して他の半導体チップに伝わることを確実に防止することができる。
With this configuration, heat generated in one semiconductor chip can be diffused to a heat dissipation pad having an area larger than the exposed area of one stage portion, so that heat radiation from one semiconductor chip is efficiently performed. be able to.
Further, by covering the heat dissipation pad with a resist film, the other stage portion is soldered to the heat dissipation pad even if the back surface of the other stage portion is exposed and disposed at a position facing the heat dissipation pad. Can be easily prevented. And it can prevent reliably that the heat | fever generate | occur | produced in one semiconductor chip is transmitted to another semiconductor chip via a heat dissipation pad by comprising in this way.
本発明によれば、各半導体チップが相互に分離して設けられたステージ部にそれぞれ搭載されているため、保証温度の高い半導体チップから保証温度の低い半導体チップへの熱伝導を抑制して半導体装置の信頼性向上を図ることができる。 According to the present invention, since each semiconductor chip is mounted on a stage portion provided separately from each other, it is possible to suppress heat conduction from a semiconductor chip having a high guaranteed temperature to a semiconductor chip having a low guaranteed temperature. The reliability of the apparatus can be improved.
以下、図１から図４を参照し、本発明の第１実施形態に係る半導体装置について説明する。図１，２に示すように、この実施形態に係る半導体装置１は、例えば、スピーカを駆動するための電源やパルス電源（ＰＷ電源）等のように回路に電力を供給するものとして使用されるものであり、アナログチップとしての第１の半導体チップ（一の半導体チップ）３及びデジタルチップとしての第２の半導体チップ（他の半導体チップ）５を備えて構成されている。すなわち、この半導体装置１は、アナログ回路及びデジタル回路のいずれにも対応できるように構成されている。
The semiconductor device according to the first embodiment of the present invention will be described below with reference to FIGS. As shown in FIGS. 1 and 2, the
また、この半導体装置１は、表面７ａ，９ａに前述の半導体チップ３，５を１つずつ搭載する２つのステージ部７，９と、これら２つのステージ部７，９の周囲に配されて各半導体チップ３，５に電気接続される複数のリード１１，１１，・・・と、これら半導体チップ３，５、ステージ部７，９及びリード１１を封止する樹脂モールド部１３とを備えている。なお、この実施形態における半導体装置は、リード１１の一部が樹脂モールド部１３の側部１３ｂから突出するＱＦＰ（Quad Flat Package）として構成されている。
各リード１１は、ステージ部７，９に向けて延びる細幅帯状に形成されており、各リード１１のうち樹脂モールド部１３に埋設された一端部１１ａは、ワイヤー１５によって各半導体チップ３，５に電気接続されている。また、各リード１１のうち樹脂モールド部１３の外方に突出する他端部１１ｂは、樹脂モールド部１３の下面１３ａに向けて折り曲げられており、半導体装置１を実装する回路基板３１に電気接続されるようになっている。
In addition, the
Each
２つのステージ部７，９は、それぞれ平面視略矩形の板状に形成されており、その面方向に並べられると共に相互に離間して配置されている。また、各ステージ部７，９は、その各辺が樹脂モールド部１３の側部１３ｂに沿うように配されている。
そして、各ステージ部７，９の裏面７ｂ，９ｂは、樹脂モールド部１３の下面１３ａと略同一平面をなしている、すなわち、樹脂モールド部１３の外方に露出している。また、各ステージ部７，９の周縁には、その裏面７ｂ，９ｂから厚さ方向に窪む環状の溝部７ｃ，９ｃが形成されている。そして、この溝部７ｃ，９ｃには樹脂モールド部１３が入り込んでいるため、ステージ部７，９が樹脂モールド部１３から剥離してしまうことを防止できる。
The two
The
そして、第１のステージ部（一のステージ部）７には、第２のステージ部（他のステージ部）９に搭載される第２の半導体チップ５よりも高い保証温度を有する第１の半導体チップ３が搭載されている。すなわち、この第１の半導体チップ３には、第２の半導体チップ５の保証温度よりも高い発熱温度を生じるＰＷＭ（Pulse Width Modulation）回路等の発熱回路が形成されている。
この発熱回路は、図３に示すように、第１の半導体チップ３のうち第２の半導体チップ５から離れた平面視領域Ｓ１（以下、形成領域Ｓ１と呼ぶ。）に形成されている、すなわち、２つの半導体チップ３，５の配列方向に関して第２の半導体チップ５から遠い側に寄せて配置されている。また、この実施形態における発熱回路は、２つの半導体チップ３，５の配列方向に沿う第１の半導体チップ３の長さ寸法の略半分の領域に形成されると共に、配列方向に直交する第１の半導体チップ３の幅方向の全体にわたって形成されている。
そして、これら２つの半導体チップ３，５は、図１，２に示すように、ワイヤー１７によって相互に電気接続されている。
The first stage portion (one stage portion) 7 includes a first semiconductor having a guaranteed temperature higher than that of the
As shown in FIG. 3, the heat generating circuit is formed in a planar view region S <b> 1 (hereinafter referred to as a formation region S <b> 1) away from the
The two
以上のように構成された半導体装置１を製造する際には、はじめに、薄板状の銅材等からなる金属製薄板にプレス加工やエッチング加工を施して形成されるリードフレーム（不図示）を用意する。このリードフレームには、前述したステージ部７，９及びリード１１の他に、リード１１の他端部１１ｂ側に形成されて全てのリード１１を一体に連結する環状のフレーム枠（不図示）と、フレーム枠にステージ部７，９を連結する吊りリード１９，２１とが形成されている。すなわち、このリードフレームは、ステージ部７，９及びリード１１を一体に形成した構成をなしている。そして、吊りリード１９，２１は、２つのステージ部７，９の配列方向の外側に位置する各ステージ部７，９の一端部７ｄ，９ｄに連結されている。
なお、リード１１の折り曲げ加工はリードフレームの形成と同時に行われるとしても良いし、別途行われるとしても良い。
When manufacturing the
Note that the bending of the
このリードフレームの形成後には、２つの半導体チップ３，５をそれぞれ個別のステージ部７，９に搭載し、ワイヤー１５により半導体チップ３，５をリード１１の一端部１１ａに電気接続すると共にワイヤー１７により半導体チップ３，５同士を相互に電気接続する。
そして、これら半導体チップ３，５、ステージ部７，９、リード１１及びワイヤー１５，１７を封止する樹脂モールド部１３を形成する。この際には、樹脂モールド部１３の外形をなす不図示の金型のキャビティ内に、半導体チップ３，５、ステージ部７，９、リード１１及びワイヤー１５，１７を配置する。ここで、樹脂モールド部１３から外方に露出させるステージ部７，９の裏面７ｂ，９ｂはキャビティの内面に配され、リード１１の他端部１１ｂ及びフレーム枠はキャビティの外側に配される。そして、この状態においてキャビティ内に溶融樹脂を流し込むことによって樹脂モールド部１３が形成されることになる。
最後に、樹脂モールド部１３を形成したリードフレームを金型から取り出し、樹脂モールド部１３の外側に位置するフレーム枠及び吊りリード１９，２１を切り落とすことで半導体装置１の製造が完了する。
After the formation of the lead frame, the two
And the
Finally, the lead frame on which the
また、この半導体装置１を回路基板３１に実装する場合には、例えば図２に示すように、複数の電極パッド３３及び放熱用パッド３４，３５を形成した回路基板３１の表面３１ａに樹脂モールド部１３の下面１３ａを対向させた状態で、はんだ３６を介してリード１１の他端部１１ｂを電極パッド３３に接合すればよい。また、はんだ３７を介して２つのステージ部７，９の裏面７ｂ，９ｂをそれぞれ別個の放熱用パッド３４，３５に接合すればよい。
このように、２つのステージ部７，９を相互に離間して配された放熱用パッド３４，３５にそれぞれ接合することで、２つのステージ部７，９を接合するはんだ３７，３７が相互にくっついてしまうことを防止できる。
When the
In this way, by joining the two
次に、この半導体装置１について、２つの半導体チップ３，５の動作時における各半導体チップ３，５の温度をシミュレーションした結果について述べる。
このシミュレーションでは、２つの半導体チップ３，５間の距離を１．２ｍｍとし、また、第１の半導体チップ３の保証温度を１５０℃、第２の半導体チップ５の保証温度を１２５℃としている。また、ステージ部７，９の熱伝導率を３４２Ｗ／ｍＫとし、樹脂モールド部１３の熱伝導率を０．９５Ｗ／ｍＫとしている。
Next, the result of simulating the temperatures of the
In this simulation, the distance between the two
そして、図３に示すように、各半導体チップ３，５における温度は、各半導体チップ３，５の表面に均等に配置された６つの測定点Ｐ１〜Ｐ６，Ｐ７〜Ｐ１２において測定することとし、これら６つの測定点Ｐ１〜Ｐ６，Ｐ７〜Ｐ１２は、２つの半導体チップ３，５の配列方向に２つ並べて配置されると共に、配列方向に直交する各半導体チップ３，５の幅方向に３つ並べて配置されている。
なお、このシミュレーションでは、上記構成の半導体装置１の比較例として、１つのステージ部に２つの半導体チップ３，５を搭載した構成についても同様の温度測定を実施し、その結果を表１及び表２に示す。
And as shown in FIG. 3, the temperature in each
In this simulation, as a comparative example of the
表１に示すように、第１の半導体チップ３のうち発熱回路の形成領域Ｓ１に配置された３つの測定点Ｐ１〜Ｐ３においては、実施例及び比較例の温度がほぼ等しい値（約１５０℃）を示している。また、第１の半導体チップ３のうち発熱回路の形成領域Ｓ１よりも第２の半導体チップ５に近い側に配置された３つの測定点Ｐ４〜Ｐ６においても、実施例及び比較例の温度はほぼ等しく、発熱回路の形成領域Ｓ１における温度よりも若干小さい値（約１４７℃）を示している。
As shown in Table 1, at the three measurement points P1 to P3 arranged in the heat generating circuit formation region S1 in the
一方、表２に示すように、比較例では第２の半導体チップ５における温度が約１３５℃となっており、第２の半導体チップ５の保証温度を１０℃以上も上回っている。これは、第１の半導体チップ３の発熱回路において生じた熱が熱伝導率の高いステージ部を介して第２の半導体チップ５に伝わっているためである。
これに対し、実施例では第２の半導体チップ５における温度が約１１５℃となっており、第２の半導体チップ５の保証温度よりも約１０℃程度下回っている。これは、各半導体チップ３，５を搭載するステージ部７，９が分離され、２つの半導体チップ３，５の間には熱伝導率の低い樹脂モールド部１３のみが介在しているためであり、第１の半導体チップ３から第２の半導体チップ５への伝熱が抑制されていることを示している。
On the other hand, as shown in Table 2, in the comparative example, the temperature of the
On the other hand, in the embodiment, the temperature of the
上述したように、この実施形態に係る半導体装置１によれば、保証温度が相互に異なる２つの半導体チップ３，５を搭載するステージ部７，９が相互に離間して配置されているため、第１の半導体チップ３の発熱回路において発生した熱が第２の半導体チップ５に伝わることを抑制することができる。すなわち、第２の半導体チップ５の温度がその保証温度を超えることを防止できる。したがって、保証温度の高い第１の半導体チップ３から保証温度の低い第２の半導体チップ５への熱伝導を抑制して半導体装置１の信頼性向上を図ることができる。
また、この半導体装置１を回路基板３１に実装する際には、外方に露出する第１のステージ部７の裏面７ｂをはんだ３７により回路基板３１の放熱用パッド３４に接合しておくことで、第１の半導体チップ３において発生した熱を効率よく回路基板３１に逃がすことができる。
As described above, according to the
When the
さらに、第１の半導体チップ３の発熱回路を２つの半導体チップ３，５の配列方向に関して第２の半導体チップ５から遠い側に寄せて配置することにより、発熱回路から第２の半導体チップ５までの距離をより長く設定することができるため、第１の半導体チップ３から第２の半導体チップ５への熱伝導をさらに抑制することができる。
また、この実施形態に係る半導体装置１の実装構造によれば、２つのステージ部７，９を接合する放熱用パッド３４，３５を相互に離間して配することで、２つのステージ部７，９を接合するはんだ３７，３７が相互にくっついてしまうことも防止できるため、第１の半導体チップ３から発生した熱がはんだ３７を介して第２の半導体チップ５に伝わることも確実に防止できる。
Further, by arranging the heat generating circuit of the
Further, according to the mounting structure of the
なお、上述した第１実施形態において、第２のステージ部９は放熱用パッド３５に接合されるとしたが、第２の半導体チップ５の発熱が十分に小さい場合には特に接合しなくてもよい。この場合、回路基板３１は、例えば第２のステージ部９を接合する放熱用パッド３５を除いて構成されるとしても良い。また、半導体装置１は、上記実施形態の回路基板３１に実装されることに限らず、例えば図４に示す構成の回路基板４１に実装されるとしても構わない。
この回路基板４１の表面４１ａには、第１のステージ部７の露出面積よりも大きい面積を有する放熱用パッド４２が形成されている。すなわち、この放熱用パッド４２は、第１のステージ部７の裏面７ｂに接合するためのものであり、例えば樹脂モールド部１３の下面１３ａ全体にわたって形成されている。
In the first embodiment described above, the
On the
また、この放熱用パッド４２は、第１のステージ部７の裏面７ｂに対向する領域を除いてレジスト膜４３によって覆われている。なお、レジスト膜４３は、リード１１の他端部１１ｂに対向する領域を除く電極パッド４４も覆っている。
さらに、この回路基板４１の内部及び裏面４１ｂには、回路基板４１の面方向に延びる銅箔等の熱伝導率の高い熱伝導層４５Ａ〜４５Ｃが複数形成されており、これら複数の熱伝導層４５Ａ〜４５Ｃは、放熱用パッド４２から回路基板４１の裏面４１ｂに向けて延びる複数のスルーホール４６，４６，・・・を介して放熱用パッド４２に連結されている。
Further, the
Further, a plurality of heat
上記構成の回路基板４１に半導体装置１を実装する際には、例えばスクリーン印刷により回路基板４１の表面４１ａにはんだを塗布すればよい。この際、はんだ４７は、電極パッド４４や放熱用パッド４２のうち外方に露出する部分のみに残存し、レジスト膜４３を形成した部分には残存しない。
そして、この状態において半導体装置１を回路基板４１の表面４１ａに載せてはんだリフローを実施することにより、リード１１の他端部１１ｂが電極パッド４４に接合されると共に、第１のステージ部７が放熱用パッド４２に接合されることになる。
When the
In this state, the
上記構成の回路基板４１に実装する半導体装置１の実装構造によれば、第１の半導体チップ３において発生した熱を第１のステージ部７の露出面積よりも大きい面積の放熱用パッド４２に拡散させることができる、また、放熱用パッド４２からスルーホール４６を介してさらに複数の熱伝導層４５Ａ〜４５Ｃに伝えることができるため、第１の半導体チップ３の放熱を効率よく行うことができる。
また、放熱用パッド４２をレジスト膜４３で覆うことにより、回路基板４１に対向して露出する第２のステージ部９の裏面９ｂが放熱用パッド４２にはんだ付けされることを防止して、第１の半導体チップ３において発生した熱が放熱用パッド４２を介して第２の半導体チップ５に伝わることを確実に防止することができる。
According to the mounting structure of the
Further, by covering the
次に、本発明による第２実施形態について図５，６を参照して説明する。なお、この第２実施形態の半導体装置のうち、第１実施形態の半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
Next, a second embodiment according to the present invention will be described with reference to FIGS. Note that, in the semiconductor device of the second embodiment, the same components as those of the
図５，６に示すように、この実施形態に係る半導体装置５１を構成する２つのステージ部７，９は、これらの配列方向に直交する各ステージ部７，９の幅寸法よりも幅狭の連結部５３によって一体に連結されている。なお、連結部５３は、相互に対向する２つのステージ部７，９の他端部７ｅ，９ｅのうち幅方向の両側部（端部）を連結するように一対形成されている。
また、各連結部５３には、各ステージ部７，９の裏面７ｂ，９ｂから厚さ方向に窪む凹部５３ａが形成され、その厚さ寸法が各ステージ部７，９の略半分となっている。このように構成することで、連結部５３は樹脂モールド部１３の内部に埋設され、２つのステージ部７，９の裏面７ｂ，９ｂは相互に分離した状態で樹脂モールド部１３の下面１３ａから外方に露出することになる。
As shown in FIGS. 5 and 6, the two
Further, each connecting
以上のように構成された半導体装置５１を製造する際には、はじめに、第１実施形態の構成に連結部５３を加えたリードフレームを用意する。なお、連結部５３の凹部５３ａは、例えばリードフレームを形成すると同時に、プレス加工により連結部５３の裏面側を押し潰して形成されるとしてもよいし、エッチング加工により連結部５３の裏面部分を除去して形成されるとしても構わない。また、この凹部５３ａの形成は、例えばリードフレームの形成後に実施されるとしても構わない。
上記リードフレームを形成した後には、第１実施形態と同様に、半導体チップ３，５をステージ部７，９に搭載し、半導体チップ３，５とリード１１との間及び２つの半導体チップ３，５間にワイヤー１５，１７を配する。また、これら半導体チップ３，５、ステージ部７，９、リード１１、ワイヤー１５，１７及び連結部５３を封止する樹脂モールド部１３を形成する。
When manufacturing the
After the lead frame is formed, the
この際には、第１実施形態と同様にして、ステージ部７，９の裏面７ｂ，９ｂをキャビティの内面に配した状態でキャビティ内に溶融樹脂を流し込むことで、ステージ部７，９の裏面７ｂ，９ｂが樹脂モールド部１３の下面１３ａから外方に露出することになる。ここで、各ステージ部７，９の一端部７ｄ，９ｄが吊りリード１９，２１によって支持されると共に他端部７ｅ，９ｅが連結部５３によって支持されるため、前述の溶融樹脂の流動によってステージ部７，９がキャビティの内面から浮き上がることを容易に防止できる。なお、この実施形態においては、一対の連結部５３，５３が２つのステージ部７，９の他端部７ｅ，９ｅの両側部を連結しているため、ステージ部７，９の幅方向にわたってその他端部７ｅ，９ｅが浮き上がることを確実に防止することができる。
なお、この樹脂モールド部１３の形成後には、第１実施形態と同様に、樹脂モールド部１３の外側に位置するフレーム枠及び吊りリード１９，２１を切り落とすことで半導体装置５１の製造が完了する。
At this time, in the same manner as in the first embodiment, the molten resin is poured into the cavity with the
After the formation of the
以上のように製造される半導体装置５１を回路基板３１に実装する場合には、第１実施形態と同様に、はんだ３６を介してリード１１の他端部１１ｂを電極パッド３３に接合すると共に、はんだ３７を介して２つのステージ部７，９の裏面７ｂ，９ｂをそれぞれ別個の放熱用パッド３４，３５に接合すればよい。
ここで、２つのステージ部７，９は、連結部５３によって相互に連結されているものの、これらの裏面７ｂ，９ｂは相互に分離した状態で樹脂モールド部１３の下面１３ａから外方に露出しているため、はんだ３７が２つのステージ部７，９にわたって濡れ広がることを確実に防止することができる。
When the
Here, although the two
この実施形態に係る半導体装置５１によれば、第１実施形態と同様の効果を奏する。なお、この半導体装置５１においては、第１の半導体チップ３において発生した熱が連結部５３を介して第２の半導体チップ５に伝わることもあるが、この連結部５３はステージ部７，９の幅寸法よりも十分に幅狭に形成されているため、連結部５３を介して第１の半導体チップ３から第２の半導体チップ５に伝わる熱を小さくすることができる。
また、連結部５３を設けることで、樹脂モールド部１３の形成時にステージ部７，９がキャビティの内面から浮き上がることを防止できるため、ステージ部７，９の裏面７ｂ，９ｂを確実に樹脂モールド部１３の下面１３ａから外方に露出させることができる。
The
Further, by providing the connecting
さらに、連結部５３を樹脂モールド部１３の内部に埋設しておくことで、回路基板３１に接合するはんだ３７が２つのステージ部７，９にわたって濡れ広がることを確実に防止できるため、第１の半導体チップ３において発生した熱がはんだ３７を介して第２の半導体チップ５に伝わることも確実に防止できる。
また、連結部５３は、２つのステージ部７，９の他端部７ｅ，９ｅのうちステージ部７，９の幅方向の端部を連結しているため、第１の半導体チップ３から連結部５３を介して第２の半導体チップ５に到達する熱伝導の経路をより長く設定することができ、第１の半導体チップ３から第２の半導体チップ５への熱伝導をさらに抑制することが可能となる。
Furthermore, by burying the connecting
Further, since the connecting
なお、上述した第２実施形態において、連結部５３は、その厚さ寸法がステージ部７，９の略半分となるように形成されるとしたが、これに限ることはなく、樹脂モールド部１３の内部に埋設さればよいため、少なくともステージ部７，９の裏面７ｂ，９ｂから窪む位置に形成されていればよい。したがって、連結部５３は、例えばステージ部７，９の表面７ａ，９ａ側から突出するように屈曲して形成されるとしても構わない。
In the second embodiment described above, the connecting
また、連結部５３は樹脂モールド部１３の内部に埋設されるとしたが、樹脂モールド部１３の形成時におけるステージ部７，９の浮き上がり防止のみを考慮する場合には、ステージ部７，９の裏面７ｂ，９ｂと共に樹脂モールド部１３の下面１３ａに露出するとしてもよい。
さらに、連結部５３は一対形成されるとしたが、これに限ることはなく、例えば１つだけ形成されるとしてもよいし、３つ以上形成されるとしてもよい。
In addition, the connecting
Furthermore, although the pair of connecting
なお、上述した全ての実施形態においては、２つのステージ部７，９の裏面７ｂ，９ｂが樹脂モールド部１３の外方に露出するとしたが、これに限ることはなく、少なくとも保証温度の高い第１の半導体チップ３を搭載した第１のステージ部７の裏面７ｂのみが樹脂モールド部１３の外方に露出していればよい。
また、２つのステージ部７，９及び半導体チップ３，５を備える構成の半導体装置１，５１について述べたが、これに限ることはなく、３つ以上のステージ部及び半導体チップを備える半導体装置についても同様に適用することができる。
さらに、リード１１が樹脂モールド部１３の外方に突出するＱＦＰとしての半導体装置１，５１について説明したが、これに限ることはなく、例えば、リード１１が樹脂モールド部１３の側部１３ｂ及び下面１３ａの両方に露出するＱＦＮ（Quad Flat Non-leaded package）としての半導体装置にも適用することができる。
In all the embodiments described above, the back surfaces 7b and 9b of the two
Moreover, although the
Further, the
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
１，５１・・・半導体装置、３・・・第１の半導体チップ（一の半導体チップ）、５・・・半導体チップ（他の半導体チップ）、７・・・第１のステージ部（一のステージ部）、７ａ，９ａ・・・表面、７ｂ，９ｂ・・・裏面、９・・・第２のステージ部（他のステージ部）、１３・・・樹脂モールド部、４１・・・回路基板、４１ａ・・・表面、４２・・・放熱用パッド、４３・・・レジスト膜、５３・・・連結部
DESCRIPTION OF
Claims (6)
一の半導体チップが、他の半導体チップの保証温度よりも高い発熱温度を生じる発熱回路を有し、
少なくとも前記一の半導体チップを搭載した一のステージ部の裏面が、前記樹脂モールド部の外方に露出し、
前記複数のステージ部が、その面方向に並べられると共に相互に離間して配置されていることを特徴とする半導体装置。 A plurality of substantially plate-like stage portions each having one semiconductor chip mounted on the surface, and the plurality of semiconductor chips and stage portions are sealed by a resin mold portion,
One semiconductor chip has a heat generation circuit that generates a heat generation temperature higher than the guaranteed temperature of the other semiconductor chip,
At least the back surface of one stage portion on which the one semiconductor chip is mounted is exposed to the outside of the resin mold portion,
The semiconductor device, wherein the plurality of stage portions are arranged in a plane direction and are spaced apart from each other.
前記回路基板の表面に、前記樹脂モールド部から外方に露出する前記一のステージ部の裏面に接合するための放熱用パッドが形成され、
該放熱用パッドが、前記一のステージ部の露出面積よりも大きい面積を有すると共に、前記一のステージ部の裏面に対向する領域を除いてレジスト膜によって覆われていることを特徴とする半導体装置の実装構造。 A mounting structure for mounting the semiconductor device according to any one of claims 1 to 5 on a circuit board,
On the surface of the circuit board, a heat dissipating pad for bonding to the back surface of the one stage part exposed outward from the resin mold part is formed,
The semiconductor device characterized in that the heat dissipating pad has an area larger than the exposed area of the one stage portion and is covered with a resist film except for a region facing the back surface of the one stage portion. Implementation structure.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007020978A JP2008187101A (en) | 2007-01-31 | 2007-01-31 | Semiconductor device and mounting structure of semiconductor device |
| KR1020080008501A KR100950378B1 (en) | 2007-01-31 | 2008-01-28 | Semiconductor device and packaging structure therefor |
| US12/021,746 US20080191325A1 (en) | 2007-01-31 | 2008-01-29 | Semiconductor device and packaging structure therefor |
| TW097103274A TWI362724B (en) | 2007-01-31 | 2008-01-29 | Semiconductor device and packaging structure therefor |
| CN2008100014935A CN101236963B (en) | 2007-01-31 | 2008-01-29 | Semiconductor device and packaging structure therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007020978A JP2008187101A (en) | 2007-01-31 | 2007-01-31 | Semiconductor device and mounting structure of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008187101A true JP2008187101A (en) | 2008-08-14 |
Family
ID=39729927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007020978A Pending JP2008187101A (en) | 2007-01-31 | 2007-01-31 | Semiconductor device and mounting structure of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2008187101A (en) |
| CN (1) | CN101236963B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177619A (en) * | 2009-02-02 | 2010-08-12 | Sanken Electric Co Ltd | Semiconductor module |
| JP2011023593A (en) * | 2009-07-16 | 2011-02-03 | Denso Corp | Electronic control unit |
| WO2011096218A1 (en) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | Heat radiation device and electronic equipment using the same |
| JP2021068779A (en) * | 2019-10-21 | 2021-04-30 | 三菱電機株式会社 | Non-isolated power module |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157500A (en) * | 2011-03-04 | 2011-08-17 | 南通富士通微电子股份有限公司 | Semiconductor package |
| CN103828041B (en) * | 2011-09-29 | 2016-07-06 | 夏普株式会社 | Semiconductor device |
| CN104576565A (en) * | 2013-10-18 | 2015-04-29 | 飞思卡尔半导体公司 | Semiconductor device provided with radiator and assembly method of semiconductor device |
| CN107342275A (en) * | 2016-04-29 | 2017-11-10 | 台达电子工业股份有限公司 | The manufacture method of the insulating metal substrate of substrate, power module package and patterning |
| JP2019057529A (en) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293548A (en) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | Semiconductor device |
| JP2000110882A (en) * | 1998-10-06 | 2000-04-18 | Mannesmann Boge Gmbh | Rubber support body damping noise by liquid operation |
| JP2002093974A (en) * | 2000-09-13 | 2002-03-29 | Nissan Motor Co Ltd | Cooling device for power module |
| JP2004221415A (en) * | 2003-01-16 | 2004-08-05 | Nissan Motor Co Ltd | Semiconductor package mounting structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1159762C (en) * | 2001-12-28 | 2004-07-28 | 西安交通大学 | Process for preparing integrated electric and electronic module based on discrete elements |
| CN2519416Y (en) * | 2002-01-25 | 2002-10-30 | 威盛电子股份有限公司 | Multichip packaging structure with radiation member |
| JP3951966B2 (en) * | 2003-05-30 | 2007-08-01 | セイコーエプソン株式会社 | Semiconductor device |
| JP4302607B2 (en) * | 2004-01-30 | 2009-07-29 | 株式会社デンソー | Semiconductor device |
-
2007
- 2007-01-31 JP JP2007020978A patent/JP2008187101A/en active Pending
-
2008
- 2008-01-29 CN CN2008100014935A patent/CN101236963B/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293548A (en) * | 1988-05-20 | 1989-11-27 | Mitsubishi Electric Corp | Semiconductor device |
| JP2000110882A (en) * | 1998-10-06 | 2000-04-18 | Mannesmann Boge Gmbh | Rubber support body damping noise by liquid operation |
| JP2002093974A (en) * | 2000-09-13 | 2002-03-29 | Nissan Motor Co Ltd | Cooling device for power module |
| JP2004221415A (en) * | 2003-01-16 | 2004-08-05 | Nissan Motor Co Ltd | Semiconductor package mounting structure |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010177619A (en) * | 2009-02-02 | 2010-08-12 | Sanken Electric Co Ltd | Semiconductor module |
| JP2011023593A (en) * | 2009-07-16 | 2011-02-03 | Denso Corp | Electronic control unit |
| WO2011096218A1 (en) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | Heat radiation device and electronic equipment using the same |
| US8913389B2 (en) | 2010-02-04 | 2014-12-16 | Panasonic Corporation | Heat radiation device and electronic equipment using the same |
| JP2021068779A (en) * | 2019-10-21 | 2021-04-30 | 三菱電機株式会社 | Non-isolated power module |
| JP7154202B2 (en) | 2019-10-21 | 2022-10-17 | 三菱電機株式会社 | Non-isolated power module |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101236963B (en) | 2010-06-23 |
| CN101236963A (en) | 2008-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008187101A (en) | Semiconductor device and mounting structure of semiconductor device | |
| JP4438489B2 (en) | Semiconductor device | |
| KR100950378B1 (en) | Semiconductor device and packaging structure therefor | |
| JP4634230B2 (en) | Circuit boards, electronic components and electrical junction boxes | |
| WO2013118478A1 (en) | Semiconductor device | |
| JP2003264265A (en) | Power semiconductor device | |
| JP2014036085A (en) | Printed wiring board, printed circuit board and printed circuit board manufacturing method | |
| JP2011108924A (en) | Heat conducting substrate and method for mounting electronic component on the same | |
| JP2015005681A (en) | Semiconductor device and method of manufacturing the same | |
| JP2007243145A (en) | High heat dissipation electronic component housing package and method of manufacturing same | |
| JP2006261519A (en) | Semiconductor device and its manufacturing method | |
| JP6008750B2 (en) | Semiconductor device | |
| JP2010245468A (en) | Mounting structure and mounting method of mold package | |
| JP2014013878A (en) | Electronic apparatus | |
| JP3903681B2 (en) | Semiconductor device | |
| JP2015225948A (en) | Power module substrate | |
| JP4305424B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006261293A (en) | Semiconductor device and insulation substrate for use thereof | |
| JP2007005607A (en) | Semiconductor device | |
| JP6607105B2 (en) | Circuit board, semiconductor module, and circuit board manufacturing method | |
| JP7221401B2 (en) | Electric circuit board and power module | |
| JP2007036035A (en) | Semiconductor device | |
| JP2008288493A (en) | Semiconductor device | |
| JP2013012567A (en) | Semiconductor device | |
| JP4238864B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |