JP2007156027A - Lsi用マスクデータ補正方法および半導体製造装置 - Google Patents
Lsi用マスクデータ補正方法および半導体製造装置 Download PDFInfo
- Publication number
- JP2007156027A JP2007156027A JP2005349770A JP2005349770A JP2007156027A JP 2007156027 A JP2007156027 A JP 2007156027A JP 2005349770 A JP2005349770 A JP 2005349770A JP 2005349770 A JP2005349770 A JP 2005349770A JP 2007156027 A JP2007156027 A JP 2007156027A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- proximity effect
- exposure
- line width
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行えるLSI用マスクデータ補正方法を実現する。
【解決手段】本発明のLSI用マスクデータ補正方法では、まず、テストマスクに搭載されている複数のテストパターンのうち、選択した代表的なテストパターンについてのみ各露光ショット内での計測を行い(S12)、次に、前記計測により得られた線幅測定結果の代表値に基づいて、詳細な測定に用いる、ウエハー面内の露光ショットを定め(S13)、次に、詳細な測定に用いる前記露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定し(S14)、最後に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成する(S15からS17)。
【選択図】図1
【解決手段】本発明のLSI用マスクデータ補正方法では、まず、テストマスクに搭載されている複数のテストパターンのうち、選択した代表的なテストパターンについてのみ各露光ショット内での計測を行い(S12)、次に、前記計測により得られた線幅測定結果の代表値に基づいて、詳細な測定に用いる、ウエハー面内の露光ショットを定め(S13)、次に、詳細な測定に用いる前記露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定し(S14)、最後に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成する(S15からS17)。
【選択図】図1
Description
本発明は、半導体集積回路の設計パターンを、精度よくウエハー上に転写するために、設計パターンに補正を行う方法に関するものである。
近年の半導体集積回路等の半導体製造プロセスにおいては、パターンの微細化/高集積化が目覚しく、最小加工寸法90nm以下の半導体集積回路が量産されている。これらのパターンの微細化/高集積化は、リソグラフィー技術、マスク技術、ドライエッチング技術の飛躍的な進歩により実現されてきた。
微細化に伴い発生した問題の一つに、設計パターン通りにウエハー上に設計パターンが転写されないといった問題が挙げられる。最小加工寸法が350nm以上で、パターンサイズが十分大きい時代には、設計パターンを作成し、そのパターンが搭載されたマスクと投影露光機とを用いて、ウエハー上にレジストパターンを形成し、そのレジストパターンをマスクとして、ドライエッチングを行うことで、ほぼ設計パターン通りにウエハー上に設計パターンを転写することができた。
しかし、パターンの微細化が進むにつれて、リソグラフィー工程では光近接効果(Optical Proximity Effect)が大きく現れるようになり、設計パターンの形状とウエハー上のレジストパターンの形状とが一致しない現象が発生している。
また、ドライエッチング工程においても、プロセス近接効果(Process Proximity Effect)と呼ばれるパターン形状の差異やパターン密度の疎密差により生じるローディング効果が現れ、ウエハー上に形成したレジストパターンと下地基板を加工したパターンとで、形状が一致しないといった現象が発生している。
このような、光近接効果やプロセス近接効果により発生する、設計パターンの形状とウエハー上の転写パターンの形状とが一致しないといった問題を回避するために、光近接効果補正やプロセス近接効果補正といった補正手法が一般的に用いられている。これらの補正手法は、ウエハー上での転写結果を基に、最終的なウエハー上での加工形状や寸法が設計パターンと等しくなるように、設計パターンに補正をかける手法である。
以下、従来技術における光近接効果補正方法およびプロセス近接効果補正方法について、図面を参照しながら説明する。図10において、従来技術での補正方法のフローチャートを示す。
まず、ステップ21(以下、S21と略す)において、テストパターンが搭載されたテストマスクを用いて、ウエハー上にフォト処理およびエッチング処理の加工を行う。
前記のテストパターンとは、ゲート工程やメタル工程などの配線工程ではラインアンドスペースパターンである。ラインおよびスペースのマスクサイズとピッチサイズを、マトリックスをなすようにそれぞれ独立して変化させたパターンやラインエンドの後退量を評価できるパターンなど、LSI全体を補正できるように種々の形状のパターンを用意することが望ましい。
また、コンタクト工程やビア工程では、テストパターンはホールパターンである。ラインアンドスペースパターン同様に、ホールサイズ、ピッチサイズ、ホール配置などを、マトリックスをなすようにそれぞれ独立して変化させたパターンであることが望ましい。
テストパターンの数は、最小加工寸法に依存する。微細加工を行うプロセスでは、光近接効果補正およびプロセス近接効果補正の精度向上のために、各種サイズの振り幅を詳細にし、パターン形状も多種にする必要があるため、テストパターン数は増加する。例えば、最小加工寸法が90nm以下の場合では、テストパターンは数百から数千の数が必要となる。
次に、S22において、S21で加工された各種テストパターンの線幅を線幅測定器を用いて測定する。線幅測定器には、電子線を用いて測定を行うCD−SEM(Critical Dimension Scanning Electron Microscope)や、光を用いて測定を行うOptical CD(Optical Critical Dimension)などがある。
次に、S23において、各テストパターンに対する線幅測定結果をまとめ、補正式を作成するツールに入力する。
次に、S24およびS25において、ウエハー上での線幅測定結果を基に、補正ルール/モデルを算出する。
補正ルール/モデルを作成する方法としては、一般的にルールベースとモデルベースの2種類が使われている。前者は、設計パターンに対する補正量を実測結果を基にテーブル化しておき、その補正テーブルを基に設計パターンを補正する手法である。具体的に言えば、ライン幅が90nmで、隣接するスペース幅が90〜120nmの時は、ライン幅を+5nm補正し、ライン幅を95nmにするといった手法である。後者は、シミュレーションを用いて、実測結果に対して光学条件、現像条件等のリソグラフィーパラメータを最適化させ、フィッティング関数を算出する手法である。
図11において、従来技術によるモデルベースでの補正手法の例を示す。グラフは、横軸にパターンピッチサイズをとり、縦軸にライン線幅をとって、プロットしている。グラフ上の各点は実測値であり、各点を結んだ実線はシミュレータにより算出したフィッティング結果である。
次に、S26において、S25で算出した補正ルール/モデルをLSIパターンに適用して、LSI上の各パターンに補正をかける。その結果、LSI設計パターンとウエハー上の転写パターンが一致する。
前記のパターン補正方法では、実際のウエハー上に転写したパターンの線幅測定結果を基に、補正ルール/モデルを算出するため、実測値の信頼性が重要となる。
しかしながら、各テストパターンに対する線幅の測定結果には、マスクの加工バラツキだけでなく、塗布現像機、露光機、ドライエッチャーなどの処理装置に起因するバラツキや測定器に起因するバラツキが含まれるため、実測値の信頼性が低下する。また、開発段階のLSI製造プロセスや微細加工が要求されるLSI製造プロセスでは、そのバラツキは大きくなり、更に実測値の信頼性が低下する。
この問題を解決する手法として、特許文献1で開示されている補正方法では、図12に示すフローチャートの手順S31〜S36のように、ウエハー上にパターンを転写する際に発生する露光機のフォーカス変動や露光量の変動といったプロセスの変動要素を用いて(S33)、パターン線幅を補正する(S34からS36)ため、実プロセスに即した補正が可能となり、転写パターンの光近接効果を高精度に補正できると記載されている。
特開2000−181045(2000年6月30日公開)
しかし、特許文献1で開示されている補正方法では、露光に起因するフォーカス変動や露光量の変動といったバラツキ要因は補正できるが、塗布現像機に起因するレジスト膜厚のバラツキやホットプレートでのベーク温度のバラツキといったものは補正できない。また、この補正方法では、露光機におけるフォーカス変動や露光量の変動に対する、各テストパターンの線幅データを取得する必要があるため、線幅測定器を用いた線幅測定において、測定数が増大するといった問題が発生する。
一般的に、測長SEMでの測定時間は、1点あたり10秒〜30秒程度掛かるため、仮に1万点を測定する場合は、28時間〜83時間程度必要となり、LSIマスク作成の日程遅延や線幅測定器の装置台数増加による投資コスト増大といった問題が発生する。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を実現することにある。
(1)本発明に係るLSI用マスクデータ補正方法は、上記課題を解決するために、ウエハー上に転写したテストパターンの線幅測定結果に基づいて、光近接効果補正およびプロセス近接効果補正を行うために必要な補正モデルおよび補正ルールを作成するLSI用マスクデータ補正方法において、まず、テストマスクに搭載されている複数のテストパターンから選択された代表的なテストパターンについてのみ、ウエハー面内で露光位置が異なる複数の露光ショットについて前記線幅測定を行うステップと、次に、前記線幅測定の結果から代表値を求めるステップと、次に、求めた代表値に基づいて、詳細な線幅測定に用いる露光ショットを前記複数の露光ショットから選択するステップと、次に、選択した露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するステップと、次に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成するステップとを含むことを特徴としている。
当該構成において、テストマスクに搭載されているテストパターンのうち、代表的なテストパターンについてのみ、ウエハー面内での複数点について計測することにより、従来方法に比べ測定母数を減らすことができる。なお、測定母数は減らすが、その測定母数は、以下で述べる代表値を算出するために充分な数であることが望ましい。
次に、計測した複数点を代表する、すなわち、測定対象としているウエハー上で、計測を行った複数の露光ショットで最も一般的であると考えられる代表値を算出する。なお、露光ショットとは、投影露光機において、レチクル情報をウエハー上に転写する際の最小の単位のことをいう。
次に、線幅測定を行った前記複数の露光ショットの中から、その代表値と同等の値を示す露光ショットを選択する。この選択された露光ショットは、上記の代表値を算出した手順からわかるとおり、測定対象のウエハー内の複数の露光ショットを代表する。
次に、この複数の露光ショットを代表する露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定する。
上記の構成によれば、測定対象であるウエハー面内において、複数の露光ショットを代表する1つの露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するので、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行うことができるという効果を奏する。
(2)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、前記代表的なテストパターンは、最小加工寸法で設計されており、露光機、塗布現像機、マスクなどのプロセス変動に対して線幅変動が大きいテストパターンであることを特徴としている。
当該構成において、代表的なテストパターンは、最小加工寸法で設計されているので、プロセス変動に対する線幅変動が大きい。
上記の構成によれば、この代表的なテストパターンを用いれば、テストパターン上に、光近接効果およびプロセス近接効果が大きく表れるので、LSI用マスクデータの補正をより正確に行うことができるという効果を奏する。
(3)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、前記代表的なテストパターンは、露光ショット内全体の線幅分布傾向が把握できるように、テストマスクの露光エリアの中心および四隅に搭載されていることを特徴としている。
上記の構成によれば、代表的なテストパターンが、テストマスクの露光エリアの中心および四隅に搭載されているので、露光ショット内全体の線幅分布傾向が把握できるという効果を奏する。
(4)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、前記線幅測定を行うステップでは、ウエハー面内で同一の露光条件で露光された2つ以上の露光ショット内のテストパターンを測定することを特徴としている。
当該構成において、ウエハー面内で同一の露光条件で露光された露光ショット内のテストパターンを測定するので、代表値を求める複数の露光ショットにおいては、フォト処理後のテストパターンの状態が同一である。
上記の構成によれば、代表値を算出する各露光ショットの状態が同一のフォト処理を経たものとなるので、代表値と同等の測定値を持つ露光ショットの数が増えるので、本発明に係るLSI用マスクデータ補正方法の正確さが増すという効果を奏する。
(5)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、前記代表値は、前記線幅測定結果が収束する、平均値または中央値であることを特徴としている。
当該構成において、測定点の数を1から増やすに従い、測定結果の線幅の値の平均値または中央値がある一定の値に収束する。
上記の構成によれば、代表値として、測定結果の値が収束した平均値または中央値、すなわち、全て測定結果を最も代表する値を用いて補正に用いる露光ショットを定められるので、本発明に係るLSI用マスクデータ補正方法の正確さが増すという効果を奏する。
(6)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、前記テストパターンは、LSIに含まれる全てのパターンに対して、光近接効果補正およびプロセス近接効果補正ができるように、パターン形状、パターンピッチサイズ、ラインサイズ、およびスペースサイズを、マトリックスをなすように個々独立して変化させた、複数のテストパターンを含むことを特徴としている。
上記の構成によれば、テストパターンには、パターン形状、パターンピッチサイズ、ラインサイズ、およびスペースサイズを、マトリックスをなすように個々独立して変化させた、複数のテストパターンを含むので、LSIに含まれる全てのパターンに対して、光近接効果補正およびプロセス近接効果補正ができるという効果を奏する。
(7)また、本発明に係るLSI用マスクデータ補正方法では、上記構成に加えて、テストパターンを転写する前記ウエハーは、実際のLSI製造プロセスと同じ下地膜種および膜厚構成を持ち、下地層が加工されていない平坦な構造であることを特徴としている。
上記の構成によれば、LSI用マスクデータの補正に用いるウエハーは、実際のLSI製造プロセスと同じ下地膜種および膜厚構成を持ち、下地層が加工されていない平坦な構造であり、実際のLSI製造プロセスと同じ光近接効果およびプロセス近接効果が表れるので、本発明に係るLSI用マスクデータ補正方法の正確さが増すという効果を奏する。
(8)本発明に係る半導体製造装置は、上記課題を解決するために、ウエハー上に転写したテストパターンの線幅測定結果に基づいて、光近接効果補正およびプロセス近接効果補正を行う半導体製造装置において、オペレータからの入力を受け付ける入力手段と、ウエハー上に転写されたテストパターンの線幅を測定する測定手段と、測定レシピ作成、前記測定の結果の演算、光近接効果補正およびプロセス近接効果補正に最適な露光ショットの選択を行う制御手段と、測定結果をオペレータに提示する出力手段とを備え、ウエハー上に転写されたテストパターンの線幅を測定する際に、まず、制御手段が、入力手段を介して入力された測定レシピ作成に必要な情報に基づき、自動で測定レシピを作成し、次に、測定手段が、前記測定レシピを用いて指定されたテストパターンの線幅を測定し、次に、制御手段が、前記測定の結果に基づき自動演算を行い、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを選択し、次に、測定手段が、前記露光ショットにおいて、光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、最後に、制御手段が、前記光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定結果を、出力手段を介して出力することを特徴としている。
当該構成において、本半導体製造装置は、テストマスクに搭載されているテストパターンのうち、代表的な数個のテストパターンについてのみ、ウエハー面内での複数点について計測することにより、従来方法に比べ測定母数を減らすことができる。なお、測定母数は減らすが、その測定母数は、以下で述べる代表値を算出するために充分な数であることが望ましい。
次に、制御手段は、計測した複数点を代表する、すなわち、測定対象としているウエハー上で、計測を行った複数の露光ショットで最も一般的であると考えられる代表値を算出する。
次に、制御手段は、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを抽出する。この抽出を行う際は、前記代表値と同等の値を示すウエハー面内の露光ショットを抽出する方法を取ることが望ましい。この抽出された露光ショットは、上記の代表値を算出した手順からわかるとおり、測定対象のウエハー内の複数の露光ショットを代表する。
次に、測定手段が、この複数の露光ショットを代表する露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定する。
上記の構成によれば、測定対象であるウエハー面内において、複数の露光ショットを代表する1つの露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するので、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行うことができるという効果を奏する。
(9)また、本発明に係る半導体製造装置は、上記構成に加えて、前記測定レシピ作成に必要な情報は、露光ショットサイズ、露光ショットのレイアウト、各測定パターンの測定座標、および各測定パターンの測定方法であることを特徴としている。
上記の構成によれば、測定レシピ作成に必要な情報が揃うので、正確に測定が行えるという効果を奏する。
(10)また、本発明に係る半導体製造装置は、上記構成に加えて、前記自動演算の方法は、まず、平均値または中央値の算出を行い、次に、得られた平均値または中央値と各露光ショットでの測定値との差分値を算出する方法であることを特徴としている。
上記の構成によれば、まず平均値または中央値をウエハー面内の測定を行った露光ショットの代表値として求め、その代表値との差によりその後の処理に有用な露光ショットを選別するので、容易に詳細な測定に用いるべき露光ショットの選別が行えるという効果を奏する。
(11)また、本発明に係る半導体製造装置は、上記構成に加えて、前記露光ショットの抽出においては、前記差分値が、許容値の範囲内であり、かつ0に近い順に、露光ショットに優先順位をつけて表示することを特徴としている。
上記の構成によれば、本発明に係る半導体製造装置が、露光ショットの抽出の際に、差分値が、許容値の範囲内であり、かつ0に最も近い露光ショットを、自動的に選択すると共に、オペレータに対して、差分値が、許容値の範囲内であり、かつ0に近い順に、露光ショットに優先順位をつけて表示するので、オペレータが露光ショットの選択工程を容易に監視できるという効果を奏する。
(12)また、本発明に係る半導体製造装置は、上記構成に加えて、前記許容値は、LSI製造プロセスの線幅加工スペックに基づき、任意に設定できることを特徴としている。
上記の構成によれば、許容値は、LSI製造プロセスの線幅加工スペックに基づき、任意に設定できるので、線幅加工スペックが低いときは、その線幅加工スペックに合わせて許容値を大きく取ることができ、条件に合う露光ショットが選択できる可能性をより高めることができるという効果を奏する。
(13)ところで、前記LSI用マスクデータ補正方法における各ステップは、の実行手段は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。具体的には、本発明に係るプログラムは、少なくとも上述した各ステップをコンピュータを動作させるLSI用マスクデータ補正制御プログラムであり、本発明に係る記録媒体には、当該LSI用マスクデータ補正制御プログラムが記録されている。
このLSI用マスクデータ補正制御プログラムがコンピュータによって実行されると、当該コンピュータは、前記LSI用マスクデータ補正方法における各ステップを実行するコンピュータとして動作する。従って、前記LSI用マスクデータ補正方法における各ステップを実行するコンピュータと同様に、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行うことができるという効果を奏する。
なお、本発明に係るLSI用マスクデータ補正方法は、ウエハー上に転写したテストパターンの線幅測定結果を基に、光近接効果補正およびプロセス近接効果補正を行うために必要な補正モデル/ルールを作成する手法において、テストマスクに搭載されている任意に選択した代表的なパターンのみ多点計測を行い、得られた代表値を基にウエハー面内の露光ショットを求め、その露光ショットで光近接効果補正およびプロセス近接効果補正に必要なテストパターンを測定し、その値を基に、補正モデル/ルールを作成することを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、テストマスクに搭載されている任意に選択した代表的なパターンは、最小加工寸法で設計されており、露光機、塗布現像機、マスクなどのプロセス変動に対して線幅変動が大きいパターンであることを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、テストマスクに搭載されている任意に選択した代表的なパターンは、ショット内全体の線幅分布傾向が把握できるように、テストマスクの露光エリア内の中心および4隅に搭載されていることを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、多点計測はウエハー面内に同一露光条件で露光された2点以上の露光ショットを測定することを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、多点計測により得られた代表値は、平均値もしくは中央値であることを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、得られた代表値を基に求められたウエハー面内の露光ショット数は、ウエハー全面の露光ショットの50%以下であることを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、光近接効果補正およびプロセス近接効果補正に必要なテストパターンは、LSI全体の全てのパターンに対して補正できるように、パターン形状、パターンピッチサイズ、ラインサイズ、スペースサイズ等を変化させたパターンであることを特徴とした構成でもよい。
また、本発明に係るLSI用マスクデータ補正方法は、前記、テストパターンを転写するウエハーは、実際のプロセスと同じ下地膜種および膜厚構成であり、下地層が加工されていない平坦な構造であることを特徴とした構成でもよい。
また、本発明に係る半導体製造装置は、ウエハー上に転写したテストパターンの線幅測定する際に、線幅測定器に測定レシピ作成に必要な情報を入力した後、自動で測定レシピを作成し、前記測定レシピを用いて代表的なパターンを測定し、得られた測定結果を自動で演算して光近接効果補正およびプロセス近接効果補正に最適な露光ショットを抽出し、次に自動で前記露光ショットで光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、測定結果を出力する機能を有することを特徴とした構成でもよい。
また、本発明に係る半導体製造装置は、前記、測定レシピ作成に必要な情報は、露光ショットサイズ、露光ショットのレイアウト、各測定パターンの測定座標、各測定パターンの測定方法であることを特徴とした構成でもよい。
また、本発明に係る半導体製造装置は、前記、得られた測定結果の自動演算方法は、平均値の算出および中央値の算出を行い、得られた平均値および中央値と各露光ショットでの測定値との差分値を算出することを特徴とした構成でもよい。
また、本発明に係る半導体製造装置は、前記、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを抽出は、請求項11記載の測定値の差分が許容値内あり、かつ差分が0に近い露光ショットを優先順位をつけて表示させる機能を有することを特徴とした構成でもよい。
また、本発明に係る半導体製造装置は、前記、許容値はプロセスの線幅加工スペックを基に、任意に設定できることを特徴とした構成でもよい。
本発明に係るLSI用マスクデータ補正方法は、上記課題を解決するために、まず、テストマスクに搭載されている複数のテストパターンから選択された代表的なテストパターンについてのみ、ウエハー面内で露光位置が異なる複数の露光ショットについて前記線幅測定を行うステップと、次に、前記線幅測定の結果から代表値を求めるステップと、
次に、求めた代表値に基づいて、詳細な線幅測定に用いる露光ショットを前記複数の露光ショットから選択するステップと、次に、選択した露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するステップと、次に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成するステップとを含むことを特徴としている。
次に、求めた代表値に基づいて、詳細な線幅測定に用いる露光ショットを前記複数の露光ショットから選択するステップと、次に、選択した露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するステップと、次に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成するステップとを含むことを特徴としている。
上記の構成によれば、測定対象であるウエハー面内において、複数の露光ショットを代表する1つの露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するので、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行うことができるという効果を奏する。
また、本発明に係る半導体製造装置は、上記課題を解決するために、オペレータからの入力を受け付ける入力手段と、ウエハー上に転写されたテストパターンの線幅を測定する測定手段と、測定レシピ作成、前記測定の結果の演算、光近接効果補正およびプロセス近接効果補正に最適な露光ショットの選択を行う制御手段と、測定結果をオペレータに提示する出力手段とを備え、ウエハー上に転写されたテストパターンの線幅を測定する際に、
まず、制御手段が、入力手段を介して入力された測定レシピ作成に必要な情報に基づき、自動で測定レシピを作成し、次に、測定手段が、前記測定レシピを用いて指定されたテストパターンの線幅を測定し、次に、制御手段が、前記測定の結果に基づき自動演算を行い、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを選択し、次に、測定手段が、前記露光ショットにおいて、光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、最後に、制御手段が、前記光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定結果を、出力手段を介して出力することを特徴としている。
まず、制御手段が、入力手段を介して入力された測定レシピ作成に必要な情報に基づき、自動で測定レシピを作成し、次に、測定手段が、前記測定レシピを用いて指定されたテストパターンの線幅を測定し、次に、制御手段が、前記測定の結果に基づき自動演算を行い、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを選択し、次に、測定手段が、前記露光ショットにおいて、光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、最後に、制御手段が、前記光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定結果を、出力手段を介して出力することを特徴としている。
上記の構成によれば、測定対象であるウエハー面内において、複数の露光ショットを代表する1つの露光ショットについてのみ、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するので、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行うことができるという効果を奏する。
本発明の発明者は、1つの露光ショット内の各パターンの線幅分布傾向が、ウエハー面内の各露光ショットで同等となることに着目し、光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定数を低減し、かつ高精度に光近接効果補正およびプロセス近接効果補正を行えることを発見した。
本発明に係るLSI用マスクデータ補正方法においては、テストマスクに搭載されているテストパターンのうち、代表的な数個のテストパターンについてのみ、ウエハー面内の全ての露光ショットについて計測することにより、従来方法に比べ測定母数を減らすことができる。その後、測定点の数を1から増やすに従い、測定結果の線幅の値が収束する平均値または中央値を算出する。その後、その平均値または中央値と同等の値を示すウエハー面内の露光ショットを定め、その露光ショットを用いて、テストマスクに搭載されている光近接効果補正とプロセス近接効果補正に必要な全てのテストパターンを測定する。その後、得られた測定値を基に、光近接効果補正およびプロセス近接効果補正を行うための補正モデル/ルールを作成する。
<本発明に係るLSI用マスクデータ補正方法の手順について>
具体的に、本発明に係るLSI用マスクデータ補正方法を、図面を参照しながら説明すると以下のとおりである。図1において、本発明に係るLSI用マスクデータ補正方法の手順をフローチャートで示す。
具体的に、本発明に係るLSI用マスクデータ補正方法を、図面を参照しながら説明すると以下のとおりである。図1において、本発明に係るLSI用マスクデータ補正方法の手順をフローチャートで示す。
まず、S11において、テストパターンが搭載されたテストマスクを用いて、ウエハー上にフォト処理およびエッチング処理の加工を行う。
このテストパターンは、従来技術と同様に、ゲート工程やメタル工程などの配線工程のテストパターンでは、ラインアンドスペースパターンを用い、ラインおよびスペースのマスクサイズとピッチサイズとを、マトリックスをなすようにそれぞれ独立して変化させたパターンやラインエンドの後退量を評価できるパターンなど、LSI全体を補正できるように、種々の形状のパターンを用意することが望ましい。
また、このテストパターンは、コンタクト工程やビア工程では、ホールパターンであり、ラインアンドスペースパターン同様に、ホールサイズ、ピッチサイズ、ホール配置などを、マトリックスをなすようにそれぞれ独立して変化させたパターンであることが望ましい。
次に、S12では、代表的な数パターンのテストパターンに対して、ウエハー面内の全ての露光ショットにおける線幅を測定し、測定数を1から増やすに従い、測定値の平均値または中央値が一定値に収束する値を算出する。前記の代表的なテストパターンは、露光ショット内全体における線幅の分布傾向が把握できるように、テストマスクの露光エリア内の中心および4隅に搭載されていることが望ましい。また、テストパターンのパターン形状は、デザインルールで規定されている最小加工寸法で設計されており、露光機、塗布現像機、マスクなどのプロセス変動に対する線幅の変動が大きいパターンであることが望ましい。
次に、S13において、S12で算出された平均値または中央値と同等の測定値を持つ露光ショットをウエハー面内から選択する。
次に、S14において、選択された露光ショットを用いて、光近接効果補正およびプロセス近接効果補正に必要な数百から数千のテストパターンを測定する。
次に、S15において、各テストパターンに対する線幅の測定結果をまとめ、補正ルール/モデルを作成するツールに入力する。
次に、S16およびS17において、従来技術同様に、ウエハー上での線幅の測定結果を基に、補正ルール/モデルを作成する。
最後に、S18において、補正ルール/モデルに基づき、LSIパターンを補正する。
<本発明に係るLSI用マスクデータ補正方法の前提条件について>
なお、本発明に係るLSI用マスクデータ補正方法では、図1のフローチャートのS12において、代表的なテストパターンでのウエハー面内における線幅の、算出された分布傾向と、露光ショット内の各テストパターンでのウエハー面内における線幅の分布傾向とが等しいことが前提条件である。
なお、本発明に係るLSI用マスクデータ補正方法では、図1のフローチャートのS12において、代表的なテストパターンでのウエハー面内における線幅の、算出された分布傾向と、露光ショット内の各テストパターンでのウエハー面内における線幅の分布傾向とが等しいことが前提条件である。
言い換えると、1つの露光ショット内における、各テストパターンの線幅の分布傾向が、ウエハー面内の全ての露光ショットにおける、各テストパターンの線幅の分布傾向と等しくなければならない。
<本発明の前提条件が成立する理由について>
光近接効果補正およびプロセス近接効果補正を高精度に実施するためには、プロセスのバラツキ要因をできる限り小さくする必要があるため、使用するウエハーは、下地層が加工されていない平坦な構造であることが望ましい。但し、下地膜構成は、実際のLSI同様の膜構成とし、基板の反射率等の変化に対する線幅の変化を補正する必要がある。
光近接効果補正およびプロセス近接効果補正を高精度に実施するためには、プロセスのバラツキ要因をできる限り小さくする必要があるため、使用するウエハーは、下地層が加工されていない平坦な構造であることが望ましい。但し、下地膜構成は、実際のLSI同様の膜構成とし、基板の反射率等の変化に対する線幅の変化を補正する必要がある。
図2において、平坦な構造のウエハーでの、フォト処理後の線幅バラツキの要因分析図を示す。線幅バラツキを要因別に分析すると、3つの要因すなわち、「チップ/ショット内」要因、「ウエハー面内」要因、および「ウエハー間/ロット間」要因に分類される。
「チップ/ショット内」におけるバラツキの主要な要因は、露光機に起因する要因では、レンズ収差、フォーカスの像面傾斜と呼ばれる成分、およびドーズ量の光学系の照明ムラと呼ばれる成分である。また、マスクに起因する要因では、マスクの製造誤差や光近接効果補正、プロセス近接効果補正の残留誤差等がある。なお、塗布現像機に起因するバラツキは、ウエハー面内のマクロな領域でのバラツキであるため、チップ/ショット内の狭い領域でのバラツキには、ほとんど影響を及ぼさない。
「ウエハー面内」におけるバラツキの主要な要因は、露光機に起因する要因では、フォーカスの繰り返し再現性やドーズ量の積算露光量制御性である。塗布現像機に起因する要因は、レジスト膜厚、ベーク温度、現像時間のバラツキである。下地に起因する要因としては、ウエハー面内でのマクロな段差や基板の反射率のバラツキがある。
前述の通り、「チップ/ショット内」のバラツキ要因と「ウエハー面内」のバラツキ要因とはそれぞれ異なるため、バラツキの発生としては、独立事象で考えることができる。
リソグラフィー工程で使われる投影光学系露光機は、マスク上のパターンを1ショット毎に繰り返してウエハー全面に露光するため、1ショット内のバラツキ要因は、ウエハー面内の各ショットに同様に転写されることとなる。言い換えれば、1つの露光ショット内における各テストパターンでの線幅の分布傾向は、ウエハー面内の全ての露光ショットにおいて同等であることが説明できるので、本発明に係るLSI用マスクデータ補正方法における前提条件は成立する。
<本発明に係る半導体製造装置での測定時間の短縮について>
更に、本発明に係る半導体製造装置では、前述した、光近接効果補正およびプロセス近接効果補正を行うために必要な補正モデル/ルールを作成するためのテストパターン測定において、線幅測定器に測定レシピ作成に必要な情報を入力した後、自動で測定レシピを作成し、前記測定レシピを用いて代表的なパターンを測定し、得られた測定結果を自動で演算して光近接効果補正およびプロセス近接効果補正に最適な露光ショットを抽出し、次に自動で前記露光ショットで光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、測定結果を出力する機能を用いることにより、測定時間の短縮が図れることとなる。
更に、本発明に係る半導体製造装置では、前述した、光近接効果補正およびプロセス近接効果補正を行うために必要な補正モデル/ルールを作成するためのテストパターン測定において、線幅測定器に測定レシピ作成に必要な情報を入力した後、自動で測定レシピを作成し、前記測定レシピを用いて代表的なパターンを測定し、得られた測定結果を自動で演算して光近接効果補正およびプロセス近接効果補正に最適な露光ショットを抽出し、次に自動で前記露光ショットで光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、測定結果を出力する機能を用いることにより、測定時間の短縮が図れることとなる。
以下、本発明の実施例を図面を用いて説明する。
[第1の実施の形態]
<テストパターンについて>
図3において、今回使用したテストパターンの図を示す。等間隔で並んだ21本のラインを一つのパターンとして、ピッチ幅(P)およびライン幅(L)を、マトリックスをなすようにそれぞれ独立して変化させた、複数種類のてすとパターンを設計し、テストマスク上に配置した。
<テストパターンについて>
図3において、今回使用したテストパターンの図を示す。等間隔で並んだ21本のラインを一つのパターンとして、ピッチ幅(P)およびライン幅(L)を、マトリックスをなすようにそれぞれ独立して変化させた、複数種類のてすとパターンを設計し、テストマスク上に配置した。
今回使用したプロセスでの最小ライン加工寸法は110nmであり、最小ピッチサイズは220nmであったため、テストパターンの振り幅は以下のようにした。
ライン幅(L)に関しては、
90nm <L≦150nm : 2nmきざみ、
150nm<L≦400nm : 5nmきざみ、
400nm<L≦1000nm:10nmきざみ、
とした。
90nm <L≦150nm : 2nmきざみ、
150nm<L≦400nm : 5nmきざみ、
400nm<L≦1000nm:10nmきざみ、
とした。
ピッチ幅(P)に関しては、
180nm<P≦300nm : 4nmきざみ、
300nm<P≦800nm :10nmきざみ、
800nm<P≦2000nm:20nmきざみ、
とした。
180nm<P≦300nm : 4nmきざみ、
300nm<P≦800nm :10nmきざみ、
800nm<P≦2000nm:20nmきざみ、
とした。
なお、テストパターンは、合計100種類のパターンを用意した。
また、ウエハーは、シリコンウエハーに熱酸化膜およびポリシリコン膜を形成したものを使用した。
<測定の具体的な手順について>
(1)まず、前記ウエハーに、塗布現像装置により、厚さ77nmのBARC(Bottom Anti−Reflective Coating)膜および厚さ300nmのArFレジストをスピンコート法により順次塗布する。
(1)まず、前記ウエハーに、塗布現像装置により、厚さ77nmのBARC(Bottom Anti−Reflective Coating)膜および厚さ300nmのArFレジストをスピンコート法により順次塗布する。
(2)続いて、これらレジスト膜に対して、温度130℃、90秒間のプリベーク処理を行った後、前記テストマスクを用いて、波長193nmの光源を有するArFスキャナーを用いて露光を行った。照明条件は、NA=0.68/σ=0.85の通常照明条件として露光した。
(3)その後、同じ塗布現像装置において、温度130℃、90秒間のPEB(Post Exposure Bake)処理を行い、TMAH(テトラメチルアンモニウムハイドロオキサイド)2.38%の現像液を用いて60秒間のパドル現像処理を行った。
(4)その後、レジストパターンを形成したこのウエハーに対して、測長SEMを用いて線幅の測定を行った。測定は、前記100種類のテストパターンのうち、代表的な5種類のパターンに対して行った。
図4(a)において、1つの露光ショット内における測定ポイントの位置および測定の順番を示す。各露光ショット内において、Pos_1からPos_5の順に、5点の測定ポイントについて、測定を行った。また、図4(b)において、ウエハー面内における、露光ショットの配置および測定の順番を示す。ウエハー面内の露光ショット70個すべてにおいて測定を行った。
(5)測定した、代表的な5種類のパターンのうち、本プロセスでの最小加工寸法であるライン幅=110nm、スペース幅=110nm(ピッチ幅=220nm)のテストパターン(以下、評価テストパターンという)に対して、評価を行った。
図5において、線幅の測定結果の平均値算出に使用した測定母数と平均値との関係をプロットしたグラフを示す。横軸において、測定母数1は、図4(b)に示す測定No.1の露光ショットのみにおける各測定ポイントでの、すなわち1点での測定結果を表し、測定母数2は、測定No.1および2の露光ショットにおける各測定ポイントでの、すなわち2点での測定結果の平均値を表し、測定母数70は、全ての露光ショットにおける各測定ポイントでの、すなわち70点での測定結果の平均値を示す。
グラフの傾向をみると、測定母数が10未満の場合は、平均値のバラツキが大きく、ウエハー面内のどの露光ショットを選択するかによって、平均値の値は大きく異なる。しかし、測定母数が16以上の場合は、平均値の値は収束し、最終的な測定母数70点における平均値に対して、±0.5nmの範囲に収まっている。
(6)次に、露光ショット内5箇所に転写された評価テストパターンに対して、ウエハー面内の70点全ての露光ショットにおける測定値の平均値(m1,m2,m3,m4,m5)を算出し、Mall=average(m1,m2,m3,m4,m5)を算出した。
(7)次に、各露光ショット内測定ポイント5点の評価テストパターンの平均値Mnが、Mallに最も近くなる露光ショットを抽出したところ、測定No.15の露光ショットが該当した。
図6において、測定結果の生データを一部抜粋して示す。ウエハー面内全ての露光ショットにおける各測定ポイントでの測定値の平均値と、測定No.15の露光ショットにおける各測定ポイントでの測定値の差分は、±1.0nm以下である。
つまり、本プロセスにおいて、フォト処理後のオールオーバーでのプロセススペックが±10nmであることを考えると、前記差分は10%以下に抑えられており、バラツキの範囲として、問題のないレベルである。
(8)最後に、測定No.15の露光ショット内のみにおいて、代表パターンとしてウエハー面内の各露光ショットについて測定した5種類のテストパターンを除く、残り95種類のテストパターンを測定し、全てのパターンの測定値を、補正式を作成するツールに入力し、シミュレータを用いてモデルベースでの光近接効果補正ルールを作成した。
<本補正方法による測定点数削減効果および測定時間短縮効果について>
従来の手法を用いて、本発明に係る補正方法と同じ補正精度を確保するためには、測定点の数は、100(パターン)×70(点/ウエハー面内)=計7000点が必要である。
従来の手法を用いて、本発明に係る補正方法と同じ補正精度を確保するためには、測定点の数は、100(パターン)×70(点/ウエハー面内)=計7000点が必要である。
しかし、本発明に係る補正方法では、測定点の数は、5(代表パターン数)×5(測定ポイント数/露光ショット内)×70(測定露光ショット数/ウエハー面内)+95(パターン)×1(測定露光ショット数/ウエハー面内)=計1845点となり、測定点の数を約74%削減することができた。
また、測定に要する時間としては、測定点1点あたりの測定時間が20秒であったため、従来の手法では、38.9時間かかったが、本発明に係る補正方法では、10.3時間に短縮することができた。
<第1の実施の形態における補足事項>
本実施の形態では、光近接効果補正に対する例を示したが、エッチングに関わるプロセス近接効果補正を行う際にも、同様の手法を用いることができるのは言うまでもない。
本実施の形態では、光近接効果補正に対する例を示したが、エッチングに関わるプロセス近接効果補正を行う際にも、同様の手法を用いることができるのは言うまでもない。
[第2の実施の形態]
本発明に係るLSI用マスクデータ補正方法を用いる半導体製造装置について、以下で説明する。
本発明に係るLSI用マスクデータ補正方法を用いる半導体製造装置について、以下で説明する。
<半導体製造装置の構成について>
図7において、本発明に係る半導体製造装置の構成をブロック図で示す。
図7において、本発明に係る半導体製造装置の構成をブロック図で示す。
半導体製造装置1は、線幅測定器10を含み、線幅測定器10は、主要部として、制御部(制御手段)20、入力部(入力手段)30、測定部(測定手段)40、演算回路部(制御手段)50、および出力部(出力手段)60を備えている。
入力部30は、オペレータからの入力、すなわち測定レシピ作成に必要な露光ショットサイズ、露光ショットのレイアウト、各測定パターンの測定座標、各測定パターンの測定方法、許容値などの入力を受け付け、制御部20に渡す。制御部20は、入力部30からの入力に基づき、測定部40にウエハーを測定する指示を出す。測定部40は、ウエハー上に形成された代表的なテストパターンの線幅をを測定し、測定結果を制御部20に渡す。制御部20は、測定部40から渡された測定結果を演算回路部50に渡す。演算回路部50は、測定結果の平均値や差分値などを演算し、演算結果を制御部20に返す。制御部20は、演算回路部50から返された演算結果に基づき、出力部60に測定結果を出力する。出力部60は、制御部20から渡された測定結果を、オペレータに対し表示する。
また、制御部20は、差分値が0に最も近い露光ショットを選択した後、再度、測定部40に、その露光ショットに対する詳細な測定を行うよう指示を出す。測定部40は、制御部20からの指示に従い、選択された露光ショット内の未測定のテストパターンに対し、線幅の測定を行い、詳細な測定結果を制御部20に返す。制御部20は、詳細な測定結果を出力部60に渡す。出力部60は、制御部20から渡された詳細な測定結果を、オペレータに対して表示する。
<線幅測定器10を用いた、自動レシピ作成、自動測定、自動演算の手順について>
本発明に係る半導体製造装置1における、線幅測定器10を用いた、自動レシピ作成、自動測定、自動演算の手順について、図8に示すフローチャートを用いて説明する。
本発明に係る半導体製造装置1における、線幅測定器10を用いた、自動レシピ作成、自動測定、自動演算の手順について、図8に示すフローチャートを用いて説明する。
まず、制御部20が、入力部30を介して、オペレータによる、測定レシピ作成に必要な露光ショットサイズ、露光ショットのレイアウト、各測定パターンの測定座標、各測定パターンの測定方法などの入力を受け付ける(S41)。
次に、制御部20は、入力部30を介して、オペレータによる、代表パターンの指定を受け付け、指定された代表パターンの測定を測定部40に指示する(S42)。
次に、制御部20からの指示に従い、測定部40は、指定された代表パターンについて、ウエハー面内の全ての露光ショットに対して自動的に計測を行う(S43)。
次に、制御部20は、測定部40から得られた測定結果を演算回路部50に渡し、演算回路部50が、平均値を算出する(S44)。
次に、演算回路部50は、S45で算出した平均値と各露光ショットでの測定値との差分値を算出する(S45)。
次に、制御部20は、S45で算出した差分値が、0に近いものから順に優先順位をつけ、露光ショットの座標、差分値、および優先順位を、出力部60を介して、オペレータに提示する(S46)。提示する際の表示方法は、テーブル形式で表示するだけでなく、図9に示すように、ウエハーマップ上で露光ショットの優先順位と差分値とが視覚的にわかるように表示することでオペレータによる確認がしやすくなる。
次に、制御部20は、S45で算出した差分値が、予めオペレータにより入力されていた許容値の範囲内であるかを自動的に判断する(S47)。許容値は、デザインルールで規定されている線幅のプロセススペックを基に、オペレータが任意の値を入力することができる。
差分値が許容値の範囲内でない場合は、S48に進む。
S48では、制御部20は、入力部30を介して、再度、代表パターンを選択し直すか、または許容値を大きくするかの入力を、オペレータから受け付け、S42に戻る。
差分値が許容値の範囲内である場合は、差分値が0に最も近い露光ショットを自動的に選択する(S49)。
次に、制御部20は、測定部40を用いて、選択された露光ショット内の全てのテストパターンを計測する(S50)。
最後に、制御部20は、出力部60を介して、測定値を出力する(S51)。出力される測定値は、各テストパターンに対応する測定結果だけではなく、平均値、最大値、最小値、標準偏差値などの演算された値も同時に出力する。
<補足事項>
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
最後に、線幅測定器10の各ブロック、特に制御部20および演算回路部50は、ハードウェアロジックによって構成してもよいし、次のようにCPUを用いてソフトウェアによって実現してもよい。
すなわち、線幅測定器10は、各機能を実現する制御プログラムの命令を実行するCPU(central processing unit)、上記プログラムを格納したROM(read only memory)、上記プログラムを展開するRAM(random access memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである線幅測定器10の制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、上記線幅測定器10に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。
また、線幅測定器10を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
本発明によれば、LSI用マスクデータを補正する際に、光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行える。以上のような効果を奏する線幅測定器を実現できるので、半導体製造装置をはじめとする種々のシステムに広く好適に使用できる。
1 半導体製造装置
10 線幅測定器
20 制御部(制御手段)
30 入力部(入力手段)
40 測定部(測定手段)
50 演算回路部(制御手段)
60 出力部(出力手段)
10 線幅測定器
20 制御部(制御手段)
30 入力部(入力手段)
40 測定部(測定手段)
50 演算回路部(制御手段)
60 出力部(出力手段)
Claims (14)
- ウエハー上に転写したテストパターンの線幅測定結果に基づいて、光近接効果補正およびプロセス近接効果補正を行うために必要な補正モデルおよび補正ルールを作成するLSI用マスクデータ補正方法において、
まず、テストマスクに搭載されている複数のテストパターンから選択された代表的なテストパターンについてのみ、ウエハー面内で露光位置が異なる複数の露光ショットについて前記線幅測定を行うステップと、
次に、前記線幅測定の結果から代表値を求めるステップと、
次に、求めた代表値に基づいて、詳細な線幅測定に用いる露光ショットを前記複数の露光ショットから選択するステップと、
次に、選択した露光ショット内において、光近接効果補正およびプロセス近接効果補正に必要な全てのテストパターンを測定するステップと、
次に、前記全てのテストパターンの測定値に基づき、補正モデルおよび補正ルールを作成するステップとを含むことを特徴とした、LSI用マスクデータ補正方法。 - 前記代表的なテストパターンは、最小加工寸法で設計されており、露光機、塗布現像機、マスクなどのプロセス変動に対して線幅変動が大きいテストパターンであることを特徴とした、請求項1に記載のLSI用マスクデータ補正方法。
- 前記代表的なテストパターンは、露光ショット内全体の線幅分布傾向が把握できるように、テストマスクの露光エリアの中心および四隅に搭載されていることを特徴とした、請求項1または2に記載のLSI用マスクデータ補正方法。
- 前記線幅測定を行うステップでは、ウエハー面内で同一の露光条件で露光された2つ以上の露光ショット内のテストパターンを測定することを特徴とした、請求項1から3のいずれか一つに記載のLSI用マスクデータ補正方法。
- 前記代表値は、前記線幅測定結果が収束する、平均値または中央値であることを特徴とした、請求項1から4のいずれか一つに記載のLSI用マスクデータ補正方法。
- 前記テストパターンは、LSIに含まれる全てのパターンに対して、光近接効果補正およびプロセス近接効果補正ができるように、パターン形状、パターンピッチサイズ、ラインサイズ、およびスペースサイズを、マトリックスをなすように個々独立して変化させた、複数のテストパターンを含むことを特徴とした、請求項1から6のいずれか一つに記載のLSI用マスクデータ補正方法。
- テストパターンを転写する前記ウエハーは、実際のLSI製造プロセスと同じ下地膜種および膜厚構成を持ち、下地層が加工されていない平坦な構造であることを特徴とした、請求項1から7のいずれか一つに記載のLSI用マスクデータ補正方法。
- ウエハー上に転写したテストパターンの線幅測定結果に基づいて、光近接効果補正およびプロセス近接効果補正を行う半導体製造装置において、
オペレータからの入力を受け付ける入力手段と、
ウエハー上に転写されたテストパターンの線幅を測定する測定手段と、
測定レシピ作成、前記測定の結果の演算、光近接効果補正およびプロセス近接効果補正に最適な露光ショットの選択を行う制御手段と、
測定結果をオペレータに提示する出力手段と
を備え、
ウエハー上に転写されたテストパターンの線幅を測定する際に、
まず、制御手段が、入力手段を介して入力された測定レシピ作成に必要な情報に基づき、自動で測定レシピを作成し、
次に、測定手段が、前記測定レシピを用いて指定されたテストパターンの線幅を測定し、
次に、制御手段が、前記測定の結果に基づき自動演算を行い、光近接効果補正およびプロセス近接効果補正に最適な露光ショットを選択し、
次に、測定手段が、前記露光ショットにおいて、光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定を行い、
最後に、制御手段が、前記光近接効果補正およびプロセス近接効果補正に必要なテストパターンの測定結果を、出力手段を介して出力することを特徴とした、半導体製造装置。 - 前記測定レシピ作成に必要な情報は、露光ショットサイズ、露光ショットのレイアウト、各測定パターンの測定座標、および各測定パターンの測定方法であることを特徴とした、請求項8に記載の半導体製造装置。
- 前記自動演算の方法は、
まず、平均値または中央値の算出を行い、
次に、得られた平均値または中央値と各露光ショットでの測定値との差分値を算出する方法であることを特徴とした、請求項8または9に記載の半導体製造装置。 - 前記露光ショットの抽出においては、前記差分値が、許容値の範囲内であり、かつ0に近い順に、露光ショットに優先順位をつけて表示することを特徴とした、請求項10に記載の半導体製造装置。
- 前記許容値は、LSI製造プロセスの線幅加工スペックに基づき、任意に設定できることを特徴とした、請求項11に記載の半導体製造装置。
- 請求項1から7のうちいずれか一項に記載のLSI用マスクデータ補正方法における各ステップをコンピュータに実行させるためのLSI用マスクデータ補正制御プログラム。
- 請求項13に記載のLSI用マスクデータ補正制御プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349770A JP2007156027A (ja) | 2005-12-02 | 2005-12-02 | Lsi用マスクデータ補正方法および半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349770A JP2007156027A (ja) | 2005-12-02 | 2005-12-02 | Lsi用マスクデータ補正方法および半導体製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007156027A true JP2007156027A (ja) | 2007-06-21 |
Family
ID=38240487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005349770A Pending JP2007156027A (ja) | 2005-12-02 | 2005-12-02 | Lsi用マスクデータ補正方法および半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007156027A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116124A (ja) * | 2007-11-07 | 2009-05-28 | Sharp Corp | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 |
JP2010008921A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | マスクパターンデータの生成方法およびマスクの製造方法 |
US8677288B2 (en) | 2012-01-10 | 2014-03-18 | Samsung Electronics Co., Ltd. | Test pattern selection method for OPC model calibration |
CN104678694A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 版图修正方法及设备 |
CN110943022A (zh) * | 2018-09-21 | 2020-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
US11294290B2 (en) | 2019-12-02 | 2022-04-05 | Samsung Electronics Co., Ltd. | Reticle fabrication method and semiconductor device fabrication method including the same |
CN116344511A (zh) * | 2022-12-28 | 2023-06-27 | 荣芯半导体(淮安)有限公司 | 对准标记版图及其操作方法 |
CN117434785A (zh) * | 2023-12-21 | 2024-01-23 | 华芯程(杭州)科技有限公司 | 一种掩膜图案校正方法、装置、电子设备和可读存储介质 |
-
2005
- 2005-12-02 JP JP2005349770A patent/JP2007156027A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116124A (ja) * | 2007-11-07 | 2009-05-28 | Sharp Corp | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 |
JP4511582B2 (ja) * | 2007-11-07 | 2010-07-28 | シャープ株式会社 | マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法 |
JP2010008921A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | マスクパターンデータの生成方法およびマスクの製造方法 |
US8677288B2 (en) | 2012-01-10 | 2014-03-18 | Samsung Electronics Co., Ltd. | Test pattern selection method for OPC model calibration |
CN104678694A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 版图修正方法及设备 |
CN104678694B (zh) * | 2013-11-26 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 版图修正方法及设备 |
CN110943022A (zh) * | 2018-09-21 | 2020-03-31 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
CN110943022B (zh) * | 2018-09-21 | 2022-08-09 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
US11294290B2 (en) | 2019-12-02 | 2022-04-05 | Samsung Electronics Co., Ltd. | Reticle fabrication method and semiconductor device fabrication method including the same |
CN116344511A (zh) * | 2022-12-28 | 2023-06-27 | 荣芯半导体(淮安)有限公司 | 对准标记版图及其操作方法 |
CN116344511B (zh) * | 2022-12-28 | 2024-04-19 | 荣芯半导体(淮安)有限公司 | 对准标记版图及其操作方法 |
CN117434785A (zh) * | 2023-12-21 | 2024-01-23 | 华芯程(杭州)科技有限公司 | 一种掩膜图案校正方法、装置、电子设备和可读存储介质 |
CN117434785B (zh) * | 2023-12-21 | 2024-03-01 | 华芯程(杭州)科技有限公司 | 一种掩膜图案校正方法、装置、电子设备和可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
TWI388921B (zh) | 決定輔助特徵組態之方法、決定輔助特徵尺寸之方法及儲存指令的電腦可讀取儲存媒體 | |
JP2007156027A (ja) | Lsi用マスクデータ補正方法および半導体製造装置 | |
TWI325547B (en) | Method and apparatus for identifying a manufacturing problem area in a layout using a process-sensitivity model | |
US7090949B2 (en) | Method of manufacturing a photo mask and method of manufacturing a semiconductor device | |
TW531799B (en) | Method for manufacturing semiconductor device and system for manufacturing semiconductor device | |
US7426712B2 (en) | Lithography simulation method and recording medium | |
JP4846635B2 (ja) | パターン情報生成方法 | |
CN106158679B (zh) | 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 | |
JP2005099765A (ja) | プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム | |
JP4460794B2 (ja) | 露光マスクのパターン補正方法、パターン形成方法およびプログラム | |
US11366397B2 (en) | Method and apparatus for simulation of lithography overlay | |
JP5395340B2 (ja) | プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法 | |
Tabery et al. | Use of design pattern layout for automatic metrology recipe generation | |
US6766507B2 (en) | Mask/wafer control structure and algorithm for placement | |
US20100167190A1 (en) | Pattern-correction supporting method, method of manufacturing semiconductor device and pattern-correction supporting program | |
US8336004B2 (en) | Dimension assurance of mask using plurality of types of pattern ambient environment | |
Yang et al. | OPC accuracy enhancement through systematic OPC calibration and verification methodology for sub-100nm node | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
US20180342429A1 (en) | Method for assessing the usability of an exposed and developed semiconductor wafer | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
JP2006013178A (ja) | 露光方法及び露光システム | |
Bunday et al. | CD-SEM utility with double patterning | |
JP4818281B2 (ja) | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム | |
KR20080056429A (ko) | 마스크 검사 방법 |