JP2007150212A - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP2007150212A JP2007150212A JP2005346260A JP2005346260A JP2007150212A JP 2007150212 A JP2007150212 A JP 2007150212A JP 2005346260 A JP2005346260 A JP 2005346260A JP 2005346260 A JP2005346260 A JP 2005346260A JP 2007150212 A JP2007150212 A JP 2007150212A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- pattern
- circuit board
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、電子機器に用いられ、電源層及びグランド層を有する回路基板に関する。 The present invention relates to a circuit board used for an electronic device and having a power supply layer and a ground layer.
集積回路(IC)が実装された回路基板において、信号周波数の高速化によって発生する電磁放射ノイズ(EMI)の低減が課題となっている。そこで、電磁放射ノイズを低減させる一般的な手法として、集積回路の電源端子近傍にバイパスコンデンサを設け、電源端子近傍から発生する電磁放射ノイズをカットしている。 In a circuit board on which an integrated circuit (IC) is mounted, reduction of electromagnetic radiation noise (EMI) generated by increasing the signal frequency has been an issue. Therefore, as a general method for reducing electromagnetic radiation noise, a bypass capacitor is provided in the vicinity of the power supply terminal of the integrated circuit to cut electromagnetic radiation noise generated from the vicinity of the power supply terminal.
例えば、特許文献1では、電源層にクリアランスを設け、主電源プレーンとサブ電源プレーンを絶縁して形成し、実装面に形成された電源パターンの一端を、スルーホールを介して主電源プレーンに接続している。この電源パターンの他端をサブ電源プレーンに接続することで、主電源プレーンからサブ電源プレーンに電源が供給される。そして、この電源パターンにバイパスコンデンサを接続することで、ノイズをカットしている。 For example, in Patent Document 1, a clearance is provided in the power supply layer, the main power supply plane and the sub power supply plane are insulated and formed, and one end of the power supply pattern formed on the mounting surface is connected to the main power supply plane through a through hole. is doing. By connecting the other end of the power supply pattern to the sub power supply plane, power is supplied from the main power supply plane to the sub power supply plane. And noise is cut by connecting a bypass capacitor to this power supply pattern.
しかし、主電源プレーンに直接接続された電源パターンにバイパスコンデンサを設けても、この電源パターン付近では電磁放射ノイズの発生が抑えられるが、この電源パターンから遠い部分ではバイパスコンデンサの効果が薄くなって、電位変動が吸収されず電源波形が崩れる。これにより、回路基板から発生する電磁放射ノイズが低減されない。また、スルーホールを介してサブ電源プレーンにのみ接続されている電源パターン付近では、スルーホール等によってインピーダンスが高くなるため、電位変動が不安定になる。このため、電源波形が崩れて電磁放射ノイズが発生してしまう。
本発明は、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減することを課題とする。 An object of the present invention is to reduce electromagnetic radiation noise of a circuit board by stabilizing potential fluctuations at a portion where impedance becomes high.
請求項1に記載の本発明は、電源ラインから電源が供給される第1電源層と、前記第1電源層と同一層に形成され、クリアランスで該第1電源層と絶縁される第2電源層と、前記第1電源層と前記第2電源層に接続され、該第1電源層から該第2電源層に電源を供給する第1電源パターンと、前記第2電源層に接続され、該第2電源層の電源が供給される第2電源パターンと、グランドラインに接続されたグランド層と第2電源パターンを接続するコンデンサと、を有することを特徴としている。 According to the first aspect of the present invention, a first power supply layer to which power is supplied from a power supply line, and a second power supply that is formed in the same layer as the first power supply layer and is insulated from the first power supply layer by a clearance. A first power pattern connected to the first power layer and supplying power from the first power layer to the second power layer, and connected to the second power layer, It has a second power supply pattern to which the power of the second power supply layer is supplied, and a capacitor that connects the ground layer connected to the ground line and the second power supply pattern.
請求項1の発明によれば、第2電源パターンは、電源ラインから電源が供給される第1電源層とは絶縁され、同一層にある第2電源層に接続されている。この第2電源パターンは、コンデンサを介してグランド層に接続されている。 According to the first aspect of the present invention, the second power supply pattern is insulated from the first power supply layer to which power is supplied from the power supply line, and is connected to the second power supply layer in the same layer. The second power supply pattern is connected to the ground layer via a capacitor.
つまり、第2電源パターンは、第1電源層から直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、コンデンサが接続されているので電位変動を安定させることができる。これにより、回路基板から発生する電磁放射ノイズを低減することができる。 That is, since the second power supply pattern is not directly supplied with power from the first power supply layer, the potential fluctuation increases as the impedance increases, but the potential fluctuation can be stabilized because the capacitor is connected. Thereby, the electromagnetic radiation noise which generate | occur | produces from a circuit board can be reduced.
請求項2に記載の本発明は、電源ラインから電源が供給される第1電源層と、前記第1電源層と異なる層に形成された第2電源層と、前記第1電源層と前記第2電源層に接続され、該第1電源層から該第2電源層に電源を供給する第1電源パターンと、前記第2電源層に接続され、該第2電源層の電源が供給される第2電源パターンと、グランドラインに接続されたグランド層と第2電源パターンを接続するコンデンサと、を有することを特徴としている。 According to a second aspect of the present invention, there is provided a first power supply layer to which power is supplied from a power supply line, a second power supply layer formed in a layer different from the first power supply layer, the first power supply layer, and the first power supply layer. A first power supply pattern connected to two power supply layers and supplying power from the first power supply layer to the second power supply layer; and a first power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer. And a capacitor for connecting the second power supply pattern and a ground layer connected to the ground line.
請求項2の発明によれば、第2電源パターンは、電源ラインから電源が供給される第1電源層とは異なる層に形成された第2電源層に接続されている。この第2電源パターンは、コンデンサを介してグランド層に接続されている。 According to the invention of claim 2, the second power supply pattern is connected to the second power supply layer formed in a layer different from the first power supply layer to which power is supplied from the power supply line. The second power supply pattern is connected to the ground layer via a capacitor.
つまり、第2電源パターンは、第1電源層から直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、コンデンサが接続されているので電位変動を安定させることができる。これにより、回路基板から発生する電磁放射ノイズを低減することができる。 That is, since the second power supply pattern is not directly supplied with power from the first power supply layer, the potential fluctuation increases as the impedance increases, but the potential fluctuation can be stabilized because the capacitor is connected. Thereby, the electromagnetic radiation noise which generate | occur | produces from a circuit board can be reduced.
請求項3に記載の本発明は、前記コンデンサは、インピーダンスが最大となる位置にある前記第2電源パターンに接続されていることを特徴としている。 The present invention described in claim 3 is characterized in that the capacitor is connected to the second power supply pattern at a position where the impedance is maximized.
請求項3の発明によれば、インピーダンスが最大となる位置にある第2電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第2電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。 According to the invention of claim 3, the capacitor is connected to the second power supply pattern in a position where the impedance is maximized. That is, electromagnetic radiation noise generated from the circuit board is reduced by connecting the capacitor to the second power supply pattern at the position where the potential fluctuation is most unstable.
請求項4に記載の本発明は、前記コンデンサは、第1電源パターンからの距離が最大となる位置にある第2電源パターンに接続されていることを特徴としている。 According to a fourth aspect of the present invention, the capacitor is connected to a second power supply pattern at a position where the distance from the first power supply pattern is maximum.
請求項4の発明によれば、第1電源パターンからの距離が大きくなるほどインピーダンスが高くなるので、第1電源パターンからの距離が最大となる位置にある第2電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第2電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。 According to the invention of claim 4, since the impedance increases as the distance from the first power supply pattern increases, the capacitor is connected to the second power supply pattern at the position where the distance from the first power supply pattern is maximized. That is, electromagnetic radiation noise generated from the circuit board is reduced by connecting the capacitor to the second power supply pattern at the position where the potential fluctuation is most unstable.
請求項5に記載の本発明は、前記第2電源層の電源経路を分断するビアホールが形成されているとき、前記コンデンサは、前記ビアホールを挟んで前記第1電源パターンにそれぞれ対向配置された前記第2電源パターンに接続されていることを特徴としている。 According to a fifth aspect of the present invention, when the via hole that divides the power supply path of the second power supply layer is formed, the capacitor is disposed opposite to the first power supply pattern with the via hole interposed therebetween. It is connected to the second power supply pattern.
請求項5の発明によれば、ビアホールが第2電源層に形成されているとき、ビアホール周囲に形成された逃げ(ビアホールと第2電源層とを絶縁するクリアランス)によって、第2電源層の電源経路が分断される。このため、ビアホールを挟んで第1電源パターンに対向配置された第2電源パターン近傍で最もインピーダンスが高くなる。そこで、この位置に配置された第2電源パターンにコンデンサを接続することで、回路基板から放射される電磁放射ノイズを低減することができる。 According to the invention of claim 5, when the via hole is formed in the second power supply layer, the power supply of the second power supply layer is caused by the relief formed around the via hole (clearance that insulates the via hole from the second power supply layer). The route is broken. For this reason, the impedance is highest in the vicinity of the second power supply pattern disposed opposite to the first power supply pattern with the via hole interposed therebetween. Therefore, electromagnetic radiation noise radiated from the circuit board can be reduced by connecting a capacitor to the second power supply pattern disposed at this position.
請求項6に記載の本発明は、前記第1電源パターンが複数配置されているとき、コンデンサは各第1電源パターンからの距離が最大となる位置にある前記第2電源パターンにそれぞれ接続されていることを特徴としている。 According to the sixth aspect of the present invention, when a plurality of the first power supply patterns are arranged, the capacitors are respectively connected to the second power supply patterns at positions where the distance from each first power supply pattern is maximum. It is characterized by being.
請求項6の発明によれば、第1電源パターンが複数配置されているとき、それぞれの第1電源パターンからの距離が最大となる位置にある第2電源パターンにコンデンサを接続する。つまり、複数の箇所において第1電源層から第2電源層に電源が供給されるとき、それぞれの電源供給入り口の部分(第1電源パターン)からの距離が最大となってインピーダンスが最大となる位置にある第2電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズを低減する。 According to the sixth aspect of the present invention, when a plurality of the first power supply patterns are arranged, the capacitor is connected to the second power supply pattern at the position where the distance from each first power supply pattern is the maximum. That is, when power is supplied from the first power supply layer to the second power supply layer at a plurality of locations, the distance from each power supply entrance portion (first power supply pattern) is maximized and the impedance is maximized. By connecting a capacitor to the second power supply pattern, the electromagnetic radiation noise generated from the circuit board is reduced.
本発明は上記構成としたので、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減できる。 Since the present invention has the above-described configuration, the electromagnetic radiation noise of the circuit board can be reduced by stabilizing the potential fluctuation in the portion where the impedance becomes high.
ここで、本発明の第1の実施形態に係る回路基板10について説明する。
Here, the
図1には、回路基板10上に特定用途向け集積回路(以下、「ASIC」とする)12を実装した状態が示されている。また、図2には、回路基板10の上面図が示されており、図3(A)には、図1のA−A線での断面図、図3(B)には、図1のB−B線での断面図がそれぞれ示されている。
FIG. 1 shows a state in which an application specific integrated circuit (hereinafter referred to as “ASIC”) 12 is mounted on a
図1に示すように、回路基板10は矩形状とされており、上層から順に絶縁層22を介して、第1信号層14、グランド層16、電源層18、第2信号層20が積層され、多層構造の4層基板となっている。
As shown in FIG. 1, the
第1信号層14には、複数の電源端子を備えるASIC12が実装され、ASIC12の電源端子12A、12Bは、電源を供給する電源パターン24、26に接続されている。また、グランド層16は、グランドラインに接続されている。
An ASIC 12 having a plurality of power supply terminals is mounted on the
図2の二重の点線はクリアランスSを示しており、このクリアランスSで、電源層18は、電源ラインに接続されるメイン電源層18Aと、サブ電源層18Bに分断され、絶縁されている。つまり、メイン電源層18Aの中央にサブ電源層18Bが島状に設けられている。また、図3(A)に示すように、メイン電源層18Aは、スルーホール28を介して、電源パターン24に接続されている。
A double dotted line in FIG. 2 indicates a clearance S. With this clearance S, the
電源パターン24は、メイン電源層18Aとサブ電源層18Bに跨っており、スルーホール30によってサブ電源層18Bと接続されている。つまり、電源パターン24は、メイン電源層18Aとサブ電源層18Bを電気的に接続し、メイン電源層18Aに外部から供給された電源を、電源パターン24を通じてサブ電源層18Bに供給するようになっている。
The
一方、電源パターン26は、電源パターン24が設けられた位置に対して、サブ電源層18B上の対角部分に設けられており、図3(B)に示すように、スルーホール32によってサブ電源層18Bと電気的に接続されている。これにより、電源パターン26に、サブ電源層18Bからの電源が供給されるようになっている。
On the other hand, the
また、電源パターン26には、バルクコンデンサ34が接続されている。このバルクコンデンサ34はグランドパターン38に接続されており、グランドパターン38は、スルーホール36によってグランド層16に電気的に接続されている。これにより、電源パターン26には、バルクコンデンサ34から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
A
次に、本発明の第1の実施形態の作用について説明する。 Next, the operation of the first embodiment of the present invention will be described.
電源パターン26は、電源ラインから電源が供給されるメイン電源層18Aとは絶縁されたサブ電源層18Bに接続されており、この電源パターン26はコンデンサ34を介してグランド層16に接続されている。
The
つまり、電源パターン26は、メイン電源層18Aから直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、バルクコンデンサ34が接続されているので、電位変動を安定させることができる。これにより、回路基板10から発生する電磁放射ノイズを低減することができる。
That is, since the
また、メイン電源層18Aから直接電源が供給される電源パターン24(電源供給入り口)に対して対角の位置(電源パターン24から最も遠い位置)に形成された電源パターン26近傍では、回路基板10内においてインピーダンスが最大となる。このため、電位変動が最も不安定となって、大きな電磁放射ノイズが発生してしまう。そこで、この位置に形成された電源パターン26にバルクコンデンサ34を接続することで、バルクコンデンサ34から安定して電源が供給されるため、回路基板10から発生する電磁放射ノイズが低減される。
Further, in the vicinity of the
次に、本発明の第2の実施形態に係る回路基板40について説明する。なお、第1の実施形態と同様の部分についての説明は割愛する。
Next, a
図4に示すように、回路基板40のサブ電源層18Bの角部近傍には、電源パターン42が形成されている。この電源パターン42は、スルーホール44によってメイン電源層18Aと電気的に接続されていると共に、スルーホール46によってサブ電源層18Bと電気的に接続されている。
As shown in FIG. 4,
また、回路基板40には、電源パターン42から離れた位置に、電源パターン52が設けられている。電源パターン52の近傍には、信号線等のビアホール48が、横方向に並列して3つ形成されている。ビアホール48は円形状のクリアランス50によってサブ電源層18Bと電気的に非接続状態とされている。
The
また、電源パターン52はスルーホール54によってサブ電源層18Bと電気的に接続されている。電源パターン52の他端には、バルクコンデンサ56が接続されている。バルクコンデンサ56はグランドパターン59に接続されており、グランドパターン59は、スルーホール58によってグランド層16(図1参照)に接続されている。
The power supply pattern 52 is electrically connected to the sub
このような構成において、電源ラインからサブ電源層18Bに供給された電源の経路は、信号線等のビアホール48の周囲に形成されたクリアランス50によって分断される。このため、ビアホール48を挟んで、電源パターン42と対向する位置に形成された電源パターン52近傍で、インピーダンスが最大となる。そこで、この電源パターン52にバルクコンデンサ56を接続することで、バルクコンデンサ56から安定して電源が供給されるため、回路基板40から発生する電磁放射ノイズが低減される。
In such a configuration, the path of the power supplied from the power supply line to the sub
なお、本実施形態では、ビアホール48が3つ並列に形成されている場合について説明したが、ビアホール48の数は3つに限定されるものではなく、ビアホールを設けることによってインピーダンスが高くなる近傍の電源パターンに、バルクコンデンサを接続すれば、回路基板から発生する電磁放射ノイズを低減できる。
In the present embodiment, the case where three via
次に、本発明の第3の実施形態に係る回路基板60について説明する。なお、第1の実施形態と同様の部分についての説明は割愛する。
Next, a
図5に示すように、回路基板60のサブ電源層18Bの角部近傍には、電源パターン62が形成されている。この電源パターン62は、スルーホール64によってメイン電源層18Aと電気的に接続されていると共に、スルーホール66によってサブ電源層18Bと電気的に接続されている。
As shown in FIG. 5, a
また、回路基板60には、電源パターン62と対角に位置するサブ電源層の角部近傍に、電源パターン68が形成されている。この電源パターン68も、電源パターン62と同様に、スルーホール70によってメイン電源層18Aと電気的に接続されていると共に、スルーホール72によってサブ電源層18Bと電気的に接続されている。
Further, the
一方、回路基板60には、垂直方向の中心線Mを挟んで電源パターン62と対向する位置に、電源パターン74が形成されており、スルーホール76によってサブ電源層18Bと電気的に接続されている。
On the other hand, a
電源パターン74の他端には、バルクコンデンサ78が接続されている。バルクコンデンサ78はグランドパターン82に接続されており、グランドパターン82は、スルーホール80によってグランド層16(図1参照)に接続されている。これにより、電源パターン74にはバルクコンデンサ78から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
A
また、回路基板60には、中心線Mを挟んで電源パターン68と対向する位置に、電源パターン84が形成されている。電源パターン84はスルーホール86によってサブ電源層18Bと電気的に接続されている。
In addition, a
電源パターン84の他端には、バルクコンデンサ88が接続されている。バルクコンデンサ88はグランドパターン92に接続されており、グランドパターン92は、スルーホール90によってグランド層16に接続されている。これにより、電源パターン84にはバルクコンデンサ88から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
A
このように、電源供給入り口(電源パターン62、68)が複数設けられている場合、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターン74、84にバルクコンデンサ78、88を接続する。つまり、それぞれの電源供給入り口からの距離が最大となってインピーダンスが最大となる位置にある電源パターン74、84にバルクコンデンサ78、88を接続することで、バルクコンデンサ78、88からそれぞれ電源パターン74、84に安定して電源が供給されるため、回路基板60から発生する電磁放射ノイズが低減される。
As described above, when a plurality of power supply inlets (
なお、本実施形態では、電源供給入り口(メイン電源層18Aに電気的に接続された電源パターン62、68)が2箇所設けられた場合について説明したが、電源供給入り口が3箇所設けられている場合には、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターンにバルクコンデンサを接続する。このように、電源供給入り口の数と、バルクコンデンサを接続する電源パターンの数を比例させる。
In the present embodiment, the case where two power supply inlets (
次に、本発明の第4の実施形態に係る回路基板150について説明する。なお、第1の実施形態と同様の部分についての説明は割愛する。
Next, a
図6に示すように、回路基板150は略L字状とされており、電源層152の外縁に沿って、電源ラインに接続されるメイン電源層152Aが設けられている。メイン電源層152Aの内側には、クリアランスSを介してサブ電源層152Bが設けられている。つまり、サブ電源層152Bは、回路基板150よりも一回り小さい面積とされた略L字状とされている。
As shown in FIG. 6, the
回路基板150には、サブ電源層152Bの図の左上角部近傍に、電源パターン154が形成されている。電源パターン154は、スルーホール156によってメイン電源層152Aと電気的に接続されていると共に、スルーホール158によってサブ電源層152Bと電気的に接続されている。
On the
一方、回路基板150には、サブ電源層152Bの図の右下角部近傍に、電源パターン160が形成されており、スルーホール162によってサブ電源層152Bと電気的に接続されている。
On the other hand, on the
電源パターン160には、バルクコンデンサ164が接続されている。バルクコンデンサ164はグランドパターン168に接続されており、グランドパターン168は、スルーホール166によってグランド層に電気的に接続されている。
A
このように、略L字状の回路基板150の場合にも、電源供給入り口部分(電源パターン154)からの距離が最大となってインピーダンスが最大となる位置にある電源パターン160にバルクコンデンサ164を接続することで、バルクコンデンサ164から安定して電源が供給されるため、回路基板150から発生する電磁放射ノイズが低減される。
Thus, even in the case of the substantially L-shaped
なお、本実施形態では、クリアランスSを介してメイン電源層とサブ電源層を同一の層に絶縁状態に設けた構成で説明したが、2つの層にそれぞれ外部からの電源が供給されるメイン電源層と、スルーホールを介してメイン電源層からの電源が供給されるサブ電源層を設けた場合にも、本発明を適用できる。 In the present embodiment, the main power supply layer and the sub power supply layer are provided in the same layer in an insulated state via the clearance S, but the main power supply in which power is supplied from the outside to each of the two layers. The present invention can also be applied to a case where a layer and a sub power supply layer to which power is supplied from the main power supply layer through a through hole are provided.
また、本実施形態では、回路基板の表面の信号層(第1信号層14)に形成された電源パターンにバルクコンデンサを接続する構成としたが、図7に示すように、回路基板の裏側の第2信号層20に、サブ電源層18Bとスルーホール170を介して電気的に接続されている電源パターン172と、グランド層18にスルーホール174を介して電気的に接続されたグランドパターン176を形成し、この電源パターン172とグランドパターン176とをバルクコンデンサ178で接続してもよい。つまり、バルクコンデンサ178を回路基板のASIC12が実装される側と反対側に実装してもよい。
In this embodiment, a bulk capacitor is connected to the power supply pattern formed on the signal layer (first signal layer 14) on the surface of the circuit board. However, as shown in FIG. A
10 回路基板
16 グランド層
18 電源層
18A メイン電源層(第1電源層)
18B サブ電源層(第2電源層)
24 電源パターン(第1電源パターン)
26 電源パターン(第2電源パターン)
34 バルクコンデンサ(コンデンサ)
40 回路基板
42 電源パターン(第1電源パターン)
48 ビアホール
52 電源パターン(第2電源パターン)
56 バルクコンデンサ(コンデンサ)
60 回路基板
62 電源パターン(第1電源パターン)
68 電源パターン(第1電源パターン)
74 電源パターン(第2電源パターン)
78 バルクコンデンサ(コンデンサ)
84 電源パターン(第2電源パターン)
88 バルクコンデンサ(コンデンサ)
150 回路基板
152 電源層
152A メイン電源層(第1電源層)
152B サブ電源層(第2電源層)
154 電源パターン(第1電源パターン)
160 電源パターン(第2電源パターン)
164 バルクコンデンサ(コンデンサ)
10
18B Sub power supply layer (second power supply layer)
24 Power supply pattern (first power supply pattern)
26 Power supply pattern (second power supply pattern)
34 Bulk capacitor
40
48 via hole 52 power supply pattern (second power supply pattern)
56 Bulk capacitor (capacitor)
60
68 Power supply pattern (first power supply pattern)
74 Power supply pattern (second power supply pattern)
78 Bulk capacitor
84 Power supply pattern (second power supply pattern)
88 Bulk capacitor
150
152B Sub power supply layer (second power supply layer)
154 Power supply pattern (first power supply pattern)
160 Power supply pattern (second power supply pattern)
164 Bulk capacitor (capacitor)
Claims (6)
前記第1電源層と同一層に形成され、クリアランスで該第1電源層と絶縁される第2電源層と、
前記第1電源層と前記第2電源層に接続され、該第1電源層から該第2電源層に電源を供給する第1電源パターンと、
前記第2電源層に接続され、該第2電源層の電源が供給される第2電源パターンと、
グランドラインに接続されたグランド層と第2電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。 A first power supply layer to which power is supplied from a power supply line;
A second power supply layer formed in the same layer as the first power supply layer and insulated from the first power supply layer by a clearance;
A first power supply pattern connected to the first power supply layer and the second power supply layer and supplying power from the first power supply layer to the second power supply layer;
A second power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer;
A capacitor for connecting the ground layer connected to the ground line and the second power supply pattern;
A circuit board comprising:
前記第1電源層と異なる層に形成された第2電源層と、
前記第1電源層と前記第2電源層に接続され、該第1電源層から該第2電源層に電源を供給する第1電源パターンと、
前記第2電源層に接続され、該第2電源層の電源が供給される第2電源パターンと、
グランドラインに接続されたグランド層と第2電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。 A first power supply layer to which power is supplied from a power supply line;
A second power supply layer formed in a layer different from the first power supply layer;
A first power supply pattern connected to the first power supply layer and the second power supply layer and supplying power from the first power supply layer to the second power supply layer;
A second power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer;
A capacitor for connecting the ground layer connected to the ground line and the second power supply pattern;
A circuit board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346260A JP2007150212A (en) | 2005-11-30 | 2005-11-30 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346260A JP2007150212A (en) | 2005-11-30 | 2005-11-30 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007150212A true JP2007150212A (en) | 2007-06-14 |
Family
ID=38211199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346260A Pending JP2007150212A (en) | 2005-11-30 | 2005-11-30 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007150212A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023057283A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057286A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057285A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057287A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
-
2005
- 2005-11-30 JP JP2005346260A patent/JP2007150212A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023057283A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057286A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057285A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP2023057287A (en) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | game machine |
JP7410915B2 (en) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | gaming machine |
JP7410914B2 (en) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | gaming machine |
JP7451474B2 (en) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | gaming machine |
JP7451473B2 (en) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | gaming machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5201206B2 (en) | Multilayer printed circuit board | |
KR100598118B1 (en) | Multi-layer printed circuit board | |
JP6422395B2 (en) | Circuit board | |
JP2012129443A (en) | Printed circuit board | |
KR20130051455A (en) | Multi-layer through-hole stacked layer structure | |
JP2007150212A (en) | Circuit board | |
TW202031106A (en) | Multilayer printed board | |
JP2013012528A (en) | Printed board | |
JP4967164B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JP2006270026A (en) | Wiring structure, printed wiring board, integrated circuit, and electronic device | |
JP4671333B2 (en) | Multilayer printed circuit board and electronic equipment | |
JP2007088104A (en) | Card edge substrate | |
JP2006005235A (en) | Reinforcement structure of circuit board | |
JP2008124105A (en) | Multilayer printed-wiring board | |
JP4793156B2 (en) | Build-up printed wiring board | |
JP2007088396A (en) | Multilayer substrate for digital tuner and multilayer substrate | |
JP2007158243A (en) | Multilayer printed circuit board | |
WO2012153835A1 (en) | Printed wiring board | |
JP6399969B2 (en) | Printed board | |
JP4433882B2 (en) | Noise emission suppression memory module | |
JP6343871B2 (en) | Component mounting multilayer wiring board | |
JP2015154544A (en) | Controller for power converter | |
JP6083143B2 (en) | Chip inductor built-in wiring board | |
JP2011091238A (en) | Circuit board | |
JP2009105216A (en) | Printed wiring circuit board |