JP2007150212A

JP2007150212A - Circuit board

Info

Publication number: JP2007150212A
Application number: JP2005346260A
Authority: JP
Inventors: Hiroyuki Sekine; 弘幸関根
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-11-30
Filing date: 2005-11-30
Publication date: 2007-06-14

Abstract

PROBLEM TO BE SOLVED: To reduce the electromagnetic radiation noise of a circuit board by stabilizing the fluctuations of the potential at a part where impedance becomes high. SOLUTION: A power supply pattern 26 is connected to a sub power supply layer 18B formed insulated via a clearance S from a main power supply layer 18A supplied with power from a power supply line, and the power supply pattern 26 is connected to a ground layer 16 via a capacitor 34. That is, the power supply pattern 26 is not supplied with power directly from the main power supply layer 18A, so that the impedance becoming high makes the fluctuations of the potential larger. However, since a bulk capacitor 34 is connected, the fluctuations of the potential can be stabilized. Thus, the electromagnetic radiation noise generated from the circuit board 10 can be reduced. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子機器に用いられ、電源層及びグランド層を有する回路基板に関する。 The present invention relates to a circuit board used for an electronic device and having a power supply layer and a ground layer.

集積回路（ＩＣ）が実装された回路基板において、信号周波数の高速化によって発生する電磁放射ノイズ（ＥＭＩ）の低減が課題となっている。そこで、電磁放射ノイズを低減させる一般的な手法として、集積回路の電源端子近傍にバイパスコンデンサを設け、電源端子近傍から発生する電磁放射ノイズをカットしている。 In a circuit board on which an integrated circuit (IC) is mounted, reduction of electromagnetic radiation noise (EMI) generated by increasing the signal frequency has been an issue. Therefore, as a general method for reducing electromagnetic radiation noise, a bypass capacitor is provided in the vicinity of the power supply terminal of the integrated circuit to cut electromagnetic radiation noise generated from the vicinity of the power supply terminal.

例えば、特許文献１では、電源層にクリアランスを設け、主電源プレーンとサブ電源プレーンを絶縁して形成し、実装面に形成された電源パターンの一端を、スルーホールを介して主電源プレーンに接続している。この電源パターンの他端をサブ電源プレーンに接続することで、主電源プレーンからサブ電源プレーンに電源が供給される。そして、この電源パターンにバイパスコンデンサを接続することで、ノイズをカットしている。 For example, in Patent Document 1, a clearance is provided in the power supply layer, the main power supply plane and the sub power supply plane are insulated and formed, and one end of the power supply pattern formed on the mounting surface is connected to the main power supply plane through a through hole. is doing. By connecting the other end of the power supply pattern to the sub power supply plane, power is supplied from the main power supply plane to the sub power supply plane. And noise is cut by connecting a bypass capacitor to this power supply pattern.

しかし、主電源プレーンに直接接続された電源パターンにバイパスコンデンサを設けても、この電源パターン付近では電磁放射ノイズの発生が抑えられるが、この電源パターンから遠い部分ではバイパスコンデンサの効果が薄くなって、電位変動が吸収されず電源波形が崩れる。これにより、回路基板から発生する電磁放射ノイズが低減されない。また、スルーホールを介してサブ電源プレーンにのみ接続されている電源パターン付近では、スルーホール等によってインピーダンスが高くなるため、電位変動が不安定になる。このため、電源波形が崩れて電磁放射ノイズが発生してしまう。
特開２００３−２８２７８１号公報 However, even if a bypass capacitor is provided in the power supply pattern that is directly connected to the main power supply plane, the generation of electromagnetic radiation noise is suppressed near this power supply pattern, but the effect of the bypass capacitor is reduced in areas far from this power supply pattern. , The potential fluctuation is not absorbed and the power supply waveform is broken. Thereby, electromagnetic radiation noise generated from the circuit board is not reduced. Further, in the vicinity of the power supply pattern connected only to the sub power supply plane through the through hole, the impedance becomes high due to the through hole or the like, so that the potential fluctuation becomes unstable. For this reason, the power supply waveform collapses and electromagnetic radiation noise occurs.
JP 2003-282811 A

本発明は、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減することを課題とする。 An object of the present invention is to reduce electromagnetic radiation noise of a circuit board by stabilizing potential fluctuations at a portion where impedance becomes high.

請求項１に記載の本発明は、電源ラインから電源が供給される第１電源層と、前記第１電源層と同一層に形成され、クリアランスで該第１電源層と絶縁される第２電源層と、前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、を有することを特徴としている。 According to the first aspect of the present invention, a first power supply layer to which power is supplied from a power supply line, and a second power supply that is formed in the same layer as the first power supply layer and is insulated from the first power supply layer by a clearance. A first power pattern connected to the first power layer and supplying power from the first power layer to the second power layer, and connected to the second power layer, It has a second power supply pattern to which the power of the second power supply layer is supplied, and a capacitor that connects the ground layer connected to the ground line and the second power supply pattern.

請求項１の発明によれば、第２電源パターンは、電源ラインから電源が供給される第１電源層とは絶縁され、同一層にある第２電源層に接続されている。この第２電源パターンは、コンデンサを介してグランド層に接続されている。 According to the first aspect of the present invention, the second power supply pattern is insulated from the first power supply layer to which power is supplied from the power supply line, and is connected to the second power supply layer in the same layer. The second power supply pattern is connected to the ground layer via a capacitor.

つまり、第２電源パターンは、第１電源層から直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、コンデンサが接続されているので電位変動を安定させることができる。これにより、回路基板から発生する電磁放射ノイズを低減することができる。 That is, since the second power supply pattern is not directly supplied with power from the first power supply layer, the potential fluctuation increases as the impedance increases, but the potential fluctuation can be stabilized because the capacitor is connected. Thereby, the electromagnetic radiation noise which generate | occur | produces from a circuit board can be reduced.

請求項２に記載の本発明は、電源ラインから電源が供給される第１電源層と、前記第１電源層と異なる層に形成された第２電源層と、前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、を有することを特徴としている。 According to a second aspect of the present invention, there is provided a first power supply layer to which power is supplied from a power supply line, a second power supply layer formed in a layer different from the first power supply layer, the first power supply layer, and the first power supply layer. A first power supply pattern connected to two power supply layers and supplying power from the first power supply layer to the second power supply layer; and a first power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer. And a capacitor for connecting the second power supply pattern and a ground layer connected to the ground line.

請求項２の発明によれば、第２電源パターンは、電源ラインから電源が供給される第１電源層とは異なる層に形成された第２電源層に接続されている。この第２電源パターンは、コンデンサを介してグランド層に接続されている。 According to the invention of claim 2, the second power supply pattern is connected to the second power supply layer formed in a layer different from the first power supply layer to which power is supplied from the power supply line. The second power supply pattern is connected to the ground layer via a capacitor.

請求項３に記載の本発明は、前記コンデンサは、インピーダンスが最大となる位置にある前記第２電源パターンに接続されていることを特徴としている。 The present invention described in claim 3 is characterized in that the capacitor is connected to the second power supply pattern at a position where the impedance is maximized.

請求項３の発明によれば、インピーダンスが最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。 According to the invention of claim 3, the capacitor is connected to the second power supply pattern in a position where the impedance is maximized. That is, electromagnetic radiation noise generated from the circuit board is reduced by connecting the capacitor to the second power supply pattern at the position where the potential fluctuation is most unstable.

請求項４に記載の本発明は、前記コンデンサは、第１電源パターンからの距離が最大となる位置にある第２電源パターンに接続されていることを特徴としている。 According to a fourth aspect of the present invention, the capacitor is connected to a second power supply pattern at a position where the distance from the first power supply pattern is maximum.

請求項４の発明によれば、第１電源パターンからの距離が大きくなるほどインピーダンスが高くなるので、第１電源パターンからの距離が最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。 According to the invention of claim 4, since the impedance increases as the distance from the first power supply pattern increases, the capacitor is connected to the second power supply pattern at the position where the distance from the first power supply pattern is maximized. That is, electromagnetic radiation noise generated from the circuit board is reduced by connecting the capacitor to the second power supply pattern at the position where the potential fluctuation is most unstable.

請求項５に記載の本発明は、前記第２電源層の電源経路を分断するビアホールが形成されているとき、前記コンデンサは、前記ビアホールを挟んで前記第１電源パターンにそれぞれ対向配置された前記第２電源パターンに接続されていることを特徴としている。 According to a fifth aspect of the present invention, when the via hole that divides the power supply path of the second power supply layer is formed, the capacitor is disposed opposite to the first power supply pattern with the via hole interposed therebetween. It is connected to the second power supply pattern.

請求項５の発明によれば、ビアホールが第２電源層に形成されているとき、ビアホール周囲に形成された逃げ（ビアホールと第２電源層とを絶縁するクリアランス）によって、第２電源層の電源経路が分断される。このため、ビアホールを挟んで第１電源パターンに対向配置された第２電源パターン近傍で最もインピーダンスが高くなる。そこで、この位置に配置された第２電源パターンにコンデンサを接続することで、回路基板から放射される電磁放射ノイズを低減することができる。 According to the invention of claim 5, when the via hole is formed in the second power supply layer, the power supply of the second power supply layer is caused by the relief formed around the via hole (clearance that insulates the via hole from the second power supply layer). The route is broken. For this reason, the impedance is highest in the vicinity of the second power supply pattern disposed opposite to the first power supply pattern with the via hole interposed therebetween. Therefore, electromagnetic radiation noise radiated from the circuit board can be reduced by connecting a capacitor to the second power supply pattern disposed at this position.

請求項６に記載の本発明は、前記第１電源パターンが複数配置されているとき、コンデンサは各第１電源パターンからの距離が最大となる位置にある前記第２電源パターンにそれぞれ接続されていることを特徴としている。 According to the sixth aspect of the present invention, when a plurality of the first power supply patterns are arranged, the capacitors are respectively connected to the second power supply patterns at positions where the distance from each first power supply pattern is maximum. It is characterized by being.

請求項６の発明によれば、第１電源パターンが複数配置されているとき、それぞれの第１電源パターンからの距離が最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、複数の箇所において第１電源層から第２電源層に電源が供給されるとき、それぞれの電源供給入り口の部分（第１電源パターン）からの距離が最大となってインピーダンスが最大となる位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズを低減する。 According to the sixth aspect of the present invention, when a plurality of the first power supply patterns are arranged, the capacitor is connected to the second power supply pattern at the position where the distance from each first power supply pattern is the maximum. That is, when power is supplied from the first power supply layer to the second power supply layer at a plurality of locations, the distance from each power supply entrance portion (first power supply pattern) is maximized and the impedance is maximized. By connecting a capacitor to the second power supply pattern, the electromagnetic radiation noise generated from the circuit board is reduced.

本発明は上記構成としたので、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減できる。 Since the present invention has the above-described configuration, the electromagnetic radiation noise of the circuit board can be reduced by stabilizing the potential fluctuation in the portion where the impedance becomes high.

ここで、本発明の第１の実施形態に係る回路基板１０について説明する。 Here, the circuit board 10 according to the first embodiment of the present invention will be described.

図１には、回路基板１０上に特定用途向け集積回路（以下、「ＡＳＩＣ」とする）１２を実装した状態が示されている。また、図２には、回路基板１０の上面図が示されており、図３（Ａ）には、図１のＡ−Ａ線での断面図、図３（Ｂ）には、図１のＢ−Ｂ線での断面図がそれぞれ示されている。 FIG. 1 shows a state in which an application specific integrated circuit (hereinafter referred to as “ASIC”) 12 is mounted on a circuit board 10. 2 is a top view of the circuit board 10. FIG. 3A is a cross-sectional view taken along line AA of FIG. 1, and FIG. 3B is a cross-sectional view of FIG. Cross-sectional views taken along the line BB are respectively shown.

図１に示すように、回路基板１０は矩形状とされており、上層から順に絶縁層２２を介して、第１信号層１４、グランド層１６、電源層１８、第２信号層２０が積層され、多層構造の４層基板となっている。 As shown in FIG. 1, the circuit board 10 has a rectangular shape, and a first signal layer 14, a ground layer 16, a power supply layer 18, and a second signal layer 20 are stacked via an insulating layer 22 in order from the upper layer. This is a four-layer substrate having a multilayer structure.

第１信号層１４には、複数の電源端子を備えるＡＳＩＣ１２が実装され、ＡＳＩＣ１２の電源端子１２Ａ、１２Ｂは、電源を供給する電源パターン２４、２６に接続されている。また、グランド層１６は、グランドラインに接続されている。 An ASIC 12 having a plurality of power supply terminals is mounted on the first signal layer 14, and the power supply terminals 12A and 12B of the ASIC 12 are connected to power supply patterns 24 and 26 for supplying power. The ground layer 16 is connected to a ground line.

図２の二重の点線はクリアランスＳを示しており、このクリアランスＳで、電源層１８は、電源ラインに接続されるメイン電源層１８Ａと、サブ電源層１８Ｂに分断され、絶縁されている。つまり、メイン電源層１８Ａの中央にサブ電源層１８Ｂが島状に設けられている。また、図３（Ａ）に示すように、メイン電源層１８Ａは、スルーホール２８を介して、電源パターン２４に接続されている。 A double dotted line in FIG. 2 indicates a clearance S. With this clearance S, the power supply layer 18 is divided into a main power supply layer 18A connected to the power supply line and a sub power supply layer 18B, and is insulated. That is, the sub power supply layer 18B is provided in an island shape in the center of the main power supply layer 18A. As shown in FIG. 3A, the main power supply layer 18A is connected to the power supply pattern 24 through the through hole 28.

電源パターン２４は、メイン電源層１８Ａとサブ電源層１８Ｂに跨っており、スルーホール３０によってサブ電源層１８Ｂと接続されている。つまり、電源パターン２４は、メイン電源層１８Ａとサブ電源層１８Ｂを電気的に接続し、メイン電源層１８Ａに外部から供給された電源を、電源パターン２４を通じてサブ電源層１８Ｂに供給するようになっている。 The power supply pattern 24 straddles the main power supply layer 18A and the sub power supply layer 18B, and is connected to the sub power supply layer 18B through the through hole 30. That is, the power supply pattern 24 electrically connects the main power supply layer 18A and the sub power supply layer 18B, and supplies power supplied from the outside to the main power supply layer 18A to the sub power supply layer 18B through the power supply pattern 24. ing.

一方、電源パターン２６は、電源パターン２４が設けられた位置に対して、サブ電源層１８Ｂ上の対角部分に設けられており、図３（Ｂ）に示すように、スルーホール３２によってサブ電源層１８Ｂと電気的に接続されている。これにより、電源パターン２６に、サブ電源層１８Ｂからの電源が供給されるようになっている。 On the other hand, the power supply pattern 26 is provided at a diagonal portion on the sub power supply layer 18B with respect to the position where the power supply pattern 24 is provided. As shown in FIG. It is electrically connected to the layer 18B. As a result, the power from the sub power layer 18B is supplied to the power pattern 26.

また、電源パターン２６には、バルクコンデンサ３４が接続されている。このバルクコンデンサ３４はグランドパターン３８に接続されており、グランドパターン３８は、スルーホール３６によってグランド層１６に電気的に接続されている。これにより、電源パターン２６には、バルクコンデンサ３４から安定して電源が供給されるため、電磁放射ノイズを低減することができる。 A bulk capacitor 34 is connected to the power supply pattern 26. The bulk capacitor 34 is connected to a ground pattern 38, and the ground pattern 38 is electrically connected to the ground layer 16 through a through hole 36. Thereby, since power is stably supplied from the bulk capacitor 34 to the power supply pattern 26, electromagnetic radiation noise can be reduced.

次に、本発明の第１の実施形態の作用について説明する。 Next, the operation of the first embodiment of the present invention will be described.

電源パターン２６は、電源ラインから電源が供給されるメイン電源層１８Ａとは絶縁されたサブ電源層１８Ｂに接続されており、この電源パターン２６はコンデンサ３４を介してグランド層１６に接続されている。 The power supply pattern 26 is connected to a sub power supply layer 18B that is insulated from the main power supply layer 18A to which power is supplied from a power supply line. The power supply pattern 26 is connected to the ground layer 16 via a capacitor 34. .

つまり、電源パターン２６は、メイン電源層１８Ａから直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、バルクコンデンサ３４が接続されているので、電位変動を安定させることができる。これにより、回路基板１０から発生する電磁放射ノイズを低減することができる。 That is, since the power supply pattern 26 is not directly supplied with power from the main power supply layer 18A, the potential fluctuation increases as the impedance increases. However, since the bulk capacitor 34 is connected, the potential fluctuation can be stabilized. . Thereby, electromagnetic radiation noise generated from the circuit board 10 can be reduced.

また、メイン電源層１８Ａから直接電源が供給される電源パターン２４（電源供給入り口）に対して対角の位置（電源パターン２４から最も遠い位置）に形成された電源パターン２６近傍では、回路基板１０内においてインピーダンスが最大となる。このため、電位変動が最も不安定となって、大きな電磁放射ノイズが発生してしまう。そこで、この位置に形成された電源パターン２６にバルクコンデンサ３４を接続することで、バルクコンデンサ３４から安定して電源が供給されるため、回路基板１０から発生する電磁放射ノイズが低減される。 Further, in the vicinity of the power supply pattern 26 formed at a diagonal position (a position farthest from the power supply pattern 24) with respect to the power supply pattern 24 (power supply inlet) to which power is directly supplied from the main power supply layer 18A, the circuit board 10 The impedance is maximized within. For this reason, the potential fluctuation becomes the most unstable, and a large electromagnetic radiation noise is generated. Therefore, by connecting the bulk capacitor 34 to the power supply pattern 26 formed at this position, power is stably supplied from the bulk capacitor 34, so that electromagnetic radiation noise generated from the circuit board 10 is reduced.

次に、本発明の第２の実施形態に係る回路基板４０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。 Next, a circuit board 40 according to a second embodiment of the present invention will be described. In addition, the description about the part similar to 1st Embodiment is omitted.

図４に示すように、回路基板４０のサブ電源層１８Ｂの角部近傍には、電源パターン４２が形成されている。この電源パターン４２は、スルーホール４４によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール４６によってサブ電源層１８Ｂと電気的に接続されている。 As shown in FIG. 4, power supply patterns 42 are formed in the vicinity of the corners of the sub power supply layer 18 B of the circuit board 40. The power supply pattern 42 is electrically connected to the main power supply layer 18A through the through hole 44 and electrically connected to the sub power supply layer 18B through the through hole 46.

また、回路基板４０には、電源パターン４２から離れた位置に、電源パターン５２が設けられている。電源パターン５２の近傍には、信号線等のビアホール４８が、横方向に並列して３つ形成されている。ビアホール４８は円形状のクリアランス５０によってサブ電源層１８Ｂと電気的に非接続状態とされている。 The circuit board 40 is provided with a power supply pattern 52 at a position away from the power supply pattern 42. Near the power supply pattern 52, three via holes 48 such as signal lines are formed in parallel in the horizontal direction. The via hole 48 is electrically disconnected from the sub power supply layer 18B by a circular clearance 50.

また、電源パターン５２はスルーホール５４によってサブ電源層１８Ｂと電気的に接続されている。電源パターン５２の他端には、バルクコンデンサ５６が接続されている。バルクコンデンサ５６はグランドパターン５９に接続されており、グランドパターン５９は、スルーホール５８によってグランド層１６（図１参照）に接続されている。 The power supply pattern 52 is electrically connected to the sub power supply layer 18 B through the through hole 54. A bulk capacitor 56 is connected to the other end of the power supply pattern 52. The bulk capacitor 56 is connected to a ground pattern 59, and the ground pattern 59 is connected to the ground layer 16 (see FIG. 1) through a through hole 58.

このような構成において、電源ラインからサブ電源層１８Ｂに供給された電源の経路は、信号線等のビアホール４８の周囲に形成されたクリアランス５０によって分断される。このため、ビアホール４８を挟んで、電源パターン４２と対向する位置に形成された電源パターン５２近傍で、インピーダンスが最大となる。そこで、この電源パターン５２にバルクコンデンサ５６を接続することで、バルクコンデンサ５６から安定して電源が供給されるため、回路基板４０から発生する電磁放射ノイズが低減される。 In such a configuration, the path of the power supplied from the power supply line to the sub power supply layer 18B is divided by a clearance 50 formed around the via hole 48 such as a signal line. Therefore, the impedance is maximized in the vicinity of the power supply pattern 52 formed at a position facing the power supply pattern 42 with the via hole 48 interposed therebetween. Therefore, by connecting a bulk capacitor 56 to the power supply pattern 52, power is stably supplied from the bulk capacitor 56, so that electromagnetic radiation noise generated from the circuit board 40 is reduced.

なお、本実施形態では、ビアホール４８が３つ並列に形成されている場合について説明したが、ビアホール４８の数は３つに限定されるものではなく、ビアホールを設けることによってインピーダンスが高くなる近傍の電源パターンに、バルクコンデンサを接続すれば、回路基板から発生する電磁放射ノイズを低減できる。 In the present embodiment, the case where three via holes 48 are formed in parallel has been described. However, the number of via holes 48 is not limited to three. If a bulk capacitor is connected to the power supply pattern, electromagnetic radiation noise generated from the circuit board can be reduced.

次に、本発明の第３の実施形態に係る回路基板６０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。 Next, a circuit board 60 according to a third embodiment of the present invention will be described. In addition, the description about the part similar to 1st Embodiment is omitted.

図５に示すように、回路基板６０のサブ電源層１８Ｂの角部近傍には、電源パターン６２が形成されている。この電源パターン６２は、スルーホール６４によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール６６によってサブ電源層１８Ｂと電気的に接続されている。 As shown in FIG. 5, a power supply pattern 62 is formed in the vicinity of the corner of the sub power supply layer 18 B of the circuit board 60. The power supply pattern 62 is electrically connected to the main power supply layer 18A through the through hole 64 and is electrically connected to the sub power supply layer 18B through the through hole 66.

また、回路基板６０には、電源パターン６２と対角に位置するサブ電源層の角部近傍に、電源パターン６８が形成されている。この電源パターン６８も、電源パターン６２と同様に、スルーホール７０によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール７２によってサブ電源層１８Ｂと電気的に接続されている。 Further, the power supply pattern 68 is formed on the circuit board 60 in the vicinity of the corner of the sub power supply layer located diagonally to the power supply pattern 62. Similarly to the power supply pattern 62, the power supply pattern 68 is electrically connected to the main power supply layer 18 A through the through hole 70 and electrically connected to the sub power supply layer 18 B through the through hole 72.

一方、回路基板６０には、垂直方向の中心線Ｍを挟んで電源パターン６２と対向する位置に、電源パターン７４が形成されており、スルーホール７６によってサブ電源層１８Ｂと電気的に接続されている。 On the other hand, a power supply pattern 74 is formed on the circuit board 60 at a position facing the power supply pattern 62 across the vertical center line M. The power supply pattern 74 is electrically connected to the sub power supply layer 18B through the through hole 76. Yes.

電源パターン７４の他端には、バルクコンデンサ７８が接続されている。バルクコンデンサ７８はグランドパターン８２に接続されており、グランドパターン８２は、スルーホール８０によってグランド層１６（図１参照）に接続されている。これにより、電源パターン７４にはバルクコンデンサ７８から安定して電源が供給されるため、電磁放射ノイズを低減することができる。 A bulk capacitor 78 is connected to the other end of the power supply pattern 74. The bulk capacitor 78 is connected to the ground pattern 82, and the ground pattern 82 is connected to the ground layer 16 (see FIG. 1) through the through hole 80. Thereby, since the power is stably supplied from the bulk capacitor 78 to the power supply pattern 74, electromagnetic radiation noise can be reduced.

また、回路基板６０には、中心線Ｍを挟んで電源パターン６８と対向する位置に、電源パターン８４が形成されている。電源パターン８４はスルーホール８６によってサブ電源層１８Ｂと電気的に接続されている。 In addition, a power pattern 84 is formed on the circuit board 60 at a position facing the power pattern 68 across the center line M. The power supply pattern 84 is electrically connected to the sub power supply layer 18 B through the through hole 86.

電源パターン８４の他端には、バルクコンデンサ８８が接続されている。バルクコンデンサ８８はグランドパターン９２に接続されており、グランドパターン９２は、スルーホール９０によってグランド層１６に接続されている。これにより、電源パターン８４にはバルクコンデンサ８８から安定して電源が供給されるため、電磁放射ノイズを低減することができる。 A bulk capacitor 88 is connected to the other end of the power supply pattern 84. The bulk capacitor 88 is connected to the ground pattern 92, and the ground pattern 92 is connected to the ground layer 16 through the through hole 90. Thereby, since the power is stably supplied to the power supply pattern 84 from the bulk capacitor 88, electromagnetic radiation noise can be reduced.

このように、電源供給入り口（電源パターン６２、６８）が複数設けられている場合、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターン７４、８４にバルクコンデンサ７８、８８を接続する。つまり、それぞれの電源供給入り口からの距離が最大となってインピーダンスが最大となる位置にある電源パターン７４、８４にバルクコンデンサ７８、８８を接続することで、バルクコンデンサ７８、８８からそれぞれ電源パターン７４、８４に安定して電源が供給されるため、回路基板６０から発生する電磁放射ノイズが低減される。 As described above, when a plurality of power supply inlets (power supply patterns 62 and 68) are provided, the bulk capacitors 78 and 88 are connected to the power supply patterns 74 and 84 at positions where the distances from the respective power supply inlets are maximum. To do. That is, by connecting the bulk capacitors 78 and 88 to the power supply patterns 74 and 84 at the positions where the distances from the respective power supply entrances become the maximum and the impedance becomes the maximum, the power supply patterns 74 are respectively connected from the bulk capacitors 78 and 88. , 84 is stably supplied with power, so that electromagnetic radiation noise generated from the circuit board 60 is reduced.

なお、本実施形態では、電源供給入り口（メイン電源層１８Ａに電気的に接続された電源パターン６２、６８）が２箇所設けられた場合について説明したが、電源供給入り口が３箇所設けられている場合には、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターンにバルクコンデンサを接続する。このように、電源供給入り口の数と、バルクコンデンサを接続する電源パターンの数を比例させる。 In the present embodiment, the case where two power supply inlets (power supply patterns 62 and 68 electrically connected to the main power supply layer 18A) are provided has been described. However, three power supply inlets are provided. In some cases, a bulk capacitor is connected to the power supply pattern at a position where the distance from each power supply inlet becomes the maximum. Thus, the number of power supply inlets is proportional to the number of power supply patterns to which the bulk capacitor is connected.

次に、本発明の第４の実施形態に係る回路基板１５０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。 Next, a circuit board 150 according to a fourth embodiment of the present invention will be described. In addition, the description about the part similar to 1st Embodiment is omitted.

図６に示すように、回路基板１５０は略Ｌ字状とされており、電源層１５２の外縁に沿って、電源ラインに接続されるメイン電源層１５２Ａが設けられている。メイン電源層１５２Ａの内側には、クリアランスＳを介してサブ電源層１５２Ｂが設けられている。つまり、サブ電源層１５２Ｂは、回路基板１５０よりも一回り小さい面積とされた略Ｌ字状とされている。 As shown in FIG. 6, the circuit board 150 is substantially L-shaped, and a main power supply layer 152 A connected to the power supply line is provided along the outer edge of the power supply layer 152. Inside the main power supply layer 152A, a sub power supply layer 152B is provided via a clearance S. That is, the sub power source layer 152 B has a substantially L shape having an area slightly smaller than the circuit board 150.

回路基板１５０には、サブ電源層１５２Ｂの図の左上角部近傍に、電源パターン１５４が形成されている。電源パターン１５４は、スルーホール１５６によってメイン電源層１５２Ａと電気的に接続されていると共に、スルーホール１５８によってサブ電源層１５２Ｂと電気的に接続されている。 On the circuit board 150, a power pattern 154 is formed in the vicinity of the upper left corner of the sub power layer 152B. The power supply pattern 154 is electrically connected to the main power supply layer 152A through the through hole 156 and is electrically connected to the sub power supply layer 152B through the through hole 158.

一方、回路基板１５０には、サブ電源層１５２Ｂの図の右下角部近傍に、電源パターン１６０が形成されており、スルーホール１６２によってサブ電源層１５２Ｂと電気的に接続されている。 On the other hand, on the circuit board 150, a power pattern 160 is formed in the vicinity of the lower right corner of the sub power layer 152B in the drawing, and is electrically connected to the sub power layer 152B through a through hole 162.

電源パターン１６０には、バルクコンデンサ１６４が接続されている。バルクコンデンサ１６４はグランドパターン１６８に接続されており、グランドパターン１６８は、スルーホール１６６によってグランド層に電気的に接続されている。 A bulk capacitor 164 is connected to the power supply pattern 160. The bulk capacitor 164 is connected to the ground pattern 168, and the ground pattern 168 is electrically connected to the ground layer through the through hole 166.

このように、略Ｌ字状の回路基板１５０の場合にも、電源供給入り口部分（電源パターン１５４）からの距離が最大となってインピーダンスが最大となる位置にある電源パターン１６０にバルクコンデンサ１６４を接続することで、バルクコンデンサ１６４から安定して電源が供給されるため、回路基板１５０から発生する電磁放射ノイズが低減される。 Thus, even in the case of the substantially L-shaped circuit board 150, the bulk capacitor 164 is attached to the power supply pattern 160 at the position where the distance from the power supply entrance portion (power supply pattern 154) is the maximum and the impedance is the maximum. By connecting, power is stably supplied from the bulk capacitor 164, so that electromagnetic radiation noise generated from the circuit board 150 is reduced.

なお、本実施形態では、クリアランスＳを介してメイン電源層とサブ電源層を同一の層に絶縁状態に設けた構成で説明したが、２つの層にそれぞれ外部からの電源が供給されるメイン電源層と、スルーホールを介してメイン電源層からの電源が供給されるサブ電源層を設けた場合にも、本発明を適用できる。 In the present embodiment, the main power supply layer and the sub power supply layer are provided in the same layer in an insulated state via the clearance S, but the main power supply in which power is supplied from the outside to each of the two layers. The present invention can also be applied to a case where a layer and a sub power supply layer to which power is supplied from the main power supply layer through a through hole are provided.

また、本実施形態では、回路基板の表面の信号層（第１信号層１４）に形成された電源パターンにバルクコンデンサを接続する構成としたが、図７に示すように、回路基板の裏側の第２信号層２０に、サブ電源層１８Ｂとスルーホール１７０を介して電気的に接続されている電源パターン１７２と、グランド層１８にスルーホール１７４を介して電気的に接続されたグランドパターン１７６を形成し、この電源パターン１７２とグランドパターン１７６とをバルクコンデンサ１７８で接続してもよい。つまり、バルクコンデンサ１７８を回路基板のＡＳＩＣ１２が実装される側と反対側に実装してもよい。 In this embodiment, a bulk capacitor is connected to the power supply pattern formed on the signal layer (first signal layer 14) on the surface of the circuit board. However, as shown in FIG. A power pattern 172 that is electrically connected to the second signal layer 20 via the through-hole 170 and the power pattern 172 that is electrically connected to the ground layer 18 via the through-hole 174. The power supply pattern 172 and the ground pattern 176 may be connected by a bulk capacitor 178. That is, the bulk capacitor 178 may be mounted on the side of the circuit board opposite to the side on which the ASIC 12 is mounted.

第１の実施形態に係る回路基板の構成を示す斜視図である。1 is a perspective view showing a configuration of a circuit board according to a first embodiment. 第１の実施形態に係る回路基板の上面図である。1 is a top view of a circuit board according to a first embodiment. 第１の実施形態に係る回路基板の側面断面図であり、（Ａ）は図１のＡ−Ａ線での断面図であり、（Ｂ）は図１のＢ−Ｂ線での断面図である。It is side surface sectional drawing of the circuit board which concerns on 1st Embodiment, (A) is sectional drawing in the AA line of FIG. 1, (B) is sectional drawing in the BB line of FIG. is there. 第２の実施形態に係る回路基板の上面図である。It is a top view of the circuit board concerning a 2nd embodiment. 第３の実施形態に係る回路基板の上面図である。It is a top view of the circuit board concerning a 3rd embodiment. 第４の実施形態に係る回路基板の上面図である。It is a top view of the circuit board concerning a 4th embodiment. 他の形態に係る回路基板の側面断面図である。It is side surface sectional drawing of the circuit board which concerns on another form.

符号の説明Explanation of symbols

１０回路基板
１６グランド層
１８電源層
１８Ａメイン電源層（第１電源層）
１８Ｂサブ電源層（第２電源層）
２４電源パターン（第１電源パターン）
２６電源パターン（第２電源パターン）
３４バルクコンデンサ（コンデンサ）
４０回路基板
４２電源パターン（第１電源パターン）
４８ビアホール
５２電源パターン（第２電源パターン）
５６バルクコンデンサ（コンデンサ）
６０回路基板
６２電源パターン（第１電源パターン）
６８電源パターン（第１電源パターン）
７４電源パターン（第２電源パターン）
７８バルクコンデンサ（コンデンサ）
８４電源パターン（第２電源パターン）
８８バルクコンデンサ（コンデンサ）
１５０回路基板
１５２電源層
１５２Ａメイン電源層（第１電源層）
１５２Ｂサブ電源層（第２電源層）
１５４電源パターン（第１電源パターン）
１６０電源パターン（第２電源パターン）
１６４バルクコンデンサ（コンデンサ） 10 circuit board 16 ground layer 18 power supply layer 18A main power supply layer (first power supply layer)
18B Sub power supply layer (second power supply layer)
24 Power supply pattern (first power supply pattern)
26 Power supply pattern (second power supply pattern)
34 Bulk capacitor
40 circuit board 42 power supply pattern (first power supply pattern)
48 via hole 52 power supply pattern (second power supply pattern)
56 Bulk capacitor (capacitor)
60 circuit board 62 power supply pattern (first power supply pattern)
68 Power supply pattern (first power supply pattern)
74 Power supply pattern (second power supply pattern)
78 Bulk capacitor
84 Power supply pattern (second power supply pattern)
88 Bulk capacitor
150 circuit board 152 power supply layer 152A main power supply layer (first power supply layer)
152B Sub power supply layer (second power supply layer)
154 Power supply pattern (first power supply pattern)
160 Power supply pattern (second power supply pattern)
164 Bulk capacitor (capacitor)

Claims

電源ラインから電源が供給される第１電源層と、
前記第１電源層と同一層に形成され、クリアランスで該第１電源層と絶縁される第２電源層と、
前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、
前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、
グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。 A first power supply layer to which power is supplied from a power supply line;
A second power supply layer formed in the same layer as the first power supply layer and insulated from the first power supply layer by a clearance;
A first power supply pattern connected to the first power supply layer and the second power supply layer and supplying power from the first power supply layer to the second power supply layer;
A second power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer;
A capacitor for connecting the ground layer connected to the ground line and the second power supply pattern;
A circuit board comprising:

電源ラインから電源が供給される第１電源層と、
前記第１電源層と異なる層に形成された第２電源層と、
前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、
前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、
グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。 A first power supply layer to which power is supplied from a power supply line;
A second power supply layer formed in a layer different from the first power supply layer;
A first power supply pattern connected to the first power supply layer and the second power supply layer and supplying power from the first power supply layer to the second power supply layer;
A second power supply pattern connected to the second power supply layer and supplied with power from the second power supply layer;
A capacitor for connecting the ground layer connected to the ground line and the second power supply pattern;
A circuit board comprising:

前記コンデンサは、インピーダンスが最大となる位置にある前記第２電源パターンに接続されていることを特徴とする請求項１又は請求項２に記載の回路基板。 The circuit board according to claim 1, wherein the capacitor is connected to the second power supply pattern at a position where the impedance is maximized.

前記コンデンサは、第１電源パターンからの距離が最大となる位置にある第２電源パターンに接続されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の回路基板。 4. The circuit board according to claim 1, wherein the capacitor is connected to a second power supply pattern at a position where the distance from the first power supply pattern is maximized. 5.

前記第２電源層の電源経路を分断するビアホールが形成されているとき、前記コンデンサは、前記ビアホールを挟んで前記第１電源パターンにそれぞれ対向配置された前記第２電源パターンに接続されていることを特徴とする請求項１〜請求項４のいずれか１項に記載の回路基板。 When a via hole that divides the power supply path of the second power supply layer is formed, the capacitor is connected to the second power supply pattern disposed opposite to the first power supply pattern with the via hole interposed therebetween. The circuit board according to claim 1, wherein:

前記第１電源パターンが複数配置されているとき、コンデンサは各第１電源パターンからの距離が最大となる位置にある前記第２電源パターンにそれぞれ接続されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の回路基板。 The capacitor is connected to each of the second power supply patterns at a position where the distance from each first power supply pattern is maximum when a plurality of the first power supply patterns are arranged. The circuit board according to claim 5.