JP2007150173A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2007150173A
JP2007150173A JP2005345611A JP2005345611A JP2007150173A JP 2007150173 A JP2007150173 A JP 2007150173A JP 2005345611 A JP2005345611 A JP 2005345611A JP 2005345611 A JP2005345611 A JP 2005345611A JP 2007150173 A JP2007150173 A JP 2007150173A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
columnar electrode
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005345611A
Other languages
Japanese (ja)
Inventor
Ichiro Kono
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005345611A priority Critical patent/JP2007150173A/en
Publication of JP2007150173A publication Critical patent/JP2007150173A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make wiring lines not apt to short-circuit owing to what is called ion migration in a semiconductor device called a CSP. <P>SOLUTION: A wiring line 8 made of copper including a substrate metal layer 7 is provided on the top surface of a protective film 5. A columnar electrode 9 made of copper is provided on the top surface of a connection of the wiring line 8. A coating film 10 made of parylenes resin is provided on the top surface of the protective film 5, the top surface of the wiring line 8 including the substrate metal layer 7, and the outer peripheral surface of the columnar electrode 9. A sealing film 11 made of epoxy resin is provided thereupon. Then the coating film 10 makes wiring lines 8 not apt to short-circuit owing to what is called ion migration. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、シリコン基板の上面周辺部に複数の接続パッドが設けられ、接続パッドの中央部を除くシリコン基板の上面に絶縁膜が設けられ、絶縁膜の上面に銅からなる配線が接続パッドに接続されて設けられ、配線の接続パッド部上面に銅からなる柱状電極が設けられ、配線を含む絶縁膜の上面にエポキシ樹脂からなる封止膜が柱状電極の外周面を覆うように設けられたものがある（例えば、特許文献１参照）。   A conventional semiconductor device is called a CSP (chip size package), and a plurality of connection pads are provided on the periphery of the upper surface of the silicon substrate, and an insulating film is provided on the upper surface of the silicon substrate excluding the central portion of the connection pads. A wiring made of copper is connected to the connection pad on the upper surface of the insulating film, a columnar electrode made of copper is provided on the upper surface of the connection pad portion of the wiring, and an epoxy resin is sealed on the upper surface of the insulating film including the wiring There is one in which a film is provided so as to cover the outer peripheral surface of the columnar electrode (for example, see Patent Document 1).

特開２０００−２２０５２号公報（図８）Japanese Patent Laid-Open No. 2000-22052 (FIG. 8)

ところで、上記従来の半導体装置では、エポキシ樹脂からなる封止膜下に銅からなる配線を設けているので、使用環境中の水分が封止膜に浸透すると、プラス電圧が印加されている配線から溶け出した銅イオンが封止膜と絶縁膜との界面を移動してマイナス電圧が印加されている銅からなる配線あるいは柱状電極に析出し、いわゆるイオンマイグレーションによるショートが発生することがあるという問題があった。   By the way, in the conventional semiconductor device, since the wiring made of copper is provided under the sealing film made of epoxy resin, when moisture in the use environment penetrates the sealing film, the wiring from which a positive voltage is applied is applied. Dissolved copper ions move on the interface between the sealing film and the insulating film and deposit on copper wiring or columnar electrodes to which a negative voltage is applied, which may cause a short circuit due to so-called ion migration was there.

そこで、この発明は、いわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる半導体装置及びその製造方法を提供することを目的とする。   In view of the above, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can prevent a short circuit due to so-called ion migration.

上記目的を達成するため、この発明に係る半導体装置は、半導体基板上に設けられた絶縁膜上に設けられた銅からなる配線と、前記配線上に設けられた銅からなる柱状電極と、前記配線を含む前記絶縁膜上に前記柱状電極の外周面を覆うように設けられた封止膜とを具備する半導体装置において、少なくとも前記配線の表面及び前記柱状電極の外周面にパリレン樹脂からなるコーティング膜が設けられていることを特徴とするものである。   In order to achieve the above object, a semiconductor device according to the present invention includes a wiring made of copper provided on an insulating film provided on a semiconductor substrate, a columnar electrode made of copper provided on the wiring, In a semiconductor device comprising a sealing film provided so as to cover the outer peripheral surface of the columnar electrode on the insulating film including the wiring, at least the surface of the wiring and the outer peripheral surface of the columnar electrode are coated with parylene resin A film is provided.

また、この発明に係る半導体装置の製造方法は、半導体基板上に設けられた絶縁膜上に銅からなる配線を形成し、前記配線上に銅からなる柱状電極を形成し、前記絶縁膜、前記配線及び前記柱状電極の表面にパリレン樹脂からなるコーティング膜を形成し、前記コーティング膜上に封止膜を形成し、前記封止膜の上面側及び少なくとも前記柱状電極上の前記コーティング膜を除去することを特徴とするものである。   Further, in the method of manufacturing a semiconductor device according to the present invention, a wiring made of copper is formed on an insulating film provided on a semiconductor substrate, a columnar electrode made of copper is formed on the wiring, and the insulating film, A coating film made of parylene resin is formed on the surfaces of the wiring and the columnar electrode, a sealing film is formed on the coating film, and the coating film on the upper surface side of the sealing film and at least the columnar electrode is removed. It is characterized by this.

この発明によれば、少なくとも配線の表面及び柱状電極の外周面に設けられたパリレン樹脂からなるコーティング膜は、ピンホールがなく、微細部、鋭角部、エッジ部等へのコンフォーマル（同形）コーティングが可能であるので、耐湿性が大幅に向上し、したがっていわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。また、耐湿性が良好なことから封止膜の膜厚を薄くすることができ、半導体装置全体の薄型化を図ることも可能となる。   According to the present invention, the coating film made of parylene resin provided at least on the surface of the wiring and the outer peripheral surface of the columnar electrode has no pinhole, and conformal (homogeneous) coating on a fine portion, an acute angle portion, an edge portion, etc. Therefore, the moisture resistance is greatly improved, so that short-circuiting due to so-called ion migration is less likely to occur. In addition, since the moisture resistance is good, the thickness of the sealing film can be reduced, and the entire semiconductor device can be thinned.

図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。   FIG. 1 is a sectional view of a semiconductor device as an embodiment of the present invention. This semiconductor device includes a silicon substrate (semiconductor substrate) 1. An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the silicon substrate 1, and a plurality of connection pads 2 made of aluminum-based metal or the like are provided on the periphery of the upper surface so as to be connected to the integrated circuit.

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。   An insulating film 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central portion of the connection pad 2, and the central portion of the connection pad 2 is exposed through an opening 4 provided in the insulating film 3. Yes. A protective film (insulating film) 5 made of polyimide resin or the like is provided on the upper surface of the insulating film 3. An opening 6 is provided in the protective film 5 at a portion corresponding to the opening 4 of the insulating film 3.

保護膜５の上面には銅等からなる下地金属層７が設けられている。下地金属層７の上面全体には銅からなる配線８が設けられている。下地金属層７を含む配線８の一端部は、絶縁膜３及び保護膜５の開口部４、６を介して接続パッド２に接続されている。配線８の接続パッド部上面には銅からなる柱状電極９が設けられている。   A base metal layer 7 made of copper or the like is provided on the upper surface of the protective film 5. A wiring 8 made of copper is provided on the entire upper surface of the base metal layer 7. One end of the wiring 8 including the base metal layer 7 is connected to the connection pad 2 through the openings 4 and 6 of the insulating film 3 and the protective film 5. A columnar electrode 9 made of copper is provided on the upper surface of the connection pad portion of the wiring 8.

保護膜５の上面、下地金属層７の側面、配線８の表面及び柱状電極９の外周面にはパリレン樹脂からなるコーティング膜１０が設けられている。保護膜５及び配線８上のコーティング膜１０の上面にはエポキシ系樹脂等からなる封止膜１１がその上面が柱状電極９及びその外周面のコーティング膜１０の上面と面一となるように設けられている。柱状電極９の上面には半田ボール１２が設けられている。   A coating film 10 made of parylene resin is provided on the upper surface of the protective film 5, the side surface of the base metal layer 7, the surface of the wiring 8, and the outer peripheral surface of the columnar electrode 9. A sealing film 11 made of an epoxy resin or the like is provided on the upper surface of the coating film 10 on the protective film 5 and the wiring 8 so that the upper surface thereof is flush with the upper surfaces of the columnar electrode 9 and the coating film 10 on the outer peripheral surface thereof. It has been. A solder ball 12 is provided on the upper surface of the columnar electrode 9.

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１上にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３及びポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部が絶縁膜３及び保護膜５に形成された開口部４、６を介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド２はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, a connection pad 2 made of aluminum-based metal, an insulating film 3 made of silicon oxide, and a protective film 5 made of polyimide-based resin are formed on a silicon substrate 1 in a wafer state. A pad having a central portion exposed through the openings 4 and 6 formed in the insulating film 3 and the protective film 5 is prepared. In this case, on the silicon substrate 1 in the wafer state, an integrated circuit (not shown) having a predetermined function is formed in a region where each semiconductor device is formed, and the connection pad 2 is formed in a corresponding region. Is electrically connected.

次に、図３に示すように、絶縁膜３及び保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。   Next, as shown in FIG. 3, a base metal layer 7 is formed on the entire upper surface of the protective film 5 including the upper surface of the connection pad 2 exposed through the openings 4 and 6 of the insulating film 3 and the protective film 5. . In this case, the base metal layer 7 may be only a copper layer formed by electroless plating, or may be only a copper layer formed by a sputtering method, and may be titanium or the like formed by a sputtering method. A copper layer may be formed on the thin film layer by sputtering.

次に、下地金属層７の上面にメッキレジスト膜２１をパターン形成する。この場合、配線８形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２１の開口部２２内の下地金属層７の上面に配線８を形成する。次に、メッキレジスト膜２１を剥離する。   Next, a plating resist film 21 is pattern-formed on the upper surface of the base metal layer 7. In this case, an opening 22 is formed in the plating resist film 21 in a portion corresponding to the wiring 8 formation region. Next, by performing electrolytic plating of copper using the base metal layer 7 as a plating current path, the wiring 8 is formed on the upper surface of the base metal layer 7 in the opening 22 of the plating resist film 21. Next, the plating resist film 21 is peeled off.

次に、図４に示すように、配線８を含む下地金属層７の上面にメッキレジスト膜２３をパターン形成する。この場合、柱状電極９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層７をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜２３の開口部２４内の配線８の接続パッド部上面に柱状電極９を形成する。次に、メッキレジスト膜２３を剥離し、次いで、配線８をマスクとして下地金属層７の不要な部分をエッチングして除去すると、図５に示すように、配線８下にのみ下地金属層７が残存される。   Next, as shown in FIG. 4, a plating resist film 23 is formed on the upper surface of the base metal layer 7 including the wiring 8. In this case, an opening 24 is formed in the plating resist film 23 in a portion corresponding to the columnar electrode 9 formation region. Next, the columnar electrode 9 is formed on the upper surface of the connection pad portion of the wiring 8 in the opening 24 of the plating resist film 23 by performing electrolytic plating of copper using the base metal layer 7 as a plating current path. Next, when the plating resist film 23 is peeled off, and then unnecessary portions of the base metal layer 7 are removed by etching using the wiring 8 as a mask, the base metal layer 7 is formed only under the wiring 8 as shown in FIG. Remain.

次に、図６に示すように、保護膜５の上面、下地金属層７の側面、配線８の表面及び柱状電極９の表面にＣＶＤ法によりパリレン樹脂からなるコーティング膜１０を室温に近い温度で膜厚０．２〜２０μｍ程度に形成する。ここで、パリレン樹脂にはＣとＮの２種類があり、いずれであってもよいが、耐湿性に優れたパリレンＣの方が好ましい。酸素及び水蒸気の透過量についてパリレンＣとエポキシ樹脂とを比較すると、パリレンＣは、それぞれ、１．０ｃｃ／２４時間（ＡＳＴＭ Ｄ１４３４−６３Ｔに準拠、以下同じ）、０．２１ｇ／２４時間（ＡＳＴＭ Ｅ９６−６３Ｔに準拠、以下同じ）であるに対し、エポキシ樹脂は、それぞれ、５〜１０ｃｃ／２４時間、１．８〜２．４ｇ／２４時間である。ここで、上記透過量は、酸素または水蒸気が断面積２５．４ｃｍ×２５．４ｃｍ、厚さ２５．４μmのフィルムを２４時間で透過する値である。   Next, as shown in FIG. 6, a coating film 10 made of parylene resin is applied to the upper surface of the protective film 5, the side surface of the base metal layer 7, the surface of the wiring 8, and the surface of the columnar electrode 9 by a CVD method at a temperature close to room temperature. The film is formed to a thickness of about 0.2 to 20 μm. Here, there are two types of parylene resins, C and N, which may be either, but parylene C having excellent moisture resistance is preferred. When parylene C and epoxy resin are compared with respect to the permeation amounts of oxygen and water vapor, parylene C is 1.0 cc / 24 hours (according to ASTM D1434-63T, the same applies hereinafter) and 0.21 g / 24 hours (ASTM E96). -63T, the same applies hereinafter), whereas the epoxy resin is 5 to 10 cc / 24 hours and 1.8 to 2.4 g / 24 hours, respectively. Here, the permeation amount is a value that allows oxygen or water vapor to pass through a film having a cross-sectional area of 25.4 cm × 25.4 cm and a thickness of 25.4 μm in 24 hours.

そして、コーティング膜１０は、ＣＶＤ法により形成するため、例えば膜厚０．２μｍ程度と比較的薄く形成しても、ピンホールがなく、微細部、鋭角部、エッジ部等にコンフォーマル（同形）コーティングすることができる。また、コーティング膜１０は、ＣＶＤ法により室温に近い温度でコーティングするので、保護膜５等に熱的障害を与えることがない。なお、パリレンＣは、誘電率が２．９５×１０6Ｈｚであり、絶縁性も優れている。 And since the coating film 10 is formed by the CVD method, even if it is formed as thin as about 0.2 μm, for example, there is no pinhole, and conformal (same shape) in a fine part, an acute angle part, an edge part, etc. Can be coated. Further, since the coating film 10 is coated at a temperature close to room temperature by the CVD method, the protective film 5 and the like are not thermally damaged. Parylene C has a dielectric constant of 2.95 × 10 6 Hz and is excellent in insulation.

次に、図７に示すように、コーティング膜１０の上面にエポキシ系樹脂等からなる封止膜１１を印刷法やトランスファーモールド法等により厚さがコーティング膜１０を含む柱状電極９の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極９上のコーティング膜１０は封止膜１１によって覆われている。この封止膜１１の厚さは、従来のコーテング膜１０を有していない構造では、耐湿信頼性の確保のため、１００〜２００μｍ必要であった。しかし、本発明のコーテング膜１０を有する構造とすることにより、３０〜７０μmとすることが可能となる。   Next, as shown in FIG. 7, the sealing film 11 made of epoxy resin or the like is formed on the upper surface of the coating film 10 by a printing method, a transfer molding method, or the like so that the thickness is higher than the height of the columnar electrode 9 including the coating film 10. Form a little thicker. Therefore, in this state, the coating film 10 on the columnar electrode 9 is covered with the sealing film 11. The thickness of the sealing film 11 is required to be 100 to 200 μm in order to ensure moisture resistance reliability in the structure without the conventional coating film 10. However, with the structure having the coating film 10 of the present invention, it is possible to set the thickness to 30 to 70 μm.

次に、封止膜１１の上面側及び少なくとも柱状電極９上のコーティング膜１０を研磨して除去することにより、図８に示すように、柱状電極９及びその外周面のコーティング膜１０の上面を露出させるとともに、柱状電極９及びその外周面のコーティング膜１０の上面を封止膜１１の上面とほぼ面一とする。この場合、研磨により柱状電極９の上面にばりが生じる場合には、このばりをウェットエッチング等により除去したり、さらにこの後の酸化を防止するため、柱状電極９の上面に無電解メッキによるニッケル層の形成等の表面処理を行ってもよい。   Next, the upper surface side of the sealing film 11 and at least the coating film 10 on the columnar electrode 9 are polished and removed, so that the upper surface of the columnar electrode 9 and the coating film 10 on the outer peripheral surface thereof are removed as shown in FIG. While exposing, the upper surfaces of the columnar electrodes 9 and the coating film 10 on the outer peripheral surface thereof are substantially flush with the upper surface of the sealing film 11. In this case, when a flash is generated on the upper surface of the columnar electrode 9 by polishing, the flash is removed by wet etching or the like, and further, nickel is formed on the upper surface of the columnar electrode 9 by electroless plating in order to prevent subsequent oxidation. Surface treatment such as formation of a layer may be performed.

次に、図９に示すように、柱状電極９の上面に半田ボール１２を形成する。この場合、半田ボール１２は、直接、柱状電極９の上面に搭載してリフローするか、あるいは、印刷法やディスペンサ法等により、半田ペーストを柱状電極９の上面に塗布した後にリフローする等の方法によればよい。次に、図１０に示すように、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。   Next, as shown in FIG. 9, solder balls 12 are formed on the upper surface of the columnar electrode 9. In this case, the solder ball 12 is mounted directly on the upper surface of the columnar electrode 9 and reflowed, or a solder paste is applied to the upper surface of the columnar electrode 9 by a printing method, a dispenser method, or the like. According to. Next, as shown in FIG. 10, after a dicing process, a plurality of semiconductor devices shown in FIG. 1 are obtained.

このようにして得られた半導体装置では、保護膜５の上面、下地金属層７を含む配線８の表面及び柱状電極９の外周面にパリレン樹脂からなるコーティング膜１０、すなわち、ピンホールがなく、微細部、鋭角部、エッジ部等へのコンフォーマル（同形）コーティングが可能なコーティング膜１０を設けているので、耐湿性が大幅に向上し、配線８間及び配線８と柱状電極９との間にいわゆるイオンマイグレーションによるショートが発生しにくいようにすることができる。また、耐湿性が良好なことから封止膜１１の膜厚を薄くすることができ、半導体装置全体の薄型化を図ることも可能となる。   In the semiconductor device thus obtained, there is no coating film 10 made of parylene resin on the upper surface of the protective film 5, the surface of the wiring 8 including the base metal layer 7, and the outer peripheral surface of the columnar electrode 9, that is, there is no pinhole, Since the coating film 10 capable of conformal (same shape) coating on the fine portion, acute angle portion, edge portion, etc. is provided, the moisture resistance is greatly improved, and between the wires 8 and between the wires 8 and the columnar electrodes 9. In addition, it is possible to prevent the occurrence of a short circuit due to so-called ion migration. Further, since the moisture resistance is good, the thickness of the sealing film 11 can be reduced, and the entire semiconductor device can be reduced in thickness.

この発明の一実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as an embodiment of the present invention. 図１に示す半導体装置の製造に際し、当初用意したものの断面図。Sectional drawing of what was initially prepared in the case of manufacture of the semiconductor device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図９に続く工程の断面図。Sectional drawing of the process following FIG.

符号の説明Explanation of symbols

１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 配線
９ 柱状電極
１０ コーティング膜
１１ 封止膜 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Insulating film 5 Protective film 7 Base metal layer 8 Wiring 9 Columnar electrode 10 Coating film 11 Sealing film

Claims (10)

半導体基板上に設けられた絶縁膜上に設けられた銅からなる配線と、前記配線上に設けられた銅からなる柱状電極と、前記配線を含む前記絶縁膜上に前記柱状電極の外周面を覆うように設けられた封止膜とを具備する半導体装置において、少なくとも前記配線の表面及び前記柱状電極の外周面にパリレン樹脂からなるコーティング膜が設けられていることを特徴とする半導体装置。   A wiring made of copper provided on an insulating film provided on a semiconductor substrate, a columnar electrode made of copper provided on the wiring, and an outer peripheral surface of the columnar electrode on the insulating film including the wiring A semiconductor device comprising a sealing film provided so as to cover the semiconductor device, wherein a coating film made of parylene resin is provided at least on the surface of the wiring and the outer peripheral surface of the columnar electrode. 請求項１に記載の発明において、前記絶縁膜の上面にもパリレン樹脂からなるコーティング膜が設けられていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a coating film made of parylene resin is also provided on the upper surface of the insulating film. 請求項１または２に記載の発明において、前記パリレン樹脂はパリレンＣであることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein the parylene resin is parylene C. 4. 請求項１または２に記載の発明において、前記コーティング膜の膜厚は０．２〜２０μｍであることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein the coating film has a thickness of 0.2 to 20 [mu] m. 請求項１または２に記載の発明において、前記封止膜の厚さは、３０〜７０μmであることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein the sealing film has a thickness of 30 to 70 [mu] m. 請求項１または２に記載の発明において、前記柱状電極の上面に半田ボールが設けられていることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein a solder ball is provided on the upper surface of the columnar electrode. 半導体基板上に設けられた絶縁膜上に銅からなる配線を形成し、前記配線上に銅からなる柱状電極を形成し、前記絶縁膜、前記配線及び前記柱状電極の表面にパリレン樹脂からなるコーティング膜を形成し、前記コーティング膜上に封止膜を形成し、前記封止膜の上面側及び少なくとも前記柱状電極上の前記コーティング膜を除去することを特徴とする半導体装置の製造方法。   A wiring made of copper is formed on an insulating film provided on a semiconductor substrate, a columnar electrode made of copper is formed on the wiring, and a coating made of parylene resin is formed on the surface of the insulating film, the wiring and the columnar electrode. A method of manufacturing a semiconductor device, comprising: forming a film, forming a sealing film on the coating film, and removing the coating film on an upper surface side of the sealing film and at least the columnar electrode. 請求項７に記載の発明において、前記パリレン樹脂はパリレンＣであることを特徴とする半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein the parylene resin is parylene C. 請求項７に記載の発明において、前記コーティング膜はＣＶＤ法により形成することを特徴とする半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 7, wherein the coating film is formed by a CVD method. 請求項９に記載の発明において、前記コーティング膜の形成は室温に近い温度で行うことを特徴とする半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the coating film is formed at a temperature close to room temperature.
JP2005345611A 2005-11-30 2005-11-30 Semiconductor device and its manufacturing method Pending JP2007150173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005345611A JP2007150173A (en) 2005-11-30 2005-11-30 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345611A JP2007150173A (en) 2005-11-30 2005-11-30 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007150173A true JP2007150173A (en) 2007-06-14

Family

ID=38211174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345611A Pending JP2007150173A (en) 2005-11-30 2005-11-30 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007150173A (en)

Similar Documents

Publication Publication Date Title
TWI235439B (en) Wiring structure on semiconductor substrate and method of fabricating the same
TWI322468B (en) Semiconductor device and manufacturing method thereof
US10049997B2 (en) Semiconductor device and method of fabricating the same
JP2006237594A (en) Semiconductor device and manufacturing method thereof
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2008502156A (en) Semiconductor device with reduced contact resistance
US20120211884A1 (en) Wafer chip scale package connection scheme
CN108364929A (en) The manufacturing method of semiconductor device and semiconductor device
JP2009177072A (en) Semiconductor device, and manufacturing method thereof
JP3945380B2 (en) Semiconductor device and manufacturing method thereof
JP2002231854A (en) Semiconductor device and its manufacturing method
JP2004273591A (en) Semiconductor device and its fabricating process
JP4533436B2 (en) Manufacturing method of semiconductor device
CN109727942A (en) The manufacturing method of semiconductor device and semiconductor device
JP2004349610A (en) Semiconductor device and its manufacturing method
JP4506767B2 (en) Manufacturing method of semiconductor device
JP2008244383A (en) Semiconductor device and its manufacturing method
JP4264823B2 (en) Manufacturing method of semiconductor device
US10115704B2 (en) Semiconductor device
JP2007150173A (en) Semiconductor device and its manufacturing method
JP2005158777A (en) Semiconductor device and its manufacturing method
JP2012033624A (en) Wafer level package structure and manufacturing method of the same
JP4686962B2 (en) Manufacturing method of semiconductor device
JP2004172163A (en) Semiconductor device and method of manufacturing the same
JP3943037B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080515

Free format text: JAPANESE INTERMEDIATE CODE: A7424