JP2007142182A - 電子部品内蔵モジュール - Google Patents

電子部品内蔵モジュール Download PDF

Info

Publication number
JP2007142182A
JP2007142182A JP2005334353A JP2005334353A JP2007142182A JP 2007142182 A JP2007142182 A JP 2007142182A JP 2005334353 A JP2005334353 A JP 2005334353A JP 2005334353 A JP2005334353 A JP 2005334353A JP 2007142182 A JP2007142182 A JP 2007142182A
Authority
JP
Japan
Prior art keywords
substrate
sealing resin
electronic component
module
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2005334353A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Noboru Takeuchi
登 竹内
Toshiyuki Fukuda
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005334353A priority Critical patent/JP2007142182A/ja
Publication of JP2007142182A publication Critical patent/JP2007142182A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】特殊な封止樹脂を用いること無しに、プリント配線基板での実装リフロー時に短絡不良が生じるのを防止する電子部品内蔵モジュールを提供する。
【解決手段】基板10の部品搭載面11にはランド12,12が形成されており、その上にチップ部品20の電極部21,21が置かれてはんだ15,15によって接続固定されている。チップ部品20は封止樹脂30によって封止されている。封止樹脂30には吸湿性フィラー40,40,…が含有されている。吸湿性フィラー40,40,…により封止樹脂30内の水分が吸収されるので、この電子部品内蔵モジュールをプリント配線基板等に実装リフローする際に、はんだ15,15が溶融して流れ2つの電極部21,21を短絡させてしまう短絡不良が生じることを防止できる。
【選択図】図3

Description

本発明は、電子部品内蔵モジュールに関し、特に複数の電子部品が基板に搭載されて樹脂により封止されている電子部品内蔵モジュールに関するものである。
携帯電話や携帯音楽再生機などのように、電子機器は軽薄短小を合い言葉にどんどんと小型軽量化されている。このため、電子機器に使われる部品も小型軽量化が必須であり、この方向に開発が進んでいる。このような開発の一つとして、半導体集積回路と抵抗やコンデンサ等の部品を一つの基板にまとめて搭載して所定の機能を有するモジュール製品(半導体装置)の開発を挙げることができる。
このようなモジュール製品としては、例えば特許文献1から5に挙げられているモジュールのように、基板に半導体チップと、チップコンデンサやチップ抵抗などのチップ部品とを搭載して、電池保護機能等を発揮するモジュールが知られている。このようなモジュールは、搭載された半導体チップやチップ部品を保護するために樹脂によって全体を封止することが行われている。
このようなモジュール製品は、プリント配線基板などの実装基板にリフローによってはんだ付けされるが、特許文献5に記載されているように、実装リフローの際にモジュール内のはんだ付け部品(チップ部品)においてはんだの再溶融が生じ、これによって短絡が生じるという問題がある。特許文献5においては、この短絡現象は、はんだが再溶融するとその溶融膨張圧力が部品とレジン(樹脂)の界面、またはレジンとモジュール基板の界面を剥離させ、そこにはんだがフラッシュ状に流れ込みチップ部品の両端の端子が繋がってしまうことにより生じる、と記載されている。この現象を防止するため、特許文献5では、内部部品を保護可能な保護力(機械的強度)とはんだの再溶融膨張圧力を緩和可能な柔軟性とを兼ね備えた樹脂を封止樹脂として用いることを開示している。
特開2002−190564号公報 特開2002−190565号公報 特開2002−190486号公報 特開2005−109135号公報 特開2002−208668号公報 特開平3−167250号公報 特開平4−81417号公報
しかしながら、特許文献5に開示された樹脂は特殊な樹脂であり、従来の封止樹脂に替えてこの特殊樹脂を採用するためには、モールドのし易さや封止後の歩留まり、長期の安定使用性など多くのクリアすべき課題があり、コストも上昇するという問題があった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、特殊な封止樹脂を用いること無しに、プリント配線基板での実装リフロー時に短絡不良が生じるのを防止する電子部品内蔵モジュールを提供することにある。
上記の課題を解決するため、本発明の第1の電子部品内蔵モジュールは、基板と、複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、前記電子部品を封止している封止樹脂とを備えた電子部品内蔵モジュールであって、前記封止樹脂には吸湿性フィラーが含有されている構成とした。このような構成とすることにより、電子部品内蔵モジュールをプリント配線基板等に実装リフローする際にはんだが流れて2つの電極部間をはんだが繋いでしまうことを防ぐことができる。ここで、複数の電子部品のそれぞれは抵抗、コンデンサおよびコイルの何れかである。吸湿性フィラーは水分を取り込んで保持するフィラーであり、多孔質の吸湿性シリカやシリカゲル、ゼオライト、高吸水性ポリマーなどのように水分を吸着するものでよいし、水と化学的に反応して水分を取り込むものでもよい。
前記封止樹脂は、エポキシ樹脂にシリコーン重合体を混合させたもの、およびエポキシ樹脂にシリコーン重合体を付加させたものの少なくとも一方であることが好ましい。
前記封止樹脂内の前記吸湿性フィラーの含有量は、前記エポキシ樹脂に対して5wt%以上35wt%以下であることが好ましい。さらに、5wt%以上20wt%以下であることがより好ましい。
本発明の第2の電子部品内蔵モジュールは、基板と、複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、前記電子部品を封止している封止樹脂とを備えた電子部品内蔵モジュールであって、前記基板は有機基板であり、前記基板には吸湿性フィラーが含有されている構成である。有機基板とは樹脂を構成要素の一つとしている基板である。基板に吸湿性フィラーが含有されているというのは、有機基板の中に練り込まれていたり、基板上に塗布されていて一体化していることなどをいう。
本発明の第3の電子部品内蔵モジュールは、基板と、複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、前記電子部品を封止している封止樹脂とを備えた電子部品内蔵モジュールであって、前記基板はセラミック基板であり、前記基板には吸湿性フィラーが含有されている構成である。基板に吸湿性フィラーが含有されているというのは、セラミックの構成材料の一部に吸湿性フィラーが用いられていることや、基板上に塗布されていて一体化していることなどをいう。
本発明の電子部品内蔵モジュールは、電子部品内蔵モジュールをプリント配線基板等に実装リフローする際にはんだが流れて2つの電極部間をはんだが繋いでしまうことを防ぐことができる。
特許文献5では、プリント配線基板への実装リフロー時に短絡不良が生じるのは、はんだが再溶融する際の溶融膨張圧力に原因があるとしていたが、本願発明者らは原因は封止樹脂の熱膨張圧力にもあると考えた。そこで、封止樹脂の熱膨張圧力と短絡不良との関係を調べたところ、封止樹脂中の水分が短絡不良の発生に大きく関係していることが判明した。この封止樹脂中の水分が短絡不良の発生に関係していることは、本願発明者らが初めて見出したことである。
封止樹脂中の水分は実装リフロー時に気化しようとするため、封止樹脂の熱膨張圧力を大きくする方向に働くと考えられる。封止樹脂の熱膨張圧力が高くなると溶融はんだにかかる圧力が大きくなってはんだが流れて短絡不良が生じやすいと考えられ、さらに溶融はんだの存する部分になんらかの原因で空隙が生じた場合はそこに水蒸気が入ってはんだがさらに流れやすくなると思われる。このようなことから、短絡不良を防止するためには封止樹脂中の水分を減らす必要があると考え、本願発明を想到するに至った。なお、短絡不良防止のために封止樹脂中の水分を減らすという課題は、本願発明者らが見出した新規の課題である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
(実施形態1)
実施形態1は、基板に半導体チップと複数のチップ部品とが搭載されて樹脂封止された電子部品内蔵モジュールに関するものである。ここでチップ部品というのは、抵抗やコンデンサおよびコイルのようないわゆる受動素子と呼ばれる電子部品であって、表面実装用に小型となっており外表面に電極を設けた電子部品のことである。
図1は本実施形態の電子部品内蔵モジュールの概略の平面図である。基板10の中央部分に集積回路が形成された半導体チップ25が搭載され、その周りに複数のチップ部品20,20,…が搭載されている。そしてこれらは封止樹脂30によって封止されている。本実施形態では、この半導体チップ25は高周波増幅素子であり、従ってモジュールは高周波モジュールである。
本実施形態では基板10は有機基板であり、ここではBT基板を用いている。半導体チップ25は、図5に示すように、基板10の上に搭載されており、チップ部品20,20,…や外部接続端子32,32,32と電気的に接続されている。この接続は基板10の表面の配線、基板10内部に形成されている配線34,34,…、埋め込み配線36,36,…およびボンディングワイヤなどによって行われる。
チップ部品20,20,…のそれぞれは、抵抗、コンデンサおよびコイルのうちの一つであり、基板10上にはこれら3種類のうち少なくとも1つが搭載されている。モジュールの種類によっては、3種類とも搭載されているものもあれば、抵抗とコンデンサだけが搭載されているものもある。
チップ部品20は、図2に示すように2つの電極部21,21とこれらに挟まれた本体部22とからなっている。チップ部品20は全体として略直方体であるが、電極部21,21のほうが本体部22よりも高さや奥行きが少し大きい。本体部22外面は通常セラミックであり、電極部21,21の表面はNiSnやNiAuなどからなっている。
次に一つのチップ部品20とその近傍に着目して、短絡不良の防止に関して説明する。
図3は図1のA−A線断面図であり、一つのチップ部品20の搭載部分の断面を表している。基板10のチップ部品20を搭載する部品搭載面11にはランド(接続電極)12,12が形成されている。ランド12,12はチップ部品20の電極部21,21と接続されている。そして、電極部21,21は、はんだ15,15によりランド12,12に固定されている。本実施形態では、はんだ15,15は鉛を含まないSn−Ag−Cuはんだを用いている。
本実施形態の電子部品内蔵モジュールを製造するに当たっては、基板10のランド12,12にはんだペーストを印刷してはんだを設置し、その上にチップ部品20の電極部21,21を置いて加熱しはんだをリフローさせて両者を接続させる。従って、ランド12,12と電極部21,21との間にははんだ15,15が介在し、電極部21,21の側壁および上面にまではんだ15,15が濡れ上がり、いわゆるはんだフィレットが形成される。なお、チップ部品20の本体部22は外面がセラミックであってはんだとの濡れ性が悪いため、このリフロー時には本体部22の外面にはんだ15が載ることはない。このようにはんだ15をリフローさせた後に封止樹脂30によって樹脂封止を行う。本実施形態では、封止樹脂30はエポキシ系樹脂にシリコーン重合体を混合させたものを用いており、吸湿性フィラー40,40,…を添加しているが、これについては後述する。
ここで、シリコーン重合体はSi−O結合により繋がっている分子鎖を主骨格としたポリマーであり、電子部品内蔵モジュールを配線基板に実装させる際にリフローさせるときに封止樹脂30にクラックが生じないように添加している。封止樹脂30にクラックが生じるとクラック内にはんだが流れて短絡する虞があるからである。なお、今後実装リフローというのはプリント配線基板などへの実装する際のはんだリフローのことを指す。
具体的なシリコーン重合体としては、例えばシリコーンゲルやシリコーンオイル、シリコーンゴムなどを挙げることができるが、特許文献6および7に挙げられている物質が好ましい。特許文献6では、炭化水素基と、炭化水素基、エポキシ含有基およびポリオキシアルキレン基含有基のいずれか一つとがそれぞれ主鎖のSiに結合している組成物がエポキシ樹脂と結合(付加)しているものと自硬化性シリコーンゴムおよび/またはゲルとが混合されて封止樹脂全体を構成している。また、特許文献7では、アミノ基当量が700以上のアミノシリコーンを付加したビフェニル骨格を持つエポキシ樹脂と、当該エポキシ樹脂中においてビニル変性シリコーンとハイドロジエンシリコーンとを反応させたシリコーンとを混合させて封止樹脂としている。なお、シリコーン重合体はこれらの重合体に限定されず、エポキシ樹脂にシリコーン重合体を混合させたもののみでも良いし、エポキシ樹脂にシリコーン重合体を付加させたもののみでも良く、実装リフロー時のクラックの発生が抑止できるものであればどのようなものでも構わない。エポキシ樹脂への混合および付加の少なくともいずれか一方の割合は、エポキシ樹脂に対して10wt%以上40wt%以下が好ましい。10wt%よりも少ないと、実装リフロー時にクラックが生じる虞があり、40wt%よりも多いと封止樹脂の強度などの特性低下が生じる虞がある。なお、実装リフロー時の温度やリフロー時間などを厳密に制御することにより、シリコーン重合体を混合あるいはエポキシ樹脂に付加させていなくてもクラックの発生を防止することは可能であるが、製造コストが増加してしまう。
ここで、ランド12,12の厚みと介在するはんだ15の厚みと電極部21の本体部22よりも外方に飛び出している分とが合算されて、部品搭載面11と本体部22の下面との間の隙間となり、部品搭載面11と本体部22との距離aとなる。そして、この隙間にも封止樹脂が入り込む。
このようにして樹脂封止されて電子部品内蔵モジュールが出来上がる。基板10の部品搭載面11と反対側の面にはプリント配線基板などの外部基板との接続がなされる外部接続端子(不図示)が形成されており、プリント配線基板など外部基板とはんだにより接続固定される。この接続固定の際もはんだリフロー(実装リフロー)が行われる。この実装リフローの際に上述のように電子部品内蔵モジュール内で短絡が生じる問題があった。
既に説明したように特許文献5では、プリント配線基板への実装リフロー時に短絡不良が生じるのは、はんだが再溶融する際の溶融膨張圧力に原因があるとしていたが、実装リフロー時にはその熱によって封止樹脂の熱膨張も生じる。従って、本願発明者らは、はんだの溶融膨張圧力に加えて封止樹脂の熱膨張圧力も考慮して検討を行えば、封止樹脂の種類を変更すること無しに短絡不良の防止が行えるのではないかと考え、その中でも封止樹脂中の水分の影響が大きいのではないかと考えた。
短絡不良は図4に示すように、電極部21,21上面に載っているはんだ15,15が本体部22上面上を流れて両電極部21,21間の繋いでしまう現象(はんだブリッジ)である。
ここで、チップ部品20の上方に存している封止樹脂30は、実装リフロー時に熱膨張する。封止樹脂30の上側は開放空間であるので自由に膨張できるが、下側へはチップ部品20が邪魔になり膨張がある程度阻まれる。従って、封止樹脂30は全体として上方へ膨張していく。つまり、溶融しているはんだ15近辺では封止樹脂30がはんだ15を上方に引っ張っていると考えられる。封止樹脂30中に水分が含まれている場合は、水分が気化しようとして膨張するので、水分が含まれていない場合に比べて封止樹脂30全体の熱膨張圧力はかなりの程度大きくなるものと考えられる。さらに、封止樹脂30と溶融しているはんだ15との界面において空隙が生じると、そこで水分が気化してはんだ15に大きな圧力をかけて一気にはんだブリッジが生じることも考えられる。
このような推定を基にして、封止樹脂30中の水分を減らすべく封止樹脂30に吸湿性フィラー40,40,…を含有させてはんだブリッジの発生状況を検討した。吸湿性フィラー40,40,…としては平均粒径が30μm以下のシリカゲルを用いた。ここで平均粒径が30μmというのは、フィラー粒子の粒径の平均が30μmであり且つ40μm以上の粒径のフィラーを含んでいないことをいう。平均粒径を30μmよりも大きくすると、部品搭載面11とチップ部品20の本体部22との間に封止樹脂30が入らなくなってくるから望ましくない。また、平均粒径を15μm以下にすると、部品搭載面11と本体部22との間に封止樹脂30がスムースに入るのでより好ましい。ここで平均粒径が15μmというのは、フィラー粒子の粒径の平均が15μmであり且つ20μm以上の粒径のフィラーを含んでいないことをいう。実際には平均粒径が10μmのフィラー粒子を用いた。この場合15μm以上の粒径のフィラーは含まれていない。
検討は、封止樹脂30に吸湿性フィラー40,40,…を混合して作成した電子部品内蔵モジュールを85℃/65%RHの状況下に12時間放置して吸湿させた後に実装リフロー(270℃)を2回行って(2回目のリフローの前にも吸湿工程を入れている)、はんだブリッジの発生状況を調べるというやり方とした。この条件は、プリント配線基板などへの実装に用いるはんだの融点は約220℃であり、実装リフローの温度は確実且つ短時間に実装を行うために260〜270℃に現状では設定されていることと、プリント配線基板などが両面基板の場合は、実装リフローが2回行われることとを考慮して設定した。また、吸湿条件は、吸湿がほぼ飽和する条件とした。
封止樹脂30中の吸湿性フィラー40,40,…の量を重量比(エポキシ樹脂の重量に対する吸湿性フィラーの重量の比)にして0wt%から徐々に増やしていくと、0から5wt%までは重量比が大きくなるに連れてはんだブリッジの発生率が減少していき、5wt%以上にするとはんだブリッジがほとんど発生しなくなった。しかし、20wt%よりも多くなると、封止樹脂30への混合が困難になり始め封止樹脂30としての特性バランスが崩れやすくなり、35wt%を越えると全てを封止樹脂30中に混合することが非常に困難になった。従って吸湿性フィラー40,40,…の封止樹脂30への添加量は35wt%以下が好ましく、20wt%以下がより好ましい。
このように、吸湿性フィラー40,40,…を封止樹脂30に添加すると、推定していたとおりはんだブリッジの発生が抑制されるという結果が得られた。すなわち、本実施形態では吸湿性フィラー40,40,…を封止樹脂30に含有させたので、特殊な封止樹脂を用いること無しに実装リフロー時における短絡不良の発生が防止できるようになった。このように吸湿性フィラー40,40,…を封止樹脂30に含有させることで、今までの実装リフロー条件をそのまま用いて短絡不良が生じない実装を行うことができる。実装リフローの前の電子部品内蔵モジュールの吸湿状態がどのような状態であっても、本実施形態の電子部品内蔵モジュールは確実にはんだブリッジの発生を抑制できるので、手間およびコストのかかる吸湿性のコントロールを行う必要がない。
また、本実施形態の電子部品内蔵モジュールを作製する方法は、例えば特許文献1ないし5に記載された方法を挙げることができるが、半導体チップの接続方法や樹脂封止の方法などは、これらの文献中の方法に特に限定されるものではない。
(実施形態2)
実施形態2に係る電子部品内蔵モジュールは、実施形態1に係る電子部品内蔵モジュールとは基板が異なるだけであるので、異なる部分を説明する。
本実施形態の基板は、セラッミク基板である。セラミック基板は有機基板に比べると吸湿性が非常に低く、この点で封止樹脂の実装リフロー時の熱膨張が実施形態1の場合よりも小さいと考えられる。実験による検討結果は実施形態1と同じであった。従って、実施形態1と同じように、封止樹脂に吸湿性フィラーを含有させた電子部品内蔵モジュールは、実施形態1と同様の短絡不良(はんだブリッジ)防止の効果を奏した。
(実施形態3)
実施形態3に係る電子部品内蔵モジュールは、実施形態1に係る電子部品内蔵モジュールとは基板と封止樹脂とが異なるので、異なる部分を説明する。
本実施形態の基板は、有機基板であるBT基板の電子部品を搭載する側の面に吸湿性フィラーを塗布したものである。また、封止樹脂には吸湿性フィラーを含有させていない。このように吸湿性フィラーを封止樹脂に添加するのではなく、有機基板の表面に塗布した場合でも実験による検討結果は実施形態1と同じであった。従って、実施形態1と同じように、短絡不良(はんだブリッジ)防止の効果を奏した。また、吸湿性フィラーは有機基板の表面に塗布しなくても、基板に練り込めば同様の短絡不良防止の効果が得られる。
(実施形態4)
実施形態4に係る電子部品内蔵モジュールは、実施形態2に係る電子部品内蔵モジュールとは基板と封止樹脂とが異なるので、異なる部分を説明する。
本実施形態の基板は、セラミック基板の電子部品を搭載する側の面に吸湿性フィラーを塗布したものである。また、封止樹脂には吸湿性フィラーを含有させていない。このように吸湿性フィラーを封止樹脂に添加するのではなく、セラミック基板の表面に塗布した場合でも実験による検討結果は実施形態1と同じであった。従って、実施形態1と同じように、短絡不良(はんだブリッジ)防止の効果を奏した。また、吸湿性フィラーはセラミック基板の表面に塗布しなくても、基板の構成材料の一つとして基板に練り込んで焼成すれば同様の短絡不良防止の効果が得られる。
(その他の実施形態)
上記の実施形態は本発明の例示であり、本発明はこれらの例に限定されない。半導体チップ25の数は1個に限定されず、基板10における配置の位置も限定されない。例えば半導体チップ25が2つ以上あっても良いし、基板10中央以外の位置に配置されていても良いし、基板10の部品搭載面11とは反対側の面に搭載されていても良い。基板10内に埋め込まれていても構わない。チップ部品20の数も複数であれば特に限定されない。
有機基板はBT基板に限定されず、FR4基板でも良いしそれ以外の有機基板でも構わない。
吸湿性フィラー40,40,…は、シリカゲルに限定されず、例えば、シリカ、アルミナ、チタニア、ゼオライト、塩化カルシウム、水酸化ナトリウム、五酸化リン、炭酸カルシウム、水酸化カルシウム、塩化マグネシウム、酸化バリウム、層状構造を有する粘土鉱物、モンモリロナイトなどでもよく、吸湿性を有していて封止樹脂30に混合できるものであればどのようなものでも構わない。なお、吸湿性フィラー40,40,…は破砕形状のものよりも凝集等により形成された球状に近い形状のものが好ましい。破砕形状のフィラーは各フィラー粒子の形状が大きく異なって、このフィラーが添加された封止樹脂の粘度が例えばフィラー粒子のバッチによって大きく変化するので好ましくない。
封止樹脂30はエポキシ樹脂が好ましいが、エポキシ系樹脂以外の樹脂、例えばシリコーン系の樹脂などでも構わない。また、封止樹脂30に吸湿性フィラー40,40,…以外のフィラーを添加しても構わない。
接続電極12と電極部21とを接続固定するはんだ15は鉛を含まないはんだが好ましいが、Sn−Ag−Cuはんだに限定されず、Sn−SbはんだやSn−Biはんだ等でも構わない。
以上説明したように、本発明に係る電子部品内蔵モジュールは、実装リフロー時に短絡不良が生じることを防止し、電子機器の部品としてのモジュール等として有用である。
電子部品内蔵モジュールの平面図である。 チップ部品の正面図である。 図1のA−A線断面図である。 はんだブリッジの状態を示す断面図である。 電子部品内蔵モジュールの断面図である。
符号の説明
10 基板
11 部品搭載面
12 ランド(接続電極)
15 はんだ
20 チップ部品
21 電極部
22 本体部
30 封止樹脂
40 吸湿性フィラー

Claims (9)

  1. 基板と、
    複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、
    前記電子部品を封止している封止樹脂と
    を備えた電子部品内蔵モジュールであって、
    前記封止樹脂には吸湿性フィラーが含有されている、電子部品内蔵モジュール。
  2. 前記封止樹脂は、エポキシ樹脂にシリコーン重合体を混合させたもの、およびエポキシ樹脂にシリコーン重合体を付加させたものの少なくとも一方である、請求項1に記載の電子部品内蔵モジュール。
  3. 前記封止樹脂内の前記吸湿性フィラーの含有量は、前記エポキシ樹脂に対して5wt%以上35wt%以下である、請求項2に記載の電子部品内蔵モジュール。
  4. 前記封止樹脂内の前記吸湿性フィラーの含有量は、前記エポキシ樹脂に対して5wt%以上20wt%以下である、請求項2に記載の電子部品内蔵モジュール。
  5. 前記シリコーン重合体はエポキシ樹脂に対して10wt%以上40wt%以下混合および付加の少なくとも一方をされている、請求項2から4のいずれか一つに記載の電子部品内蔵モジュール。
  6. 前記吸湿性フィラーの平均粒径が30μm以下である、請求項1から5のいずれか一つに記載の電子部品内蔵モジュール。
  7. 吸湿性フィラーの平均粒径が15μm以下である、請求項6に記載の電子部品内蔵モジュール。
  8. 基板と、
    複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、
    前記電子部品を封止している封止樹脂と
    を備えた電子部品内蔵モジュールであって、
    前記基板は有機基板であり、
    前記基板には吸湿性フィラーが含有されている、電子部品内蔵モジュール。
  9. 基板と、
    複数存しているとともに前記基板に搭載されてはんだによって固定されており、抵抗、コンデンサおよびコイルのうちの少なくとも1つである電子部品と、
    前記電子部品を封止している封止樹脂と
    を備えた電子部品内蔵モジュールであって、
    前記基板はセラミック基板であり、
    前記基板には吸湿性フィラーが含有されている、電子部品内蔵モジュール。
JP2005334353A 2005-11-18 2005-11-18 電子部品内蔵モジュール Ceased JP2007142182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005334353A JP2007142182A (ja) 2005-11-18 2005-11-18 電子部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005334353A JP2007142182A (ja) 2005-11-18 2005-11-18 電子部品内蔵モジュール

Publications (1)

Publication Number Publication Date
JP2007142182A true JP2007142182A (ja) 2007-06-07

Family

ID=38204688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005334353A Ceased JP2007142182A (ja) 2005-11-18 2005-11-18 電子部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP2007142182A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108901A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 電子部品内蔵樹脂基板および電子回路モジュール
WO2011071111A1 (ja) * 2009-12-09 2011-06-16 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
WO2018142758A1 (ja) * 2017-01-31 2018-08-09 パナソニックIpマネジメント株式会社 電解コンデンサ

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117213A (ja) * 1982-12-24 1984-07-06 日本電気株式会社 電子部品
JPH03167250A (ja) * 1989-11-27 1991-07-19 Matsushita Electric Works Ltd エポキシ樹脂組成物
JPH0481417A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Works Ltd エポキシ樹脂組成物
JPH08236271A (ja) * 1995-03-01 1996-09-13 Mitsubishi Chem Corp 有機電界発光素子及びその製造方法
JP2001148303A (ja) * 1999-11-22 2001-05-29 Rohm Co Ltd チップ抵抗器
JP2002190565A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002190486A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002190564A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP2002237566A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 半導体装置の3次元実装構造体とその製造方法
JP2003201387A (ja) * 2001-10-30 2003-07-18 Hitachi Chem Co Ltd エポキシ樹脂成形材料及び素子収納型半導体パッケージ
JP2005109135A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールの製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117213A (ja) * 1982-12-24 1984-07-06 日本電気株式会社 電子部品
JPH03167250A (ja) * 1989-11-27 1991-07-19 Matsushita Electric Works Ltd エポキシ樹脂組成物
JPH0481417A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Works Ltd エポキシ樹脂組成物
JPH08236271A (ja) * 1995-03-01 1996-09-13 Mitsubishi Chem Corp 有機電界発光素子及びその製造方法
JP2001148303A (ja) * 1999-11-22 2001-05-29 Rohm Co Ltd チップ抵抗器
JP2002190565A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002190486A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002190564A (ja) * 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドic及びその製造方法
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP2002237566A (ja) * 2001-02-09 2002-08-23 Matsushita Electric Ind Co Ltd 半導体装置の3次元実装構造体とその製造方法
JP2003201387A (ja) * 2001-10-30 2003-07-18 Hitachi Chem Co Ltd エポキシ樹脂成形材料及び素子収納型半導体パッケージ
JP2005109135A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108901A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 電子部品内蔵樹脂基板および電子回路モジュール
WO2011071111A1 (ja) * 2009-12-09 2011-06-16 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
JP5229401B2 (ja) * 2009-12-09 2013-07-03 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
JP5400235B1 (ja) * 2012-11-09 2014-01-29 太陽誘電株式会社 電子部品内蔵基板
US8923009B2 (en) 2012-11-09 2014-12-30 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
US9007782B1 (en) 2012-11-09 2015-04-14 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
WO2018142758A1 (ja) * 2017-01-31 2018-08-09 パナソニックIpマネジメント株式会社 電解コンデンサ

Similar Documents

Publication Publication Date Title
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP4357817B2 (ja) 回路部品内蔵モジュール
US7488896B2 (en) Wiring board with semiconductor component
JP2004207352A (ja) 電子部品内蔵モジュール
WO2004060034A1 (ja) 電子部品内蔵モジュール
JPH09330996A (ja) 電子パッケージ
JP2007142182A (ja) 電子部品内蔵モジュール
JP2007142355A (ja) 電子部品内蔵モジュール
WO2001024968A1 (fr) Flux de soudure, pate de soudure et procede de soudage
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
JP4341321B2 (ja) 電子部品内蔵モジュール
WO2011007519A1 (ja) モジュール部品とその製造方法
JP5385822B2 (ja) 半導体部品の実装方法
US8923005B2 (en) Electrical component having an electrical connection arrangement and method for the manufacture thereof
US10707403B2 (en) Electronic component-containing module
JP2005183430A (ja) 電子部品内蔵モジュール
JP5621019B2 (ja) 半導体部品の実装構造
US9881813B2 (en) Mounting structure and method for producing mounting structure
KR101557123B1 (ko) 언더필용 조성물 및 이를 이용한 전자 소자 실장 방법
JP2006147747A (ja) 電子部品内蔵モジュール
CN1578587A (zh) 混合集成电路
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2007123789A (ja) 電子モジュールにおける電子部品実装構造
JP7136681B2 (ja) 電子制御装置
JP4428658B2 (ja) 電子部品実装用樹脂組成物および電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20120529