JP2007140462A

JP2007140462A - ディスプレイデバイスの電力制御回路

Info

Publication number: JP2007140462A
Application number: JP2006140386A
Authority: JP
Inventors: Genka Cho; 丁原科
Original assignee: Amtran Technology Co Ltd
Current assignee: Amtran Technology Co Ltd
Priority date: 2005-11-16
Filing date: 2006-05-19
Publication date: 2007-06-07
Anticipated expiration: 2026-05-19
Also published as: US20070109289A1; TWI276028B; US7875998B2; JP4474382B2; TW200721072A

Abstract

【課題】待機状態における電子デバイスの消費電力を減少させること。
【解決手段】電力制御回路は、セパレート画像信号を受信して始動信号を出力するためのアイソレーション回路、及び直流（ＤＣ）電力を出力して電力モジュールを始動するための駆動回路を備える。他の電力制御回路は、第１の信号を発生するための第１の信号発生回路、第１の信号を受信した後にＤＣ電力を受信して第２の信号を出力するための第２の信号発生回路、第２の信号を受信した後にＤＣ電力を出力して電力モジュールを始動するための駆動回路、セパレート画像信号を受信して始動信号を出力するためのアイソレーション回路、及び始動信号を受信した後にＤＣ電力を出力して電力モジュールを始動するための制御回路を備える。
【選択図】図１

Description

本発明は、電力制御回路に関し、特に、消費電力を減少するためのディスプレイデバイスに適用される電力制御回路に関する。
尚、非仮出願は、２００５年１１月６日に***において出願された特許出願番号第０９４１４０２９４号に関する３５ＵＳＣ＄１１９（ａ）の優先権を請求し、その全内容は、参照によりここに組み込まれる。

ヨーロッパ共同体において新たなエネルギーコードが実施され、電源の非負荷電力消費はある制限より少なくなければならず、その制限はより厳しくなった。その上、アメリカ合衆国において、ジョージ・W・ブッシュ大統領は、連邦政府に属するすべての部署は、待機状態において消費電力が１ワットより少ない電子／電気器具を購入しなければならないことを明記した大統領命令に署名した。

もし従来の電力制御回路に機械スイッチが基本的要素として採用されていなければ、一般に、周辺回路の機能はシステムＩＣの動作を維持するために制御され、従って、電源のオン及びオフが成される。それ故、少なくとも基本電力がＩＣシステムの動作のために要求される。たとえデバイスがスイッチによって電源オフされても、実際、デバイスはまだ動作している。その結果、消費電力が減少されることができない。

例えば、台湾特許第５６１３３４号には、液晶ディスプレイ（ＬＣＤ）のパワーマネジメントシステムが開示されており、ＬＣＤデバイスは同期信号の使用可能状態または使用不能状態に従ってそれぞれ通常モードまたは省電力モードになる。その開示されたパワーマネジメントシステムは、電源デバイス、電力入力スイッチデバイス、及び検知デバイス。電源デバイスは、電源の線間電圧を変換し、それを前述のディスプレイデバイスに供給する。電力入力スイッチデバイスがオンの時、電源デバイスに線間電圧が供給されるが、電力入力スイッチデバイスがオフの時、電源デバイスへの線間電圧の供給はストップする。検知デバイスは、使用許可状態から使用禁止状態にスイッチされる同期信号を検知し、次に、所定時間後、前述の電力入力スイッチデバイスをオフするために使用される。

国際エネルギー機関（ＩＥＡ）が発行した規定、即ち、待機状態における消費電力は１ワットより少なくすべきという規定を満足するために、消費電力を減少するように、本方法は、例えば、待機状態における起動モードを採用する。基準規定は、システムが待機モードの時のスイッチモード電源（ＳＭＰＳ)によって消費される待機電力量を指示している。

エネルギー基準がより厳しくなるにつれて、待機消費電力は１ワットより少なくなるよう求められ、それは現在の電子部品及びデバイスでは容易でない。しかしながら、より厳しい省電力基準を満足するため、待機状態における電子デバイスの消費電力を減少することは望ましい技術要求になった。

上記の観点から、本発明は従来技術に存在する問題及び欠陥を解決するためのディスプレイデバイスの電力制御回路を開示する。

本発明に開示される電力制御回路の一つの実施形態は、セパレート画像信号を受信して始動信号を出力するためのアイソレーション回路、及び、アイソレーション回路に接続され、始動信号を受信した後、直流（ＤＣ）電力を出力して電力モジュールを始動するための駆動回路を備える。

本発明に開示される電力制御回路の他の実施形態は、第１の信号を出力するための第１の信号発生回路、第１の信号発生回路に接続され、第１の信号を受信した後に、電力モジュールのオン及びオフを制御する第２の信号を出力するための第２の信号発生回路、第２の信号発生回路に接続され、第２の信号を受信した後に、ＤＣ電力を出力して電力モジュールを始動するための駆動回路、セパレート画像信号を受信して始動信号を出力するためのアイソレーション回路、及び、アイソレーション回路に接続され、始動信号を受信した後に、ＤＣ電力を出力して電力モジュールを始動するための制御回路を備える。

本発明の実施形態に従えば、ＩＣシステムは機械をオン及びオフする機能有する必要がないので、電力を供給する必要がなく、電力制御回路は完全に一時停止されることができ、従って基本電力の消費が減少する。セパレート画像信号または信号発生回路の動作を通じて、ディスプレイデバイスは電力コントローラの始動と同時に再始動されることができ、待機状態において、第２の信号発生回路の動作のみ維持されることが必要であり、従って、消費電力が大幅に減少する。

詳細な特徴及び利点は以下の実施形態において詳細に説明され、本発明の技術は内容から当業者に明らかになり、当業者は適宜に本発明を実施できる。さらに、関連技術の技術者なら誰でも、本発明の開示、請求項、及び図面に従って、本発明の関連する目的及び利点を容易に理解できる。

本発明の開示の上記の説明及び実施形態の以下の説明は、本発明の請求の更なる説明を提供することと同様に、本発明の原理を論証及び説明することを意図している。

本発明の更なる適用範囲は以下に与えられる詳細な説明から明らかになる。しかしながら、本発明の精神及び範囲内での様々な変更及び修正はこの詳細な説明から当業者に明らかになるので、詳細な説明及び具体例が、本発明の好適な実施形態を示しているとはいえ、単に説明のために与えられていると理解されるべきである。

本発明は、以下に与えられる詳細な説明からより完全に理解される。その詳細な説明は単に説明のためであり、従って、本発明を制限するものではない。

本発明の目的、構造、特徴、及び機能を更に理解するために、実施形態を参照して以下に詳細に説明する。

図１を参照すると、図１は本発明に従う電力制御回路のシステムブロック図である。電力制御回路は、電力モジュール１５０のオン及びオフを制御するために、第１の整流器回路１００、アイソレーション回路１１０、駆動回路１２０、クランプ回路１３０、及び第２の整流器回路１４０を備える。電力制御回路の構成要素及び機能は以下の通り説明される。

第１の整流器回路１００は、交流（ＡＣ）電力を受信してＡＣ電力をＤＣ電力に整流するために使用される。アイソレーション回路１１０は、ディスプレイデバイスが待機状態の時、一次側のセパレート画像信号と二次側ＤＣ電力とを分離するために使用される。セパレート画像信号の接地システムは電力制御回路の接地システムと異なるので、アイソレーション回路１１０は信号間の衝突を避けるために設置される。ディスプレイデバイスが通常モードに戻る時、アイソレーション回路１１０はセパレート画像信号を受信して、駆動回路１２０を始動するための始動信号を出力する。駆動回路１２０は、アイソレーション回路１１０が始動信号を出力した後、第１の整流器回路１００によって出力されるDC電力を電力モジュール１５０に送信する。

一つの実施形態において、セパレート画像信号は水平同期（Ｈ−ＳＹＮＣ）信号であり、一方、他の実施形態では、セパレート画像信号は垂直同期（Ｖ−ＳＹＮＫ）信号である。ここにおけるセパレート画像信号は、待機またはスリープモードにおいて、アイソレーション回路１１０が駆動回路１２０を始動するための始動信号を出力することを許可するために使用される。その他の実施形態では、アイソレーション回路１１０は、アイソレーション回路１１０が駆動回路１２０を始動するための始動信号を出力することを可能とするこができる使用許可信号を受信する。

一つの実施形態において、電力モジュール１５０を適切に始動するよう、アイソレーション回路１１０によってセパレート画像信号が効果的に受信されるために、クランプ回路１３０及び第２の整流器回路１４０が採用される。クランプ回路１３０はセパレート画像信号を所定の電圧レベルにクランプし、第２の整流器回路１４０は、所定の電圧レベルにクランプされたセパレート画像信号を整流するためにクランプ回路１３０に接続される。クランプ回路１３０及び第２の整流器回路１４０は必要ではなく、要望に従って採用される。

実際には、電力モジュール１５０は電源であり得る。他の実施形態では、電力モジュール１５０はパルス幅調整（ＰＷＭ）電力コントローラであり得る。更に他の実施形態では、電力モジュール１５０は電力制御チップであり得る。電力モジュール１５０は、適切に動作するようシステムに電力を提供するため、第１の整流器回路１００によって出力されて受信したＤＣ電力をディスプレイデバイスに送信できる。

上述した回路構成に従って、通常の電源の状態では、システムが要求する電力は第１の整流器回路１００によって整流され、それから電力モジュール１５０によってシステムに供給されることができる。システムが待機状態になる時、ディスプレイデバイスは、全システムを待機モードにするために、使用許可信号として機能するセパレート画像信号の入力を一時停止する。このとき、第１の整流器回路１００によって出力されるＤＣ電力の電力モジュール１５０への供給が停止する。セパレート画像信号が再度受信された後アイソレーション回路１１０が使用許可されるまで、アイソレーション回路１１０は始動信号を出力して駆動回路１２０をオンにし、駆動回路１２０によって電力モジュール１５０を再始動させる。上記の回路構成を通じて、待機状態におけるディスプレイデバイスの消費電力が減少され、従って、待機状態における全システムの消費電力が減少される。

図２を参照すると、図２は、本発明に従う電力制御回路の詳細な回路図である。

一つの実施形態において、第１の整流器回路１００は、ＡＣ電力をＤＣ電力に整流するために、４つのダイオード１０１、１０２、１０３、及び１０４を備える全波ブリッジ整流器回路であり得る。他の実施形態（不図示）では、第１の整流器回路を動作する実需に従って、半波整流器回路が採用される。

アイソレーション回路１１０は、例えば、光カプラ１１１及び第１の抵抗器Ｒ１を備える。第１の抵抗器Ｒ１は光カプラ１１１の一次側と接地端との間に接続される。光カプラ１１１の出力端は、セパレート画像信号を受信して始動信号を出力する。

駆動回路１２０はアイソレーション回路１１０によって出力された始動信号を受信して、次に第１の整流器回路１００によって出力されたＤＣ電力を電力モジュール１５０に送信する。駆動回路１２０はトランジスタ１２１を備え、トランジスタ１２１はＮＰＮ型バイポーラトランジスタである。他の実施形態では、ＰＮＰ型バイポーラトランジスタが採用され得る。更に他の実施形態では、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ等も採用され得る。トランジスタ１２１の入力端（ベースの端部）アイソレーション回路１１０に接続され、第１のキャパシタＣ１は入力端と接地端との間に接続される。第２のレジスタＲ２はトランジスタ１２１の出力端（コレクタの端部）と接地端との間に接続される。トランジスタ１２１のエミッタの端部は接地端に接続される。

クランプ回路１３０は、セパレート画像信号を所定の電圧レベルにクランプし、第２のキャパシタＣ２及び第１のダイオードＤ１を備える。第２の整流器回路１４０はクランプ回路１３０に接続され、第３のキャパシタＣ３及び第２のダイオードＤ２を備える。第１のダイオードＤ１のＰ型側は接地に接続され、Ｎ型側は第２のキャパシタＣ２の一端に接続される。第２のダイオードＤ２のＰ型側は第２のキャパシタＣ２と第１のダイオードＤ１との間に接続され、Ｎ型側は第２のキャパシタＣ２の一端に接続される。

その上、全回路を保護するために、ノイズをフィルタリングするため、第１の整流器回路１００の出力端は第４のキャパシタＣ４に接続される。さらに、第１の整流器回路１００の出力端は第３の抵抗器Ｒ３及び第４の抵抗器Ｒ４に接続される。第３の抵抗器Ｒ３及び第４の抵抗器Ｒ４は互いに直列に接続される。他の実施形態では、第３の抵抗器Ｒ３及び第４の抵抗器Ｒ４は、しかるべく選択された後、単独の抵抗器に置き換えられる。第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６は第１の整流器回路１００の出力端と駆動回路１２０との間に接続される。他の実施形態では、第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６はしかるべく選択された後、単独の抵抗器に置き換えられる。その上、第７の抵抗器Ｒ７は第１の整流器回路１００の出力端と電力モジュール１５０との間に接続される。

図３を参照する。図３は、本発明に従う電力制御回路の第２の実施形態である。第２の実施形態では、待機状態において、電力モジュールはセパレート画像信号、或いは信号発生回路によって発生される起動信号によって始動され得る。

図３に従えば、電力制御回路は、電力モジュール２５０のオン及びオフを制御するために、第１の整流器回路２００、第１の信号発生回路２１０、第２の信号発生回路２２０、駆動回路２３０、電圧レギュレータ回路２４０、アイソレーション回路２６０、制御回路２７０、クランプ回路２８０、及び第２の整流器回路２９０を備える。電力制御回路の構成要素及び機能は以下の通り説明される。

第１の整流器回路２００はＡＣ電力を受信し、ＡＣ電力をＤＣ電力に整流するために使用される。第１の信号発生回路２１０は第２の信号発生回路２２０にパルス信号を発生するために使用される。第２の信号発生回路２２０は、第１の整流器回路２００によって出力されたＤＣ電力及び第１の信号発生回路２１０によって出力されたパルス信号を受信し、次に始動信号を出力して駆動回路２３０を始動する。第１の信号発生回路２１０がパルス信号を出力し、第２の信号発生回路２２０が始動信号を出力した後、駆動回路２３０は、第１の整流器回路２００によって出力されたＤＣ電力を電力モジュール２５０に送信する。一つの実施形態では、第２の信号発生回路２２０が正確なパルス信号を発見することを許可するため、電圧レギュレータ回路２４０はパルス信号の電圧を安定させるために使用され得る。電圧レギュレータ回路２４０は必要ではなく要望に従って採用され得る。

ディスプレイデバイスが待機状態の時、アイソレーション回路２６０は、一次側のセパレート画像信号と二次側のＤＣ電力とを分離するために使用され得る。ディスプレイデバイスがセパレート画像信号を受信する時、セパレート画像信号によってアイソレーション回路２６０が始動信号を出力することが許可され制御回路２７０を始動する。アイソレーション回路２６０が始動信号を出力した後、制御回路２７０は第１の整流器回路２００によって出力されたＤＣ電力を電力モジュール２５０に送信する。

一つの実施形態において、セパレート画像信号はＨ−ＳＹＮＣ信号であり得る。他の実施形態では、セパレート画像信号はＶ−ＳＹＮＣ信号であり得る。ここでのセパレート画像信号は、待機またはスリープモードにおいて、アイソレーション回路２６０が駆動回路２３０を始動するための始動信号を出力することを許可するために使用される。その他の実施形態では、アイソレーション回路２６０は、アイソレーション回路２６０が駆動回路２３０を始動するための始動信号を出力することを許可することができる使用許可信号を受信することもできる。

一つの実施形態において、電力モジュール２５０を適切に始動するよう、アイソレーション回路２６０によってセパレート画像信号が効果的に受信されるために、クランプ回路２８０及び第２の整流器回路２９０が採用される。クランプ回路２８０はセパレート画像信号を所定の電圧レベルにクランプし、第２の整流器回路２９０は、所定の電圧レベルにクランプされたセパレート画像信号を整流するためにクランプ回路２８０に接続される。クランプ回路２８０及び第２の整流器回路２９０は必要ではなく、要望に従って採用される。

一つの実施形態において、実際には、電力モジュール２５０は電源であり得る。他の実施形態では、電力モジュール２５０はＰＷＭ電力コントローラであり得る。更に他の実施形態では、電力モジュール２５０は電力制御チップであり得る。電力モジュール２５０は、第１の整流器回路２００によって出力されたＤＣ電力を受信してそれをディスプレイデバイスに送信し、それによって、適切に動作するようシステムに電源を提供する。

上述した回路構成に従って、通常の電源の状態では、ディスプレイデバイスが要求する電力は第１の整流器回路２００によって整流され、それから電力モジュール２５０によってシステムに供給されることができる。ディスプレイデバイスが待機状態になる時、第１の整流器回路２００によって出力されるＤＣ電力は、電力モジュール２５０に電力を提供することを停止し、第２の信号発生回路２２０が動作するために要求する電力のみを提供する。第１の信号発生回路２１０が第２の信号発生回路２２０にパルス信号を発生し、第２の信号発生回路２２０は始動信号を出力して駆動回路２３０をオンにし、駆動回路２３０を介して第２の信号発生回路２２０によって、電力モジュール２５０がディスプレイデバイスを始動することを許可する。それによって、待機状態における電子的要素の消費電力が減少されることができ、待機状態における全システムの消費電力が減少されることができる。

一方、システムが待機状態になった時、第１の整流器回路２００によって出力されるＤＣ電力が電力モジュール２５０に電力を供給することを停止し、使用許可信号として機能するセパレート画像信号の入力が一時停止される。アイソレーション回路２６０は、再度セパレート画像信号の受信を受けて、始動信号を制御回路２７０に出力し、制御回路２７０を制御することによって電力モジュール２５０を通常の動作状態に戻す。結果として、電力モジュール２５０へ電力を供給することを停止することによって、待機状態における全システムの消費電力が減少されることができる。

図４を参照すると、図４は本発明の第２の実施形態に従う電力制御回路の詳細な回路図である。

第２の実施形態において、第１の整流器回路２００は、ＡＣ電力をＤＣ電力に整流するため、４つのダイオード２０１、２０２、２０３、及び２０４を備える全波ブリッジ整流器回路である。他の実施形態（不図示）では、第１の整流器回路を動作する実需に従って、半波整流器回路が採用され得る。

第１の信号発生回路２１０は、第２の信号発生回路２２０にパルス信号を発生するために使用され、スイッチＳＷを備える。スイッチＳＷの一端は第２の信号発生回路２２０に接続され、一方、スイッチＳＷの他端は第１の抵抗器Ｒ１を通じて接地端に接続される。他の実施形態では、第１の信号発生回路２１０の安定性及び区別可能性及び第１の信号発生回路２１０のスイッチＳＷによって発生される信号を考慮すると、第２の抵抗器Ｒ２及び第１のキャパシタＣ１が追加され得る。第２の抵抗器Ｒ２の一端は第１の抵抗器Ｒ１に接続され、一方第２の抵抗器Ｒ２の他端は第２の信号発生回路２２０に接続される。第１のキャパシタＣ１の一端は第２の抵抗器Ｒ２に接続され、一方、第１のキャパシタＣ１の他端は接地端に接続される。

第２の信号発生回路２２０は、第１の整流器回路２００によって出力されたＤＣ電力及び第１の信号発生回路２１０によって出力されたパルス信号を受信し、次に始動信号を出力する。異なる電圧レベルに従って電力モジュール２５０の動作を制御するために、始動信号は高レベルまたは低レベル電圧信号であり得る。一つの実施形態において、ＪＫフリップフロップが使用され、Ｊ入力端及びＫ入力端は、第１の信号発生回路２１０の出力端、即ちスイッチＳＷの一端に接続される。Ｑ出力端は浮動し、Ｑバー出力端は駆動回路２３０に電気的に接続される。他の実施形態では、Ｑバー出力端は浮動し、Ｑ出力端は駆動回路２３０に電気的に接続される。さらに、前述のシステムブロック図に従って、一般の当業者は、Ｑ出力端またはＱバー出力端は電力モジュール２５０に直接接続されて動作を制御し得ることを理解すべきである。接続方法は電力モジュール２５０の特徴に従って変化する。

駆動回路２３０は始動信号を受信し、次に第１の整流器回路２００によって出力されたＤＣ電力を電力モジュール２５０に送信する。駆動回路２３０はＩＧＢＴであるトランジスタ２３１を備える。他の実施形態では、ＭＯＳＦＥＴ、バイポーラトランジスタ等も使用され得る。第３に抵抗器Ｒ３はＱバー出力端とトランジスタ２３１との間に接続される。

第２の信号発生回路２２０が正確なパルス信号を発見することを許可するため、電圧レギュレータ回路２４０はパルス信号の電圧を安定させるために使用され得る。電圧レギュレータ回路２４０ツェナーダイオード２４１を備え、ツェナーダイオード２４１の一端はスイッチＳＷに接続され、他端は接地端に接続される。

アイソレーション回路２６０は光カプラ２６１及び第４の抵抗器Ｒ４を備える。第４の抵抗器Ｒ４は光カプラ２６１の一次側と接地端との間に接続される。その上、第９の抵抗器Ｒ９はアイソレーション回路２６０とスイッチＳＷとの間に接続される。

制御回路２７０はアイソレーション回路２６０によって出力された始動信号を受信し、次に第１の整流器回路２００によって出力されたＤＣ電力を電力モジュール２５０に送信する。制御回路２７０はＩＧＢＴであるトランジスタ２７１を備える。他の実施形態では、ＭＯＳＦＥＴ、バイポーラトランジスタ等も採用され得る。トランジスタ２７１の入力端はアイソレーション回路２６０に接続され、出力端は電力モジュール２５０に接続される。その上、第１０の抵抗器Ｒ１０はスイッチＳＷに接続される。

クランプ回路２８０は、セパレート画像信号を所定の電圧レベルにクランプでき、第２のキャパシタＣ２及び第１のダイオードＤ１を備える。第２の整流器回路２９０はクランプ回路２８０に接続され、第３のキャパシタＣ３及び第２のダイオードＤ２を備える。第１のダイオードＤ１のＰ型側は接地端に接続され、Ｎ型側は第２のキャパシタＣ２の一端に接続される。第２のダイオードＤ２のＰ型側は第２のキャパシタＣ２と第１のダイオードＤ１との間に接続され、一方Ｎ型側は第２のキャパシタＣ２の一端に接続される。

その上、全回路を保護するために、ノイズをフィルタリングするため、第１の整流器回路２００の出力端は第４のキャパシタＣ４に接続される。さらに、第１の整流器回路２００の出力端は第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６に接続される。第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６は互いに直列に接続され、第６の抵抗器Ｒ６の他端は第５のキャパシタＣ５に接続される。他の実施形態では、第５の抵抗器Ｒ５及び第６の抵抗器Ｒ６は、しかるべく選択された後、単独の抵抗器に置き換えられる。第７の抵抗器Ｒ７及び第８の抵抗器Ｒ８は第１の整流器回路２００の出力端と電力モジュール２５０との間に接続される。他の実施形態では、第７の抵抗器Ｒ７及び第８の抵抗器Ｒ８は、しかるべく選択された後、単独の抵抗器に置き換えられる。

本発明の実施形態に従えば、ＩＣシステムは機械をオン及びオフする機能を有する必要がないので、電力制御回路は活動を完全に一時停止でき、従って、機械が完全にオフにされる時の基本消費電力が減少する。その上、信号発生回路及び／またはセパレート画像信号の相互協力を通じて、システムが、完全な電源オフから通常の電源オンへスイッチされようと、或いは電源オン状態において通常の動作モードから待機モードへスイッチされようと、ディスプレイデバイスが完全にオフ、または待機状態にある時のセパレート画像信号の入力によって、アイソレーション回路と同様に信号発生回路によって電力コントローラを制御することを通じて、システムの消費電力は大幅に減少されることができる。

本発明はこのように説明され、多くの方法で本発明が変化され得ることが明らかである。そのような変化は本発明の精神及び範囲からの逸脱と見なされるべきではなく、当業者に明らかなそのような全ての修正は、請求の範囲内に含まれることが意図されている。

本発明の第１の実施形態に従う電力制御回路のシステムブロック図である。本発明の第１の実施形態に従う電力制御回路の詳細な回路図である。本発明の第２の実施形態に従う電力制御回路のシステムブロック図である。本発明の第２の実施形態に従う電力制御回路の詳細な回路図である。

Claims

ディスプレイデバイスの電力制御回路であって、
セパレート画像信号を受信して始動信号を出力するためのアイソレーション回路と、
アイソレーション回路に接続され、始動信号を受信した後に、直流（ＤＣ）電力を出力して電力モジュールを始動する駆動回路と、
を備える電力制御回路。
セパレート画像信号は、水平同期（Ｈ−ＳＹＮＣ）信号である、請求項１に記載の電力制御回路。
セパレート画像信号は、垂直同期（Ｖ−ＳＹＮＣ）信号である、請求項１に記載の電力制御回路。
アイソレーション回路は、
光カプラと、
光カプラに接続された第１の抵抗器と、
を備える請求項１に記載の電力制御回路。
制御回路は、
トランジスタと、
トランジスタに接続された第２の抵抗器と、
トランジスタに接続された第１のキャパシタと、
を備える請求項１に記載の電力制御回路。
交流（ＡＣ）電力を受信してこのＡＣ電力をＤＣ電力に整流する第１の整流器回路を更に備える、請求項１に記載の電力制御回路。
セパレート画像信号の電圧を所定のレベルにクランプするためのクランプ回路を更に備え、このクランプ回路は、
第２のキャパシタと、
第１のキャパシタに接続された第１のダイオードと、
を備える請求項１に記載の電力制御回路。
所定のレベルにクランプされたセパレート画像信号を整流するための第２の整流器回路を更に備え、この第２の整流器回路は、
第２のダイオードと、
第２のダイオードに接続された第３のキャパシタと、
を備える請求項7に記載の電力制御回路。
第１の整流器回路とアイソレーション回路との間で互いに直列に接続された第３の抵抗器と第４の抵抗器とを更に備える請求項７に記載の電力制御回路。
第１の整流器回路の出力端と接地端との間に接続された第４のキャパシタを更に備える請求項９に記載の電力制御回路。
第１の整流器回路とアイソレーション回路との間に接続された抵抗器を更に備える請求項７に記載の電力制御回路。
第１の整流器回路の出力端と接地端との間に接続された第４のキャパシタを更に備える請求項１１に記載の電力制御回路。
第１の整流器回路と制御回路との間で互いに直列に接続された第５の抵抗器と第６の抵抗器を更に備える請求項７に記載の電力制御回路。
第１の整流器回路とアイソレーション回路との間に接続された抵抗器を更に備える請求項７に記載の電力制御回路。
ディスプレイデバイスの電力制御回路であって、このディスプレイデバイスは、電力モジュールを備え、当該電力制御回路は、
第１の信号を出力するための第１の信号発生回路と、
第１の信号発生回路に接続され、第１の信号を受信した後に第２の信号を出力するための第２の信号発生回路であって、第２の信号が、電力モジュールのオンとオフを制御する、第２の信号発生回路と、
第２の信号発生回路に接続され、第２の信号を受信した後にＤＣ電力を出力して電力モジュールを始動する駆動回路と、
セパレート画像信号を受信して始動信号を出力するアイソレーション回路と、
アイソレーション回路に接続され、始動信号を受信した後に、ＤＣ電力を出力して電力モジュールを始動する制御回路と、
を備える電力制御回路。
セパレート画像信号は、Ｈ−ＳＹＮＣ信号である請求項１５に記載の電力制御回路。
セパレート画像信号は、Ｖ−ＳＹＮＣ信号である請求項１５に記載の電力制御回路。
信号発生回路に接続され、第１の信号の電圧レベルの安定性を維持するための電圧レギュレータ回路を更に備える請求項１５に記載の電力制御回路。
電圧レギュレータ回路は、ツェナーダイオードを備える請求項１８に記載の電力制御回路。
信号発生回路は、
スイッチと、
一端がスイッチに接続され、他端が接地に接続された第１の抵抗器と、
一端がスイッチに接続された第２の抵抗器と、
第１の抵抗器と第２の抵抗器との間に接続された第１のキャパシタと、
を備える請求項１５に記載の電力制御回路。
第２の信号発生回路は、フリップフロップを備える請求項１５に記載の電力制御回路。
駆動回路は、
トランジスタと、
トランジスタに接続された第３の抵抗器と、
を備える請求項１５に記載の電力制御回路。
アイソレーション回路は、
光カプラと、
光カプラに接続された第１の抵抗器と、
を備える請求項１５に記載の電力制御回路。
アイソレーション回路と第１の信号発生回路との間に接続された第９の抵抗器を更に備える請求項２３に記載の電力制御回路。
制御回路は、トランジスタを備える請求項１５に記載の電力制御回路。
制御回路と第１の信号発生回路との間に接続された第１０の抵抗器を更に備える請求項２４に記載の電力制御回路。
ＡＣ電力を受信してこのＡＣ電力をＤＣ電力に整流するための第１の整流器回路を更に備える請求項１５に記載の電力制御回路。
第１の整流器回路と接地端との間に接続された第４のキャパシタを更に備える請求項２７に記載の電力制御回路。
第１の整流器回路と第１の信号発生回路との間で互いに直列に接続された第５の抵抗器と第６の抵抗器とを更に備える請求項２７に記載の電力制御回路。
第６の抵抗器と接地端との間に接続された第５のキャパシタを更に備える請求項２９に記載の電力制御回路。
第１の整流器回路と第１の信号発生回路との間に接続された抵抗器を更に備える請求項２７に記載の電力制御回路。
抵抗器と接地端との間に接続された第５のキャパシタを更に備える請求項３１に記載の電力制御回路。
第１の整流器回路と電力モジュールとの間で互いに直列に接続された第７の抵抗器と第８の抵抗器とを更に備える請求項２７に記載の電力制御回路。
セパレート画像信号の電圧を所定のレベルにクランプするためのクランプ回路を更に備え、クランプ回路は、
第２のキャパシタと、
第１のキャパシタに接続された第１のダイオードと、
を備える請求項１５に記載の電力制御回路。
第１の整流器回路と第１の信号発生回路との間に接続された抵抗器を更に備える請求項３４に記載の電力制御回路。
所定のレベルにクランプされたセパレート画像信号の電圧を整流するための第２の整流器回路を更に備え、第２の整流器回路は、
第２のダイオードと、
第２のダイオードに接続された第３のキャパシタと、
を備える請求項１５に記載の電力制御回路。