JP2007134540A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007134540A JP2007134540A JP2005326932A JP2005326932A JP2007134540A JP 2007134540 A JP2007134540 A JP 2007134540A JP 2005326932 A JP2005326932 A JP 2005326932A JP 2005326932 A JP2005326932 A JP 2005326932A JP 2007134540 A JP2007134540 A JP 2007134540A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor elements
- underfill resin
- semiconductor
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】隣接配置された複数の半導体素子の下面側にアンダーフィル樹脂を同時にかつ安定して充填できる半導体装置を提供する。
【解決手段】複数の半導体素子2,3を回路基板1上にバンプ4,5を介してフェースダウン実装するとともに、半導体素子2,3の下面と回路基板1の上面との隙間にアンダーフィル樹脂6を充填してなる半導体装置である。複数の半導体素子2,3は回路基板1上に隣接配置されており、隣接する半導体素子2,3の中間の回路基板1上に、半導体素子2,3の下面と回路基板1の上面との隙間へのアンダーフィル樹脂6の流入を促す突起物9が配置されている。
【選択図】 図2
【解決手段】複数の半導体素子2,3を回路基板1上にバンプ4,5を介してフェースダウン実装するとともに、半導体素子2,3の下面と回路基板1の上面との隙間にアンダーフィル樹脂6を充填してなる半導体装置である。複数の半導体素子2,3は回路基板1上に隣接配置されており、隣接する半導体素子2,3の中間の回路基板1上に、半導体素子2,3の下面と回路基板1の上面との隙間へのアンダーフィル樹脂6の流入を促す突起物9が配置されている。
【選択図】 図2
Description
本発明は、複数の半導体素子を回路基板上にフェースダウン実装するとともに、半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填してなる半導体装置およびその製造方法に関するものである。
従来、回路基板に半導体素子(ベアチップIC)を搭載する方法として、半導体素子をバンプ(突起電極)を介して回路基板にフェースダウン実装するとともに、半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填することが行われる。アンダーフィル樹脂は、半導体素子の接合強度の向上、バンプの酸化防止、半導体素子から回路基板への熱伝達向上などを目的としている。
半導体素子の高密度化、半導体装置の高機能化に伴い、半導体素子を回路基板に複数個配置したマルチチップモジュール技術の開発が進められている。このようなマルチチップモジュールにおいて、半導体素子の角部に切欠を設けたり、半導体素子の配置を工夫することによって、それらの略中央位置にアンダーフィル樹脂の充填部を形成したものが提案されている(特許文献1参照)。
この場合は、複数個の半導体素子を隙間なく配置することで、マルチチップモジュールの小型化を実現するとともに、半導体素子と回路基板とが対向する全領域にアンダーフィル樹脂を同時に充填することが可能になる。
この場合は、複数個の半導体素子を隙間なく配置することで、マルチチップモジュールの小型化を実現するとともに、半導体素子と回路基板とが対向する全領域にアンダーフィル樹脂を同時に充填することが可能になる。
しかしながら、特許文献1の場合、隣接する半導体素子の間にアンダーフィル樹脂の充填用ノズルを、半導体素子の高さより低い位置まで挿入するための領域を設ける必要がある。例えば、半導体素子に切欠部を設ける場合には、半導体素子に加工が必要になり、製造コストの上昇を招くとともに、加工状態や加工位置によっては素子強度の低下を招く恐れがある。また、半導体素子の間に充填部を設ける場合には、半導体素子で充填部を取り囲む必要があるため、4個の場合には有効であるが、2個あるいは3個の半導体素子を隣接配置した場合には効果的でない。
図9,図10は2個の半導体素子40,41を隣接配置した例である。半導体素子40,41はそれぞれバンプ40a,41aを介して回路基板42にフェースダウン実装される。2つの半導体素子40,41の間に充填用ノズル43を挿入し、アンダーフィル樹脂44を吐出することで、1回の充填作業で2つの半導体素子40,41の下面側にアンダーフィル樹脂44を充填することが可能になる。なお、半導体素子40,41の周囲には、アンダーフィル樹脂44の拡がりを防止するための囲い45が設けられている。
上記の例は、半導体素子40,41の間にノズル43を挿入できる間隔D1 を設けた場合であるが、アンダーフィル樹脂44の充填領域を削減し、回路面積を小さくするために、図11,図12に示すように、2つの半導体素子40,41の間隔D2 を狭くするのが望ましい。隣接する半導体素子40,41の間隔D2 が狭くなると、半導体素子40,41の間に充填用ノズル43を挿入できなくなるため、ノズル43を半導体素子40,41の中間部上方に位置させるか、あるいは半導体素子40,41の上面に当接させた状態で、アンダーフィル樹脂44を吐出しなければならない。
しかしながら、この場合には、図12に示すように、ノズル43から吐出されたアンダーフィル樹脂44が表面張力によって半導体素子40,41の側壁の下端位置で停止してしまい、半導体素子40,41の下面側に安定して充填できなくなるという問題が発生する。さらに、この場合にはアンダーフィル樹脂44が半導体素子40,41の周囲にも回り込まなくなる。
特開平7−86492号公報
そこで、本発明の目的は、隣接配置された複数の半導体素子の下面側にアンダーフィル樹脂を同時にかつ安定して充填できる半導体装置およびその製造方法を提供することにある。
上記目的を達成するため、本発明は、複数の半導体素子を回路基板上にバンプを介してフェースダウン実装するとともに、半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填してなる半導体装置において、上記複数の半導体素子は回路基板上に隣接配置されており、上記隣接する半導体素子の中間の回路基板上に、半導体素子の下面と回路基板の上面との隙間へのアンダーフィル樹脂の流入を促す突起物が配置されていることを特徴とするものである。
本発明に係る半導体装置の製造方法は、複数の半導体素子を隣接して回路基板上にバンプを介してフェースダウン実装する工程と、上記隣接する半導体素子の中間の回路基板上に、半導体素子の下面と回路基板の上面との隙間へのアンダーフィル樹脂の流入を促す突起物を配置する工程と、上記突起物の上方からアンダーフィル樹脂を供給し、上記半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填する工程と、を有するものである。
アンダーフィル樹脂を隣接する半導体素子の隙間へ充填する際、半導体素子の側壁の下端位置でアンダーフィル樹脂の流れが停止してしまうのは、半導体素子の側壁の隙間から半導体素子の下面側に流入しようとしたとき、表面積が急拡大するため、アンダーフィル樹脂の持つ表面張力によって流れが停止してしまうためであると考えられる。
そこで、本発明では、半導体素子の側壁の隙間に入ったアンダーフィル樹脂を半導体素子の下面側へ導入するために、毛細管現象を利用してアンダーフィル樹脂の導入の起点となる突起物を、隣接する半導体素子の中間の回路基板上に設けたものである。
すなわち、隣接する半導体素子の中間の回路基板上に突起物を設け、この突起物の上方からアンダーフィル樹脂を吐出すると、隣接する半導体素子の側壁の隙間から半導体素子の下面側への流入経路の途中において、毛細管現象によりアンダーフィル樹脂の流入を促進させる隙間が生じ、この隙間を通って半導体素子の下面側へ流れ込む。一旦アンダーフィル樹脂が半導体素子の下面側へ流れ込めば、後続のアンダーフィル樹脂が続いて流れ込むので、半導体素子の下面側の空間にアンダーフィル樹脂を充填できる。突起物は、隣接する半導体素子の対向した側壁の全領域に亘って設ける必要はなく、中間の1箇所のみに設ければよい。つまり、アンダーフィル樹脂の流入を阻害している領域の1箇所だけでも導入経路を確保すればよい。
そこで、本発明では、半導体素子の側壁の隙間に入ったアンダーフィル樹脂を半導体素子の下面側へ導入するために、毛細管現象を利用してアンダーフィル樹脂の導入の起点となる突起物を、隣接する半導体素子の中間の回路基板上に設けたものである。
すなわち、隣接する半導体素子の中間の回路基板上に突起物を設け、この突起物の上方からアンダーフィル樹脂を吐出すると、隣接する半導体素子の側壁の隙間から半導体素子の下面側への流入経路の途中において、毛細管現象によりアンダーフィル樹脂の流入を促進させる隙間が生じ、この隙間を通って半導体素子の下面側へ流れ込む。一旦アンダーフィル樹脂が半導体素子の下面側へ流れ込めば、後続のアンダーフィル樹脂が続いて流れ込むので、半導体素子の下面側の空間にアンダーフィル樹脂を充填できる。突起物は、隣接する半導体素子の対向した側壁の全領域に亘って設ける必要はなく、中間の1箇所のみに設ければよい。つまり、アンダーフィル樹脂の流入を阻害している領域の1箇所だけでも導入経路を確保すればよい。
上記突起物の幅を、隣接する半導体素子の間隔より小さく、上記突起物の高さを、上記半導体素子の下面と回路基板の上面との隙間と同等またはこれより高くするのがよい。
突起物の幅を隣接する半導体素子の間隔より小さくすることで、突起物と半導体素子の側壁との間に狭い空間を形成でき、毛細管現象によるアンダーフィル樹脂の吸込みを促進できる。また、突起物の高さを半導体素子の下面と回路基板の上面との隙間以上とすることで、半導体素子の側壁の隙間に入った樹脂が突起物に濡れやすく、アンダーフィル樹脂の導入効果が高い。
突起物の幅を隣接する半導体素子の間隔より小さくすることで、突起物と半導体素子の側壁との間に狭い空間を形成でき、毛細管現象によるアンダーフィル樹脂の吸込みを促進できる。また、突起物の高さを半導体素子の下面と回路基板の上面との隙間以上とすることで、半導体素子の側壁の隙間に入った樹脂が突起物に濡れやすく、アンダーフィル樹脂の導入効果が高い。
上記突起物としては、上記回路基板上に実装された上記半導体素子より小型のチップ部品を用いてもよい。
例えば小型の角形チップ部品を隣接する半導体素子の間の回路基板上に実装することで、本発明の効果を得ることが可能である。このチップ部品は、何らかの回路機能を有する部品であってもよいし、回路機能を有しないダミー部品であってもよい。
例えば小型の角形チップ部品を隣接する半導体素子の間の回路基板上に実装することで、本発明の効果を得ることが可能である。このチップ部品は、何らかの回路機能を有する部品であってもよいし、回路機能を有しないダミー部品であってもよい。
上記隣接する半導体素子の間隔を、上記アンダーフィル樹脂の充填用ノズルの径とこのノズルの位置決めばらつきの幅との和より小さくするのがよい。
アンダーフィル樹脂の充填にディスペンサなどの自動塗布装置を用いる場合、ノズルの位置決めばらつきがあるので、従来のようにノズルを半導体素子の隙間に挿入するには、半導体素子の間隔をノズルの径とこのノズルの位置決めばらつきの幅との和より大きくしなければならず、回路面積が大きくなる。これに対し、本発明では、ノズルを半導体素子の上方に位置させたままアンダーフィル樹脂を充填できるので、隣接する半導体素子の間隔を充填用ノズルの径とノズルの位置決めばらつきの幅との和より小さくすることができる。その結果、回路面積を小さくできる。
なお、ノズルの径は樹脂材料によって異なり、0.35〜2.76mm程度と幅広く存在しており、設備のノズル位置決め精度は±0.1mm程度である。
さらに本発明では、隣接する半導体素子の間隔を充填用ノズルの径より小さくしても問題なく充填でき、回路面積をさらに小さくできる。
アンダーフィル樹脂の充填にディスペンサなどの自動塗布装置を用いる場合、ノズルの位置決めばらつきがあるので、従来のようにノズルを半導体素子の隙間に挿入するには、半導体素子の間隔をノズルの径とこのノズルの位置決めばらつきの幅との和より大きくしなければならず、回路面積が大きくなる。これに対し、本発明では、ノズルを半導体素子の上方に位置させたままアンダーフィル樹脂を充填できるので、隣接する半導体素子の間隔を充填用ノズルの径とノズルの位置決めばらつきの幅との和より小さくすることができる。その結果、回路面積を小さくできる。
なお、ノズルの径は樹脂材料によって異なり、0.35〜2.76mm程度と幅広く存在しており、設備のノズル位置決め精度は±0.1mm程度である。
さらに本発明では、隣接する半導体素子の間隔を充填用ノズルの径より小さくしても問題なく充填でき、回路面積をさらに小さくできる。
以上のように、本発明によれば、半導体素子の側壁の隙間に入ったアンダーフィル樹脂を半導体素子の下面側へ導入するために、毛細管現象を利用してアンダーフィル樹脂の導入の起点となる突起物を、隣接する半導体素子の中間の回路基板上に設けたので、複数の半導体素子の下面側の空間にアンダーフィル樹脂を同時にかつ安定して充填できる。
以下に、本発明の実施の形態を図面を参照して説明する。
(第1実施形態)
図1,図2は本発明にかかる半導体装置の第1実施形態を示す。
この半導体装置(マルチチップモジュール)A1は、回路基板1とその上に隣接してフェースダウン実装された複数(ここでは2個)の半導体素子2,3とで構成されている。半導体素子2,3の下面にはそれぞれバンプ4,5が固定されており、これらバンプ4,5を介して回路基板1に接合されている。バンプ4,5としては金バンプ、はんだバンプなど公知のバンプを使用すればよい。隣接する半導体素子2,3の間隔Dは、後述するように充填用ノズル10の直径φと位置決めばらつきの幅dPとの和より狭く設定されており、ノズル10を半導体素子2,3の間には挿入できないようになっている。
図1,図2は本発明にかかる半導体装置の第1実施形態を示す。
この半導体装置(マルチチップモジュール)A1は、回路基板1とその上に隣接してフェースダウン実装された複数(ここでは2個)の半導体素子2,3とで構成されている。半導体素子2,3の下面にはそれぞれバンプ4,5が固定されており、これらバンプ4,5を介して回路基板1に接合されている。バンプ4,5としては金バンプ、はんだバンプなど公知のバンプを使用すればよい。隣接する半導体素子2,3の間隔Dは、後述するように充填用ノズル10の直径φと位置決めばらつきの幅dPとの和より狭く設定されており、ノズル10を半導体素子2,3の間には挿入できないようになっている。
半導体素子2,3の周囲および半導体素子2,3の下面と回路基板1の上面との隙間には、アンダーフィル樹脂6が充填されている。半導体素子2,3の周囲の回路基板1上には、アンダーフィル樹脂6の拡がりを防止するための囲いがソルダーレジスト膜7などによって形成されている。この例では、ソルダーレジスト膜7に設けた開口部7aの内縁が囲いとなる。
半導体素子2,3の中間の回路基板1上には、アンダーフィル樹脂6の流入を促進させる作用を持つ突起物9が配置されている。突起物9としては、絶縁物、導電物のいずれでもよく、樹脂濡れ性のよい物体であればよい。この例では、突起物9として、角形の小型チップ部品を用いており、チップ部品9の側面が半導体素子2,3の側壁と平行になるように配置されている。突起物9の高さHは、アンダーフィル樹脂6の表面張力に依存して設定されるが、半導体素子2,3の下面と回路基板1の上面との隙間S1 と同一高さまたはこれより高く、回路基板1から半導体素子2,3の上面までの高さS2 より低いものが、充填性の面で望ましい。
S2 >H≧S1
なお、突起物9の高さHが隙間S1 より多少低くても、効果はある。
また、突起物9の幅Wは半導体素子2,3の隙間Dより短く、突起物9と半導体素子2,3との間にアンダーフィル樹脂6が流入しやすい隙間を生じさせるものがよい。
W<D
突起物9の長さLは任意であるが、半導体素子2,3の対向する辺の長さに比べて十分に短くてもよい。
S2 >H≧S1
なお、突起物9の高さHが隙間S1 より多少低くても、効果はある。
また、突起物9の幅Wは半導体素子2,3の隙間Dより短く、突起物9と半導体素子2,3との間にアンダーフィル樹脂6が流入しやすい隙間を生じさせるものがよい。
W<D
突起物9の長さLは任意であるが、半導体素子2,3の対向する辺の長さに比べて十分に短くてもよい。
ここで、上記半導体装置A1の製造方法、特にアンダーフィル樹脂6の充填方法について、図3を参照しながら説明する。
図3の(a)は、充填用ノズル10を半導体素子2,3の中間位置の上方、特に突起物9の直上に配置し、アンダーフィル樹脂6の供給を開始した状態を示す。なお、ノズル10を半導体素子2,3の上面に当接させてもよい。ノズル10から供給されたアンダーフィル樹脂6は半導体素子2,3の側壁の隙間に入り、突起物9に付着する。
図3の(b)は、アンダーフィル樹脂6の充填が進行した状態を示す。突起物9の存在によって、アンダーフィル樹脂6は毛細管現象により半導体素子2,3と突起物9との間に入り込み、さらに半導体素子2,3の下面側へと流れ込む。一旦アンダーフィル樹脂6が半導体素子2,3の下面側へ流れ込めば、後続のアンダーフィル樹脂6が連続して流れ込むので、半導体素子2,3の下面側の空間にアンダーフィル樹脂6が充填される。
図3の(a)は、充填用ノズル10を半導体素子2,3の中間位置の上方、特に突起物9の直上に配置し、アンダーフィル樹脂6の供給を開始した状態を示す。なお、ノズル10を半導体素子2,3の上面に当接させてもよい。ノズル10から供給されたアンダーフィル樹脂6は半導体素子2,3の側壁の隙間に入り、突起物9に付着する。
図3の(b)は、アンダーフィル樹脂6の充填が進行した状態を示す。突起物9の存在によって、アンダーフィル樹脂6は毛細管現象により半導体素子2,3と突起物9との間に入り込み、さらに半導体素子2,3の下面側へと流れ込む。一旦アンダーフィル樹脂6が半導体素子2,3の下面側へ流れ込めば、後続のアンダーフィル樹脂6が連続して流れ込むので、半導体素子2,3の下面側の空間にアンダーフィル樹脂6が充填される。
図3に示すように、ディスペンサを用いてアンダーフィル樹脂6を充填する場合、幅dP分だけノズル10の位置にばらつきがある。したがって、従来のようにノズル10を半導体素子2,3の高さより低い位置まで挿入するには、半導体素子2,3の隙間Dをノズル10の径φと位置決めばらつきの幅dPとの和より広くする必要がある。
これに対し、本発明では半導体素子2,3の隙間Dがφ+dPより狭くても、すなわちノズル10を半導体素子2,3の高さより低い位置まで挿入できなくても、半導体素子2,3の間に突起物9を配置することで、アンダーフィル樹脂6を安定して充填できるようになる。特に、突起物9は2つの半導体素子2,3の対向する辺のほぼ全長に亘って、あるいは複数個配置する必要はなく、図1に示すように、中間の1箇所に小型の突起物9を1個配置するだけで足りる。そのため、半導体装置A1のコスト上昇を招くことがなく、かつ回路面積の拡大を抑制できる。なお、突起物9がチップ部品の場合、何らかの回路機能を持つものであってもよい。
なお、本発明は、半導体素子2,3の隙間Dがノズル10の径φより小さい場合であっても、上記と同様に有効である。
これに対し、本発明では半導体素子2,3の隙間Dがφ+dPより狭くても、すなわちノズル10を半導体素子2,3の高さより低い位置まで挿入できなくても、半導体素子2,3の間に突起物9を配置することで、アンダーフィル樹脂6を安定して充填できるようになる。特に、突起物9は2つの半導体素子2,3の対向する辺のほぼ全長に亘って、あるいは複数個配置する必要はなく、図1に示すように、中間の1箇所に小型の突起物9を1個配置するだけで足りる。そのため、半導体装置A1のコスト上昇を招くことがなく、かつ回路面積の拡大を抑制できる。なお、突起物9がチップ部品の場合、何らかの回路機能を持つものであってもよい。
なお、本発明は、半導体素子2,3の隙間Dがノズル10の径φより小さい場合であっても、上記と同様に有効である。
(第2実施形態)
図4,図5は本発明にかかる半導体装置の第2実施形態を示す。
この実施形態の半導体装置A2は、隣合う半導体素子2,3aの形状が異なる例を示している。半導体素子3aは半導体素子2より小型に形成され、両半導体素子2,3aが対向する辺の間に突起物9が配置されている。この実施形態では、回路基板1上のバンプ4,5を接合する部分を除くほぼ全面にソルダーレジスト膜7を形成するとともに、半導体素子2,3aの周囲を取り囲むようにソルダーレジスト膜7に溝またはスリット7bを形成することで、アンダーフィル樹脂6の充填領域を限定する囲いとしている。すなわち、溝7bの内側縁部でアンダーフィル樹脂6の拡がりを止めることができる。
図4,図5は本発明にかかる半導体装置の第2実施形態を示す。
この実施形態の半導体装置A2は、隣合う半導体素子2,3aの形状が異なる例を示している。半導体素子3aは半導体素子2より小型に形成され、両半導体素子2,3aが対向する辺の間に突起物9が配置されている。この実施形態では、回路基板1上のバンプ4,5を接合する部分を除くほぼ全面にソルダーレジスト膜7を形成するとともに、半導体素子2,3aの周囲を取り囲むようにソルダーレジスト膜7に溝またはスリット7bを形成することで、アンダーフィル樹脂6の充填領域を限定する囲いとしている。すなわち、溝7bの内側縁部でアンダーフィル樹脂6の拡がりを止めることができる。
この場合も、突起物9の直上位置から充填用ノズルによってアンダーフィル樹脂6を供給すれば、アンダーフィル樹脂6は半導体素子2,3aの下面側の空間に安定して充填される。半導体素子2,3aの大きさが異なる場合には、アンダーフィル樹脂6を同時充填すると、樹脂6が必要以上に広がることがあるが、囲い7bによってアンダーフィル樹脂6の充填領域を制限しているので、所定の範囲にアンダーフィル樹脂6を収めることができる。
(第3実施形態)
図6は本発明にかかる半導体装置の第3実施形態を示す。
この半導体装置A3では、4個の半導体素子20〜23が格子状に隣接配列され、4個の半導体素子20〜23の角部で囲まれた中心位置の回路基板(図示せず)上に突起物24が配置されている。突起物24の直上位置からアンダーフィル樹脂を供給すれば、突起物24にそって半導体素子20〜23の下面側の空間に導入され、半導体素子20〜23の下面側の空間に安定して充填される。
図6は本発明にかかる半導体装置の第3実施形態を示す。
この半導体装置A3では、4個の半導体素子20〜23が格子状に隣接配列され、4個の半導体素子20〜23の角部で囲まれた中心位置の回路基板(図示せず)上に突起物24が配置されている。突起物24の直上位置からアンダーフィル樹脂を供給すれば、突起物24にそって半導体素子20〜23の下面側の空間に導入され、半導体素子20〜23の下面側の空間に安定して充填される。
(第4実施形態)
図7は本発明にかかる半導体装置の第4実施形態を示す。
この半導体装置A4では、3個の半導体素子30〜32を隣接配置した例であり、半導体素子30,31が半導体素子32に比べて小型に構成されている。半導体素子30,31の角部と半導体素子32の側面との間の回路基板(図示せず)上に突起物33が配置されている。突起物33の直上位置からアンダーフィル樹脂を供給することで、突起物33にそって流れたアンダーフィル樹脂は半導体素子30〜32の下面側の空間に安定して導入される。
図7は本発明にかかる半導体装置の第4実施形態を示す。
この半導体装置A4では、3個の半導体素子30〜32を隣接配置した例であり、半導体素子30,31が半導体素子32に比べて小型に構成されている。半導体素子30,31の角部と半導体素子32の側面との間の回路基板(図示せず)上に突起物33が配置されている。突起物33の直上位置からアンダーフィル樹脂を供給することで、突起物33にそって流れたアンダーフィル樹脂は半導体素子30〜32の下面側の空間に安定して導入される。
第1,第2の実施形態では、アンダーフィル樹脂6の拡がりを防止するための囲いとして、ソルダーレジスト膜7に開口部7aまたは溝7bを形成したが、図8に示すように、半導体素子の周囲を取り囲むようにダム8を形成してもよい。この例では、ダム8をソルダーレジスト膜7の上に形成したが、回路基板1の上に直接形成してもよい。
本発明における突起物としては、小型チップ部品に限るものではなく、セラミック片、樹脂片、金属片などを用いてもよい。アンダーフィル樹脂との濡れ性のよい部品がよい。また、回路基板上に搭載されるものに限らず、回路基板を貫通するピンのようなものでもよく、回路基板自身が予め突起を有するように形成されているものでもよい。さらに、上記のピンを使う場合は、アンダーフィル樹脂の充填時のみ設けられるものであっても構わない。
A1〜A4 半導体装置
1 回路基板
2,3 半導体素子
4,5 バンプ
6 アンダーフィル樹脂
7 ソルダーレジスト膜
9 突起物(チップ部品)
1 回路基板
2,3 半導体素子
4,5 バンプ
6 アンダーフィル樹脂
7 ソルダーレジスト膜
9 突起物(チップ部品)
Claims (9)
- 複数の半導体素子を回路基板上にバンプを介してフェースダウン実装するとともに、半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填してなる半導体装置において、
上記複数の半導体素子は回路基板上に隣接配置されており、
上記隣接する半導体素子の中間の回路基板上に、半導体素子の下面と回路基板の上面との隙間へのアンダーフィル樹脂の流入を促す突起物が配置されていることを特徴とする半導体装置。 - 上記突起物の幅は、隣接する半導体素子の間隔より小さく、上記突起物の高さは、上記半導体素子の下面と回路基板の上面との隙間と同等またはこれより高いことを特徴とする請求項1に記載の半導体装置。
- 上記突起物は、上記回路基板上に実装された上記半導体素子より小型のチップ部品であることを特徴とする請求項1または2に記載の半導体装置。
- 上記隣接する半導体素子の間隔は、上記アンダーフィル樹脂の充填用ノズルの径とこのノズルの位置決めばらつきの幅との和より小さいことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 上記隣接する半導体素子の間隔は、上記アンダーフィル樹脂の充填用ノズルの径より小さいことを特徴とする請求項1ないし3のいずれかに記載の半導体装置。
- 複数の半導体素子を隣接して回路基板上にバンプを介してフェースダウン実装する工程と、
上記隣接する半導体素子の中間の回路基板上に、半導体素子の下面と回路基板の上面との隙間へのアンダーフィル樹脂の流入を促す突起物を配置する工程と、
上記突起物の上方からアンダーフィル樹脂を供給し、上記半導体素子の下面と回路基板の上面との隙間にアンダーフィル樹脂を充填する工程と、を有することを特徴とする半導体装置の製造方法。 - 上記突起物の幅は、隣接する半導体素子の間隔より小さく、上記突起物の高さは、上記半導体素子の下面と回路基板の上面との隙間と同等またはこれより高いことを特徴とする請求項6に記載の半導体装置の製造方法。
- 上記突起物は、上記回路基板上に実装された上記半導体素子より小型のチップ部品であることを特徴とする請求項6または7に記載の半導体装置の製造方法。
- 上記隣接する半導体素子の間隔は、上記アンダーフィル樹脂の充填用ノズルの径より小さいことを特徴とする請求項6ないし8のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326932A JP2007134540A (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326932A JP2007134540A (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007134540A true JP2007134540A (ja) | 2007-05-31 |
Family
ID=38155947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005326932A Pending JP2007134540A (ja) | 2005-11-11 | 2005-11-11 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007134540A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050128A (ja) * | 2008-08-19 | 2010-03-04 | Alps Electric Co Ltd | 半導体チップモジュール |
EP2214204A1 (en) * | 2007-10-17 | 2010-08-04 | Panasonic Corporation | Mounting structure |
JP2011129742A (ja) * | 2009-12-18 | 2011-06-30 | Casio Computer Co Ltd | 半導体装置の実装構造および半導体装置の実装方法 |
TWI560847B (en) * | 2011-03-16 | 2016-12-01 | Toshiba Kk | Semiconductor devices and memory system |
JP2017005175A (ja) * | 2015-06-12 | 2017-01-05 | 凸版印刷株式会社 | 半導体パッケージ基板、半導体パッケージおよびその製造方法 |
JP2020095995A (ja) * | 2018-12-10 | 2020-06-18 | パナソニックIpマネジメント株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2023509669A (ja) * | 2020-01-13 | 2023-03-09 | エイエムエス-オスラム インターナショナル ゲーエムベーハー | ケーシング、オプトエレクトロニクス半導体構成部材および製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172035A (ja) * | 1995-12-04 | 1997-06-30 | Motorola Inc | フリップ・チップ半導体素子にアンダーフィルを行う方法およびそれによって製造された素子 |
JP2001196521A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002208670A (ja) * | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 |
-
2005
- 2005-11-11 JP JP2005326932A patent/JP2007134540A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172035A (ja) * | 1995-12-04 | 1997-06-30 | Motorola Inc | フリップ・チップ半導体素子にアンダーフィルを行う方法およびそれによって製造された素子 |
JP2001196521A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002208670A (ja) * | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2214204A1 (en) * | 2007-10-17 | 2010-08-04 | Panasonic Corporation | Mounting structure |
EP2214204A4 (en) * | 2007-10-17 | 2012-05-09 | Panasonic Corp | MOUNTING STRUCTURE |
US8378472B2 (en) | 2007-10-17 | 2013-02-19 | Panasonic Corporation | Mounting structure for semiconductor element with underfill resin |
JP2010050128A (ja) * | 2008-08-19 | 2010-03-04 | Alps Electric Co Ltd | 半導体チップモジュール |
JP4589428B2 (ja) * | 2008-08-19 | 2010-12-01 | アルプス電気株式会社 | 半導体チップモジュール |
JP2011129742A (ja) * | 2009-12-18 | 2011-06-30 | Casio Computer Co Ltd | 半導体装置の実装構造および半導体装置の実装方法 |
TWI560847B (en) * | 2011-03-16 | 2016-12-01 | Toshiba Kk | Semiconductor devices and memory system |
JP2017005175A (ja) * | 2015-06-12 | 2017-01-05 | 凸版印刷株式会社 | 半導体パッケージ基板、半導体パッケージおよびその製造方法 |
JP2020095995A (ja) * | 2018-12-10 | 2020-06-18 | パナソニックIpマネジメント株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7202869B2 (ja) | 2018-12-10 | 2023-01-12 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2023509669A (ja) * | 2020-01-13 | 2023-03-09 | エイエムエス-オスラム インターナショナル ゲーエムベーハー | ケーシング、オプトエレクトロニクス半導体構成部材および製造方法 |
JP7439268B2 (ja) | 2020-01-13 | 2024-02-27 | エイエムエス-オスラム インターナショナル ゲーエムベーハー | ケーシング、オプトエレクトロニクス半導体構成部材および製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101212661B1 (ko) | 반도체 장치 실장 기판 및 반도체 장치 실장 구조 | |
JP2007134540A (ja) | 半導体装置およびその製造方法 | |
US9466784B2 (en) | Semiconductor device having multiple magnetic shield members | |
TWI430416B (zh) | 覆晶安裝基板 | |
JP4415717B2 (ja) | 半導体装置及びその製造方法 | |
JP6344919B2 (ja) | プリント回路板及び積層型半導体装置 | |
JP2007189044A (ja) | 基板および半導体装置 | |
JP2008252027A (ja) | 半導体装置 | |
KR20080087625A (ko) | 격리 솔더 패드 | |
US20080096314A1 (en) | Ball grid array package and method thereof | |
JP4760361B2 (ja) | 半導体装置 | |
JP2010153495A (ja) | 半導体装置 | |
US10325783B2 (en) | Semiconductor device including structure to control underfill material flow | |
JP2008171879A (ja) | プリント基板およびパッケージ実装構造 | |
JP7236807B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
KR20160022603A (ko) | 플립칩 패키지 및 그 제조 방법 | |
JP2009182155A (ja) | Lsiパッケージ及びlsiパッケージ搭載型の電子部品 | |
WO2018159309A1 (ja) | 半導体装置およびその製造方法 | |
JP2007165832A (ja) | 電子部品の実装構造、及びその実装方法 | |
TWI420643B (zh) | 具有矽穿孔之晶片結構、形成方法以及使用該晶片結構之堆疊構造 | |
KR101778395B1 (ko) | 3d 프린팅 기술을 이용한 반도체 패키지 | |
JP6352149B2 (ja) | 電子部品の実装構造 | |
JP2006269772A (ja) | 半導体パッケージ、配線基板、及び半導体装置 | |
JP2010118575A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010212421A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110111 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20111011 Free format text: JAPANESE INTERMEDIATE CODE: A02 |