JP2007129227A - 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置 - Google Patents

電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置 Download PDF

Info

Publication number
JP2007129227A
JP2007129227A JP2006297445A JP2006297445A JP2007129227A JP 2007129227 A JP2007129227 A JP 2007129227A JP 2006297445 A JP2006297445 A JP 2006297445A JP 2006297445 A JP2006297445 A JP 2006297445A JP 2007129227 A JP2007129227 A JP 2007129227A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
electronic device
sam
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006297445A
Other languages
English (en)
Inventor
Shunpu Li
リー シュンプ
Christopher Newsome
ニューサム クリストファー
David Russel
ラッセル デイビット
Thomas Kugler
クグラー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JP2007129227A publication Critical patent/JP2007129227A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/165Monolayers, e.g. Langmuir-Blodgett
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285Langmuir-Blodgett techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】電子装置の製造のための速やかで廉価な高解像度パターニング方法を提供する。
【解決手段】電子装置の製造方法は、表面エネルギーパターンを基板上に作成し、第1の液体を基板上にブラシ塗布し、基板上の表面エネルギーパターンに応じて液体のパターンを形成する工程を有する。また、薄膜トランジスタは、導電層と、導電層上に形成された絶縁体の層と、絶縁体の層の上に形成された導電物質及び第1の自己組織化単層膜(SAM)のパターンと、導電物質上に形成された第2のSAMと、第1のSAM及び第2のSAMとの上に形成された半導体層とを有する。更に、塗布装置はインク吸収性のブラシヘッドと、インク流路によってブラシヘッドに接続されたインク容器と、搬送ベルトとを有し、搬送ベルトの表面がブラシヘッドと対向している。
【選択図】図1

Description

本発明の一態様は、薄膜トランジスタ等の素子を含む電子装置を、基板への液体の付与により製造する方法に関し、また、薄膜トランジスタ及び塗布装置に関する。
有機又は無機の溶液から加工可能な材料に基づく電子技術は、この数十年にわたり、多大な研究的関心を集めている。これらの材料は、発光ダイオード(LED)、光起電力電池、及び薄膜トランジスタ(TFT)などの広範囲の応用分野での利用の可能性を有することが証明されている。パターニング技術における最近の開発によれば、それらには剛体基板上及び可撓性基板上への大面積集積装置の形成の可能性があることがさらに証明されている。溶液からの加工に基づく構造体を製造する技術は、スクリーン印刷法、インクジェット印刷法、及びパターニングされた基板へのディップコート法等、いくつか存在している。スクリーン印刷法の印刷解像度は非常に限られており、工程で使用されるマスクが頻繁に傷むので、この技術でのコストは高くなる。インクジェット印刷法は大変有望な技術であるが、最近達成された自由書式印刷の解像度(50μm程度)は電子産業の要求に適合するにはまだ不十分である。予めパターニングを施した基板へのディップコート法は、基板上の液体の流れを制御することが困難であるため、実際の応用分野での利用は困難である。溶液の不足や溜りがあれば、ディップコート法によって形成されるパターニングの失敗となり得るのである。従って、溶液からの加工による高解像度の構造体の量産を可能とするためには、他のパターニング技術を開発することが望まれている。
高解像度の構造体の製造に利用できるリソグラフィ技術は多く存在するが、それらは原理的に多くの工程を必要とすること、及び、これに伴う位置決め工程により、製造工程におけるコストが甚だしく上昇する。本発明の目的のひとつは、電子装置の製造のための速やかで廉価な高解像度パターニング方法を提供することである。
本発明の第1の態様によれば、電子装置の製造方法であって、基板上に表面エネルギーパターンを形成する工程と、この基板上に第1の液体をブラシ塗布して基板上の表面エネルギーパターンに応じて液体のパターンを形成する工程とを有する方法が提供される。
本発明の技術によれば、廉価で速やかな高解像度のパターニング方法であって、互いに異なるタイプのインクを用いて同一の基板に電子装置を描画することができる方法を得ることができる。本発明のブラシ技術によれば、インクジェット印刷を用いて形成するより速くパターンを形成することが可能となる。多層の材料を含むパターン及び連続薄膜上の薬品パターンも本技術により製造することができる。インクジェット印刷又は他の堆積技術と組み合わせれば、本発明により、電子装置の生産のための、電子機能性材料の高解像度パターンの製造が可能となる。
本方法は、インクジェット印刷を用いてこの基板上に他の構造層を堆積する工程を更に有することが好ましい。
表面エネルギーパターンは第1の液体に対する親液性を有する物質と、第1の液体に対する疎液性を有する物質とを有することが好ましい。親液性物質は親水性、親油性、又は親液性であり、疎液性物質は疎水性、疎油性、又は疎液性であることが適当である。
表面エネルギーパターンを形成する工程は、第1の自己組織化単層膜(SAM)を基板に堆積する工程を有することが好ましい。第1のSAMは軟接触印刷法(ソフトコンタクト印刷法)を用いて堆積することが適当である。また、第1のSAMはH1,H1,H2,H2-パーフルオロデシルトリクロロシランを有することが好ましい。
一実施形態では、第1の液体は導電性高分子を有している。第1の液体はポリ(3,4-エチレン-ジオキシチオフェン)(PEDOT)と、ポリ(スチレンスルホン酸)(PSS)とを有することが適当である。
他の実施形態では、第1の液体は金属を有している。第1の液体はAu、Ag、Cu、Al、Ni、又はPtを有することが適当である。第1の液体はAg又はAuを有することが好ましい。また、上記の方法は、基板をアニールしてAg又はAuのパターンを基板上に形成する工程と、Ag又はAuのパターン上に第2のSAMを堆積する工程とを更に有することが適当である。第2のSAMはH1,H1,H2,H2-パーフルオロデカンチオールを有することが好ましい。
一実施形態では、上記方法は半導体層を基板上に堆積させる工程を更に有する。本方法は、誘電体層をこの半導体層上に堆積する工程を更に有することが好ましい。本方法は、この誘電体層上に導電性材料のパターンを堆積する工程を更に有することが適当である。
一実施形態では、上記基板は導電層と絶縁層とを有し、表面エネルギーパターンを形成する工程は、表面エネルギーパターンをこの絶縁層上に形成する工程を有する。
上記方法は、基板上の表面エネルギーパターンに応じて第2の液体を基板上にブラシ塗布し多層パターンを形成する工程を更に有することが便宜である。また、本方法は、第2の液体を基板上にブラシ塗布する工程に先立って、液体のパターンを熱的に又は光学的に硬化させる工程を更に有することが好ましい。
第1及び第2の液体は同一であることが適当である。あるいは、第1及び第2の液体は異なる物質を有している。
上記方法は、ブラシ塗布工程の後に、表面処理を実行して基板表面の濡れ性の強弱の極性を変化させる工程と、基板上に更に液体をブラシ塗布する工程とを更に有することが好ましい。
第1の液体は基板上の第1の領域にブラシ塗布され、第2の液体が基板上の第2の領域にブラシ塗布され、これらの2液体は異なる物質を有していることが適当である。
表面エネルギーパターンの形状は1mmより小さい大きさであることが好ましい。ブラシ塗布により堆積される物質は10nm〜10μmの厚みを有することが適当である。好ましくは、基板をブラシヘッドと相対的に0.001m/s〜1m/sの速度で移動させることによってブラシ塗布を行う。
一実施形態では、上記の方法を有する電子装置の製造方法において、巻き取り製造(ロールツーロール)工程又は単票製造(シートツーシート)工程が行われる。他の実施形態では、上記の方法で製造された電子装置が提供される。
本発明の第2の態様によれば、導電層と、導電層上に形成された絶縁体の層と、この絶縁体の層の上に形成された導電物質と第1の自己組織化単層膜(SAM)とのパターンと、この導電物質上に形成された第2のSAMと、第1のSAMと第2のSAMとの上に形成された半導体層とを有する薄膜トランジスタが提供される。
本発明に係る薄膜トランジスタは、ブラシ塗布を用いて迅速、且つ廉価に、また大規模に製造することができ、高い性能を提供する。
半導体層は高分子材料を有し、第1のSAMが半導体層中の高分子鎖を局所的に整列させることが好ましい。高分子鎖を局所的に整列させることで、第1のSAMは高分子半導体層中での電荷の移動を改善する。
半導体層はP3HTを有し、第1のSAMはH1,H1,H2,H2-パーフルオロデシルトリクロロシランを有することが適当である。
第2のSAMは導電物質の仕事関数を増加させることが好ましい。
導電物質の仕事関数を増加させるように作用することにより、第2のSAMは導電物質から半導体層への電荷の移動を改善する。これにより、TFTの性能を向上させる。
この導電物質は銀を有し、第2のSAMはH1,H1,H2,H2-パーフルオロデカンチオールを有することが適当である。
本発明の第3の態様によれば、インク吸収性のブラシヘッドと、インク流路によってブラシヘッドに接続されたインク容器と、搬送ベルトとを有し、搬送ベルトの表面がブラシヘッドと対向している塗布装置が提供される。
上記の搬送ベルトの表面はブラシヘッドに接触していることが好ましい。
半導体層は高分子材料を有し、第1のSAMが半導体層中の高分子鎖を局所的に整列させることが好ましい。高分子鎖を局所的に整列させることで、第1のSAMは高分子半導体層中での電荷の移動を改善する。
導電物質の仕事関数を増加させるように作用することにより、第2のSAMは導電物質から半導体層への電荷の移動を改善する。これにより、TFTの性能を向上させる。
以下、本発明の実施形態を、単なる更なる例示として、添付図面を参照しつつ説明する。
本発明の実施例に係る構造体製造方法において、先ず軟接触印刷によって基板に予めパターニングが施される。予めパターニングを行った後、機能材料の溶液がブラシ法を用いて基板上に塗布され、装置の第1の層が高解像度に形成される(例えば、ソース電極とドレイン電極の間のTFTチャネルなど)。これに続く構造層は、比較的低い解像度での製造が許容されており(例えば、TFTのゲート電極など)、インクジェット印刷により形成される。
基板上に形成される、軟接触印刷によるパターンは、大きい濡れ性の強弱を有しており、インク受容領域とインク忌避領域を画定している。ブラシ法により液体の膜を堆積した場合、インク忌避領域における濡れ性低下処理により、インクが堆積しているインク受容領域とインクがほとんど堆積していないインク忌避領域との間に明確な分離が行われる。その結果、鮮明なパターンが形成される。このパターンは装置の部品のパターンとして直接使用してもよく、また、パターンを他の材料上へ転写するためのテンプレートとして使用することもできる。
以下において、本発明の好ましい実施形態について説明する。この好ましい実施形態においては、銀コロイドベースのインクと、ポリ(スチレンスルホン酸)(PSS)がドープされたポリ(3,4-エチレン-ジオキシチオフェン)(PEDOT)を含有する高分子コロイドベースのインクとを用いている。
図1は軟接触印刷とブラシ塗布とによりパターンを生成する工程を示している。基板10としては、酸素プラズマ処理を施したシリコン又はガラスを用いている。これに代わる基板の処理には、プラズマエッチング、コロナ放電処理、紫外線−オゾン処理、及び自己組織化単層膜(SAM)の形成などの湿式化学処理が含まれる。単層又は多層の被覆を基板上に形成しても良い。
構造化されたポリジメチルシロキサン(PDMS)のスタンプ20をH1,H1,H2,H2-パーフルオロデシルトリクロロシランの0.005molヘキサン溶液を用いて1分間湿らせる。窒素流にて乾燥後、スタンプを基板にしっかりと30秒間接触させ、H1,H1,H2,H2-パーフルオロデシルトリクロロシランの自己組織化単層膜(SAM)のパターン30を形成する。しかしながら、軟接触印刷法、フォト−SAMリソグラフィ法、マイクロエンボス加工法、ナノインプリンティング法、フォトリソグラフィ法、光学干渉法、及びオフセット印刷法などを含む、表面エネルギーパターンの生成に適したいかなる方法をも、基板に予めパターニングを施すために利用することが可能である。
適当なSAM材料にはシラン基又はチオール基を表面に有する分子が含まれている。分子の裏面の官能基は、基板及びインク溶液に応じて、フッ素、アルキル、アミノ、ヒドロキシル、又は他の官能基である疎水、疎液、親水、又は親液であってもよい。基板上のSAMで被覆されていない領域にインクを堆積させようとする場合には、SAM分子の裏面側の官能基は基板の材料より低いインクとの親和性を有していなければならない。これとは逆に、インクをSAM上に堆積させようとする場合には、SAM分子の裏面側の官能基は基板の材料より高いインクとの親和性を有していなければならない。表面エネルギーパターンを特性の異なる複数のSAM層を有するようにして、ブラシ塗布によって基板に複数の物質を堆積させるようにしてもよい。
紙や綿などの天然繊維材料から作られたブラシ40はPEDOT−PSS高分子インク又は銀インクに浸漬され、そのインクをSAMにより予めパターニングが施された基板上に塗布し、インクパターン50を形成するのに用いられる。ブラシヘッドに用いられる材料はインクを吸収できなくてはならず、SAM層を傷めないように十分にやわらかくなくてはならない。微小孔を有する紙がブラシヘッドの材料として特に適していることが分かっている。乾燥した紙製のブラシはSAM層を磨耗させ、傷めるが、インクで濡れた紙ブラシはSAM層を傷めることなく利用できるということが発見されている。
この意味では、ブラシという用語は毛ブラシを有するヘッドに限定されず、液体を表面上に堆積させるために用いることのできる、柔軟で吸収力のあるいかなる部材をも含むものである。同様に、ブラシ塗布という用語は、そのような柔軟で吸収力のあるいかなる部材かに液体を吸収させ、これを用いて表面をブラシがけしたり拭いたりすることを含むものである。
一実施形態において、ブラシ装置はインク容器とブラシヘッドとを有する。この容器はインク流路によってブラシヘッドに接続されており、容器からのインクがブラシヘッドの材料に吸収される。インク容器はブラシヘッドの上方に配置し、重力によってインクが容器からブラシヘッドへ流れるようにしてもよい。他の実施形態においては、加圧、毛細管現象、又はサイフォン配置によってインクをブラシヘッドへ供給してもよく、これらの場合には、インク容器をブラシヘッド上方に配置する必要はない。ブラシヘッドは固定的に保持されており、巻き取り方式(ロールツーロール)の搬送ベルトがブラシヘッドの下方に配置されている。この搬送ベルトの表面はブラシヘッドに押圧されているか、又は非常に近接している。ブラシ塗布を行う際には、ブラシヘッドが基板上面に接触しながら基板上を移動するように、搬送ベルト上の予めパターニングの施された基板を移動してブラシヘッドを通過させる。しかしながら、他の実施形態においては、ブラシヘッドが固定されている基板上を移動してもよく、又はヘッドと基板の両者が移動してもよい。
適当なインク材料は水、その他の有機又は無機の溶液中に可溶性の有機物質、可溶性の無機物質、又はコロイド懸濁液を含んでいる。本発明は電子機能材料のパターンを作成するための広範囲なインクに広く適用可能である。電子機能材料には、導体、半導体、又は絶縁体として用いられる有機、無機、又はハイブリッドの物質が含まれる。
ブラシ塗布工程中において、インクは毛管力によりブラシに保持されるが、これはブラシ材料の濡れ性及び微細構造に依存する。理論上は、基板とインクとの親和力がインクをブラシに保持させている毛管力より大きい場合には、インクは基板上に移動する。これとは逆に、基板とインクとの親和力が毛管力より小さい場合には、インクはブラシ上に留まる。従って、インクを堆積させるためには、インクと基板の被覆又は非被覆の一方の領域との親和力はインクをブラシに保持させている毛管力より大きくなくてはならない。軟接触印刷によって濡れ性の強弱の差の大きいパターンを作成しても良い。インクを含んだブラシで基板上のそのようなパターン上を刷いた場合には、高い濡れ性を有する領域ではインクは受容され、濡れ性の低い領域ではインクははじかれる。
本実施例のブラシ塗布工程において、基板に対するブラシの圧力はおよそ100N/m2、基板を通過するブラシの速度はおよそ10cm/sである。しかしながら、ブラシの圧力としては10N/m2〜1000N/m2、またブラシの速度としては0.001m/s〜1m/sを用いてもよい。
図2には上記の技術によって形成された標準的なPEDOT構造及び銀構造を示す。広い範囲に亘って10マイクロメートルより微細な解像度が達成できることが分かっている。インク濃度、ブラシ速度、基板組成、及び表面粗さを含む要因に応じて、塗布されるPEDOT及び銀の厚さは、数十ナノメートルから数マイクロメートルまで変化させることができる。
上記のパターニング方法をスピンコート法と組み合わせることにより、図1に示すような高分子TFTを製造することができる。何組ものパターニングされたPEDOT又は銀の細線により、TFTのソース電極及びドレイン電極を形成する。ポリアリルアミン(PAA)、ポリチオフェン、又はポリ3-ヘキシルチオフェン(P3HT)のようなポリマーを、パターニングされた基板上にスピンコートし、半導体層60を形成する。60℃で30分間焼成した後、誘電体層70を半導体層60の表面にスピンコートする。この誘電体層はポリ(4-ビニルフェノール)(PVP)、又はポリ(4-メチル-1-ペンテン)(PMP)などの高分子から形成することができる。標準的な層厚さは、半導体で20nm〜100nm、誘電体で200nm〜2000nmである。層厚さは溶質の濃度やスピンコートの速度を変化させることによって調整することができる。
軟接触印刷されたSAM層は、高分子層がSAM層上に堆積された場合に、二つの機能を有することができる。SAM層は濡れ性低下層として作用し、上述のように、塗布された物質を分離するとともに、高分子層の鎖を整列させる。これにより、高分子層内での電荷の移動を改善する。
再度60℃で30分間焼成した後、PEDOT−PSSを誘電体層70上に印刷し、ゲート電極80を形成してTFT構造の製造を完了する。ブラシ法により堆積された単数又は複数の層の上に基板被覆層又は装置部品としての物質を堆積するための代替技術には、ドクターブレード法、印刷法(例えば、スクリーン印刷法、オフセット印刷法、フレキソ印刷法、パッド印刷法、又はインクジェット印刷法)、蒸着法、スパッタ法、化学気相堆積法、ディップ又はスプレイコート法、スピンコート法、及び無電界めっき法が含まれる。しかしながら、インクジェット印刷技術と上述のブラシ技術との組み合わせは、組み合わせた方法により電子装置や集積回路を迅速、廉価に広範囲に亘って製造できることから、特に有利である。ブラシ技術を高解像度製造技術の恩恵を享受できる装置部分に用い、インクジェット法を他の製造方法の解像度の影響を受けにくい装置部分に用いることにより、高性能な装置を大規模に生産することができる。
銀のソース−ドレイン電極のために、表面処理を行って電極の仕事関数を調整する。上記の材料の組み合わせにおいて、用いられている高分子半導体はp型であり、従って、電極50から半導体層60への良好な電荷注入を達成するためには、ソース−ドレイン電極は高い仕事関数を有する必要がある。使用される処理工程は以下のとおりである。
(1)ブラシ塗布した銀構造のアニールを窒素雰囲気中で、150℃、1時間行う。
(2)試料をH1,H1,H2,H2-パーフルオロデカンチオールの0.005molエタノール溶液に15時間浸漬し、銀上にH1,H1,H2,H2-パーフルオロデカンチオールSAM層を形成する。
(3)窒素流中で試料を乾燥する。
銀電極の処理の代替方法は電極をCF4プラズマに晒すことである。
ブラシ塗布パターニング技術は図3に示すような多層構造のパターニングにも利用することができる。第1のステップにおいて、基板100上にSAMパターン110を形成する。上述のように軟接触印刷を用いることが好ましい。そして上述のようにブラシ法により第1の層120を堆積する。第1の層120は基板100上のSAMパターン110の形成されていない部分に堆積する。第2の層130を付与した際に第1の層120が再溶解するのを防止するために、第1の層120を熱的に又は光学的に硬化させる。続いて第1の層120上に第2の層130を堆積する。第2の層130の堆積に用いる液体は第1の層120の表面に対して親和性を有する必要があり、且つ、SAMパターン110にははじかれる必要がある。
ブラシ塗布技術は、図4に示すように、連続薄膜に薬品の濃淡のパターンを形成するために利用することも可能である。パターニングされたSAM層210が基板200上に形成される。そして、基板200上に物質をブラシ塗布することによりパターニングされた第1の物質220の層が作成される。SAM層210及びその上に形成された第1の物質220を有する基板にプラズマ処理又は化学処理を施し、濡れ性の強弱の極性を変更する。初期には、第1の物質220が基板上のSAM層210が形成されていない領域にのみ堆積するように、SAM層210は第1の物質220に対して忌避性を有している。プラズマ処理又は化学処理の後には、基板のSAM層210が形成された領域は第2の物質240に対して受容性を有し、第1の物質220の表面は第2の物質240に対して忌避性を有する。
例えば、ガラス基板200を用い、第1の物質が銀又は金である場合には、CF4プラズマ処理を用いて基板200の表面を親水性にするとともに第1の物質220の表面を疎水性にすることができる。最後に、パターニングされた第2の物質240の層をブラシ塗布により堆積する。基板200の露出している領域は第2の物質240を受容する。
上記のブラシ塗布技術で用いたブラシを縮小して数ミクロン幅程度に小型化することにより、同一基板上の異なる所望の位置に異なる物質を堆積することが可能となる。そのような微小ブラシ技術によって製造したパターニングされた基板を図5に示す。これにより、上記の製造方法を用いて種々の装置や回路を同一の基板上に集積することが可能となる。
本発明の他の実施形態は図6に示すようなボトムゲート型TFTの製造方法である。高濃度ドープされたSi基板であって、SiO2からなる100nm厚の熱酸化表面層310を有する基板300を用いる。ドープSi層300及びSiO2層310はそれぞれゲート及び誘電体層として作用する。基板300、310はアセトン、イソプロパノール(IPA)、及びO2プラズマにより順次洗浄される。そして、H1,H1,H2,H2-パーフルオロデシルトリクロロシランの第1のSAMパターン320が軟接触印刷法により作成される。水ベースの銀コロイド懸濁液330をブラシ塗布した後、試料を150℃で1時間アニールする。
試料をH1,H1,H2,H2-パーフルオロデカンチオールの0.005molエタノール溶液に15時間浸漬して銀330上にH1,H1,H2,H2-パーフルオロデカンチオールの第2のSAM層340を形成し、エタノール、トルエン、及びIPAにて洗浄する。洗浄は銀330上に形成された結晶を取り除くために行う。試料を60℃で10分間焼成した後、40nm厚のP3HT高分子半導体層350を試料の表面にスピンコートして、TFTが完成する。
第1のSAM層320はTFTの形成において二つの機能を有する。すなわち、濡れ性低下層として作用し、ブラシ塗布された銀懸濁液330を所望のパターンに分離するとともに、P3HT高分子鎖を局所的に整列させ、これにより高分子層内での電荷の移動を改善する。第2のSAM層340銀330の仕事関数を増加させるように作用し、これにより銀電極330から高分子半導体350への電荷の移動を改善し、また、TFTの性能を向上させる。
図7は上述の図6に示す方法により製造されたボトムゲート型TFTの電流−電圧特性の測定値を示している。図7のグラフ上の曲線に対応するゲート電圧を以下の表1に示す。
Figure 2007129227
TFTは非常に高い性能を示している。正孔移動度は2×10-2cm2-1-1、オンオフ電流比はおよそ105である。
以上述べた全ての処理工程はバッチ製造環境、連続巻取り製造環境の何れにおいても実施することが可能である。
以上の説明は例示のみを目的として行われたものであり、当業者であれば本発明の技術的範囲から離れることなく変形が可能であることを理解できるであろう。
本発明に係る薄膜トランジスタは、ブラシ塗布を用いて迅速、且つ廉価に、また大規模に製造することができ、高い性能を提供する。
本発明の実施形態に係るTFTの製造工程を示す図。 本発明の実施形態に係るブラシ塗布方法により製造された標準的な微細構造を示す図。 本発明の実施形態に係るブラシ塗布堆積工程を示す図。 本発明の実施形態に係る連続薄膜のパターニング方法を示す図。 本発明の実施形態に係る微細ブラシ方法により製造された基板を示す図。 ボトムゲート型TFTを製造するための本発明の実施形態に係る工程を示す図。 本発明の実施形態に係る方法により製造されたボトムゲート型TFTの出力特性を示す図。
符号の説明
10・・・基板
20・・・スタンプ
30・・・SAMパターン
40・・・ブラシ
50・・・インクパターン/電極
60・・・半導体層
70・・・誘電体層
80・・・ゲート電極

Claims (24)

  1. 電子装置の製造方法であって、
    基板上に表面エネルギーパターンを作成する第1の工程と、
    第1の液体を前記基板上にブラシ塗布し、前記基板上の前記表面エネルギーパターンに応じて液体のパターンを形成する第2の工程と、を有すること、
    を特徴とする電子装置の製造方法。
  2. 請求項1記載の方法において、
    インクジェット印刷法を用いて前記基板上に他の構造層を堆積する第3の工程を更に有することを特徴とする電子装置の製造方法。
  3. 請求項1又は2記載の方法において、
    前記表面エネルギーパターンは、
    前記第1の液体に対する親液性を有する親液性物質と、
    前記第1の液体に対する疎液性を有する疎液性物質と、を有することを特徴とする電子装置の製造方法。
  4. 請求項3記載の方法において、
    前記親液性物質は親水性又は親油性であり、
    前記疎液性物質は疎水性又は疎油性であることを特徴とする電子装置の製造方法。
  5. 請求項1乃至4の何れか一に記載の方法において、
    前記第1の工程は、
    第1の自己組織化単層膜(SAM)を前記基板に堆積する第4の工程を含むことを特徴とする電子装置の製造方法。
  6. 請求項5記載の方法において、
    前記第1の自己組織化膜を軟接触印刷法(ソフトコンタクト印刷法)を用いて堆積することを特徴とする電子装置の製造方法。
  7. 請求項5又は6記載の方法において、
    前記第1の自己組織化膜はH1,H1,H2,H2-パーフルオロデシルトリクロロシランを有することを特徴とする電子装置の方法。
  8. 請求項1乃至7の何れか一に記載の方法において、
    半導体層を前記基板上に堆積させる第5の工程を更に有することを特徴とする電子装置の製造方法。
  9. 請求項8記載の方法において、
    誘電体層を前記半導体層上に堆積する第6の工程を更に有することを特徴とする電子装置の製造方法。
  10. 請求項9記載の方法において、
    前記誘電体層上に導電性材料のパターンを堆積する第7の工程を更に有することを特徴とする電子装置の製造方法。
  11. 請求項1乃至10の何れか一に記載の方法において、
    前記基板は導電層と絶縁層とを有し、
    前記第1の工程において、
    前記表面エネルギーパターンは、前記絶縁層上に形成されることを特徴とする電子装置の製造方法。
  12. 請求項1乃至11の何れか一に記載の方法において、
    前記基板上の前記表面エネルギーパターンに応じて第2の液体を前記基板上にブラシ塗布し多層パターンを形成する第8の工程を更に有することを特徴とする電子装置の製造方法。
  13. 請求項12記載の方法において、
    前記第8の工程に先立って、
    前記第1の液体のパターンを熱的に又は光学的に硬化させる第9の工程を更に有することを特徴とする電子装置の製造方法。
  14. 請求項12又は13記載の方法において、
    前記第1及び前記第2の液体は同一であることを特徴とする電子装置の製造方法。
  15. 請求項12又は13記載の方法において、
    前記第1及び前記第2の液体は異なる物質を含んでいることを特徴とする電子装置の製造方法。
  16. 請求項1乃至12の何れか一に記載の方法において、
    前記第2の工程の後に、表面処理を実行して基板表面の濡れ性の強弱の極性を変化させる第10の工程と、
    前記基板上に更に液体をブラシ塗布する第11の工程とを更に有することを特徴とする電子装置の製造方法。
  17. 請求項12又は13に記載の方法において、
    前記第1の液体は前記基板上の第1の領域にブラシ塗布され、
    前記第2の液体は基板上の第2の領域にブラシ塗布され、
    前記第1及び前記第2の液体は異なる物質を含んでいることを特徴とする電子装置の製造方法。
  18. 請求項1乃至17の何れか一に記載の方法において、
    前記第2の工程において、前記基板をブラシヘッドと相対的に0.001m/s〜1m/sの速度で移動させることを特徴とする電子装置の製造方法。
  19. 電子装置を製造するための巻き取り製造(ロールツーロール)工程工程であって、請求項1乃至18の何れか一に記載の方法を有することを特徴とする工程。
  20. 薄膜トランジスタであって、
    導電層と、
    前記導電層上に形成された絶縁体の層と、
    前記絶縁体の層の上に形成された導電物質と第1の自己組織化単層膜(SAM)とのパターンと、
    前記導電物質上に形成された第2のSAMと、
    前記第1のSAMと前記第2のSAMとの上に形成された半導体層とを有することを特徴とする薄膜トランジスタ。
  21. 請求項20記載の薄膜トランジスタにおいて、
    前記半導体層は高分子材料を有し、
    前記第1のSAMが前記半導体層中の高分子鎖を局所的に整列させることを特徴とする薄膜トランジスタ。
  22. 請求項20又は21に記載の薄膜トランジスタにおいて、
    前記第2のSAMは前記導電物質の仕事関数を増加させることを特徴とする薄膜トランジスタ。
  23. 塗布装置であって、
    インク吸収性のブラシヘッドと、
    インク流路によって前記ブラシヘッドに接続されたインク容器と、
    搬送ベルトとを有し、
    前記搬送ベルトの表面が前記ブラシヘッドと対向していることを特徴とする塗布装置。
  24. 請求項23記載の塗布装置において、
    前記搬送ベルトの表面は前記ブラシヘッドに接触していることを特徴とする塗布装置。
JP2006297445A 2005-11-04 2006-11-01 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置 Withdrawn JP2007129227A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0522584A GB2432044A (en) 2005-11-04 2005-11-04 Patterning of electronic devices by brush painting onto surface energy modified substrates

Publications (1)

Publication Number Publication Date
JP2007129227A true JP2007129227A (ja) 2007-05-24

Family

ID=35516391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297445A Withdrawn JP2007129227A (ja) 2005-11-04 2006-11-01 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置

Country Status (5)

Country Link
US (1) US20070105396A1 (ja)
JP (1) JP2007129227A (ja)
KR (1) KR20070048607A (ja)
CN (1) CN1960022A (ja)
GB (1) GB2432044A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212127A (ja) * 2008-02-29 2009-09-17 Dainippon Printing Co Ltd 有機トランジスタの製造方法および有機トランジスタ
US7709291B2 (en) 2008-03-31 2010-05-04 Panasonic Corporation Method of disposing selectively two types of substances on surface of substrate
WO2010137664A1 (ja) * 2009-05-28 2010-12-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
JP2011129878A (ja) * 2009-09-30 2011-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives 局在パターンの作成方法
US8012845B2 (en) 2008-09-26 2011-09-06 Samsung Electronics Co., Ltd. Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
JP2012098134A (ja) * 2010-11-01 2012-05-24 Utsunomiya Univ 熱伝導率測定用プローブ及びその製造方法
JP2012516560A (ja) * 2009-01-30 2012-07-19 ケンブリッジ ディスプレイ テクノロジー リミテッド 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
KR101195550B1 (ko) 2009-05-07 2012-10-30 한양대학교 산학협력단 자기조립단분자층을 이용한 박막트랜지스터의 제조 방법
JP2015115384A (ja) * 2013-12-10 2015-06-22 デクセリアルズ株式会社 パターン形成体
CN106775048A (zh) * 2015-11-20 2017-05-31 三星显示有限公司 触摸感测单元

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048195A (ko) * 2006-11-28 2008-06-02 삼성전자주식회사 전도성 폴리머 패턴 형성 방법
TWI365551B (en) * 2007-12-14 2012-06-01 Ind Tech Res Inst Method of fabricating a electrical device
GB2455746B (en) * 2007-12-19 2011-03-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
EP2086034A1 (en) * 2008-02-01 2009-08-05 Nederlandse Centrale Organisatie Voor Toegepast Natuurwetenschappelijk Onderzoek TNO Electronic device and method of manufacturing thereof
JP2013512568A (ja) * 2009-11-24 2013-04-11 ユニ−ピクセル・ディスプレイズ・インコーポレーテッド 表面エネルギーの調節による電気伝導パターンの形成
US8766367B2 (en) * 2011-06-30 2014-07-01 Palo Alto Research Center Incorporated Textured gate for high current thin film transistors
KR102065497B1 (ko) * 2012-01-11 2020-01-13 아이엠이씨 브이제트더블유 패터닝된 유기 반도체층
KR101328859B1 (ko) * 2012-01-11 2013-11-13 경희대학교 산학협력단 은나노 와이어를 이용한 투명 전극 코팅 장치
CN102637828B (zh) * 2012-04-17 2015-01-21 中国科学院合肥物质科学研究院 一种有机薄膜太阳能电池的制备方法
CN103151461A (zh) 2013-02-27 2013-06-12 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法和制备装置
KR102259939B1 (ko) * 2014-09-16 2021-06-02 삼성전자주식회사 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
CN104716275A (zh) * 2015-03-20 2015-06-17 京东方科技集团股份有限公司 电子器件的封装方法和封装***
US10492305B2 (en) 2015-06-30 2019-11-26 3M Innovative Properties Company Patterned overcoat layer
DE102016109485A1 (de) 2016-05-24 2017-11-30 Osram Oled Gmbh Verfahren zum herstellen eines optoelektronischen bauelements, optoelektronisches bauelement und schutzschicht
CN108695136A (zh) * 2017-04-05 2018-10-23 中国科学院苏州纳米技术与纳米仿生研究所 氧化物半导体薄膜的制作方法及应用
KR102048417B1 (ko) * 2017-11-09 2019-11-26 동국대학교 산학협력단 후면전극 기판 및 이의 제조방법
CN108906548B (zh) * 2018-07-06 2021-08-24 Tcl华星光电技术有限公司 一种图形化膜层的制备方法、涂布装置
CN109545971A (zh) * 2018-11-16 2019-03-29 苏州大学 一种采用聚酯纤维笔刷涂布法的钙钛矿太阳能电池的制备工艺
CN114377903B (zh) * 2021-12-06 2023-03-21 南方科技大学 一种刮涂组件及刮涂设备
WO2023155833A1 (zh) * 2022-02-16 2023-08-24 宁波亨励数字科技有限公司 柔性电子材料、透气透湿电子元件、柔性电路及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001158966A (ja) * 1999-12-01 2001-06-12 Ebara Corp 金属ないし金属化合物薄膜の作製方法
JP2003500857A (ja) * 1999-05-25 2003-01-07 フォッシュカルパテント・イー・ウプサラ・アクチボラゲット ナノ構造型薄膜電極の製造方法
WO2004055920A2 (en) * 2002-12-14 2004-07-01 Plastic Logic Limited Electronic devices
US20040163758A1 (en) * 2000-04-21 2004-08-26 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005142274A (ja) * 2003-11-05 2005-06-02 Seiko Epson Corp パターンの形成方法および電子デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374306A (en) * 1966-09-12 1968-03-19 Texas Instruments Inc Printed circuit board
US3562038A (en) * 1968-05-15 1971-02-09 Shipley Co Metallizing a substrate in a selective pattern utilizing a noble metal colloid catalytic to the metal to be deposited
JPS5825632A (ja) * 1981-08-07 1983-02-15 Nippon Paint Co Ltd ネガ像の作成方法
US6103011A (en) * 1998-05-20 2000-08-15 T. L. International, Inc. Brush applicator
JP3870562B2 (ja) * 1998-07-16 2007-01-17 セイコーエプソン株式会社 パターン形成方法、およびパターン形成基板の製造方法
DE10229118A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
US6893966B2 (en) * 2002-11-27 2005-05-17 International Business Machines Corporation Method of patterning the surface of an article using positive microcontact printing
US20040258832A1 (en) * 2003-06-17 2004-12-23 Barklund Anna M. Method of chemical analysis using microwells patterned from self-assembled monolayers and substrates
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
US20050227049A1 (en) * 2004-03-22 2005-10-13 Boyack James R Process for fabrication of printed circuit boards

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500857A (ja) * 1999-05-25 2003-01-07 フォッシュカルパテント・イー・ウプサラ・アクチボラゲット ナノ構造型薄膜電極の製造方法
JP2001158966A (ja) * 1999-12-01 2001-06-12 Ebara Corp 金属ないし金属化合物薄膜の作製方法
US20040163758A1 (en) * 2000-04-21 2004-08-26 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
WO2004055920A2 (en) * 2002-12-14 2004-07-01 Plastic Logic Limited Electronic devices
JP2006510210A (ja) * 2002-12-14 2006-03-23 プラスティック ロジック リミテッド 電子装置
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005142274A (ja) * 2003-11-05 2005-06-02 Seiko Epson Corp パターンの形成方法および電子デバイスの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212127A (ja) * 2008-02-29 2009-09-17 Dainippon Printing Co Ltd 有機トランジスタの製造方法および有機トランジスタ
US7709291B2 (en) 2008-03-31 2010-05-04 Panasonic Corporation Method of disposing selectively two types of substances on surface of substrate
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板
US8012845B2 (en) 2008-09-26 2011-09-06 Samsung Electronics Co., Ltd. Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same
JP2012516560A (ja) * 2009-01-30 2012-07-19 ケンブリッジ ディスプレイ テクノロジー リミテッド 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法
KR101195550B1 (ko) 2009-05-07 2012-10-30 한양대학교 산학협력단 자기조립단분자층을 이용한 박막트랜지스터의 제조 방법
WO2010137664A1 (ja) * 2009-05-28 2010-12-02 帝人株式会社 アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
US8614445B2 (en) 2009-05-28 2013-12-24 Teijin Limited Alkylsilane laminate, production method thereof and thin-film transistor
JP2011129878A (ja) * 2009-09-30 2011-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives 局在パターンの作成方法
JP2012098134A (ja) * 2010-11-01 2012-05-24 Utsunomiya Univ 熱伝導率測定用プローブ及びその製造方法
JP2015115384A (ja) * 2013-12-10 2015-06-22 デクセリアルズ株式会社 パターン形成体
CN106775048A (zh) * 2015-11-20 2017-05-31 三星显示有限公司 触摸感测单元

Also Published As

Publication number Publication date
KR20070048607A (ko) 2007-05-09
US20070105396A1 (en) 2007-05-10
GB0522584D0 (en) 2005-12-14
CN1960022A (zh) 2007-05-09
GB2432044A (en) 2007-05-09

Similar Documents

Publication Publication Date Title
JP2007129227A (ja) 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置
KR101272769B1 (ko) 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
Lee et al. Integration of reduced graphene oxide into organic field-effect transistors as conducting electrodes and as a metal modification layer
Miozzo et al. Surface engineering for high performance organic electronic devices: the chemical approach
US7582509B2 (en) Micro-embossing fabrication of electronic devices
EP1581973B1 (en) A method of manufacturing an electronic device
US8334217B2 (en) Material deposition over template
US9029245B2 (en) Printed material constrained by well structures and devices including same
US20090159891A1 (en) Modifying a surface in a printed transistor process
US7608476B2 (en) Electronic device
JP2004288836A (ja) 有機薄膜トランジスタおよびその製造方法
US8245393B2 (en) Method for fabricating a circuit board including aligned nanostructures
Lee et al. Solution processable micron-to nanoscale conducting polymer patterning utilizing selective surface energy engineering
KR20120031000A (ko) 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터
Takakuwa et al. Electrode micropatterning by microcontact printing method to large area substrates using nickel mold
Belay School of Engineering and Science
Lamport et al. Large Area Flexible Organic Field‐effect Transistor Fabrication
Shi Advanced chemical science-based high-resolution low-cost printing for high performance printed electronics
Sung et al. Solution-based hybrid printing process for tiny channel length of organic transistors

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110308