JP2007123948A - Manufacturing method for semiconductor element - Google Patents

Manufacturing method for semiconductor element Download PDF

Info

Publication number
JP2007123948A
JP2007123948A JP2007034770A JP2007034770A JP2007123948A JP 2007123948 A JP2007123948 A JP 2007123948A JP 2007034770 A JP2007034770 A JP 2007034770A JP 2007034770 A JP2007034770 A JP 2007034770A JP 2007123948 A JP2007123948 A JP 2007123948A
Authority
JP
Japan
Prior art keywords
film
lower electrode
dielectric film
manufacturing
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007034770A
Other languages
Japanese (ja)
Other versions
JP4659772B2 (en
Inventor
Koichi Kijiro
耕一 木城
正樹 ▲吉▼丸
Masaki Yoshimaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007034770A priority Critical patent/JP4659772B2/en
Publication of JP2007123948A publication Critical patent/JP2007123948A/en
Application granted granted Critical
Publication of JP4659772B2 publication Critical patent/JP4659772B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor element including a capacitor whose lower electrode is configured with a film of a metal selected from platinum group and whose capacitor dielectric film is configured with a high-k dielectric film on the ground thereof, by which occurrence of peeling of the lower electrode is fewer than ever. <P>SOLUTION: The manufacturing method for a semiconductor element includes: a step for forming a polysilicon film 41a on the ground 11 thereof; a step for forming a lower electrode 15 containing a metal selected from platinum group, on the polysilicon film; a step for subjecting heat treatment to the polysilicon film and the lower electrode under a non-oxidizing atmosphere; a step for forming a capacitor dielectric film 17 configured with a high-k dielectric film, on the lower electrode; and a step for forming an upper electrode 19 on the capacitor dielectric film 17. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、高誘電体膜を用いたキャパシタの製法に特徴を有した半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device characterized by a method for manufacturing a capacitor using a high dielectric film.

ＤＲＡＭなどの半導体素子の高集積化や高密度化を、何らの工夫もせずに行うと、該素子に具わるメモリセルのキャパシタ容量が急減する。キャパシタ容量が減ると、半導体素子の信頼性が低下する。これを改善するには、キャパシタ表面積の拡大化や、高比誘電率を有する誘電体膜（以下、高誘電体膜）をキャパシタ誘電体膜として用いる方法がある。なお、ここでいう高誘電体膜とは、例えば、五酸化二タンタル（Ｔａ2Ｏ5）、ジルコン酸チタン酸鉛（ＰＺＴ）またはチタン酸バリウムストロンチウム（ＢＳＴ）等の膜である。 If a semiconductor device such as a DRAM is highly integrated or densified without any contrivance, the capacitor capacity of a memory cell included in the device is rapidly reduced. As the capacitance of the capacitor decreases, the reliability of the semiconductor element decreases. In order to improve this, there are methods of increasing the capacitor surface area and using a dielectric film having a high relative dielectric constant (hereinafter referred to as a high dielectric film) as the capacitor dielectric film. Here, the high dielectric film is, for example, a film of tantalum pentoxide (Ta 2 O 5 ), lead zirconate titanate (PZT), barium strontium titanate (BST), or the like.

キャパシタ表面積の拡大化がＤＲＡＭを微細化する流れに逆行するのに対し、高誘電体膜の使用は、キャパシタ構造を簡単にすると共に必要容量の確保もできる。   While the increase in the capacitor surface area goes against the trend toward miniaturization of DRAMs, the use of a high dielectric film simplifies the capacitor structure and secures the necessary capacity.

しかし、高誘電体膜を用いているキャパシタの電極、特に下部電極を、従来からキャパシタ用電極として用いられていたポリシリコン電極で構成すると、製造工程中の熱によって、高誘電体膜とポリシリコン電極との界面に、ＳｉＯ2膜が生じてしまう。ＳｉＯ2膜は上記高誘電体膜に比べて比誘電率が低い。そのため、キャパシタ容量が低下するので、高誘電体膜を用いるメリットが薄れてしまう。 However, if the electrode of a capacitor using a high dielectric film, especially the lower electrode, is composed of a polysilicon electrode that has been conventionally used as a capacitor electrode, the high dielectric film and the polysilicon are heated by heat during the manufacturing process. An SiO 2 film is generated at the interface with the electrode. The SiO 2 film has a relative dielectric constant lower than that of the high dielectric film. As a result, the capacitance of the capacitor decreases, and the merit of using the high dielectric film is diminished.

そこで、キャパシタ誘電体膜として高誘電体膜を用いる場合の下部電極を、白金（Ｐｔ）またはルテニウム（Ｒｕ）など、白金族から選ばれた金属膜で構成する研究がなされている（例えば非特許文献１）。それは、白金族が、ポリシリコンに比べて、物理的、化学的に安定なためであった。また、特にルテニウムは、白金族の他の金属に比べて、パターニングが容易であるという利点を有している。
Y.Nishioka et.al.“Giga-bit Scale DRAM Cell with New Simple Ru/(Ba,Sr)TiO3/Ru Stacked Capacitors Using X-ray Lithography”IEDM95,1995, PP.903〜906 In view of this, research has been conducted in which the lower electrode when a high dielectric film is used as the capacitor dielectric film is made of a metal film selected from the platinum group, such as platinum (Pt) or ruthenium (Ru) (for example, non-patented). Reference 1). This is because the platinum group is physically and chemically more stable than polysilicon. In particular, ruthenium has an advantage that patterning is easier than other metals in the platinum group.
Y. Nishioka et.al. “Giga-bit Scale DRAM Cell with New Simple Ru / (Ba, Sr) TiO3 / Ru Stacked Capacitors Using X-ray Lithography” IEDM95, 1995, PP.903-906

高誘電体膜を用いたキャパシタを具える半導体素子を製造する従来の方法は、次のようなものであった。図５はその説明のための工程図である。半導体素子の断面図によって示した工程図である。ただし、切り口に着目して示してある。然も、層間絶縁膜１１までの形成が済んだ状態から示してあり、半導体基板などの図示は省略してある。   A conventional method for manufacturing a semiconductor device having a capacitor using a high dielectric film is as follows. FIG. 5 is a process diagram for explanation. It is process drawing shown with sectional drawing of a semiconductor element. However, the focus is on the cut end. However, it is shown from the state where the formation up to the interlayer insulating film 11 is completed, and the illustration of the semiconductor substrate and the like is omitted.

層間絶縁膜１１の所定の場所にスルーホール１１ａが形成されている。このスルーホール１１ａ内に、下層の構成成分（例えばソース・ドレイン領域。図示せず）と、後に形成されるキャパシタとを接続するための配線（スルーホール内配線）１３が、形成される。次に、層間絶縁膜１１上であってキャパシタ形成予定部分上に、キャパシタ用の下部電極（ストレージノードとも称される）として、白金族の金属膜１５が形成される（図５（Ａ））。   A through hole 11 a is formed at a predetermined location of the interlayer insulating film 11. In this through hole 11a, a wiring (through-hole wiring) 13 for connecting a lower layer component (for example, a source / drain region, not shown) and a capacitor to be formed later is formed. Next, a platinum group metal film 15 is formed as a capacitor lower electrode (also referred to as a storage node) on the interlayer insulating film 11 and on the capacitor formation planned portion (FIG. 5A). .

次に、この金属膜１５上に高誘電体膜１７が形成される（図５（Ｂ））。高誘電体膜１７の形成が済むと、この試料に対し、ポストアニールと称される熱処理が行われる。   Next, a high dielectric film 17 is formed on the metal film 15 (FIG. 5B). After the formation of the high dielectric film 17, a heat treatment called post-annealing is performed on this sample.

このポストアニールは、主に、（ｉ）高誘電体膜中の不純物を除去するためと、（ｉｉ）高誘電体膜が酸素欠損の状態になり易いのでこの酸素を補うためと、（ｉｉｉ）高誘電体膜を結晶化させて高誘電体膜の比誘電率をより高めるために行われる。   This post-annealing is mainly performed for (i) removing impurities in the high dielectric film, and (ii) for supplementing this oxygen because the high dielectric film tends to be in an oxygen deficient state. (Iii) This is performed in order to crystallize the high dielectric film to further increase the relative dielectric constant of the high dielectric film.

このポストアニールは、上記の酸素欠損を補う等の意味から、酸素雰囲気中で行われる。然も、上記の結晶化を図る意味から、７００℃程度の温度で行われる。   This post-annealing is performed in an oxygen atmosphere in order to compensate for the above oxygen deficiency. However, it is performed at a temperature of about 700 ° C. in order to achieve the above crystallization.

このポストアニールを終えた後、この高誘電体膜１７上に上部電極１９が形成されて、キャパシタ２１が完成する（図５（Ｃ））。   After the post annealing, the upper electrode 19 is formed on the high dielectric film 17 to complete the capacitor 21 (FIG. 5C).

しかしながら、この出願に係る発明者の研究によれば、上述した従来の半導体素子の構造および製造方法であると、製造途中において下部電極１５が下地としての層間絶縁膜１１から剥がれてしまう現象（以下、下部電極の剥がれともいう。）が生じ易いことが、明らかになった（後の第１比較例および第２比較例参照）。下部電極１５の剥がれが生じる原因は、明確ではないが、以下の様なことと推定される。   However, according to the inventor's research relating to this application, in the conventional semiconductor element structure and manufacturing method described above, the lower electrode 15 is peeled off from the interlayer insulating film 11 as a base in the course of manufacturing (hereinafter referred to as the following). It was revealed that the lower electrode was also easily peeled off (see the first comparative example and the second comparative example later). The cause of the peeling of the lower electrode 15 is not clear, but is estimated as follows.

この出願に係る発明者は、層間絶縁膜としてＳｉＯ2膜を用い、下部電極としてルテニウムを用い、高誘電体膜としてＴａ2Ｏ5を用いて、上述の従来の製造方法により、キャパシタを製造した。 The inventor according to this application manufactured a capacitor by the above-described conventional manufacturing method using a SiO 2 film as an interlayer insulating film, ruthenium as a lower electrode, and Ta 2 O 5 as a high dielectric film. .

すると、層間絶縁膜と下部電極との界面にＲｕＯ2膜が形成される場合があることが判った。このＲｕＯ2膜は、高誘電体膜の形成工程やその後の各種の工程で試料になされる熱処理（上記のポストアニールも含む）が原因で生じると考えられる。また、Ｒｕ膜では、これに酸化性の雰囲気で熱が加わると、５００℃程度の温度でＲｕの凝集が起こる場合があることも判った。 Then, it has been found that a RuO 2 film may be formed at the interface between the interlayer insulating film and the lower electrode. This RuO 2 film is considered to be caused by the heat treatment (including the post-annealing described above) performed on the sample in the high dielectric film forming process and various subsequent processes. It was also found that in the Ru film, when heat is applied in an oxidizing atmosphere, Ru aggregation may occur at a temperature of about 500 ° C.

ＲｕＯ2膜は、Ｒｕ膜に比べて応力が大きい膜である。また、Ｒｕの凝集が起こるとこれによってもＲｕ膜に応力が生じる。したがって、ＲｕＯ2膜の発生および又はＲｕの凝集が起こると、下部電極の剥がれが生じると推定される。 The RuO 2 film is a film having a larger stress than the Ru film. Further, when Ru aggregation occurs, stress is also generated in the Ru film. Therefore, it is presumed that when the RuO 2 film is generated and / or Ru is aggregated, the lower electrode is peeled off.

下部電極の剥がれが生じては、所望の半導体素子を製造できない。また、下部電極の剥がれは、製品化された半導体素子でも生じる危険がある。   If the lower electrode is peeled off, a desired semiconductor element cannot be manufactured. Also, the lower electrode may be peeled off even in a manufactured semiconductor element.

したがって、白金族から選ばれた金属膜で下部電極が構成され、かつ、キャパシタ誘電体膜が高誘電体膜で構成されているキャパシタを、下地上に具える半導体素子を製造するに当たり、下部電極の剥がれが従来に比べて起こりにくい製造方法が望まれる。   Accordingly, when manufacturing a semiconductor device in which a lower electrode is made of a metal film selected from the platinum group and a capacitor dielectric film is made of a high dielectric film, the lower electrode is manufactured. A manufacturing method is desired in which the flaking is less likely to occur than in the prior art.

また、より好ましくは、下部電極の剥がれが起こりにくく、然も、キャパシタのリーク電流が小さくかつ高誘電体膜の結晶化が図れる製造方法が望まれる。   More preferably, a manufacturing method is desired in which the lower electrode is unlikely to peel off, yet the leakage current of the capacitor is small and the high dielectric film can be crystallized.

そこでこの出願の半導体素子の製造方法では、下地上にポリシリコン膜を形成する工程と、ポリシリコン膜上に、白金族から選ばれた金属を含む下部電極を形成する工程と、ポリシリコン膜及び下部電極を非酸化性雰囲気中で熱処理する工程と、下部電極上に、高誘電体膜により構成されるキャパシタ誘電体膜を形成する工程と、キャパシタ誘電体膜上に上部電極を形成する工程と、を有する方法を主張する。   Therefore, in the manufacturing method of the semiconductor element of this application, a step of forming a polysilicon film on the base, a step of forming a lower electrode containing a metal selected from the platinum group on the polysilicon film, a polysilicon film and A step of heat-treating the lower electrode in a non-oxidizing atmosphere, a step of forming a capacitor dielectric film composed of a high dielectric film on the lower electrode, and a step of forming an upper electrode on the capacitor dielectric film; Insist on how to have.

この製造方法での熱処理温度は、ポリシリコン膜と下部電極（白金族の金属膜）とのシリサイド膜が形成できる温度とする。これに限られないが、例えば、４００〜７５０℃の温度を挙げることができる。   The heat treatment temperature in this manufacturing method is a temperature at which a silicide film of the polysilicon film and the lower electrode (platinum group metal film) can be formed. Although not restricted to this, For example, the temperature of 400-750 degreeC can be mentioned.

この製造方法によれば、非酸化性雰囲気での熱処理において、ポリシリコン膜の一部又は全部がシリサイド化される。そのため下部電極は、シリサイド膜によって下地と隔てられた状態で、製造工程を経ることになる。然も、上記熱処理により、下部電極が焼きしめられる。このシリサイド膜は、酸素を含まないので、ＲｕＯ2等を生じさせにくいと考えられる。また、シリサイド膜が下地と下部電極との間の応力を緩和する役目を果たすと考えられる。これらのため、従来の製造方法に比べて、下部電極の剥がれが生じにくくなる。 According to this manufacturing method, part or all of the polysilicon film is silicided in the heat treatment in the non-oxidizing atmosphere. For this reason, the lower electrode is subjected to a manufacturing process in a state separated from the base by the silicide film. However, the lower electrode is baked by the heat treatment. Since this silicide film does not contain oxygen, it is considered that RuO 2 or the like is hardly generated. Further, it is considered that the silicide film plays a role of relaxing the stress between the base and the lower electrode. For these reasons, the lower electrode is less likely to peel off as compared with the conventional manufacturing method.

また、下部電極が焼きしめられるので、この熱処理をしない場合より、下部電極は酸素を通しにくくなる。従って、高誘電体膜を形成する工程以降で酸素雰囲気での熱処理（上記のポストアニールも含む）を試料に行ったとしても、該雰囲気中の酸素は金属膜と下地との界面に及びにくくなる。したがって、下地と下部電極との界面に酸化膜（金属膜がＲｕの場合ならＲｕＯ2）は生じにくくなる。また、下部電極を構成する金属の凝集（上記の例でいえばＲｕの凝集）も起こりにくくなる。そのため、下部電極の剥がれの発生因子をさらになくすことができる。 In addition, since the lower electrode is baked, the lower electrode is less likely to pass oxygen than when this heat treatment is not performed. Therefore, even if the sample is subjected to heat treatment in an oxygen atmosphere after the step of forming the high dielectric film (including the above-described post-annealing), oxygen in the atmosphere does not easily reach the interface between the metal film and the base. . Therefore, an oxide film (RuO 2 if the metal film is Ru) is less likely to occur at the interface between the base and the lower electrode. Further, aggregation of the metal constituting the lower electrode (Ru aggregation in the above example) is less likely to occur. Therefore, it is possible to further eliminate factors that cause the lower electrode to peel off.

そのため、この製造方法の場合によれば、従来の製造方法に比べて、下部電極の剥がれが生じにくくなる。   Therefore, according to this manufacturing method, the lower electrode is less likely to be peeled off as compared with the conventional manufacturing method.

なお、上述した製造方法の発明を実施するに当たり、高誘電体膜を形成した後であってキャパシタ用上部電極を形成する前に、該試料に対し、高誘電体膜中の不純物を除去するため、および、酸素欠損を補うための酸素雰囲気中での熱処理と、高誘電体膜を結晶化させる温度のかつ非酸化性雰囲気中での熱処理とを行うのが、好適である。すなわち、ポストアニールを２種類の熱処理で行うのが好適である。ただし、これら２種類の熱処理の順番は任意とできる。   In carrying out the above-described manufacturing method, the impurities in the high dielectric film are removed from the sample after the high dielectric film is formed and before the capacitor upper electrode is formed. It is preferable to perform heat treatment in an oxygen atmosphere for compensating for oxygen vacancies and heat treatment in a non-oxidizing atmosphere at a temperature for crystallizing the high dielectric film. That is, it is preferable to perform post-annealing by two types of heat treatment. However, the order of these two types of heat treatment can be arbitrary.

この酸素雰囲気での熱処理温度は、高誘電体膜中の不純物を除去でき、かつ、酸素欠損を補うことができる温度で良い。そのため、高誘電体膜を結晶化させる温度よりかなり低い温度とできる。これに限られないが、６００℃以下、例えば、４５０℃〜６００℃の範囲から選ばれる温度とすることができる。   The heat treatment temperature in this oxygen atmosphere may be a temperature at which impurities in the high dielectric film can be removed and oxygen deficiency can be compensated. Therefore, the temperature can be considerably lower than the temperature at which the high dielectric film is crystallized. Although not restricted to this, it can be set as the temperature chosen from the range of 600 degrees C or less, for example, 450 to 600 degreeC.

一方、高誘電体膜を結晶化させる温度は、用いる高誘電体に応じ設定されるが、比較的高温である。これに限られないが、少なくとも６７０℃、好ましくは、少なくとも７００℃とする。   On the other hand, the temperature at which the high dielectric film is crystallized is set according to the high dielectric used, but is relatively high. Although not limited to this, it is at least 670 ° C, preferably at least 700 ° C.

酸素欠損を補うため、および、不純物を除去するための熱処理と、高誘電体膜を結晶化するための熱処理とを１つの工程で済まそうとすると、前者は酸素雰囲気が必須であり、後者は、高温が必要であるため、酸素雰囲気かつ高温という熱処理条件が必要になる。すると、下部電極の剥がれを誘発する危険が増す。   In order to make up for oxygen deficiency and heat treatment for removing impurities and heat treatment for crystallizing the high dielectric film in one step, the former requires an oxygen atmosphere, and the latter requires Since high temperature is necessary, heat treatment conditions of oxygen atmosphere and high temperature are required. This increases the risk of inducing peeling of the lower electrode.

これに対し、この好適例のように、酸素欠損を補うため、および、不純物を除去するための熱処理と、高誘電体膜を結晶化するための熱処理とを分けて行うと、酸素雰囲気での熱処理温度を低くできる。そのため、下部電極の剥がれを誘発する恐れを低減しつつ、不純物を除去すること、酸素欠損を補うことおよび高誘電体膜の結晶化を、それぞれ行える。   On the other hand, as in this preferred example, if the heat treatment for supplementing oxygen vacancies and removing impurities and the heat treatment for crystallizing the high dielectric film are performed separately, The heat treatment temperature can be lowered. Therefore, it is possible to remove impurities, compensate for oxygen vacancies, and crystallize the high dielectric film while reducing the possibility of inducing peeling of the lower electrode.

不純物除去と、酸素欠損を補えると、キャパシタのリーク電流を低減できる。また、高誘電体膜の結晶化が図れると、高誘電体膜の比誘電率を高めることができるので、キャパシタの容量を増加させることができる。したがって、この好適例によれば、下部電極の剥がれがなく、しかも、より特性の優れた半導体素子を製造できる。   When the impurity removal and the oxygen deficiency are compensated, the leakage current of the capacitor can be reduced. In addition, when the high dielectric film can be crystallized, the relative dielectric constant of the high dielectric film can be increased, so that the capacitance of the capacitor can be increased. Therefore, according to this preferred example, it is possible to manufacture a semiconductor device having no lower electrode peeling and more excellent characteristics.

なお、高誘電体膜を配向させて結晶化させると、比誘電率が高まる点については、例えばこの出願の発明者に係る文献２（Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials,1997,pp.36-37）の特に第３６頁右欄第２段落およびＦｉｇ．４に記載されている。   For example, Reference 2 (Extended Abstracts of the 1997 International Conference on Solid State Devices and Materials, 1997) relating to the inventor of the present application describes that the dielectric constant increases when the high dielectric film is oriented and crystallized. pp.36-37), especially, page 36, right column, second paragraph and FIG. 4.

上述した説明から明らかなように、この発明の半導体素子の製造方法によれば、下部電極が白金族から選ばれた金属膜で構成され、キャパシタ誘電体膜が高誘電体膜で構成されているキャパシタを、製造するに当たり、下地上にポリシリコン膜を形成し、このポリシリコン膜上に下部電極を形成し、その後、この試料に非酸化性雰囲気で熱処理をした後に、高誘電体膜を形成する手順をとる。このため、下地と下部電極との間に、シリサイド膜を生じさせることができる。また、下部電極を焼きしめることができる。このシリサイド膜は、下地と下部電極との反応防止および応力緩和の役目を果たす。焼きしめられた下部電極は、酸素を通過させにくくなるので、下地と下部電極間にＲｕＯ2等を生じにくくする。したがって、従来の製造方法に比べて、下部電極の剥がれをより高温度まで生じにくくできる。 As is apparent from the above description, according to the method for manufacturing a semiconductor device of the present invention, the lower electrode is made of a metal film selected from the platinum group, and the capacitor dielectric film is made of a high dielectric film. In manufacturing a capacitor, a polysilicon film is formed on a base, a lower electrode is formed on the polysilicon film, and then a high dielectric film is formed after heat-treating the sample in a non-oxidizing atmosphere. Take the steps to do. For this reason, a silicide film can be formed between the base and the lower electrode. Also, the lower electrode can be baked. This silicide film serves to prevent reaction between the base and the lower electrode and to relieve stress. The baked lower electrode makes it difficult for oxygen to pass through, so that RuO 2 or the like is hardly generated between the base and the lower electrode. Therefore, the lower electrode can be hardly peeled to a higher temperature than the conventional manufacturing method.

以下、図面を参照してこの出願の半導体素子の製造方法の実施の形態について説明する。なお、説明に用いる各図はこの発明を理解できる程度に各構成成分の寸法、形状および配置関係を概略的に示してあるにすぎない。また、各図において同様な構成成分については同一の番号を付して示し、その重複する説明を省略することもある。また、以下の説明中で述べる膜厚、温度および時間などの数値的条件は、この発明の範囲内の一例にすぎない。   Hereinafter, an embodiment of a method for manufacturing a semiconductor device of this application will be described with reference to the drawings. The drawings used in the description only schematically show the dimensions, shapes, and arrangement relationships of the constituent components to the extent that the present invention can be understood. Moreover, in each figure, it attaches and shows the same number about the same structural component, The duplicate description may be abbreviate | omitted. Numerical conditions such as film thickness, temperature, and time described in the following description are merely examples within the scope of the present invention.

１．第１の参考例
まず、下地１１と下部電極１５との間に、シリコン窒化膜（Ｓｉ3Ｎ4）３１を具えた半導体素子およびその製造方法について説明する。 1. First Reference Example First, a semiconductor device including a silicon nitride film (Si 3 N 4 ) 31 between the base 11 and the lower electrode 15 and a method for manufacturing the same will be described.

図１はそのための説明図である。この第１の参考例の半導体素子を製造する工程中の主な工程での試料の様子を、断面図（切り口に着目した断面図）によって示した工程図である。ただし、層間絶縁膜１１の形成が済んだ状態から示してあり、半導体基板の図示などは省略してある。   FIG. 1 is an explanatory diagram for this purpose. It is process drawing which showed the mode of the sample in the main process in the process of manufacturing the semiconductor element of this 1st reference example with sectional drawing (sectional drawing which paid its attention to the cut surface). However, it is shown from the state where the interlayer insulating film 11 has been formed, and the illustration of the semiconductor substrate is omitted.

先ず、図１（Ａ）に示したように、層間絶縁膜１１上にシリコン窒化膜３１を形成する。この参考例の場合、層間絶縁膜１１が、下地に相当する。   First, as shown in FIG. 1A, a silicon nitride film 31 is formed on the interlayer insulating film 11. In the case of this reference example, the interlayer insulating film 11 corresponds to the base.

この層間絶縁膜１１は、従来同様、シリコン酸化膜で構成できる。また、シリコン窒化膜３１は、ＣＶＤ法など、任意好適な方法で形成できる。このシリコン窒化膜３１の厚さは、これに限られないが、例えば、１００〜２００ｎｍとできる。   This interlayer insulating film 11 can be formed of a silicon oxide film as in the prior art. The silicon nitride film 31 can be formed by any suitable method such as a CVD method. The thickness of the silicon nitride film 31 is not limited to this, but can be, for example, 100 to 200 nm.

次に、層間絶縁膜１１およびシリコン窒化膜３１に、スルーホール１１ａを、公知のリソグラフィ技術およびエッチング技術により形成する。   Next, through holes 11a are formed in the interlayer insulating film 11 and the silicon nitride film 31 by a known lithography technique and etching technique.

次に、このスルーホール１１ａ内に、下層の構成成分（図示せず）と、後に形成されるキャパシタとを接続するための配線１３を、形成する。この配線１３は任意好適な材料で構成できる。例えばポリシリコンまたは高融点金属などを用いることができる。   Next, a wiring 13 for connecting a lower layer component (not shown) and a capacitor to be formed later is formed in the through hole 11a. The wiring 13 can be made of any suitable material. For example, polysilicon or a refractory metal can be used.

次に、図１（Ｂ）に示したように、シリコン窒化膜３１上であってキャパシタ形成予定部分上に、白金族の金属膜からなる下部電極１５（ストレージノードとも称される）を、形成する。   Next, as shown in FIG. 1B, a lower electrode 15 (also referred to as a storage node) made of a platinum group metal film is formed on the silicon nitride film 31 and on the capacitor formation planned portion. To do.

白金族の金属膜として、例えば、白金膜またはルテニウム膜を用いる。特にルテニウムは、白金族の金属の中でも、電極形状を得るためのパターニングが行い易いので、下部電極１５を構成する材料として好ましい。この下部電極１５は、例えば、スパッタ法等の好適な成膜方法と、リソグラフィ技術と、エッチング技術とにより形成できる。   As the platinum group metal film, for example, a platinum film or a ruthenium film is used. In particular, ruthenium is preferable as a material constituting the lower electrode 15 because it is easy to perform patterning to obtain an electrode shape among platinum group metals. The lower electrode 15 can be formed by, for example, a suitable film forming method such as a sputtering method, a lithography technique, and an etching technique.

なお、図１（Ｂ）の例の場合、シリコン窒化膜３１の方が下部電極１５より広い面積で形成してある。しかし、両者がほぼ同じ面積および平面形状となる場合があっても良い。   In the case of the example of FIG. 1B, the silicon nitride film 31 is formed with a larger area than the lower electrode 15. However, both may have substantially the same area and planar shape.

次に、高誘電体膜１７を所定の膜厚に形成する。この所定の膜厚は、キャパシタに要求される容量などを考慮して決められる。   Next, the high dielectric film 17 is formed to a predetermined film thickness. This predetermined film thickness is determined in consideration of the capacity required for the capacitor.

高誘電体膜１７としては、例えば、五酸化二タンタル（Ｔａ2Ｏ5）、ジルコン酸チタン酸鉛（ＰＺＴ）またはチタン酸バリウムストロンチウム（ＢＳＴ）またはＢｉＴｉＯ3など、任意好適な高誘電体膜を用いることができる。 As the high dielectric film 17, for example, any suitable high dielectric film such as tantalum pentoxide (Ta 2 O 5 ), lead zirconate titanate (PZT), barium strontium titanate (BST), or BiTiO 3 is used. Can be used.

高誘電体膜１７は、その膜に適した任意好適な成膜方法により形成する。高誘電体膜１７として、例えばＴａ2Ｏ5膜を用いる場合であれば、該膜は、例えば、Ｔａ（ＯＣ2Ｈ5）5および酸素を原料とする低圧ＣＶＤ法（ＬＰ−ＣＶＤ法）により形成することができる。 The high dielectric film 17 is formed by any suitable film formation method suitable for the film. If, for example, a Ta 2 O 5 film is used as the high dielectric film 17, the film is formed by, for example, a low pressure CVD method (LP-CVD method) using Ta (OC 2 H 5 ) 5 and oxygen as raw materials. Can be formed.

高誘電体膜１７を形成し終えた試料に対し、ポストアニールを行うのが良い。このポストアニールの目的は、従来と同じである。すなわち、高誘電体膜中の不純物を除去すること、高誘電体膜の酸素欠損を補うこと、および、高誘電体膜の結晶化を図ること等である。   Post-annealing is preferably performed on the sample on which the high dielectric film 17 has been formed. The purpose of this post-annealing is the same as before. That is, removing impurities in the high dielectric film, compensating for oxygen vacancies in the high dielectric film, and crystallization of the high dielectric film.

従来はこのポストアニールは、酸素雰囲気でかつ７００℃程度の温度で行われていた。しかし、この第１の参考例では、ポストアニールを、酸素雰囲気での比較的低温での熱処理と、非酸化性雰囲気でのかつ高誘電体膜１７を結晶化できる温度での熱処理とに分けて行う。すなわち、ポストアニールを２段階で行う。   Conventionally, this post-annealing has been performed in an oxygen atmosphere at a temperature of about 700 ° C. However, in this first reference example, post-annealing is divided into heat treatment at a relatively low temperature in an oxygen atmosphere and heat treatment at a temperature at which the high dielectric film 17 can be crystallized in a non-oxidizing atmosphere. Do. That is, post-annealing is performed in two stages.

この酸素雰囲気での熱処理は、高誘電体膜中の不純物を除去するため、および、酸素欠損を補うための熱処理であるので、例えば４５０〜６００℃の範囲から選ばれた温度で行う。一方、非酸化性雰囲気での熱処理は、その目的から例えば７００℃程度の温度で行う。   The heat treatment in the oxygen atmosphere is a heat treatment for removing impurities in the high dielectric film and for compensating for oxygen vacancies, and is performed at a temperature selected from a range of 450 to 600 ° C., for example. On the other hand, the heat treatment in a non-oxidizing atmosphere is performed at a temperature of about 700 ° C. for the purpose.

この酸素雰囲気とは、例えば、大気雰囲気、大気雰囲気に比べて酸素および又はオゾンなど酸化力の強いガスを豊富に含む雰囲気（実質的に酸素やオゾンに置換されている雰囲気も含む）をいう。また、非酸化性雰囲気とは、酸素やオゾンを積極的に除去した雰囲気であれば、特に限定されない。例えば、窒素雰囲気または不活性ガス雰囲気で良い。また、熱処理は、アニール炉を用いて行っても良いし、または、ランプ加熱などの急速加熱法で行っても良い（以下の種々の熱処理において同じ。）。   This oxygen atmosphere refers to, for example, an atmosphere containing an abundant gas having a strong oxidizing power such as oxygen and / or ozone as compared with an air atmosphere (including an atmosphere substantially substituted with oxygen or ozone). The non-oxidizing atmosphere is not particularly limited as long as it is an atmosphere in which oxygen and ozone are positively removed. For example, a nitrogen atmosphere or an inert gas atmosphere may be used. The heat treatment may be performed using an annealing furnace, or may be performed by a rapid heating method such as lamp heating (the same applies to the following various heat treatments).

次に、図１（Ｃ）に示したように、上部電極１９を形成する。この上部電極１９は、任意好適な材料で構成できる。例えば、ポリシリコンまたはアルミニウムまたは高融点金属または高融点金属の窒化物で構成できる。または、白金族の金属例えば下部電極と同様な金属で構成しても良い。このようにして、下地１１上にキャパシタ２１を形成することができる。   Next, as shown in FIG. 1C, the upper electrode 19 is formed. The upper electrode 19 can be made of any suitable material. For example, polysilicon, aluminum, a refractory metal, or a refractory metal nitride can be used. Alternatively, a platinum group metal, for example, a metal similar to the lower electrode may be used. In this way, the capacitor 21 can be formed on the base 11.

この半導体素子では、下地としての層間絶縁膜１１と下部電極１５との間にシリコン窒化膜３１を具えるので、下地１１上に下部電極１５を直接設けた従来構造に比べて、下部電極１５の剥がれが生じにくい。この効果について実験により確認した結果は、後の実験例の項において説明する。   In this semiconductor device, since the silicon nitride film 31 is provided between the interlayer insulating film 11 and the lower electrode 15 as a base, the lower electrode 15 is compared with the conventional structure in which the lower electrode 15 is directly provided on the base 11. Peeling is unlikely to occur. The result confirmed by experiment about this effect is demonstrated in the term of an experimental example later.

然も、ポストアニールを上記のごとく２段階で行うと、従来の方法でポストアニールをした場合に比べて、半導体素子の特性向上（リーク電流の減少等）が図れる。この効果について実験により確認した結果を、後の実験例の項において説明する。   However, when the post-annealing is performed in two stages as described above, the characteristics of the semiconductor element (leakage current, etc.) can be improved as compared with the case where post-annealing is performed by the conventional method. The result confirmed by experiment about this effect is demonstrated in the item of an experimental example later.

２．実施の形態
次に、下地１１と下部電極１５との間に、該金属膜とシリコンとのシリサイド膜４１ｘを具えた半導体素子およびその製造方法について説明する。図２はそのための説明図であり、図１と同様に示した工程図である。 2. Embodiment Next, a semiconductor element including a silicide film 41x of the metal film and silicon between the base 11 and the lower electrode 15 and a manufacturing method thereof will be described. FIG. 2 is an explanatory diagram for that purpose, and is a process diagram similar to FIG.

先ず、図２（Ａ）に示したように、層間絶縁膜１１に、スルーホール１１ａを、公知のリソグラフィ技術およびエッチング技術により形成する。この層間絶縁膜１１は、従来同様、シリコン酸化膜で構成できる。尚、この実施の形態の場合、層間絶縁膜１１が、下地に相当する。   First, as shown in FIG. 2A, a through hole 11a is formed in the interlayer insulating film 11 by a known lithography technique and etching technique. This interlayer insulating film 11 can be formed of a silicon oxide film as in the prior art. In this embodiment, the interlayer insulating film 11 corresponds to the base.

次に、このスルーホール１１ａ内に、下層の構成成分（図示せず）と、後に形成されるキャパシタとを接続するための配線１３を、形成する。   Next, a wiring 13 for connecting a lower layer component (not shown) and a capacitor to be formed later is formed in the through hole 11a.

次に、層間絶縁膜１１上であってキャパシタ形成予定部分上に、ポリシリコン膜と、下部電極形成用の膜として白金族の金属膜とをこの順に形成する（図示せず）。そして、これら膜を下部電極１５の形状にパターニングする。これにより、ポリシリコン膜のパターニングされた部分４１ａと下部電極１５とが積層された構造が得られる。   Next, a polysilicon film and a platinum group metal film as a lower electrode forming film are formed in this order on the interlayer insulating film 11 and on the capacitor formation planned portion (not shown). Then, these films are patterned into the shape of the lower electrode 15. Thereby, a structure in which the patterned portion 41a of the polysilicon film and the lower electrode 15 are laminated is obtained.

白金族の金属膜として、例えば、白金膜またはルテニウム膜を用いる。特にルテニウムは、白金族の金属の中でも、電極形状を得るためのパターニングが行い易いので、下部電極１５を構成する材料として好ましい。   As the platinum group metal film, for example, a platinum film or a ruthenium film is used. In particular, ruthenium is preferable as a material constituting the lower electrode 15 because it is easy to perform patterning to obtain an electrode shape among platinum group metals.

次に、この試料に対し、非酸化性の雰囲気中で熱処理をする。この熱処理は、下部電極１５とポリシリコン膜４１ａとが反応して、これら界面にシリサイドを形成できる温度で行う。これに限られないが、４００〜７５０℃の範囲から選ばれる温度で行う。また、非酸化性の雰囲気として、例えば窒素雰囲気を用いる。   Next, this sample is heat-treated in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 and the polysilicon film 41a react to form silicide at the interface. Although not restricted to this, it carries out at the temperature chosen from the range of 400-750 degreeC. Further, for example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.

この熱処理により、下部電極１５と下地１１との間にシリサイド膜４１ｘが介在する構造が得られる（図２（Ｃ））。   By this heat treatment, a structure in which the silicide film 41x is interposed between the lower electrode 15 and the base 11 is obtained (FIG. 2C).

このシリサイド膜４１ｘは、下地１１と下部電極１５との反応を防ぐと考えられる。従って、下部電極１５としてルテニウム膜を用いた場合に従来生じていたＲｕＯ2膜は、この発明では生じない。また、従来問題としたＲｕの凝集が起きても、それによる応力をこのシリサイド膜が吸収すると考えられる。これらのため、下地１１と下部電極１５との間にシリコン窒化膜３１を設けた第１の参考例と同様に、下部電極の剥がれを従来より軽減できると考えられる。 The silicide film 41x is considered to prevent the reaction between the base 11 and the lower electrode 15. Therefore, the RuO 2 film which has been conventionally generated when a ruthenium film is used as the lower electrode 15 does not occur in the present invention. Further, even if Ru aggregation, which has been a problem in the past, occurs, it is considered that this silicide film absorbs the stress caused by the aggregation. For these reasons, it is considered that the peeling of the lower electrode can be reduced as compared with the first reference example in which the silicon nitride film 31 is provided between the base 11 and the lower electrode 15.

次に、高誘電体膜１７を所定の膜厚に形成する（図２（Ｃ））。高誘電体膜１７は、その膜に適した任意好適な成膜方法により形成する。高誘電体膜１７として、例えばＴａ2Ｏ5膜を用いる場合であれば、該膜は、例えば、Ｔａ（ＯＣ2Ｈ5）5および酸素を原料とする低圧ＣＶＤ法（ＬＰ−ＣＶＤ法）により形成することができる。 Next, the high dielectric film 17 is formed to a predetermined film thickness (FIG. 2C). The high dielectric film 17 is formed by any suitable film formation method suitable for the film. If, for example, a Ta 2 O 5 film is used as the high dielectric film 17, the film is formed by, for example, a low pressure CVD method (LP-CVD method) using Ta (OC 2 H 5 ) 5 and oxygen as raw materials. Can be formed.

高誘電体膜１７としては、五酸化二タンタル（Ｔａ2Ｏ5）の他に、例えば、ジルコン酸チタン酸鉛（ＰＺＴ）またはチタン酸バリウムストロンチウム（ＢＳＴ）またはＢｉＴｉＯ3など、任意好適な高誘電体膜を用いることができる。 As the high dielectric film 17, any suitable high dielectric such as lead zirconate titanate (PZT), barium strontium titanate (BST), or BiTiO 3 in addition to tantalum pentoxide (Ta 2 O 5 ) is used. A body membrane can be used.

高誘電体膜１７を形成し終えた試料に対し、ポストアニールを行うのが良い。このポストアニールの目的は、従来と同じである。すなわち、高誘電体膜中の不純物を除去すること、高誘電体膜の酸素欠損を補うこと、および、高誘電体膜の結晶化を図ること等である。   Post-annealing is preferably performed on the sample on which the high dielectric film 17 has been formed. The purpose of this post-annealing is the same as before. That is, removing impurities in the high dielectric film, compensating for oxygen vacancies in the high dielectric film, and crystallization of the high dielectric film.

従来はこのポストアニールは、酸素雰囲気でかつ７００℃程度の温度で行われていた。しかし、この実施の形態では、ポストアニールを、酸素雰囲気での比較的低温での熱処理と、非酸化性雰囲気でのかつ高誘電体膜１７を結晶化できる温度での熱処理とに分けて行う。すなわち、ポストアニールを２段階で行う。   Conventionally, this post-annealing has been performed in an oxygen atmosphere at a temperature of about 700 ° C. However, in this embodiment, the post-annealing is performed separately in a heat treatment at a relatively low temperature in an oxygen atmosphere and a heat treatment in a non-oxidizing atmosphere and a temperature at which the high dielectric film 17 can be crystallized. That is, post-annealing is performed in two stages.

この酸素雰囲気での熱処理は、高誘電体膜中の不純物を除去するため、および、酸素欠損を補うための熱処理であるので、例えば４５０〜６００℃の範囲から選ばれた温度で行う。一方、非酸化性雰囲気での熱処理は、その目的から例えば７００℃程度の温度で行う。   The heat treatment in the oxygen atmosphere is a heat treatment for removing impurities in the high dielectric film and for compensating for oxygen vacancies, and is performed at a temperature selected from a range of 450 to 600 ° C., for example. On the other hand, the heat treatment in a non-oxidizing atmosphere is performed at a temperature of about 700 ° C. for the purpose.

この酸素雰囲気とは、例えば、大気雰囲気、大気雰囲気に比べて酸素および又はオゾンなど酸化力の強いガスを豊富に含む雰囲気（実質的に酸素やオゾンに置換されている雰囲気も含む）をいう。また、非酸化性雰囲気とは、酸素やオゾンを積極的に除去した雰囲気であれば、特に限定されない。例えば、窒素雰囲気または不活性ガス雰囲気で良い。また、熱処理は、アニール炉を用いて行っても良いし、または、ランプ加熱などの急速加熱法で行っても良い（以下の種々の熱処理において同じ。）。   This oxygen atmosphere refers to, for example, an atmosphere containing an abundant gas having a strong oxidizing power such as oxygen and / or ozone as compared with an air atmosphere (including an atmosphere substantially substituted with oxygen or ozone). The non-oxidizing atmosphere is not particularly limited as long as it is an atmosphere in which oxygen and ozone are positively removed. For example, a nitrogen atmosphere or an inert gas atmosphere may be used. The heat treatment may be performed using an annealing furnace, or may be performed by a rapid heating method such as lamp heating (the same applies to the following various heat treatments).

次に、図２（Ｄ）に示したように、上部電極１９を形成する。   Next, as shown in FIG. 2D, the upper electrode 19 is formed.

３．第２の参考例
次に、下地１１上にシリコン窒化膜３１を形成し、このシリコン窒化膜３１上に下部電極１５を形成し、該下部電極１５を非酸化性雰囲気で熱処理した後に高誘電体膜１７を形成する手順をとる製造方法について説明する。図３はそのための説明図であり、図１と同様に示した工程図である。 3. Second Reference Example Next, a silicon nitride film 31 is formed on the base 11, a lower electrode 15 is formed on the silicon nitride film 31, and the lower electrode 15 is heat-treated in a non-oxidizing atmosphere, and then a high dielectric material is formed. A manufacturing method taking a procedure for forming the film 17 will be described. FIG. 3 is an explanatory diagram for this purpose, and is a process diagram similar to FIG.

先ず、第１の参考例と同様に、層間絶縁膜１１上にシリコン窒化膜３１を形成し、さらに、これら層間絶縁膜１１およびシリコン窒化膜３１にスルーホール１１ａを形成し、このスルーホール１１ａ内に配線１３を形成する。さらに、シリコン窒化膜３１上に、下部電極１５を形成する（図３（Ａ））。   First, similarly to the first reference example, a silicon nitride film 31 is formed on the interlayer insulating film 11, and further, through holes 11a are formed in the interlayer insulating film 11 and the silicon nitride film 31, and the through holes 11a are formed in the through holes 11a. The wiring 13 is formed in Further, the lower electrode 15 is formed on the silicon nitride film 31 (FIG. 3A).

次に、この試料に対し非酸化性雰囲気で熱処理Ｈをする。この熱処理は、下部電極１５を焼きしめることができる温度で行う。これに限られないが、例えば、６００〜７５０℃の範囲から選ばれた温度で行う。非酸化性雰囲気として例えば窒素雰囲気を用いる。   Next, heat treatment H is performed on the sample in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 can be baked. Although not restricted to this, For example, it carries out at the temperature chosen from the range of 600-750 degreeC. For example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.

次に、高誘電体膜１７を所定の膜厚に形成する（図３（Ｂ））。さらに、第１の参考例にて説明した２段階の熱処理によるポストアニールをする。次に、図３（Ｃ）に示したように、上部電極１９を形成する。このようにして、下地１１上にキャパシタ２１を形成することができる。   Next, a high dielectric film 17 is formed to a predetermined thickness (FIG. 3B). Further, post-annealing is performed by the two-stage heat treatment described in the first reference example. Next, as shown in FIG. 3C, the upper electrode 19 is formed. In this way, the capacitor 21 can be formed on the base 11.

この半導体素子の製造方法によれば、下地１１上にシリコン窒化膜３１を形成し、このシリコン窒化膜３１上に下部電極１５を形成し、そして、該下部電極１５を非酸化性雰囲気で熱処理する工程を含む。そのため、従来の製造方法に比べ、下部電極１５の剥がれが生じにくい製法が実現される。この効果について実験により確認した結果は、後の実験例の項において説明する。   According to this method for manufacturing a semiconductor device, a silicon nitride film 31 is formed on a base 11, a lower electrode 15 is formed on the silicon nitride film 31, and the lower electrode 15 is heat-treated in a non-oxidizing atmosphere. Process. Therefore, a manufacturing method in which the lower electrode 15 is less likely to be peeled compared to the conventional manufacturing method is realized. The result confirmed by experiment about this effect is demonstrated in the term of an experimental example later.

然も、ポストアニールを上記のごとく２段階で行うと、従来の方法でポストアニールをした場合に比べて、半導体素子の特性向上（リーク電流の減少等）が図れる。この効果について実験により確認した結果は、後の実験例の項において説明する。   However, when the post-annealing is performed in two stages as described above, the characteristics of the semiconductor element (leakage current, etc.) can be improved as compared with the case where post-annealing is performed by the conventional method. The result confirmed by experiment about this effect is demonstrated in the term of an experimental example later.

４．第３の参考例
次に、下地１１上に下部電極１５を形成し、該試料に対し非酸化性雰囲気で熱処理をし、その後に、高誘電体膜１７を形成する手順をとる製造方法について、説明する。図４はそのための説明図であり、図１と同様に示した工程図である。 4). Third Reference Example Next, a manufacturing method in which the lower electrode 15 is formed on the base 11, the sample is heat-treated in a non-oxidizing atmosphere, and then the high dielectric film 17 is formed. explain. FIG. 4 is an explanatory diagram for this purpose, and is a process diagram similar to FIG.

先ず、層間絶縁膜１１にスルーホール１１ａを形成し、このスルーホール１１ａ内に配線１３を形成し、次に、この層間絶縁膜１１上に下部電極１５を形成する（図４（Ａ））。   First, a through hole 11a is formed in the interlayer insulating film 11, a wiring 13 is formed in the through hole 11a, and then a lower electrode 15 is formed on the interlayer insulating film 11 (FIG. 4A).

次に、この試料に対し非酸化性雰囲気で熱処理をする。この熱処理は、下部電極１５を焼きしめることができる温度で行う。これに限られないが、例えば、６００〜７５０℃の範囲から選ばれた温度で行う。非酸化性雰囲気として例えば窒素雰囲気を用いる。   Next, this sample is heat-treated in a non-oxidizing atmosphere. This heat treatment is performed at a temperature at which the lower electrode 15 can be baked. Although not restricted to this, For example, it carries out at the temperature chosen from the range of 600-750 degreeC. For example, a nitrogen atmosphere is used as the non-oxidizing atmosphere.

次に、高誘電体膜１７を所定の膜厚に形成する（図４（Ｂ））。さらに、第１の参考例にて説明した２段階の熱処理によるポストアニールをする。次に、図４（Ｃ）に示したように、上部電極１９を形成する。このようにして、下地１１上にキャパシタ２１を形成することができる。   Next, a high dielectric film 17 is formed to a predetermined thickness (FIG. 4B). Further, post-annealing is performed by the two-stage heat treatment described in the first reference example. Next, as shown in FIG. 4C, the upper electrode 19 is formed. In this way, the capacitor 21 can be formed on the base 11.

この半導体素子の製造方法によれば、下部電極１５を非酸化性雰囲気で焼きしめることができるので、下部電極の膜剥がれを従来に比べて低減することができる。   According to this method for manufacturing a semiconductor element, the lower electrode 15 can be baked in a non-oxidizing atmosphere, so that film peeling of the lower electrode can be reduced as compared with the conventional method.

〈実験例〉
次に、この出願の発明の理解を深めるために、実験例および比較例を説明する。 <Experimental example>
Next, in order to deepen the understanding of the invention of this application, experimental examples and comparative examples will be described.

１．第１実験例
シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉＯ2膜を形成する。次に、このＳｉＯ2膜上にＣＶＤ法により膜厚１５０ｎｍのシリコン窒化膜を形成する。次に、このシリコン窒化膜上に下部電極として所定膜厚のルテニウム膜をスパッタ法により形成する。次に、このルテニウム膜上に高誘電体膜として膜厚１０ｎｍのＴａ2Ｏ5膜を形成する。このような試料を複数作製する。 1. First Experimental Example A 300 nm thick SiO 2 film is formed on a silicon substrate by CVD. Next, a silicon nitride film having a thickness of 150 nm is formed on the SiO 2 film by a CVD method. Next, a ruthenium film having a predetermined thickness is formed as a lower electrode on the silicon nitride film by sputtering. Next, a Ta 2 O 5 film having a thickness of 10 nm is formed on the ruthenium film as a high dielectric film. A plurality of such samples are prepared.

次に、これらの試料を、ポストアニールの第１ステップとして、５５０℃の温度の酸素雰囲気中に１時間それぞれさらす。   Next, these samples are each exposed in an oxygen atmosphere at a temperature of 550 ° C. for 1 hour as a first step of post-annealing.

次に、ポストアニールの第２ステップとしてこれらの試料ごとで、下記の表のごとく温度を違えて熱処理をする。ただし、いずれの熱処理も酸素雰囲気でかつ６０秒とする。   Next, as a second step of post-annealing, heat treatment is performed for each of these samples at different temperatures as shown in the following table. However, any heat treatment is performed in an oxygen atmosphere and 60 seconds.

次に、この高誘電体膜上に上部電極を形成する。このようにして、第１実験例の半導体素子をそれぞれ作製した。   Next, an upper electrode is formed on the high dielectric film. In this way, the semiconductor elements of the first experimental example were respectively produced.

２．第２実験例
第１実験例のポストアニールの第２ステップの雰囲気を、窒素雰囲気に変更する。それ以外は、第１実験例と同様にして、第２実験例の半導体素子をそれぞれ作製した。 2. Second Experimental Example The atmosphere of the second step of post-annealing in the first experimental example is changed to a nitrogen atmosphere. Other than that was carried out similarly to the 1st experiment example, and produced the semiconductor element of the 2nd experiment example, respectively.

３．第３実験例
第１実験例の製造手順において、下部電極を形成した後であって高誘電体膜を形成する前に、試料を７００℃の温度の窒素雰囲気中に３０秒さらす。それ以外は、第１実験例と同様にして、第３実験例の半導体素子をそれぞれ作製した。 3. Third Experimental Example In the manufacturing procedure of the first experimental example, after forming the lower electrode and before forming the high dielectric film, the sample is exposed to a nitrogen atmosphere at a temperature of 700 ° C. for 30 seconds. Other than that was carried out similarly to the 1st experiment example, and produced the semiconductor element of the 3rd experiment example, respectively.

４．第４実験例
第３実験例の手順での、ポストアニールの第２ステップの雰囲気を、窒素雰囲気に変更する。それ以外は、第３実験例と同様にして、第４実験例の半導体素子をそれぞれ作製した。 4). Fourth Experimental Example The atmosphere of the second step of post-annealing in the procedure of the third experimental example is changed to a nitrogen atmosphere. Other than that was carried out similarly to the 3rd experiment example, and produced the semiconductor element of the 4th experiment example, respectively.

５．第１比較例
シリコン基板上にＣＶＤ法により膜厚３００ｎｍのＳｉＯ2膜を形成する。次に、このＳｉＯ2膜上に下部電極として所定膜厚のルテニウム膜をスパッタ法により形成する。次に、このルテニウム膜上に高誘電体膜として膜厚１０ｎｍのＴａ2Ｏ5膜を形成する。このような試料を複数作製する。 5. First Comparative Example A 300 nm thick SiO 2 film is formed on a silicon substrate by CVD. Next, a ruthenium film having a predetermined thickness is formed as a lower electrode on the SiO 2 film by sputtering. Next, a Ta 2 O 5 film having a thickness of 10 nm is formed on the ruthenium film as a high dielectric film. A plurality of such samples are prepared.

次に、これらの試料を、ポストアニールの第１ステップとして、５５０℃の温度の酸素雰囲気中に１時間それぞれさらす。   Next, these samples are each exposed in an oxygen atmosphere at a temperature of 550 ° C. for 1 hour as a first step of post-annealing.

次に、ポストアニールの第２ステップとしてこれらの試料ごとで、下記の表のごとく温度を違えて熱処理をする。ただし、いずれの熱処理も酸素雰囲気でかつ６０秒とする。   Next, as a second step of post-annealing, heat treatment is performed for each of these samples at different temperatures as shown in the following table. However, any heat treatment is performed in an oxygen atmosphere and 60 seconds.

６．第２比較例
第１比較例のポストアニールの第２ステップの雰囲気を、窒素雰囲気に変更する。それ以外は、第１比較例と同様にして、第２比較例の半導体素子をそれぞれ作製した。 6). Second Comparative Example The atmosphere of the second step of post-annealing in the first comparative example is changed to a nitrogen atmosphere. Other than that was carried out similarly to the 1st comparative example, and produced the semiconductor element of the 2nd comparative example, respectively.

７．評価
このように製造した各実験例および各比較例の試料で下部電極の剥がれが生じているか否かを、光学顕微鏡により観察した。また、上部および下部電極間に直流１Ｖの電圧を印加した時のリーク電流を、各試料についてそれぞれ測定した。これらの結果を下記の表１に示した。 7). Evaluation It was observed with an optical microscope whether or not peeling of the lower electrode occurred in the samples of each experimental example and each comparative example manufactured as described above. Further, the leakage current when a DC voltage of 1 V was applied between the upper and lower electrodes was measured for each sample. These results are shown in Table 1 below.

Figure 2007123948
Figure 2007123948

ただし、表１中、二重丸印は、ウエハ内の全体で下部電極の剥がれが生じていない水準である。また、丸印は、ウエハ内の全体で下部電極の剥がれは生じていないが、リーク電流が二重丸印の水準のものに比べて大きい水準である。また、三角印は、ウエハ内の一部で下部電極の剥がれが生じている水準である。Ｘ印は、ウエハ内の全体で下部電極の剥がれが生じている水準である。   However, in Table 1, the double circle mark is a level at which the lower electrode does not peel off in the entire wafer. Further, the circle mark shows that the lower electrode does not peel off in the entire wafer, but the leak current is a level larger than that of the double circle mark level. Further, the triangle mark is a level at which the lower electrode is peeled off in a part of the wafer. The mark X is a level at which the lower electrode is peeled throughout the wafer.

これら実験例および比較例の結果から次のようなことが判る。   The following can be seen from the results of these experimental examples and comparative examples.

第１および第２比較例いずれも、下部電極の剥がれが生じてしまう。したがって、これら比較例の構造および製造方法は、下部電極が白金族の金属膜で構成され、キャパシタ誘電体膜が高誘電体膜で構成されているキャパシタを具える半導体素子の構造および製造方法として、不適当である。   In both the first and second comparative examples, the lower electrode peels off. Therefore, the structure and manufacturing method of these comparative examples are as a structure and manufacturing method of a semiconductor element including a capacitor in which the lower electrode is made of a platinum group metal film and the capacitor dielectric film is made of a high dielectric film. Is inappropriate.

また、例えば、第１実験例と第１比較例とを比較すると、第１実験例はポストアニール温度が少なくとも温度５５０℃まで、下部電極の剥がれは生じていない。第１比較例はポストアニール温度が５００℃でも下部電極の剥がれは生じている。両者の構造上および製造手順上の相違点は、下地と下部電極との間にシリコン窒化膜があるか無いかである。したがって、下地と下部電極との間にシリコン窒化膜を設けた方が、下部電極の剥がれが生じにくいといえる。   Further, for example, when comparing the first experimental example and the first comparative example, in the first experimental example, the post-annealing temperature is at least up to a temperature of 550 ° C., and the lower electrode does not peel off. In the first comparative example, even when the post-annealing temperature is 500 ° C., the lower electrode is peeled off. The difference in structure and manufacturing procedure between the two is whether or not there is a silicon nitride film between the base and the lower electrode. Therefore, it can be said that the lower electrode is less likely to peel when the silicon nitride film is provided between the base and the lower electrode.

また、第１実験例と第３実験例とを比較すると第３実験例の方が下部電極の剥がれは高温まで生じていない。また、第２実験例と第４実験例とを比較すると、第４実験例の方が下部電極の剥がれは高温まで生じていない。   Further, when the first experimental example and the third experimental example are compared, in the third experimental example, the lower electrode does not peel off to a high temperature. Further, when the second experimental example and the fourth experimental example are compared, in the fourth experimental example, the lower electrode does not peel off to a high temperature.

第１実験例と第３実験例との製造手順上の相違点は、下部電極に対して非酸化性雰囲気で熱処理をしたか否かである。第２実験例と第４実験例との製造手順上の相違点も、下部電極に対して非酸化性雰囲気で熱処理をしたか否かである。したがって、下部電極に対して非酸化性雰囲気で熱処理をした方が、下部電極の剥がれを少なくできることが判る。   The difference in the manufacturing procedure between the first experimental example and the third experimental example is whether or not the lower electrode was heat-treated in a non-oxidizing atmosphere. The difference in the manufacturing procedure between the second experimental example and the fourth experimental example is also whether the lower electrode has been heat-treated in a non-oxidizing atmosphere. Therefore, it can be understood that peeling of the lower electrode can be reduced by heat-treating the lower electrode in a non-oxidizing atmosphere.

また、第１実験例と第２実験例とを比較すると第２実験例の方が下部電極の剥がれは高温まで生じていない。然も、高温処理でのリーク電流も比較的小さい。また、第３実験例と第４実験例とを比較すると、第４実験例の方が下部電極の剥がれは高温まで生じていない。然も、リーク電流も小さい。   Further, when the first experimental example and the second experimental example are compared, in the second experimental example, the lower electrode does not peel off to a high temperature. However, the leakage current in high temperature processing is also relatively small. Further, when the third experimental example and the fourth experimental example are compared, in the fourth experimental example, the lower electrode does not peel off to a high temperature. Of course, the leakage current is also small.

第１実験例と第２実験例との製造手順上の相違点は、ポストアニールの第２ステップを酸素雰囲気とするか、非酸化性雰囲気とするかである。第３実験例と第４実験例との製造手順上の相違点も、ポストアニールの第２ステップを酸素雰囲気とするか、非酸化性雰囲気とするかである。したがって、ポストアニールを２段階アニールとし、かつ、高誘電体膜を結晶化させるための第２ステップの熱処理は非酸化性雰囲気で行う方が、下部電極の剥がれの低減やリーク電流の低減に有効なことが判る。   The difference in the manufacturing procedure between the first experimental example and the second experimental example is whether the second step of post-annealing is an oxygen atmosphere or a non-oxidizing atmosphere. The difference in the manufacturing procedure between the third experimental example and the fourth experimental example is whether the second step of post-annealing is an oxygen atmosphere or a non-oxidizing atmosphere. Therefore, post-annealing is a two-step annealing, and the second step of heat treatment for crystallizing the high dielectric film is more effective in reducing the peeling of the lower electrode and the leakage current in a non-oxidizing atmosphere. I understand that.

なお、この出願の発明は上述の実施の形態および実験例に何ら限定されるものではなく、多くの変形および変更を行うことができる。   Note that the invention of this application is not limited to the above-described embodiments and experimental examples, and many variations and modifications can be made.

例えば、上述の実施の形態や実験例では、下地を層間絶縁膜とした例を説明した。しかし、この出願の発明は、下部電極の剥がれが問題となる種々の下地に適用できる。   For example, in the above-described embodiments and experimental examples, the example in which the base is an interlayer insulating film has been described. However, the invention of this application can be applied to various bases in which peeling of the lower electrode becomes a problem.

また、この出願の発明は、ＤＲＡＭに限らず、高誘電体膜と白金族の下部電極とを有したキャパシタを具える各種の半導体素子に広く適用できる。   The invention of this application is not limited to the DRAM, but can be widely applied to various semiconductor elements including a capacitor having a high dielectric film and a platinum group lower electrode.

第１の参考例の説明図である。It is explanatory drawing of the 1st reference example. 実施の形態の説明図である。It is explanatory drawing of embodiment. 第２の参考例の説明図である。It is explanatory drawing of the 2nd reference example. 第３の参考例の説明図である。It is explanatory drawing of the 3rd reference example. 従来技術および課題の説明図である。It is explanatory drawing of a prior art and a subject.

符号の説明Explanation of symbols

１１：下地（層間絶縁膜）
１１ａ：スルーホール
１３：配線（スルーホール内配線）
１５：下部電極
１７：高誘電体膜
１９：上部電極
２１：キャパシタ
３１：シリコン窒化膜
４１ａ：ポリシリコン膜
４１ｘ：シリサイド膜 11: Base (interlayer insulating film)
11a: Through hole 13: Wiring (wiring in through hole)
15: Lower electrode 17: High dielectric film 19: Upper electrode 21: Capacitor 31: Silicon nitride film 41a: Polysilicon film 41x: Silicide film

Claims (5)

半導体素子の製造方法において、
下地上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜上に、白金族から選ばれた金属を含む下部電極を形成する工程と、
前記ポリシリコン膜及び前記下部電極を非酸化性雰囲気中で熱処理する工程と、
前記下部電極上に、高誘電体膜により構成されるキャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に上部電極を形成する工程と、
を有することを特徴とする半導体素子の製造方法。 In a method for manufacturing a semiconductor element,
Forming a polysilicon film on the ground;
Forming a lower electrode containing a metal selected from the platinum group on the polysilicon film;
Heat-treating the polysilicon film and the lower electrode in a non-oxidizing atmosphere;
Forming a capacitor dielectric film composed of a high dielectric film on the lower electrode;
Forming an upper electrode on the capacitor dielectric film;
A method for manufacturing a semiconductor device, comprising: 請求項１に記載の半導体素子の製造方法において、
前記高誘電体膜を形成した後であって、前記上部電極を形成する前に、該高誘電体膜中の不純物を除去するため、および、酸素欠損を補うための酸素雰囲気中での熱処理と、該高誘電体膜を結晶化させる温度のかつ非酸化性雰囲気中での熱処理とを行うことを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
After the formation of the high dielectric film and before the formation of the upper electrode, a heat treatment in an oxygen atmosphere is performed to remove impurities in the high dielectric film and to compensate for oxygen vacancies. A method of manufacturing a semiconductor device, comprising performing a heat treatment in a non-oxidizing atmosphere at a temperature for crystallizing the high dielectric film. 請求項１又は２に記載の半導体素子の製造方法において、
前記下地がシリコン酸化膜からなる層間絶縁膜であることを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to claim 1 or 2,
A method of manufacturing a semiconductor device, wherein the base is an interlayer insulating film made of a silicon oxide film. 請求項１〜３のいずれか１項に記載の半導体素子の製造方法において、
前記高誘電体膜が、五酸化二タンタル（Ｔａ2Ｏ5）、ジルコン酸チタン酸鉛（ＰＺＴ）およびチタン酸バリウムストロンチウム（ＢＳＴ）のいずれかを含むことを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor element of any one of Claims 1-3,
The method of manufacturing a semiconductor device, wherein the high dielectric film includes any one of tantalum pentoxide (Ta 2 O 5 ), lead zirconate titanate (PZT), and barium strontium titanate (BST). 請求項１〜４のいずれか１項に記載の半導体素子の製造方法において、
前記金属がルテニウムであることを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor element of any one of Claims 1-4,
A method of manufacturing a semiconductor device, wherein the metal is ruthenium.
JP2007034770A 2007-02-15 2007-02-15 Manufacturing method of semiconductor device Expired - Fee Related JP4659772B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007034770A JP4659772B2 (en) 2007-02-15 2007-02-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007034770A JP4659772B2 (en) 2007-02-15 2007-02-15 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9338867A Division JPH11177048A (en) 1997-12-09 1997-12-09 Semiconductor element and manufacture thereof

Publications (2)

Publication Number Publication Date
JP2007123948A true JP2007123948A (en) 2007-05-17
JP4659772B2 JP4659772B2 (en) 2011-03-30

Family

ID=38147349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007034770A Expired - Fee Related JP4659772B2 (en) 2007-02-15 2007-02-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4659772B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536931A (en) * 1991-07-26 1993-02-12 Olympus Optical Co Ltd Memory element and manufacture of the same
JPH0567792A (en) * 1990-07-24 1993-03-19 Seiko Epson Corp Semiconductor device with ferrodielectric
JPH06244133A (en) * 1993-02-22 1994-09-02 Matsushita Electron Corp Semiconductor device and its manufacture
JPH06295880A (en) * 1993-04-09 1994-10-21 Sharp Corp Fabrication of semiconductor device
JPH07169917A (en) * 1993-12-16 1995-07-04 Hitachi Ltd Manufacture of capacitor
JPH08274270A (en) * 1995-03-30 1996-10-18 Toshiba Corp Electronic component
JPH08316430A (en) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp Semiconductor storage device, its manufacture, and stacked capacitor
JPH0917972A (en) * 1995-06-30 1997-01-17 Mitsubishi Electric Corp Semiconductor storage device and its manufacture
JPH0951079A (en) * 1995-08-08 1997-02-18 Oki Electric Ind Co Ltd Semiconductor element and manufacture thereof
JPH09162370A (en) * 1995-12-14 1997-06-20 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567792A (en) * 1990-07-24 1993-03-19 Seiko Epson Corp Semiconductor device with ferrodielectric
JPH0536931A (en) * 1991-07-26 1993-02-12 Olympus Optical Co Ltd Memory element and manufacture of the same
JPH06244133A (en) * 1993-02-22 1994-09-02 Matsushita Electron Corp Semiconductor device and its manufacture
JPH06295880A (en) * 1993-04-09 1994-10-21 Sharp Corp Fabrication of semiconductor device
JPH07169917A (en) * 1993-12-16 1995-07-04 Hitachi Ltd Manufacture of capacitor
JPH08274270A (en) * 1995-03-30 1996-10-18 Toshiba Corp Electronic component
JPH08316430A (en) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp Semiconductor storage device, its manufacture, and stacked capacitor
JPH0917972A (en) * 1995-06-30 1997-01-17 Mitsubishi Electric Corp Semiconductor storage device and its manufacture
JPH0951079A (en) * 1995-08-08 1997-02-18 Oki Electric Ind Co Ltd Semiconductor element and manufacture thereof
JPH09162370A (en) * 1995-12-14 1997-06-20 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method thereof

Also Published As

Publication number Publication date
JP4659772B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US8987863B2 (en) Electrical components for microelectronic devices and methods of forming the same
US9887083B2 (en) Methods of forming capacitors
KR20020094933A (en) Semiconductor device and method for fabricating the same
Huang Huang
JP2002343888A (en) Capacitor for semiconductor element and its manufacturing method
JP2002076293A (en) Method for manufacturing capacitor and semiconductor device
JPH11177048A (en) Semiconductor element and manufacture thereof
US6365420B2 (en) Method of forming dielectric film with good crystallinity and low leak
JP4488661B2 (en) Method for manufacturing ferroelectric capacitor
JP4659772B2 (en) Manufacturing method of semiconductor device
KR100468774B1 (en) Method for manufacturing semiconductor device
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
KR100243275B1 (en) Capacitor of semiconductor device and manufacturing method thereof
US6762091B2 (en) Methods for manufacturing semiconductor devices having a metal layer
JP3225913B2 (en) Method for manufacturing semiconductor device
JP2004146559A (en) Method for manufacturing capacitive element
KR100474589B1 (en) Capacitor Manufacturing Method
JP2000228507A (en) Manufacture of high-dielectric capacitor for semiconductor element
JP2006245612A (en) Method for manufacturing capacitive element
JP2002164506A (en) Semiconductor device and its manufacturing method
JP2001036027A (en) Semiconductor device and manufacture thereof
JPH08293581A (en) Ferroelectric thin film capacitor
KR20040060416A (en) Method for fabricating capacitor of semiconductor device
TW479321B (en) Manufacturing method of semiconductor device with a high dielectric constant gate dielectric layer
KR100671634B1 (en) Method for Fabricating Capacitor of Semiconductor Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees