JP2007123836A - 基板処理方法およびコンピュータ読取可能な記憶媒体 - Google Patents
基板処理方法およびコンピュータ読取可能な記憶媒体 Download PDFInfo
- Publication number
- JP2007123836A JP2007123836A JP2006230831A JP2006230831A JP2007123836A JP 2007123836 A JP2007123836 A JP 2007123836A JP 2006230831 A JP2006230831 A JP 2006230831A JP 2006230831 A JP2006230831 A JP 2006230831A JP 2007123836 A JP2007123836 A JP 2007123836A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- processing method
- substrate processing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板上に形成された被エッチング膜をエッチング処理して所定パターンを形成する工程と、エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性させる工程と、次いで、パターンが形成された被エッチング膜の表面をシリル化処理する工程と、その後、所定の液を供給して変性された物質を溶解除去する工程とを有する。
【選択図】 図8
Description
また、それに加えて、残存物質の除去処理の際に被エッチング膜のダメージによる電気特性の低下を抑制することができる基板処理方法を提供することを目的とする。
さらに、そのような方法を実行する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。
なお、メイン制御部110による全体的な制御は行なわず、あるいは、メイン制御部110による全体的な制御と重畳して、処理部100の各装置毎にプロセスコントローラ、ユーザーインターフェースおよび記憶部を含む制御部を個別に配備して制御を行なう構成を採用することもできる。
図8はデュアルダマシン法による半導体装置の製造プロセスを示すフローチャート、図9は図8のフローを示す工程断面図である。
11a・11b;シリル化ユニット(SCH)
12a〜12d;洗浄ユニット(CNU)
15a〜15f;変性処理ユニット(VOS)
100;処理部
101;SOD装置
102;レジスト塗布/現像装置
103;露光装置
104;洗浄処理装置
105;エッチング装置
106;スパッタ装置
107;電解メッキ装置
109;CMP装置
110;メイン制御部
111;プロセスコントローラ
112;ユーザーインターフェース
113;記憶部
W;ウエハ(基板)
120;層間絶縁膜
122;下部銅配線
123;ストッパ膜
124;層間絶縁膜(Low−k膜)
124a:ビア
124b;トレンチ
125;反射防止膜
126;レジスト膜
127;犠牲膜
128;レジスト膜
129,130;ダメージ部
Claims (12)
- 基板上に形成された被エッチング膜をエッチング処理して所定パターンを形成する工程と、
前記エッチング処理を終了した後に残存する物質を所定の液に対して可溶化するように変性させる工程と、
次いで、パターンが形成された被エッチング膜の表面をシリル化処理する工程と、
その後、前記所定の液を供給して前記変性された物質を溶解除去する工程と
を有することを特徴とする基板処理方法。 - 基板上に形成された被エッチング膜の上に犠牲膜を形成する工程と、
前記犠牲膜の上にエッチングマスクを形成し、前記犠牲膜と前記被エッチング膜をエッチングして所定パターンを形成する工程と、
前記犠牲膜と前記エッチングマスクを所定の液に可溶化するように変性させる工程と、
次いで、前記パターンが形成された被エッチング膜の表面をシリル化処理する工程と、
その後、前記所定の液を供給して前記変性された物質を溶解除去する工程と
を有することを特徴とする基板処理方法。 - 前記変性された物質が除去された後の被エッチング膜の表面をシリル化する工程をさらに有することを特徴とする請求項1または請求項2に記載の基板処理方法。
- 前記被エッチング膜は、低誘電率材料からなることを特徴とする請求項1から請求項3のいずれか1項に記載の基板処理方法。
- 前記低誘電率材料は、アルキル基を末端基として有することを特徴とする請求項4に記載の基板処理方法。
- 前記変性させる工程は、水蒸気とオゾンを含む処理ガスを供給して行うことを特徴とする請求項1から請求項5のいずれか1項に記載の基板処理方法。
- 前記変性させる工程は、オゾンを含む処理ガスを供給して行うことを特徴とする請求項1から請求項5のいずれか1項に記載の基板処理方法。
- 前記所定の液は、酸またはアルカリ性薬液であることを特徴とする請求項1から請求項7のいずれか1項に記載の基板処理方法。
- 前記シリル化処理は、分子内にシラザン結合(Si−N)を有する化合物を用いて行なうことを特徴とする請求項1から請求項8のいずれか1項に記載の基板処理方法。
- 前記分子内にシラザン結合を有する化合物が、TMDS(1,1,3,3-Tetramethyldisilazane)またはTMSDMA(Dimethylaminotrimethylsilane)であることを特徴とする請求項9に記載の基板処理方法。
- 被エッチング膜を有し、エッチング処理により被エッチング膜に所定パターンが形成され、エッチング処理後に残存する物質を所定の液に対して可溶化するように変性された基板に対し、被エッチング膜の表面をシリル化処理する工程と、
その後、前記所定の液を供給して前記変性された物質を溶解除去する工程と
を有することを特徴とする基板処理方法。 - コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項1から請求項11のいずれか1項に記載の基板処理方法が行われるように、コンピュータに製造装置を制御させることを特徴とするコンピュータ読取可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006230831A JP5247999B2 (ja) | 2005-09-29 | 2006-08-28 | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285432 | 2005-09-29 | ||
JP2005285432 | 2005-09-29 | ||
JP2006230831A JP5247999B2 (ja) | 2005-09-29 | 2006-08-28 | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123836A true JP2007123836A (ja) | 2007-05-17 |
JP5247999B2 JP5247999B2 (ja) | 2013-07-24 |
Family
ID=38147289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006230831A Expired - Fee Related JP5247999B2 (ja) | 2005-09-29 | 2006-08-28 | 基板処理方法およびコンピュータ読取可能な記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5247999B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253271A (ja) * | 2008-04-03 | 2009-10-29 | Korea Techno Co Ltd | 半導体ウエーハ汚染物質測定装置のスキャニングアームと、これを利用したスキャニングユニット |
JP2009295935A (ja) * | 2008-06-09 | 2009-12-17 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
JP2011129583A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 半導体基板の表面処理装置及び方法 |
JP2012164949A (ja) * | 2011-01-20 | 2012-08-30 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
WO2018056327A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社Screenホールディングス | 基板処理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188331A (ja) * | 1998-12-22 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000352827A (ja) * | 1999-06-11 | 2000-12-19 | Nec Corp | 半導体装置の製造方法 |
JP2003282698A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2004080044A (ja) * | 2002-08-21 | 2004-03-11 | Samsung Electronics Co Ltd | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 |
JP2004214388A (ja) * | 2002-12-27 | 2004-07-29 | Tokyo Electron Ltd | 基板処理方法 |
WO2005034194A2 (en) * | 2003-10-08 | 2005-04-14 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
JP2005522737A (ja) * | 2002-04-12 | 2005-07-28 | スーパークリティカル システムズ インコーポレイティド | 多孔質誘電体膜の洗浄中のダメージを低減する処理方法 |
-
2006
- 2006-08-28 JP JP2006230831A patent/JP5247999B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188331A (ja) * | 1998-12-22 | 2000-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000352827A (ja) * | 1999-06-11 | 2000-12-19 | Nec Corp | 半導体装置の製造方法 |
JP2003282698A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2005522737A (ja) * | 2002-04-12 | 2005-07-28 | スーパークリティカル システムズ インコーポレイティド | 多孔質誘電体膜の洗浄中のダメージを低減する処理方法 |
JP2004080044A (ja) * | 2002-08-21 | 2004-03-11 | Samsung Electronics Co Ltd | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 |
JP2004214388A (ja) * | 2002-12-27 | 2004-07-29 | Tokyo Electron Ltd | 基板処理方法 |
WO2005034194A2 (en) * | 2003-10-08 | 2005-04-14 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
JP2007508691A (ja) * | 2003-10-08 | 2007-04-05 | ハネウェル・インターナショナル・インコーポレーテッド | シリル化剤を用いる低誘電率誘電材料の損傷の修復 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253271A (ja) * | 2008-04-03 | 2009-10-29 | Korea Techno Co Ltd | 半導体ウエーハ汚染物質測定装置のスキャニングアームと、これを利用したスキャニングユニット |
JP2009295935A (ja) * | 2008-06-09 | 2009-12-17 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
JP2011129583A (ja) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | 半導体基板の表面処理装置及び方法 |
JP2012164949A (ja) * | 2011-01-20 | 2012-08-30 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
WO2018056327A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社Screenホールディングス | 基板処理方法 |
JP2018056202A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社Screenホールディングス | 基板処理方法 |
CN109661717A (zh) * | 2016-09-26 | 2019-04-19 | 株式会社斯库林集团 | 基板处理方法 |
US11018017B2 (en) | 2016-09-26 | 2021-05-25 | SCREEN Holdings Co., Ltd. | Substrate treatment method |
CN109661717B (zh) * | 2016-09-26 | 2023-08-22 | 株式会社斯库林集团 | 基板处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5247999B2 (ja) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101049491B1 (ko) | 기판 처리 방법 및 컴퓨터 판독 가능한 기억 매체 | |
KR100810163B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체 | |
JP5057647B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP5100057B2 (ja) | 半導体装置の製造方法 | |
JP5452894B2 (ja) | 基板処理方法、基板処理装置および記憶媒体 | |
JP4800235B2 (ja) | 処理方法 | |
JP2012195613A (ja) | 基板処理方法および記憶媒体 | |
JP5247999B2 (ja) | 基板処理方法およびコンピュータ読取可能な記憶媒体 | |
JP4459774B2 (ja) | 基板処理方法、基板処理装置およびコンピュータプログラム | |
KR100870806B1 (ko) | 반도체 디바이스의 제조 방법 | |
JP2004214388A (ja) | 基板処理方法 | |
JP4318930B2 (ja) | 基板処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |