JP2007116067A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2007116067A
JP2007116067A JP2005308917A JP2005308917A JP2007116067A JP 2007116067 A JP2007116067 A JP 2007116067A JP 2005308917 A JP2005308917 A JP 2005308917A JP 2005308917 A JP2005308917 A JP 2005308917A JP 2007116067 A JP2007116067 A JP 2007116067A
Authority
JP
Japan
Prior art keywords
bump
inner lead
semiconductor device
carrier tape
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005308917A
Other languages
Japanese (ja)
Inventor
Takeshi Sayanagi
猛 佐柳
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005308917A priority Critical patent/JP2007116067A/en
Publication of JP2007116067A publication Critical patent/JP2007116067A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing a defect in connection accompanied with dispersion in sunk quantity of inner lead, and to provide a method for manufacturing the same. <P>SOLUTION: A semiconductor chip 2 is connected to the inner lead 6a of a film carrier tape 3 through a bump 1. The inner lead 6a formed in tapered sectioned salient shape towards the bump 1 is used. The inner lead 6a is sunk in the bump 1 until the bump 1 comes into contact with the film carrier tape 3, when the inner lead 6a is connected to the bump 1. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、キャリアテープのインナーリードにバンプを介して半導体素子を接続した半導体装置及びその製造方法に関するものであり、特に、半導体素子のバンプとキャリアテープのインナーリードとの接合に関するものである。   The present invention relates to a semiconductor device in which a semiconductor element is connected to an inner lead of a carrier tape via a bump and a method for manufacturing the same, and more particularly to the bonding of a bump of a semiconductor element and an inner lead of a carrier tape.

従来、インナーリードを有するフィルムキャリアテープ上にバンプを介して半導体素子を接続した半導体装置であるＴＣＰ(Tape Carrier Package)が知られている。   2. Description of the Related Art Conventionally, a TCP (Tape Carrier Package), which is a semiconductor device in which a semiconductor element is connected via a bump on a film carrier tape having an inner lead, is known.

このＴＣＰでは、フィルムキャリアテープに半導体素子を接合する方法として、半導体素子側に上記バンプと呼ばれる電極を形成するか又は搭載し、超音波や熱を使用しながら荷重を加えてバンプとフィルムキャリアテープのインナーリードとを接合することが多い。   In this TCP, as a method of bonding a semiconductor element to a film carrier tape, an electrode called a bump is formed or mounted on the semiconductor element side, and a load is applied while using ultrasonic waves or heat to apply the bump and the film carrier tape. Often, the inner lead is joined.

フィルムキャリアテープ１０１のインナーリード１０２に半導体素子１０３を接合するときには、図７（ａ）（ｂ）に示すように、半導体素子１０３側又はインナーリード１０２側からの荷重を制御して、バンプ１０４内にインナーリード１０２を５μｍ程度沈み込ませる方式を採用している。この方式は、荷重がばらつくとインナーリード１０２の沈み量も変動するため、ばらつきを抑えることが最優先の課題となっている。   When the semiconductor element 103 is bonded to the inner lead 102 of the film carrier tape 101, the load from the semiconductor element 103 side or the inner lead 102 side is controlled as shown in FIGS. In this method, the inner lead 102 is submerged by about 5 μm. In this method, when the load varies, the amount of sinking of the inner lead 102 also changes, so suppressing the variation is a top priority.

したがって、高度に集積化された半導体素子では６００個を超えるバンプを搭載するものがあるので、その場合には、高度な荷重均一性も要求される。   Therefore, some highly integrated semiconductor elements have more than 600 bumps mounted thereon, and in that case, high load uniformity is also required.

このようなフィルムキャリアテープのインナーリードを、バンプを介して半導体素子に接続する従来の技術としては、例えば、特許文献１に開示されたものがある。   As a conventional technique for connecting such an inner lead of a film carrier tape to a semiconductor element via a bump, there is one disclosed in Patent Document 1, for example.

この特許文献１に記載された半導体装置では、図９（ａ）（ｂ）に示すように、バンプ２０１に凹部又は切欠き２０１ａを設けている。これにより、インナーリード２０２にバンプ２０１を介して半導体素子２０３の電極２０４を接合するときに、過剰な金すず合金、又は過剰な溶融半田２０５は、バンプ２０１の凹部又は切欠き２０１ａに流れ出してこの部分に溜まるので、インナーリード２０２に沿ってキャリアテープ２０６側へ流れ難くなり、また、半導体素子２０３のスクライブライン又は側面と接触することがない。その結果、リーク不良及びショート不良を低減することができるものとなっている。   In the semiconductor device described in Patent Document 1, as shown in FIGS. 9A and 9B, the bumps 201 are provided with recesses or notches 201a. As a result, when the electrode 204 of the semiconductor element 203 is joined to the inner lead 202 via the bump 201, excessive gold tin alloy or excessive molten solder 205 flows out into the concave portion or notch 201 a of the bump 201. Since it accumulates in the portion, it is difficult for the carrier tape 206 to flow along the inner lead 202, and there is no contact with the scribe line or side surface of the semiconductor element 203. As a result, it is possible to reduce leakage defects and short circuit defects.

また、他の従来技術としては、例えば、特許文献２に開示された半導体装置及び半導体チップの位置決め方法がある。   Other conventional techniques include, for example, a semiconductor device and a semiconductor chip positioning method disclosed in Patent Document 2.

この特許文献２では、図１０（ａ）（ｂ）（ｃ）（ｄ）に示すように、フィルムキャリアテープ３０１のインナーリード３０２を、バンプ３０３を介して半導体素子３０４に接続するときに、フィルムキャリアテープ３０１の断面にテーパ３０１ａを設けて、半導体素子３０４のバンプ３０３を誘い込ませている。これによって、フィルムキャリアテープ３０１における半導体素子３０４の位置決めが容易にできるようになっている。
特開平５−３３５３０９号公報（１９９３年１２月１７日公開） 特開平９−２１３７３６号公報（１９９７年８月１５日公開） In Patent Document 2, as shown in FIGS. 10A, 10B, 10C, and 10D, when the inner leads 302 of the film carrier tape 301 are connected to the semiconductor element 304 via the bumps 303, a film is formed. A taper 301 a is provided on the cross section of the carrier tape 301 to guide the bump 303 of the semiconductor element 304. Thereby, the positioning of the semiconductor element 304 in the film carrier tape 301 can be easily performed.
JP 5-335309 A (published on December 17, 1993) Japanese Patent Laid-Open No. 9-213736 (released on August 15, 1997)

しかしながら、上記従来公報の半導体装置及びその製造方法では、バンプ内にインナーリードを沈み込ませる状態を開示しておらず、インナーリードの沈み量のばらつきの抑制については依然として解決できていない。したがって、インナーリードの沈み量のばらつき解決できないと、接続不良が発生するという問題点を有している。   However, the semiconductor device and the manufacturing method thereof in the above-mentioned conventional publication do not disclose a state in which the inner lead is submerged in the bump, and the suppression of variation in the amount of submerged inner lead has not been solved yet. Therefore, there is a problem in that a connection failure occurs if the variation in the sinking amount of the inner lead cannot be solved.

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、インナーリードの沈み量のばらつきに伴う接続不良を防止し得る半導体装置及びその製造方法を提供することにある。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can prevent poor connection due to variations in the amount of sinking of inner leads.

本発明の半導体装置は、上記課題を解決するために、フィルムキャリアテープのインナーリードにバンプを介して半導体素子を接続した半導体装置において、上記インナーリードは、バンプに向けて先細りの断面凸形状に形成されていることを特徴としている。   In order to solve the above problems, the semiconductor device of the present invention is a semiconductor device in which a semiconductor element is connected to an inner lead of a film carrier tape via a bump, and the inner lead has a convex cross-sectional shape tapered toward the bump. It is characterized by being formed.

上記発明によれば、インナーリードは、バンプに向けて先細りの断面凸形状に形成されているので、インナーリードがバンプに進入し易くなる。したがって、インナーリードの沈み量のばらつきに伴う接続不良を防止し得る半導体装置を提供することができる。   According to the above invention, the inner lead is formed in a convex shape having a tapered cross section toward the bump, so that the inner lead easily enters the bump. Therefore, it is possible to provide a semiconductor device that can prevent connection failure due to variation in the amount of sinking of the inner lead.

また、本発明の半導体装置では、前記インナーリードは、断面台形に形成されていることが好ましい。   In the semiconductor device of the present invention, it is preferable that the inner lead is formed in a trapezoidal cross section.

これにより、容易に、インナーリードを、バンプに向けて先細りの断面凸形状にすることができる。   Thereby, the inner lead can be easily formed into a convex shape with a tapered cross section toward the bump.

また、本発明の半導体装置では、前記インナーリードの高さは、バンプの高さと同じかそれよりも小さいことが好ましい。   In the semiconductor device of the present invention, it is preferable that the height of the inner lead is equal to or smaller than the height of the bump.

これにより、沈み量のばらつきがあったとしても、インナーリードはバンプに確実に接続され、より強固な接続強度を持ち、接続不良を防止することができる。また、より薄い半導体装置を提供することができる。   As a result, even if the amount of sinking varies, the inner lead is reliably connected to the bump, has a stronger connection strength, and can prevent connection failure. In addition, a thinner semiconductor device can be provided.

また、本発明の半導体装置の製造方法は、上記課題を解決するために、フィルムキャリアテープのインナーリードにバンプを介して半導体素子を接続する半導体装置の製造方法において、上記バンプに向けて先細りの断面凸形状に形成されているインナーリードを用いると共に、上記インナーリードをバンプに接続するときに、上記バンプがフィルムキャリアテープに接触するまでインナーリードをバンプに埋没させることを特徴としている。   In addition, in order to solve the above-described problem, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a semiconductor element is connected to an inner lead of a film carrier tape via a bump. An inner lead having a convex cross section is used, and when the inner lead is connected to the bump, the inner lead is buried in the bump until the bump contacts the film carrier tape.

上記発明によれば、半導体装置を製造するときには、インナーリードをバンプに接続するときに、バンプがフィルムキャリアテープに接触するまでインナーリードをバンプに埋没させる。また、このときフィルムキャリアテープのインナーリードは、バンプに向けて先細りの断面凸形状に形成されているものを用いる。   According to the above invention, when manufacturing the semiconductor device, when connecting the inner lead to the bump, the inner lead is buried in the bump until the bump contacts the film carrier tape. At this time, as the inner lead of the film carrier tape, one that is formed in a convex shape with a tapered cross section toward the bump is used.

この結果、インナーリードがバンプに進入し易くなる。また、沈み量のばらつきがあったとしても、インナーリードはバンプに確実に接続され、より強固な接続強度を持ち、接続不良を防止することができる。   As a result, the inner lead easily enters the bump. Even if the amount of sinking varies, the inner lead is securely connected to the bump, has a stronger connection strength, and can prevent connection failure.

したがって、インナーリードの沈み量のばらつきに伴う接続不良を防止し得る半導体装置の製造方法を提供することができる。   Therefore, it is possible to provide a method of manufacturing a semiconductor device that can prevent a connection failure due to variations in the amount of sinking of the inner leads.

本発明の半導体装置は、以上のように、インナーリードは、バンプに向けて先細りの断面凸形状に形成されているものである。   As described above, in the semiconductor device of the present invention, the inner lead is formed in a convex shape having a tapered cross section toward the bump.

それゆえ、インナーリードがバンプに進入し易くなる。したがって、インナーリードの沈み量のばらつきに伴う接続不良を防止し得る半導体装置を提供することができるという効果を奏する。   Therefore, the inner lead easily enters the bump. Therefore, there is an effect that it is possible to provide a semiconductor device that can prevent connection failure due to variation in the amount of sinking of the inner leads.

また、本発明の半導体装置の製造方法は、以上のように、バンプに向けて先細りの断面凸形状に形成されているインナーリードを用いると共に、上記インナーリードをバンプに接続するときに、上記バンプがフィルムキャリアテープに接触するまでインナーリードをバンプに埋没させる方法である。   In addition, as described above, the manufacturing method of the semiconductor device of the present invention uses the inner lead formed in a convex shape having a tapered cross section toward the bump, and when the inner lead is connected to the bump, the bump In this method, the inner leads are buried in the bumps until they contact the film carrier tape.

それゆえ、インナーリードがバンプに進入し易くなる。また、沈み量のばらつきがあったとしても、インナーリードはバンプに確実に接続され、より強固な接続強度を持ち、接続不良を防止することができる。   Therefore, the inner lead easily enters the bump. Even if the amount of sinking varies, the inner lead is securely connected to the bump, has a stronger connection strength, and can prevent connection failure.

したがって、インナーリードの沈み量のばらつきに伴う接続不良を防止し得る半導体装置の製造方法を提供することができるという効果を奏する。   Therefore, there is an effect that it is possible to provide a method of manufacturing a semiconductor device that can prevent a connection failure due to variations in the amount of sinking of the inner leads.

本発明の一実施形態について図１ないし図６に基づいて説明すれば、以下の通りである。   An embodiment of the present invention will be described with reference to FIGS. 1 to 6 as follows.

本実施の形態の半導体装置１０は、図２に示すように、複数のバンプ１を有する半導体素子としての半導体チップ２が搭載されるＴＣＰ(Tape Carrier Package)型の半導体装置である。図３に示すように、ベースとなる例えば有機絶縁性のフィルムキャリアテープ３の両側には、回転する図示しないスプロケットローラの爪でこのフィルムキャリアテープ３を搬送するスプロケットホール４が長さ方向に沿って一定間隔で開設されている。フィルムキャリアテープ３の中央部には半導体チップ２が位置する開口部５が形成されており、配線であるリード６の内端部として半導体チップ２の上記バンプ１とそれぞれ電気的に接続される複数のインナーリード６ａが該開口部５に取り込まれるようにして設けられている。   The semiconductor device 10 of the present embodiment is a TCP (Tape Carrier Package) type semiconductor device on which a semiconductor chip 2 as a semiconductor element having a plurality of bumps 1 is mounted, as shown in FIG. As shown in FIG. 3, sprocket holes 4 for transporting the film carrier tape 3 by the claws of a rotating sprocket roller (not shown) are provided along the length direction on both sides of, for example, an organic insulating film carrier tape 3 serving as a base. Are established at regular intervals. An opening 5 in which the semiconductor chip 2 is located is formed at the center of the film carrier tape 3, and a plurality of pieces are respectively electrically connected to the bumps 1 of the semiconductor chip 2 as inner ends of leads 6 that are wiring. The inner lead 6 a is provided so as to be taken into the opening 5.

また、リード６の外端部は、例えばこの半導体装置１０が実装されるプリント基板に同じように実装された例えば液晶駆動回路等の外部回路と接続されるアウターリード６ｂと、このアウターリード６ｂよりも狭ピッチで例えば液晶ディスプレイの走査線駆動側と接続されるアウターリード６ｃとが形成されている。ただし、アウターリード６ｂ・６ｃは同一ピッチであってもよい。なお、フィルムキャリアテープ３のリード６を含む領域が最終的な製品としての半導体装置を形成する領域である。また、上記インナーリード６ａ及びアウターリード６ｂ・６ｃを含むリード６は、例えば銅（Ｃｕ）を主成分とした材料からなっている。   Further, the outer end portion of the lead 6 includes, for example, an outer lead 6b connected to an external circuit such as a liquid crystal driving circuit mounted in the same manner on a printed board on which the semiconductor device 10 is mounted, and the outer lead 6b. Also, outer leads 6c connected to the scanning line driving side of the liquid crystal display, for example, are formed at a narrow pitch. However, the outer leads 6b and 6c may have the same pitch. The region including the lead 6 of the film carrier tape 3 is a region where a semiconductor device as a final product is formed. The lead 6 including the inner lead 6a and the outer leads 6b and 6c is made of, for example, a material mainly composed of copper (Cu).

上記構成の半導体装置１０の製造方法として、フィルムキャリアテープ３のインナーリード６ａにバンプ１を介して半導体チップ２を接続する方法について説明する。最初に、従来方法の欠陥について述べる。   As a method for manufacturing the semiconductor device 10 having the above configuration, a method for connecting the semiconductor chip 2 to the inner leads 6a of the film carrier tape 3 via the bumps 1 will be described. First, the defects of the conventional method will be described.

従来では、図８（ａ）に示すように、フィルムキャリアテープ１０１に形成されているインナーリード１０２の断面形状は、長方形となっていた。つまり、インナーリード１０２のボトム幅とトップ幅とが同じ寸法になっていた。このため、図８（ｂ）に示すように、インナーリード１０２と半導体素子１０３のバンプ１とを接合するときに、インナーリード１０２がバンプ１０４に進入にし難く、その結果、インナーリード１０２のバンプ１０４への沈み量Ｄについて、各バンプ１０４においてばらつきが生じていた。また、荷重均一性の制御に問題を抱えていた。   Conventionally, as shown in FIG. 8A, the cross-sectional shape of the inner lead 102 formed on the film carrier tape 101 is rectangular. That is, the bottom width and the top width of the inner lead 102 have the same dimension. For this reason, as shown in FIG. 8B, when the inner lead 102 and the bump 1 of the semiconductor element 103 are joined, the inner lead 102 is difficult to enter the bump 104. As a result, the bump 104 of the inner lead 102 is prevented. As for the sinking amount D, the bumps 104 varied. In addition, there was a problem in controlling the load uniformity.

そこで、本実施の形態では、図４（ａ）に示すように、インナーリード６ａの断面形状を、バンプ１に向けて先細りの断面凸形状に形成している。すなわち、インナーリード６ａのトップ幅がボトム幅よりも小さくなった断面台形となっている。上記トップ幅は、例えば４〜１５μｍであり、それに対応するボトム幅は例えば８〜３０μｍである。   Therefore, in this embodiment, as shown in FIG. 4A, the cross-sectional shape of the inner lead 6 a is formed in a tapered cross-sectional convex shape toward the bump 1. That is, the inner lead 6a has a trapezoidal cross section in which the top width is smaller than the bottom width. The top width is, for example, 4 to 15 μm, and the corresponding bottom width is, for example, 8 to 30 μm.

なお、本実施の形態では、インナーリード６ａは断面台形としているが、必ずしもこれに限らず、三角形でもよく、また、曲線的に先細りの断面凸形状になるものであってもよい。   In the present embodiment, the inner lead 6a has a trapezoidal cross section. However, the shape is not limited to this, and the inner lead 6a may have a triangular shape or a curved convex shape.

また、本実施の形態では、フィルムキャリアテープ３のインナーリード６ａにバンプ１を介して半導体チップ２を接続するときには、図１（ａ）（ｂ）に示すように、バンプ１がフィルムキャリアテープ３に接触するまでインナーリード６ａをバンプ１に埋没させている。   In the present embodiment, when the semiconductor chip 2 is connected to the inner lead 6a of the film carrier tape 3 via the bump 1, the bump 1 is attached to the film carrier tape 3 as shown in FIGS. The inner leads 6a are buried in the bumps 1 until they contact each other.

なお、フィルムキャリアテープ３は、例えばポリイミドフィルムやポリエステルフィルムからなっており、バンプ１がフィルムキャリアテープ３に接触することによって、フィルムキャリアテープ３が溶融することはない。バンプ１は、例えば、金（Ａｕ）、銅（Ｃｕ）又ははんだからなっており、金（Ａｕ）、銅（Ｃｕ）の場合は電解メッキ法にて形成されている。また、はんだの場合は電解メッキ法、又ははんだ槽への浸漬法や蒸着法を用いて生成される。したがって、バンプ１は接合時に加熱されることにより軟化し、インナーリード６ａをバンプ１に埋没することができる。   In addition, the film carrier tape 3 consists of a polyimide film or a polyester film, for example, and when the bump 1 contacts the film carrier tape 3, the film carrier tape 3 is not melted. The bump 1 is made of, for example, gold (Au), copper (Cu), or solder. In the case of gold (Au) or copper (Cu), the bump 1 is formed by an electrolytic plating method. Moreover, in the case of solder, it produces | generates using the electroplating method, the immersion method to a solder tank, and a vapor deposition method. Therefore, the bump 1 is softened by being heated at the time of bonding, and the inner lead 6 a can be buried in the bump 1.

また、上記の接合方法を採用するので、本実施の形態では、図４（ｂ）に示すように、インナーリード６ａの高さは、バンプ１の高さよりも小さいものとなっている。これにより、従来よりも一定で安定したインナーリード６ａの沈み量Ｄを得ることができ、より強固な接合強度を得ることができる。また、本実施の形態では、従来よりも沈み量Ｄが大きいので、これによって、より薄い半導体チップ２を得ることが可能となる。なお、上記の説明では、インナーリード６ａの高さはバンプ１の高さよりも小さいとしているが、必ずしもこれに限らず、例えば、図５に示すように、インナーリード６ａの高さを、バンプ１の高さと同じにすることも可能である。   In addition, since the above bonding method is employed, in the present embodiment, as shown in FIG. 4B, the height of the inner lead 6a is smaller than the height of the bump 1. Thereby, the amount D of sinking of the inner lead 6a can be obtained which is more constant and stable than before, and a stronger bonding strength can be obtained. In the present embodiment, since the sinking amount D is larger than that in the prior art, a thinner semiconductor chip 2 can be obtained. In the above description, the height of the inner lead 6a is smaller than the height of the bump 1. However, the height is not limited to this. For example, as shown in FIG. It is also possible to make it the same as the height of.

また、本実施の形態では、バンプ１は、インナーリード６ａが沈み込み易い柔らかさを持ち、形が崩れないことが望ましい。また、インナーリード６ａは、バンプ１内に沈み込む段階で切れ・捩れ・大きな変形を起こさない硬さをもつことが望ましい。   In the present embodiment, it is desirable that the bump 1 has a softness that allows the inner lead 6a to sink, and does not lose its shape. Further, it is desirable that the inner lead 6a has a hardness that does not cause cutting, twisting or large deformation at the stage of sinking into the bump 1.

上記構成を有する半導体装置１０の製造方法について、以下に説明する。   A method for manufacturing the semiconductor device 10 having the above configuration will be described below.

まず、本実施の形態では、フィルムキャリアテープ３のインナーリード６ａにバンプ１を介して半導体チップ２を接続するときには、図６（ａ）（ｂ）（ｃ）に示すように、加熱・加圧装置２０を用いている。すなわち、加熱・加圧装置２０には、例えば、図６（ａ）（ｂ）（ｃ）に示すタイプのものがある。   First, in this embodiment, when the semiconductor chip 2 is connected to the inner leads 6a of the film carrier tape 3 via the bumps 1, as shown in FIGS. The apparatus 20 is used. That is, the heating / pressurizing device 20 includes, for example, the type shown in FIGS. 6 (a), 6 (b), and 6 (c).

この加熱・加圧装置２０は、素子加熱ヒータ２１を備えた載置台２２と、図示しないヒータを内蔵した加圧部２３とを有している。   The heating / pressurizing device 20 includes a mounting table 22 provided with an element heater 21 and a pressurizing unit 23 incorporating a heater (not shown).

そして、接合に際しては、例えば、載置台２２にバンプ１を形成又は搭載した半導体チップ２を載置し、半導体チップ２のバンプ１の上側に、図示しない冶具にて搬送されるフィルムキャリアテープ３をセットし、バンプ１とフィルムキャリアテープ３のインナーリード６ａとを位置合わせする。   When joining, for example, a semiconductor chip 2 on which a bump 1 is formed or mounted is placed on a mounting table 22, and a film carrier tape 3 conveyed by a jig (not shown) is placed above the bump 1 of the semiconductor chip 2. The bump 1 and the inner lead 6a of the film carrier tape 3 are aligned.

次いで、その上側から、常時加熱されている加圧部２３を押し下げる。このとき、素子加熱ヒータ２１をオンする。そして、位置合わせしたフィルムキャリアテープ３のインナーリード６ａをバンプ１に当接させる。これにより、バンプ１が一部溶融し、インナーリード６ａがバンプ１の内部に進入する。本実施の形態では、バンプ１がフィルムキャリアテープ３に接触するまでインナーリード６ａをバンプ１に埋没させる。これにより、インナーリード６ａはバンプ１に完全に埋没する。これにより、いずれのインナーリード６ａにおいても確実にバンプ１に進入し、その電気的接続が確実なものとなる。   Next, the pressure unit 23 that is constantly heated is pushed down from the upper side. At this time, the element heater 21 is turned on. Then, the aligned inner leads 6 a of the film carrier tape 3 are brought into contact with the bumps 1. As a result, the bump 1 is partially melted and the inner lead 6 a enters the inside of the bump 1. In the present embodiment, the inner leads 6 a are buried in the bumps 1 until the bumps 1 come into contact with the film carrier tape 3. Thereby, the inner lead 6a is completely buried in the bump 1. As a result, any inner lead 6a reliably enters the bump 1 and its electrical connection is ensured.

ここで、加圧部２３には、例えば、図示しない押し下げ速度検出器が設けられている。したがって、バンプ１がフィルムキャリアテープ３に接触すると、その接触抵抗力により、加圧部２３の押し下げ速度が急に低下する。したがって、その変化点を、加圧部２３を押し下げの停止とすることにより、バンプ１がフィルムキャリアテープ３に接触したと判断することができる。なお、上記の説明では、押し下げ速度の検出を行ったが、必ずしもこれに限らず、例えば、バンプ１がフィルムキャリアテープ３に接触すると、その接触抵抗力により、加圧部２３を押し下げ荷重が急激に増加するので、その時点を、バンプ１がフィルムキャリアテープ３に接触したと判断することも可能である。その他、検出方法は問わない。また、本実施の形態では、例示しなかったが、フィルムキャリアテープ３のインナーリード６ａとバンプ１との接合に際して、超音波を利用して接合することも可能である。   Here, the pressurizing unit 23 is provided with a push-down speed detector (not shown), for example. Therefore, when the bump 1 comes into contact with the film carrier tape 3, the pressing speed of the pressurizing unit 23 is suddenly reduced by the contact resistance force. Therefore, it can be determined that the bump 1 is in contact with the film carrier tape 3 by setting the change point to stop pressing the pressing portion 23. In the above description, the push-down speed is detected. However, the present invention is not limited to this. For example, when the bump 1 comes into contact with the film carrier tape 3, the pressing load is suddenly reduced by the contact resistance force. Therefore, it is possible to determine that the bump 1 is in contact with the film carrier tape 3 at that time. In addition, the detection method does not matter. Although not illustrated in the present embodiment, when the inner lead 6a of the film carrier tape 3 and the bump 1 are bonded, it is also possible to bond using ultrasonic waves.

このように、本実施の形態の半導体装置１０では、インナーリード６ａは、バンプ１に向けて先細りの断面凸形状に形成されているので、インナーリード６ａがバンプ１に進入し易くなる。したがって、インナーリード６ａの沈み量のばらつきに伴う接続不良を防止し得る半導体装置１０を提供することができる。   As described above, in the semiconductor device 10 of the present embodiment, the inner lead 6a is formed in a tapering cross-sectional convex shape toward the bump 1, so that the inner lead 6a easily enters the bump 1. Therefore, it is possible to provide the semiconductor device 10 that can prevent connection failure due to variation in the amount of sinking of the inner lead 6a.

また、本実施の形態の半導体装置１０では、インナーリード６ａは、断面台形に形成されている。これにより、容易に、インナーリード６ａを、バンプ１に向けて先細りの断面凸形状にすることができる。   In the semiconductor device 10 of the present embodiment, the inner lead 6a is formed in a trapezoidal cross section. Thereby, the inner lead 6a can be easily formed into a convex shape with a tapered cross section toward the bump 1.

また、本実施の形態の半導体装置１０では、インナーリード６ａの高さは、バンプ１の高さと同じかそれよりも小さい。これにより、沈み量のばらつきがあったとしても、インナーリード６ａはバンプ１に確実に接続され、より強固な接続強度を持ち、接続不良を防止することができる。また、より薄い半導体装置１０を提供することができる。   Further, in the semiconductor device 10 of the present embodiment, the height of the inner lead 6a is the same as or smaller than the height of the bump 1. Thereby, even if the amount of sinking varies, the inner lead 6a is securely connected to the bump 1, has a stronger connection strength, and can prevent connection failure. In addition, a thinner semiconductor device 10 can be provided.

また、本実施の形態の半導体装置１０の製造方法では、インナーリード６ａをバンプ１に接続するときに、バンプ１がフィルムキャリアテープ３に接触するまでインナーリード６ａをバンプ１に埋没させる。また、このときフィルムキャリアテープ３のインナーリード６ａは、バンプ１に向けて先細りの断面凸形状に形成されているものを用いる。   Further, in the method of manufacturing the semiconductor device 10 according to the present embodiment, when the inner lead 6 a is connected to the bump 1, the inner lead 6 a is buried in the bump 1 until the bump 1 contacts the film carrier tape 3. At this time, the inner lead 6 a of the film carrier tape 3 is formed so as to have a tapered cross-section convex toward the bump 1.

この結果、インナーリード６ａがバンプ１に進入し易くなる。また、沈み量のばらつきがあったとしても、インナーリード６ａはバンプ１に確実に接続され、より強固な接続強度を持ち、接続不良を防止することができる。   As a result, the inner lead 6 a can easily enter the bump 1. Even if the amount of sinking varies, the inner lead 6a is reliably connected to the bump 1, has a stronger connection strength, and can prevent connection failure.

したがって、インナーリード６ａの沈み量のばらつきの抑制し、ひいては、接続不良を防止し得る半導体装置の製造方法を提供することができる。   Therefore, it is possible to provide a method of manufacturing a semiconductor device that can suppress variation in the amount of sinking of the inner lead 6a and thereby prevent connection failure.

本発明は、インナーリードを有するフィルムキャリアテープ上にバンプを介して半導体素子を接続したＴＣＰの半導体装置に用いることができる。   The present invention can be used for a TCP semiconductor device in which a semiconductor element is connected via a bump on a film carrier tape having an inner lead.

（ａ）は本発明における半導体装置の実施の一形態を示すものであり、インナーリードと半導体素子とを接合する前の状態を示す断面図であり、（ｂ）はインナーリードと半導体装置とを接合した後の状態を示す断面図である。(A) shows one Embodiment of the semiconductor device in this invention, and is sectional drawing which shows the state before joining an inner lead and a semiconductor element, (b) shows an inner lead and a semiconductor device. It is sectional drawing which shows the state after joining. 上記半導体装置の全体構成を示す断面図である。It is sectional drawing which shows the whole structure of the said semiconductor device. フィルムキャリアテープ上に形成された半導体装置の構成を示す平面図である。It is a top view which shows the structure of the semiconductor device formed on the film carrier tape. （ａ）はフィルムキャリアテープ上のインナーリードを示す要部断面図であり、（ｂ）はインナーリードと半導体素子とを接合した後の状態を示す要部断面図である。(A) is principal part sectional drawing which shows the inner lead on a film carrier tape, (b) is principal part sectional drawing which shows the state after joining an inner lead and a semiconductor element. 変形例を示すものであり、インナーリードと半導体素子とを接合した後の状態を示す要部断面図である。It is a principal part sectional view which shows a modification and shows the state after joining an inner lead and a semiconductor element. （ａ）（ｂ）（ｃ）は、上記半導体装置の加熱・加圧装置を示す断面図である。(A) (b) (c) is sectional drawing which shows the heating and pressurizing apparatus of the said semiconductor device. （ａ）は従来の半導体装置における、インナーリードと半導体素子とを接合する前の状態を示す断面図であり、（ｂ）はインナーリードと半導体素子とを接合した後の状態を示す断面図である。(A) is sectional drawing which shows the state before joining an inner lead and a semiconductor element in the conventional semiconductor device, (b) is sectional drawing which shows the state after joining an inner lead and a semiconductor element. is there. （ａ）は従来のフィルムキャリアテープ上のインナーリードを示す要部断面図であり、（ｂ）は従来のインナーリードと半導体素子とを接合した後の状態を示す要部断面図である。(A) is principal part sectional drawing which shows the inner lead on the conventional film carrier tape, (b) is principal part sectional drawing which shows the state after joining the conventional inner lead and a semiconductor element. （ａ）は従来の他の半導体装置を示す平面図であり、（ｂ）は上記半導体装置を示す断面図である。(A) is a top view which shows the other conventional semiconductor device, (b) is sectional drawing which shows the said semiconductor device. （ａ）〜（ｄ）は従来のさらに他の半導体装置を示す断面図である。(A)-(d) is sectional drawing which shows another conventional semiconductor device.

符号の説明Explanation of symbols

１ バンプ
２ 半導体チップ（半導体素子）
３ フィルムキャリアテープ
６ リード
６ａ インナーリード
１０ 半導体装置
２０ 加熱・加圧装置
２１ 素子加熱ヒータ
２２ 載置台
２３ 加圧部 1 Bump 2 Semiconductor chip (semiconductor element)
3 Film carrier tape 6 Lead 6a Inner lead 10 Semiconductor device 20 Heating / pressurizing device 21 Element heater 22 Mounting base 23 Pressurizing part

Claims (4)

フィルムキャリアテープのインナーリードにバンプを介して半導体素子を接続した半導体装置において、
上記インナーリードは、バンプに向けて先細りの断面凸形状に形成されていることを特徴とする半導体装置。 In a semiconductor device in which a semiconductor element is connected to an inner lead of a film carrier tape via a bump,
The semiconductor device according to claim 1, wherein the inner lead is formed in a convex shape having a tapered cross section toward the bump. 前記インナーリードは、断面台形に形成されていることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the inner lead is formed in a trapezoidal cross section. 前記インナーリードの高さは、バンプの高さと同じかそれよりも小さいことを特徴とする請求項１又は２記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the height of the inner lead is equal to or smaller than the height of the bump. フィルムキャリアテープのインナーリードにバンプを介して半導体素子を接続する半導体装置の製造方法において、
上記バンプに向けて先細りの断面凸形状に形成されているインナーリードを用いると共に、
上記インナーリードをバンプに接続するときに、上記バンプがフィルムキャリアテープに接触するまでインナーリードをバンプに埋没させることを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device in which a semiconductor element is connected to an inner lead of a film carrier tape via a bump,
While using the inner lead formed in the convex shape of the taper section toward the bump,
A method of manufacturing a semiconductor device, wherein when the inner lead is connected to the bump, the inner lead is buried in the bump until the bump contacts the film carrier tape.
JP2005308917A 2005-10-24 2005-10-24 Semiconductor device and method for manufacturing the same Pending JP2007116067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005308917A JP2007116067A (en) 2005-10-24 2005-10-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308917A JP2007116067A (en) 2005-10-24 2005-10-24 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2007116067A true JP2007116067A (en) 2007-05-10

Family

ID=38097955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308917A Pending JP2007116067A (en) 2005-10-24 2005-10-24 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2007116067A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010262983A (en) * 2009-04-30 2010-11-18 Nec Corp Semiconductor manufacturing device, and low-load contact detecting device and low-load contact detection method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176918A (en) * 1999-12-20 2001-06-29 Sharp Corp Tape carrier-type semiconductor device, its manufacturing method and liquid crystal module using the same
JP2003152024A (en) * 2001-11-14 2003-05-23 Seiko Epson Corp Semiconductor device and method for manufacturing the same, circuit board and electronic equipment
JP2003218157A (en) * 2002-01-21 2003-07-31 Seiko Epson Corp Semiconductor device and its manufacturing method, electrooptical apparatus, and electronic instrument
JP2004207293A (en) * 2002-12-24 2004-07-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176918A (en) * 1999-12-20 2001-06-29 Sharp Corp Tape carrier-type semiconductor device, its manufacturing method and liquid crystal module using the same
JP2003152024A (en) * 2001-11-14 2003-05-23 Seiko Epson Corp Semiconductor device and method for manufacturing the same, circuit board and electronic equipment
JP2003218157A (en) * 2002-01-21 2003-07-31 Seiko Epson Corp Semiconductor device and its manufacturing method, electrooptical apparatus, and electronic instrument
JP2004207293A (en) * 2002-12-24 2004-07-22 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010262983A (en) * 2009-04-30 2010-11-18 Nec Corp Semiconductor manufacturing device, and low-load contact detecting device and low-load contact detection method thereof

Similar Documents

Publication Publication Date Title
JP5066935B2 (en) Method for manufacturing electronic component and electronic device
JP2007141970A (en) Semiconductor device and manufacturing method thereof
JP2001053111A (en) Flip-chip mounting structure
WO2014024796A1 (en) Semiconductor device and method for producing same
US7615873B2 (en) Solder flow stops for semiconductor die substrates
JP2007116067A (en) Semiconductor device and method for manufacturing the same
KR101104352B1 (en) Fixing method interposer PCB for BGA package test
JP2008124363A (en) Semiconductor device
JP2010040884A (en) Semiconductor device and method of bonding semiconductor chip
JP2008192833A (en) Manufacturing method of semiconductor device
JP2008306052A (en) Circuit board, and electronic equipment
JP2001044608A (en) Pad structure of semiconductor package
JP2005101165A (en) Flip chip mounting structure, substrate for mounting the same, and method of manufacturing the same
JP3889311B2 (en) Printed wiring board
JP2018179207A (en) Nut and connection structure
JP2002026482A (en) Mounting structure of electronic component
JP2007281276A (en) Semiconductor device
JPH10144850A (en) Connecting pin and mounting method of substrate
JP2002368038A (en) Flip-chip mounting method
JP4039674B2 (en) Manufacturing method of wire bonding
KR20200028668A (en) Spacer prevent over-wetting of solder, manufacturing apparatus, and mounting method thereof
KR100419981B1 (en) layer structure of semiconductor installed board
JP2002043466A (en) Ball grid array package
JP6379650B2 (en) Manufacturing method of semiconductor device
JPH03268440A (en) Mounting structure of semiconductor chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005