JP2007110445A - 画像処理装置および方法 - Google Patents
画像処理装置および方法 Download PDFInfo
- Publication number
- JP2007110445A JP2007110445A JP2005299337A JP2005299337A JP2007110445A JP 2007110445 A JP2007110445 A JP 2007110445A JP 2005299337 A JP2005299337 A JP 2005299337A JP 2005299337 A JP2005299337 A JP 2005299337A JP 2007110445 A JP2007110445 A JP 2007110445A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- data
- frame
- image processing
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 13
- 230000015654 memory Effects 0.000 claims abstract description 69
- 238000003384 imaging method Methods 0.000 claims abstract description 21
- 238000003672 processing method Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000007787 solid Substances 0.000 abstract 1
- 238000007792 addition Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000012935 Averaging Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Studio Devices (AREA)
Abstract
【課題】ノイズのなかでインパルス性ノイズの除去に有効な画像処理装置を提供する。
【解決手段】本発明の画像処理装置は、一次元または二次元の画像を形成するフレームデータを記憶するためのn個(nは3以上)のフレームメモリ14−1〜14−nと、固体撮像素子の出力信号を画素データに変換するA/D変換部12と、A/D変換部により変換された画素データをフレーム単位でn個のフレームメモリに分配する分配回路13と、n個のフレームメモリから、同じ画素位置のn個の画素データを読み出し、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって1つの画素データを出力するランク処理回路15と、データ処理手段から出力される画素データを、新たなフレームの画素データとして記憶するフレームメモリ16とを備える。
【選択図】図1
【解決手段】本発明の画像処理装置は、一次元または二次元の画像を形成するフレームデータを記憶するためのn個(nは3以上)のフレームメモリ14−1〜14−nと、固体撮像素子の出力信号を画素データに変換するA/D変換部12と、A/D変換部により変換された画素データをフレーム単位でn個のフレームメモリに分配する分配回路13と、n個のフレームメモリから、同じ画素位置のn個の画素データを読み出し、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって1つの画素データを出力するランク処理回路15と、データ処理手段から出力される画素データを、新たなフレームの画素データとして記憶するフレームメモリ16とを備える。
【選択図】図1
Description
本発明は、撮像素子に撮像された画像からインパルス性ノイズを除去する画像処理装置に関する。
近年、撮像素子を用いたカメラは、高画質化の要望に応えるため、ノイズ除去を行う画像処理装置を備えている。
その画像処理装置の一例は、特許文献1にあるように、画像信号をフレームメモリに記憶させたのち、加算や算術平均を取るなどの演算を行ってノイズ低減する方法である。
図9は、例えば特許文献1に示された画像処理を行う装置の構成を示すブロック図である。この装置は、撮像素子の出力をデジタル値に変換するA/D部102と、A/D部102の出力値と後段のフレームメモリ104の出力値とを加算するための加算器103と、撮像素子の1画面分の格納領域を有したフレームメモリ104と、フレームメモリに格納された加算データを加算回数で除すための除算器105と、出力データの画像処理を行う画像処理回路106を備えている。
この画像処理方法について説明する。まず、撮像素子の検査工程において出力画像を取り込む場合、撮像素子101の出力信号は、撮像素子のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してA/D部102においてフレームデータに変換され、出力される。
次に、出力した各フレームデータは、103の加算器と104のフレームメモリの構成により累積的に所望フレーム回数分、例えば3回のデータ加算を行う。
次に、前記103の加算器と104のフレームメモリにおいて累積加算されたフレームデータは、除算器105によって加算フレーム数で除される。このような加算平均の処理をされたデータが、画像処理回路に送られる。
特願昭62−133573号公報
次に、前記103の加算器と104のフレームメモリにおいて累積加算されたフレームデータは、除算器105によって加算フレーム数で除される。このような加算平均の処理をされたデータが、画像処理回路に送られる。
しかし、従来技術で示された画像処理装置では、撮像素子の装置構造に起因するランダムノイズを、ある一定水準の平滑化を行うことが出来るが、高画素化、高画質化が求められると、そのノイズ平滑化特性は不十分である。
言い換えれば、撮像素子の外的要因により発生するインパルス性ノイズについては、従来技術で示された画像処理装置では希薄化することはできるが、完全に除去することまではできなかった。
前記課題に鑑み、本発明は、外的インパルス性ノイズを除去する画像処理装置および方法を提供することを目的とする。
上記目的を達成するため本発明の画像処理装置は、一次元または二次元の画像を形成するフレームデータを記憶するためのn個(nは3以上)のフレームメモリと、固体撮像素子の出力信号を画素データに変換する変換手段と、変換手段により変換された画素データをフレーム単位でn個のフレームメモリに分配する分配手段と、n個のフレームメモリから、同じ画素位置のn個の画素データを読み出す読み出し手段と、n個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって1つの画素データを出力するデータ処理手段と、データ処理手段から出力された画素データを、新たなフレームの画素データとして記憶する記憶手段とを備える。
この構成によれば、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズを希薄化ではなく、完全に除去することができる。しかも、固体撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤って除去することを防止することができる。なぜなら、画素欠陥や境界成分は、複数フレームにまたがって連続して現われるが、インパルス性ノイズやランダムノイズは複数フレームにまたがって現われないからである。
ここで、前記データ処理手段は、前記ランク処理として前記n個の画素データの中間値を求めるようにしてもよい。
この構成によれば、ランク処理が中間値を求めることに単純化されているので回路規模を増大と処理時間の増大とを抑えることができる。
ここで、前記データ処理手段は、前記n個の画素データについて最大値および最小値を判定する判定手段と、最大値および最小値を除く(n−2)個の画素データの平均値を算出する算出手段とを備え、前記記憶手段は、算出された平均値をランク処理による画素データとして記憶するように構成してもよい。
この構成によれば、ランク処理において最大値および最小値を除く(n−2)個の画素データの平均値を求めるので、固体撮像素子自体が有する画素欠陥や被写体が持つ点や線の境界成分を誤って除去することなく、固体撮像素子の内的ランダムノイズやインパルス性ノイズをより精度良く除去することができる。
ここで、前記算出手段は、前記n個の画素データを加算する加算手段と、加算手段による加算結果から前記最大値と前記最小値とを減算する減算手段と、減算結果を(n−2)で除算する除算手段とを備えるようにしてもよい。
ここで、前記データ処理手段は、さらに、フレームデータを累算するための累算フレームメモリを有し、前記加算手段は、固体撮像素子からn枚の画面を構成する出力信号が出力される間に、変換手段により変換された画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記n個の画素データを累算フレームメモリに累算し、前記除算手段は、累算フレームメモリから読み出された累算値から、前記最大値と前記最小値とを減算するようにしてもよい。
この構成によれば、上記平均値の算出において、最大値および最小値の判定と、累算とを並行して行うので、ランク処理に要する時間の増大を抑えることができる。
ここで、前記固体撮像素子は、静止した被写体を撮像し、前記画像処理装置は、さらに、記憶手段に記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定手段を備えるようにしてもよい。
この構成によれば、固体撮像素子自体が有する画素欠陥を精度良く発見することができる。
本発明によれば、撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤変換することなく、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズの希薄化ではなく完全に除去することができる。また、撮像素子の検査を精度良く行うことができる。
(第1の実施形態)
以下、図面を参照しながら、本発明の第1の実施形態に係る画像処理装置について説明する。
以下、図面を参照しながら、本発明の第1の実施形態に係る画像処理装置について説明する。
図1は、本実施形態に係る画像処理装置の構成を示すブロック図である。
まず、第1の実施形態に係る画像処理装置は、撮像素子11、A/Dコンバータ(以下、「A/D部」と呼ぶ)12、分配回路13、n個のフレームメモリ14−1〜14−n、ランク処理回路15、フレームメモリ16、画像処理回路17とを備える。
まず、第1の実施形態に係る画像処理装置は、撮像素子11、A/Dコンバータ(以下、「A/D部」と呼ぶ)12、分配回路13、n個のフレームメモリ14−1〜14−n、ランク処理回路15、フレームメモリ16、画像処理回路17とを備える。
撮像素子11は、一次元または二次元の画像を撮像するCCD型やMOS型等のラインセンサやイメージセンサである。
A/D部12は、撮像素子のアナログ出力信号をデジタル値(画素データ)に変換する。
分配回路13は、A/D部12の画素データをフレーム単位でフレームメモリに振り分ける。
n個のフレームメモリ14−1〜14−nのそれぞれは、撮像素子の1画面分の格納領域を有し、1画面分の画素データからなるフレームデータを一時記憶する。個々のフレームメモリを特に区別しない場合、単にフレームメモリ14と記す。
ランク処理回路15は、複数のフレームメモリ14−1〜14−nから同じ画素位置の画素データを読み出して、インパルス性ノイズおよびランダム性ノイズを除去するランク処理を行い、ノイズ除去後の画素データを出力する。ここでは、上記の同じ画素位置のn個の画素データをそれらを比較し、それらの中間値を出力する。
フレームメモリ16は、ランク処理回路15からの出力した中間値を新たなフレームの画素データとして記憶する。
画像処理回路17は、フレームメモリ16のフレームデータに対して所望の画像処理を行う。この画像処理は、例えば図2(b)に示すような三次元化処理等である。
さらに、本発明の第1の実施形態に係る画像処理装置の動作について説明する。
まず、撮像素子11から出力された信号は、撮像素子11のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してA/D部12においてデジタル信号に変換される。
まず、撮像素子11から出力された信号は、撮像素子11のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してA/D部12においてデジタル信号に変換される。
次に、A/D部12からの出力信号は、分配回路13にて画像処理装置から指定される処理フレーム数nに対応して、フレームメモリ14への振り分け及び書き込みが行われる。
具体的には、撮像装置11による連続撮像に対応する第1のフレームデータはフレームメモリ14−1に、第2のフレームデータはフレームメモリ14−2に、n番目のフレームデータはフレームメモリ14−nに分配される。
フレームメモリ14に記憶された、ランク処理前のフレームデータの具体例を、図2〜図4に示す。図2(a)〜図4(a)はそれぞれフレームデータの(X、Y)座標毎の画素データの値を示す。図2(b)〜図4(b)は、画像処理回路17による画像処理の一例として、X座標、Y座標に加えて各画素データの値を高さとする3次元グラフィックスを示す図である。ここでは、説明の便宜上、縦横5画素ずつの画像を表している。また、図2の例では中央部の画素、図4の例では右上端の画素は、インパルス性のノイズの存在を示している。
次に、フレームメモリ14に書き込まれたn個のフレームデータにおけるX座標、Y座標の同一座標位置の画素データがランク処理回路15に出力される。ランク処理回路15は、X座標、Y座標が同一のn個の画素データの中間値を導出する。例えば、(X,Y)=(1、1)の場合、図2の画素データの値は「10」、図3の画素データは「9」、図4の画素データは「20」であり画素データ値の大きさは「9」、「10」、「20」の順序であるため、ランク処理回路15では「10」が出力される。
ランク処理回路15では、全ての(X、Y)座標について、上記のように中間値の導出を行う。導出された各画素データは、フレームメモリ16に書き込まれ、フレームデータを構成する。
図5は、図2、図3、図4に示したランク処理前のフレームデータからランク処理により得られたフレームデータを示す。
図2のフレームデータの中央部に見られ、図3、図4の同じ箇所には見られないインパルス性の外因ノイズは、撮像素子本来のデータと比べ、著しく大きいか、逆に著しく小さいかのどちらかであるため、フレーム間の同一アドレスデータどうしの中間値を採用することにより、外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることが可能となる。
図2のフレームデータの中央部に見られ、図3、図4の同じ箇所には見られないインパルス性の外因ノイズは、撮像素子本来のデータと比べ、著しく大きいか、逆に著しく小さいかのどちらかであるため、フレーム間の同一アドレスデータどうしの中間値を採用することにより、外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることが可能となる。
以上説明してきたように、本実施形態における画像処理装置によれば、フレーム間のn個のX座標、Y座標の同一座標位置のどうしの画像データの中間値を採用することにより、外因性または突発性のノイズを完全に除去することができる。
また、撮像素子の内的要因のランダムノイズは、従来技術と同水準の平滑化を行うことができる。撮像素子の内的要因によるランダムノイズは、暗電流ショットノイズ、フローティングディフュージョン(以下、「FD」と呼ぶ)リセットノイズ、FDアンプノイズ、光ショットノイズ等がある。暗電流ショットノイズは、フォトダイオード,垂直/水平CCDで発生する暗電流のゆらぎである。FDリセットノイズは、FDをリセットした後の基準電位のゆらぎである。FDアンプノイズは、FDアンプの増幅回路の熱雑音である。光ショットノイズは、入射光中の単位時間当たりのフォトン数のゆらぎである。
さらに、固体撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤って除去することを防止することができる。なぜなら、これらの画素欠陥や境界成分は、複数フレームにまたがって連続して現われる(例えば図2のような画像が連続する)が、インパルス性ノイズやランダムノイズは複数フレームにまたがって現われない(例えば図2〜図4)からである。
なお、上記の中間値は、n個の画素データを大きさ順に並べた場合に、並びの中央に位置する画素データの値でよい。また、中央に位置する画素データが2つ存在する場合(nが偶数の場合)には、その2つの何れか一方を中間値としてよいし、2つの平均を中間値としてもよい。
(第2の実施形態)
以下、図面を参照しながら、本発明の第2の実施形態に係る画像処理装置について説明する。
以下、図面を参照しながら、本発明の第2の実施形態に係る画像処理装置について説明する。
図6は、本実施形態に係る画像処理装置の構成を示すブロック図である。同図の画像処理装置は、図1と比較して、ランク処理回路15の代わりにランク処理回路25を備える点と、加算器18、フレームメモリ19、減算器20、除算器21を追加した点とが異なっている。以下同じ点は説明を省略して、異なる点を中心に説明する。
ランク処理回路25は、n個のフレームメモリから同じ画素位置のn個の画素データのうち、最大値の画素データおよび最小値の画素データの出力する。
加算器18は、同じ画素位置のn個の画素データを加算する。ここでは、加算器18は、A/D部12から出力される画素データと、フレームメモリ19中の対応する画素データとを加算することによって、前記n個の画素データを累算フレームメモリに累算する。
フレームメモリ19は、n個のフレームデータの同じ画素位置の画素データを累算したフレームデータを記憶する。
減算器20は、フレームメモリ19の画素データ(n個の画素データの累算値)から、ランク処理回路25から出力される同じ画素位置の最大値と最小値とを減算する。
除算器21は、減算結果を(n−2)で除算する。除算結果は画素データとしてフレームメモリ16に格納される。
さらに、図6の示した画像処理装置により行うノイズ除去方法について説明する。
まず、撮像素子11から出力された信号は、撮像素子のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してA/D部12においてデジタル信号に変換される。
まず、撮像素子11から出力された信号は、撮像素子のリセットノイズ除去を目的とした二重相関サンプリング回路等の前処理回路を介してA/D部12においてデジタル信号に変換される。
次に、A/D部12からの出力信号は、分配回路13にて画像処理装置から指定される処理フレーム数nに対応して、フレームメモリ14への振り分け及び書き込みが行われる。
具体的には、第1のフレームデータは、フレームメモリ14−1、第2のフレームデータはフレームメモリ14−2、n番目のフレームデータはフレームメモリ14−nとなる。
本実施形態では、フレームメモリ14には図2〜図4、図7に示すような各々1画面分のフレームデータが書き込まれている。
次に、フレームメモリ14に書き込まれたn個のフレームデータにおける、同じ座標位置のn個の画像データがランク処理回路25に読み出される。
ランク処理回路25は、n個のX座標、Y座標の同一座標位置の画像データの最大値および最小値が導出する。例えば、(X,Y)=(1、1)の場合、図2の出力データは「10」、図3の出力データは「9」、図4の出力データは「20」、図7の出力データは「8」、であり画像データ値の大きさは「8」、「9」、「10」、「20」の順序であるため、ランク処理回路25では「8」及び「20」が出力される。
次に、ランク処理回路25では、全ての(X、Y座標)について、n個のフレームデータにおける同一座標位置の画像データから最大値および最小値の導出を繰り返し行う。
次に、導出された画像データは減算器20に渡される。
一方、A/D部12からの出力信号は、フレームデータとして構成され、各フレームデータに対して、加算器18とフレームメモリ19の構成により累積的に所望フレーム回数分のデータ加算が行われる(本説明では一例として4回)。
一方、A/D部12からの出力信号は、フレームデータとして構成され、各フレームデータに対して、加算器18とフレームメモリ19の構成により累積的に所望フレーム回数分のデータ加算が行われる(本説明では一例として4回)。
このとき、データ加算はフレームメモリに格納されたX座標、Y座標の同一座標位置の画像データ同士について行われ、その加算結果が後段の減算器20に出力する。
次に、減算器20では、加算器18とフレームメモリ19において累積加算されたフレームデータと、ランク処理回路25から出力される最大値および最小値のフレームデータ間でアドレスが同一のデータ同士の減算を行う。例えば、(X,Y)=(1、1)の場合、図2〜図4、図7に示すランク処理前の出力データは「10」、「9」、「20」、「8」であり、ランク処理回路25からは最小値「8」及び最大値「20」が出力され、減算器20から出力されるデータは「19」となる。さらに、、除算器21によって加算フレーム数から2を減じた値(本説明では一例として2回)で除される。例えば、(X,Y)=(1、1)の場合、減算器20から出力されるデータは「19」であるため、除算器21は((10+9)/(4−2))=9.5)を出力する。除算器21によって全画素について除算結果が出力された結果、図8に示すようなフレームデータが形成される。
以上のように、本実施形態の発明に係るノイズ除去が行われ、フレーム間の同一アドレスデータどうしの最大値および最小値を除去し、さらに残ったデータの平均値を採用することにより、インパルス性ノイズの除去を行うことが出来る。また、ランダムノイズの平滑化についても、従来技術の方法と同等以上に行うことが出来る。
さらに、図6の構成によれば、最大値および最小値の判定と、累算とを並行して行うので、ランク処理に要する時間の増大を抑えることができる。
(比較例)
以下、図面を参照しながら、比較例として従来技術に係る画像処理装置およびノイズ除去方法について説明する。従来技術における画像処理装置の構成は、既に図9に示した通りである。
以下、図面を参照しながら、比較例として従来技術に係る画像処理装置およびノイズ除去方法について説明する。従来技術における画像処理装置の構成は、既に図9に示した通りである。
図2〜図4示したフレームデータを前提に従来技術における画像処理を説明する。図9のフレームメモリ104には、図2〜図4に示したフレームデータが同じ画素位置の画素毎に累積加算され、除算器105によって加算フレーム数(本説明では一例として3回)で除される。その結果、図10に示すような加算平均されたフレームデータが形成される。
図2で存在する中心部のノイズ成分は、図10ではノイズを希薄化されているが、図10の中心部から明らかなように、完全なノイズ除去ができていない。
これに対して、実施の形態1、2における画像処理後の画像データ図5、図8では、図2で存在する中心部のノイズ成分が完全に除去できている。
このように、図2の取り込み時のフレームデータの中央部に見られ、図3、図4の同一箇所には見られないようなインパルス性の外因ノイズは、撮像素子本来のデータと比べ、著しく大きいか、逆に著しく小さいかのどちらかであるため、実施の形態1の画像処理装置では、連続フレームの同一画素位置どうしの中間値を採用することにより、図5に示したように外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることができる。実施の形態2の画像処理装置では、連続フレームの同一画素位置どうしの最大値と最小値を除外してから、平均値を求めることにより、図8に示したように外因性または突発性のノイズを完全に除去することができ、本来の撮像素子が持つ出力レベルを得ることができる。
また、図6に示した画像処理装置ではn個の画素データを加算した後にその加算結果から最大値と最小値とを減算しているが、n個の画素データから最大値と最小値とを除外した後にその除外結果から(n−2)個の画素データを加算する構成としてもよい。
なお、図6に示した画像処理装置において、フレームメモリ19の代わりに画素データを累算するレジスタを備え、フレームメモリ14−1〜14−nから同一画素位置の画素データを読み出してレジスタに累算する構成としてもよい。こうすれば、累算による遅延時間が発生し処理時間が長くなる反面、回路規模を低減することができる。
また、図1、図6に示した画像処理装置は、撮像素子の検査装置として利用するようにしてもよい。この場合、次のような構成とすればよい。検査対象の撮像素子は静止した被写体を連続撮影(n枚の画像を撮影)する。フレームメモリ16は予め他の正常な撮像素子で撮像した同じ被写体の画像(以下基準フレームデータと呼ぶ)を記憶する。画像処理回路17は撮像素子の良否(正常か異常か)を判定する。つまり、画像処理回路17は、検査対象の撮像素子11から得られたランク処理後のフレームデータと、基準フレームデータとを比較し、同じ画素位置の画素データの差分がしきい値以下であるか否かを判定する。画像処理回路17は、全画素についてこの判定を行い、しきい値を超える画素数が所定数(例えば全画素の1%など)以上存在する場合には、撮像素子11を異常と判断し、所定数以下の場合には正常と判断する。
なお、図1および図5に示したブロック図の各機能をハードウェアによって実現する代わりに、各ブロックの全部または一部の機能を記述したプログラムをDSPやマイクロプロセッサにおいてプログラムによって実現するようにしてもよい。
本発明にかかる画像処理装置は、撮像素子自体が有する画素欠陥、あるいは被写体が持つ点や線の境界成分を誤変換することなく、インパルス性の外的要因ノイズの除去および内的要因のランダムノイズの平滑化を行うことでき、撮像素子の出力画像の取り込み段階での画像データの精度を高めることができ、高画質が求められる撮像装置に用いる画像処理装置や、撮像素子の検査装置として有用である。
11 撮像素子
12 A/D部
13 分配回路
14 フレームメモリ
15 ランク処理回路
16 フレームメモリ
17 画像処理回路
18 加算器
19 加算用フレームメモリ
20 減算器
21 除算器
25 ランク処理回路
12 A/D部
13 分配回路
14 フレームメモリ
15 ランク処理回路
16 フレームメモリ
17 画像処理回路
18 加算器
19 加算用フレームメモリ
20 減算器
21 除算器
25 ランク処理回路
Claims (13)
- 一次元または二次元の画像を形成するフレームデータを記憶するためのn個(nは3以上)のフレームメモリと、
固体撮像素子の出力信号を画素データに変換する変換手段と、
変換手段により変換された画素データをフレーム単位でn個のフレームメモリに分配する分配手段と、
n個のフレームメモリから、同じ画素位置のn個の画素データを読み出す読み出し手段と、
n個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって1つの画素データを出力するデータ処理手段と、
データ処理手段から出力される画素データを、新たなフレームの画素データとして記憶する記憶手段と
を備えることを特徴とする画像処理装置。 - 前記データ処理手段は、前記ランク処理として前記n個の画素データの中間値を求める
ことを特徴とする請求項1記載の画像処理装置。 - 前記データ処理手段は、
前記n個の画素データについて最大値および最小値を判定する判定手段と、
最大値および最小値を除く(n−2)個の画素データの平均値を算出する算出手段と
を備え、
前記記憶手段は、算出された平均値をランク処理による画素データとして記憶する
ことを特徴とする請求項1記載の画像処理装置。 - 前記算出手段は、前記n個の画素データを加算する加算手段と、
加算手段による加算結果から前記最大値と前記最小値とを減算する減算手段と、
減算結果を(n−2)で除算する除算手段とを備える
ことを特徴とする請求項3記載の画像処理装置。 - 前記データ処理手段は、さらに、フレームデータを累算するための累算フレームメモリを有し、
前記加算手段は、固体撮像素子からn枚の画面を構成する出力信号が出力される間に、変換手段により変換された画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記n個の画素データを累算フレームメモリに累算し、
前記除算手段は、累算フレームメモリから読み出された累算値から、前記最大値と前記最小値とを減算する
ことを特徴とする請求項4記載の画像処理装置。 - 前記固体撮像素子は、静止した被写体を撮像し、
前記画像処理装置は、さらに、記憶手段に記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定手段を備える
ことを特徴とする請求項1から5の何れかに記載の画像処理装置。 - 一次元または二次元の画像を形成するフレームデータを記憶するためのn個(nは3以上)のフレームメモリに、固体撮像素子およびA/Dコンバータから得られるn個のフレームデータを格納する第1格納ステップと、
n個のフレームメモリから、同じ画素位置のn個の画素データを読み出す読み出しステップと、
n個の画素データを用いて、インパルス性ノイズおよびランダム性ノイズを除去するランク処理によって1つの画素データを出力するデータ処理ステップと、
データ処理ステップにおいて求められた画素データを、新たなフレームの画素データとしてフレームバッファに格納する第2格納ステップと
を備えることを特徴とする画像処理方法。 - 前記データ処理ステップにおいて、前記ランク処理として前記n個の画素データの中間値を求める
ことを特徴とする請求項7記載の画像処理方法。 - 前記データ処理ステップは、
前記n個の画素データについて最大値および最小値を判定するサブステップと、
最大値および最小値を除く(n−2)個の画素データの平均値を算出するサブステップと、
を有し、
前記第2格納ステップにおいて、前記平均値をランク処理による画素データとしてフレームバッファに格納する
ことを特徴とする請求項7記載の画像処理方法。 - 前記平均値を算出するサブステップにおいて、前記n個の画素データを加算し、加算結果から前記最大値と前記最小値とを減算し、減算結果を(n−2)で除算する
ことを特徴とする請求項9記載の画像処理方法。 - 前記n個の画素データの加算おいて、
フレームデータを累算するための累算フレームメモリを用いて、固体撮像素子からn枚の画面を構成する出力信号が出力される間に、画素データと累算フレームメモリ中の対応する画素データとを加算することによって、前記n個の画素データを累算フレームメモリに累算する
ことを特徴とする請求項10記載の画像処理方法。 - 前記第1格納ステップにおいて、前記固体撮像素子が静止した被写体を撮像し、
前記画像処理方法は、さらに、フレームバッファに記憶された画素データからなる画像に基づいて前記固体撮像素子の良否を判定する判定ステップを有する
ことを特徴とする請求項7から11の何れかに記載の画像処理方法。 - 請求項7から12の何れかに記載の画像処理方法をコンピュータに実行させることを特徴とするコンピュータ読み取り可能なプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299337A JP2007110445A (ja) | 2005-10-13 | 2005-10-13 | 画像処理装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005299337A JP2007110445A (ja) | 2005-10-13 | 2005-10-13 | 画像処理装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007110445A true JP2007110445A (ja) | 2007-04-26 |
Family
ID=38035938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005299337A Pending JP2007110445A (ja) | 2005-10-13 | 2005-10-13 | 画像処理装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007110445A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009064000A1 (ja) | 2007-11-16 | 2009-05-22 | Olympus Corporation | ノイズ低減システム、ノイズ低減プログラム及び撮像システム |
JP2010050607A (ja) * | 2008-08-20 | 2010-03-04 | Nec Corp | 画像処理装置、ノイズ低減方法及びプログラム |
JP2012202962A (ja) * | 2011-03-28 | 2012-10-22 | Toshiba Corp | 原子炉内機器形状計測装置および原子炉内機器形状計測方法 |
-
2005
- 2005-10-13 JP JP2005299337A patent/JP2007110445A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009064000A1 (ja) | 2007-11-16 | 2009-05-22 | Olympus Corporation | ノイズ低減システム、ノイズ低減プログラム及び撮像システム |
US8553111B2 (en) | 2007-11-16 | 2013-10-08 | Olympus Corporation | Noise reduction system, image pickup system and computer readable storage medium |
JP2010050607A (ja) * | 2008-08-20 | 2010-03-04 | Nec Corp | 画像処理装置、ノイズ低減方法及びプログラム |
JP2012202962A (ja) * | 2011-03-28 | 2012-10-22 | Toshiba Corp | 原子炉内機器形状計測装置および原子炉内機器形状計測方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4230967B2 (ja) | 撮像装置、撮像装置の制御方法、cmosイメージセンサ | |
US8009210B2 (en) | Image processing circuit, imaging apparatus, method and program | |
JP5561112B2 (ja) | 画像処理装置、撮像装置およびプログラム | |
JP2008252558A (ja) | 撮像装置 | |
JP2012015587A (ja) | 固体撮像装置 | |
JP2007110375A (ja) | スミア補正装置 | |
JP2007110445A (ja) | 画像処理装置および方法 | |
JP5955466B2 (ja) | 撮像装置 | |
JP2011114473A (ja) | 画素欠陥補正装置 | |
JP4364728B2 (ja) | 赤外線検出器の感度補正機能を有する赤外線撮像装置 | |
JP2008131546A (ja) | 固定パターンノイズ除去装置 | |
JP2010056817A (ja) | 撮像装置 | |
JP4322258B2 (ja) | ノイズ処理装置および撮像装置 | |
JP6705054B2 (ja) | 撮像装置 | |
JP5632703B2 (ja) | 画像処理装置、制御方法、及びプログラム | |
JP2008148115A (ja) | 方向検出を用いた撮像デバイスの画像欠陥補正システム | |
JP2007043285A (ja) | 振れベクトル検出装置、カメラシステム、振れベクトル検出方法、及び振れベクトル検出プログラム | |
JP2006191231A (ja) | カメラモジュールの検査方法 | |
JP2009017583A (ja) | 画像処理装置 | |
JP5631153B2 (ja) | 画像処理装置、制御方法、及びプログラム | |
JP2008148129A (ja) | 撮像装置、及びその制御方法、並びにプログラム | |
JP2008250674A (ja) | 画像処理装置 | |
JP2672285B2 (ja) | 固体撮像素子の欠陥検出方法 | |
JP2012217082A (ja) | 撮像装置、信号処理装置及び撮像方法、信号処理方法 | |
JP2023118139A (ja) | 突発性ノイズ検出装置、撮像装置、突発性ノイズ検出方法、表示画像データ生成方法、突発性ノイズ検出プログラム、及び記録媒体 |