JP2007103697A - Substrate processing device - Google Patents

Substrate processing device Download PDF

Info

Publication number
JP2007103697A
JP2007103697A JP2005292097A JP2005292097A JP2007103697A JP 2007103697 A JP2007103697 A JP 2007103697A JP 2005292097 A JP2005292097 A JP 2005292097A JP 2005292097 A JP2005292097 A JP 2005292097A JP 2007103697 A JP2007103697 A JP 2007103697A
Authority
JP
Japan
Prior art keywords
gate
processing chamber
plasma
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005292097A
Other languages
Japanese (ja)
Inventor
Takayuki Sato
崇之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005292097A priority Critical patent/JP2007103697A/en
Publication of JP2007103697A publication Critical patent/JP2007103697A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate processing device which is capable of removing off metal contaminants more clearly and improving a film more uniform in thickness through the surface of the substrate. <P>SOLUTION: The substrate processing device is equipped with a processing chamber 201 in which a wafer 200 is processed with plasma P, a gate 205 which is provided as an opening to the processing chamber 201 to load or unload the wafer 200 into or from the chamber 201, a gate valve 244 which opens or closes the gate 205, and an insulating processing chamber wall 280 which protects the inner side of the processing chamber 201 against plasma P. An insulating screen 250 and an insulating gate wall 251 are provided inside the gate 205 containing the gate valve 244, and the electrical impedance of the gate 205 is set higher from the viewpoint of plasma P than that of the processing chamber 201 where the insulating processing chamber wall 280 is provided. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ゲートバルブを備えた処理室内で基板をプラズマ処理する基板処理装置に係り、特にプラズマに対するゲートバルブの影響を低減するための装置に関する。   The present invention relates to a substrate processing apparatus for plasma processing a substrate in a processing chamber provided with a gate valve, and more particularly to an apparatus for reducing the influence of a gate valve on plasma.

半導体デバイスは微細化が進んでおり、それに伴って基板の表面処理の均一化が要請されている。そのための基板処理装置として、基板面内の膜厚均一性に優れるプラズマ処理装置が用いられている。図3に、そのようなプラズマ処理装置の処理室の一例を示す。
処理室11は、上部が開口した金属製の下側容器5、下側容器5の上部開口を覆う絶縁性の上側容器2、高周波を印加してプラズマPを処理室11内に生成する放電用の筒状電極1、上側容器2の上部に設けられたガス導入口6、下側容器5に固定され基板3を保持する絶縁性のサセプタ4を備える。上側容器2と下側容器5、下側容器5とサセプタ4はそれぞれOリング(図示略)で密閉できるようになっている。下側容器5には基板3を出入りさせるための通路としてのゲート7が開設されている。ゲート7には金属製のゲートバルブ8が設けられ、ゲート7を開閉できるようになっている。金属製の下側容器5及びゲートバルブ8はともに接地される。
Semiconductor devices are being miniaturized, and accordingly, surface treatment of the substrate is required to be uniform. As a substrate processing apparatus for that purpose, a plasma processing apparatus excellent in film thickness uniformity within the substrate surface is used. FIG. 3 shows an example of a processing chamber of such a plasma processing apparatus.
The processing chamber 11 includes a metal lower container 5 having an upper opening, an insulating upper container 2 covering the upper opening of the lower container 5, and a discharge for generating plasma P in the processing chamber 11 by applying a high frequency. A cylindrical electrode 1, a gas inlet 6 provided on the upper part of the upper container 2, and an insulating susceptor 4 that is fixed to the lower container 5 and holds the substrate 3. The upper container 2 and the lower container 5, and the lower container 5 and the susceptor 4 can be sealed with O-rings (not shown). The lower container 5 is provided with a gate 7 as a passage for allowing the substrate 3 to enter and exit. The gate 7 is provided with a metal gate valve 8 so that the gate 7 can be opened and closed. Both the metal lower container 5 and the gate valve 8 are grounded.

処理前の基板3は、ゲートバルブ8が開いた後、搬送室9に設けたロボット(図示略)により、ゲート7を通って処理室11内のサセプタ4上に搬送される。処理室11内は、ゲートバルブ8が閉じて処理室11が密閉された後、ガス導入口6から処理ガスを供給しつつ排気口(図示略)から排気することにより、所定の圧力に保たれる。その後、筒状電極1に高周波電力が印加されて処理室11内にプラズマPが生成されることにより、基板3上に薄膜形成などの処理がなされる。処理が終わった基板3は、ゲートバルブ8が開いた後、ロボットにより処理室11から搬送室9に搬出される。   The substrate 3 before processing is transferred to the susceptor 4 in the processing chamber 11 through the gate 7 by a robot (not shown) provided in the transfer chamber 9 after the gate valve 8 is opened. After the gate valve 8 is closed and the processing chamber 11 is sealed, the processing chamber 11 is maintained at a predetermined pressure by exhausting from the exhaust port (not shown) while supplying the processing gas from the gas introduction port 6. It is. Thereafter, high-frequency power is applied to the cylindrical electrode 1 to generate plasma P in the processing chamber 11, whereby processing such as forming a thin film on the substrate 3 is performed. After the processing, the substrate 3 is unloaded from the processing chamber 11 to the transfer chamber 9 by the robot after the gate valve 8 is opened.

ところで、処理室11の内壁はプラズマPにより直接アタックされるためダメージを受ける。特に、下側容器5は接地されて金属が露出しているため、ダメージを受けやすく、ダメージを受けると金属の剥離等が起こり基板3上に形成された膜の膜中に金属が取り込まれて金属汚染が発生する。   By the way, the inner wall of the processing chamber 11 is directly attacked by the plasma P and is damaged. In particular, since the lower container 5 is grounded and the metal is exposed, it is easily damaged, and if the damage is received, the metal is peeled off and the metal is taken into the film formed on the substrate 3. Metal contamination occurs.

このため、金属製の下側容器5がプラズマPに直接さらされないように、下側容器5の内側を絶縁体、例えば石英などで構成された絶縁性の保護部材10で覆って保護することが行われている(例えば、特許文献1参照)。下側容器5は絶縁性の保護部材10で覆われているため、プラズマPの直接アタックから保護され、金属製容器に起因する金属汚染を低減できる。
特開2004−296460号公報
For this reason, the inner side of the lower container 5 is covered and protected by an insulating protective member 10 made of an insulator, for example, quartz so that the metal lower container 5 is not directly exposed to the plasma P. (For example, refer to Patent Document 1). Since the lower container 5 is covered with the insulating protective member 10, it is protected from direct attack of the plasma P, and metal contamination caused by the metal container can be reduced.
JP 2004-296460 A

基板処理装置が解決すべき2つの重要な課題は、一方は金属汚染の防止であり、他方は基板面内の膜厚均一性の確保である。   Two important problems to be solved by the substrate processing apparatus are prevention of metal contamination on the one hand and securing of film thickness uniformity in the substrate surface on the other hand.

一方の金属汚染については、処理室内は保護部材で覆ったものの、処理室に開設したゲートの内側の金属が露出しているため、プラズマから見てゲートの内側の金属までの距離は他の金属部材より遠いけれども、意図しない放電がゲートの内側で起きてしまい、金属汚染が発生するいう問題があった。   On the other hand, for metal contamination, although the processing chamber is covered with a protective member, the metal inside the gate opened in the processing chamber is exposed, so the distance from the plasma to the metal inside the gate is different from that of other metals. Although it is far from the member, there is a problem that unintended discharge occurs inside the gate and metal contamination occurs.

他方の基板面内の膜厚均一性については、その意図しない放電により、プラズマ処理装置であるにもかかわらず、基板面内のうちゲート方向の膜厚だけが厚くなり、基板面内の膜厚が不均一になるという現象がみられた。この現象は、ゲートの内側、およびゲートバルブの表面を保護部材で覆うことにより、改善は見られたものの、解消しなかった。そのため、半導体デバイスの微細化で要求される1nmやそれ以下の極薄膜の成膜プロセスを実現することが困難であった。   Regarding the film thickness uniformity in the other substrate surface, due to the unintended discharge, only the film thickness in the gate direction becomes thicker in the substrate surface, although it is a plasma processing apparatus, the film thickness in the substrate surface. The phenomenon of non-uniformity was observed. Although this phenomenon was improved by covering the inside of the gate and the surface of the gate valve with a protective member, it was not solved. Therefore, it has been difficult to realize a film formation process of an ultra-thin film of 1 nm or less required for miniaturization of a semiconductor device.

本発明の課題は、上述した従来技術の問題点を解消して、金属汚染のみならず基板面内の膜厚均一性をを改善することが可能な基板処理装置を提供することにある。   An object of the present invention is to provide a substrate processing apparatus capable of solving the above-described problems of the prior art and improving not only metal contamination but also film thickness uniformity in the substrate surface.

本発明者は、鋭意研究の結果、この膜厚不均一性が生じる原因が、ゲート内部での放電によってゲート方向に位置する基板面上に膜が過剰に形成されるということを突き止めた。これは、プラズマから見たゲートの電気インピーダンスが絶縁性の保護部材を設けた処理室内より低ければ、ゲート内部にプラズマが起きてしまうおそれがあるからである。したがって、ゲートバルブを含むゲートを、物理的のみならず電気的にも遮蔽して、プラズマからゲート全体が電気的に見通せないようにすれば、基板上のプラズマの分布が不均一になるのを抑制でき、基板面内の膜厚不均一性を改善できるとの知見を得て本発明を創案するに至ったものである。   As a result of intensive studies, the present inventor has found that the cause of the film thickness non-uniformity is that a film is excessively formed on the substrate surface located in the gate direction by the discharge inside the gate. This is because if the electrical impedance of the gate viewed from the plasma is lower than that in the processing chamber provided with the insulating protective member, the plasma may be generated inside the gate. Therefore, if the gate including the gate valve is shielded not only physically but also electrically so that the entire gate cannot be electrically seen from the plasma, the plasma distribution on the substrate becomes non-uniform. The present invention has been invented with the knowledge that the film thickness can be suppressed and the film thickness non-uniformity within the substrate surface can be improved.

第1の発明は、基板をプラズマで処理する処理室と、前記処理室に開口して前記基板を出入りさせるゲートと、前記ゲートを開閉するゲートバルブと、前記処理室の内側を前記プラズマから保護する絶縁性の保護部材とを設けた基板処理装置において、前記ゲートバルブを含む前記ゲートの内側に絶縁性の遮蔽部材を設け、前記プラズマから見た前記ゲートの電気インピーダンスを前記絶縁性の保護部材を設けた前記処理室よりも高くしたことを特徴とする基板処理装置である。
ゲートバルブを含む前記ゲートの内側に絶縁性の遮蔽部材を設けて、ゲートの内側を物理的に覆って保護したので、基板上の金属汚染を防止できる。
また、ゲートバルブを含む前記ゲートの内側に、プラズマから見たゲートの電気インピーダンスが処理室の保護部材よりも高くなる絶縁性の遮蔽部材を設けて、ゲートの内側を電気的に遮蔽したので、プラズマとゲートに設けた絶縁性の遮蔽部材との間で電気回路が形成されにくい状態になり、処理室内に生成されるプラズマからゲートを見通せないようになる。これによりゲート内にプラズマが引っ張られて、基板上のプラズマの分布が悪くなるのを抑制できる。したがって、基板上のプラズマの分布を均一に保つことができ、基板面内の膜厚均一性を向上できる。
本発明では、処理室に設ける絶縁部材を保護部材とし、ゲートバルブを含むゲートに設ける絶縁部材を遮蔽部材と称して、両者で用語を変えているが、これは、ゲートバルブを含むゲートに設ける絶縁部材に、従来認識されていなかった電気インピーダンスの概念を含ませたからであり、特に保護部材と遮蔽部材とは電気絶縁性という意味で同じ機能を有し、その機能は変らない。
According to a first aspect of the present invention, there is provided a processing chamber for processing a substrate with plasma, a gate that opens into the processing chamber to allow the substrate to enter and exit, a gate valve that opens and closes the gate, and protects the inside of the processing chamber from the plasma. In the substrate processing apparatus provided with the insulating protective member that performs the insulating protective member provided inside the gate including the gate valve, the insulating protective member determines the electrical impedance of the gate as viewed from the plasma. The substrate processing apparatus is characterized in that the substrate processing apparatus is higher than the processing chamber in which is provided.
Since an insulating shielding member is provided inside the gate including the gate valve so as to physically cover and protect the inside of the gate, metal contamination on the substrate can be prevented.
In addition, since the gate including the gate valve is provided with an insulating shielding member in which the electrical impedance of the gate as viewed from the plasma is higher than the protection member of the processing chamber, the inside of the gate is electrically shielded. It becomes difficult to form an electric circuit between the plasma and the insulating shielding member provided on the gate, so that the gate cannot be seen from the plasma generated in the processing chamber. Thereby, it is possible to suppress the plasma from being pulled into the gate and the plasma distribution on the substrate from being deteriorated. Therefore, the plasma distribution on the substrate can be kept uniform, and the film thickness uniformity within the substrate surface can be improved.
In the present invention, the insulating member provided in the processing chamber is used as a protective member, and the insulating member provided in the gate including the gate valve is referred to as a shielding member, and the terms are changed in both cases, but this is provided in the gate including the gate valve. This is because the concept of electrical impedance, which has not been recognized in the past, is included in the insulating member. In particular, the protective member and the shielding member have the same function in terms of electrical insulation, and the function does not change.

第2の発明は、第1の発明において、前記遮蔽部材を前記保護部材と同じ材料で構成し、前記ゲートバルブの内側に設ける遮蔽部材の厚さを、前記処理室の内側に設ける前記保護部材よりも厚くすることにより、前記プラズマから見た前記ゲートの電気インピーダンスを前記絶縁性の保護部材を設けた前記処理室よりも高くしたことを特徴とする基板処理装置である。
ゲートバルブの内側に設ける遮蔽部材の厚さを、処理室の内側に設ける保護部材よりも高くするという簡単な構成で、基板上のプラズマの分布をより均一に保つことができ、基板面内の膜厚均一性をより向上できる。
The second invention is the protective member according to the first invention, wherein the shielding member is made of the same material as the protection member, and the thickness of the shielding member provided inside the gate valve is provided inside the processing chamber. The substrate processing apparatus is characterized in that the electrical impedance of the gate viewed from the plasma is made higher than that of the processing chamber provided with the insulating protective member by making the thickness thicker.
With a simple configuration in which the thickness of the shielding member provided on the inner side of the gate valve is higher than that of the protective member provided on the inner side of the processing chamber, the plasma distribution on the substrate can be kept more uniform. The film thickness uniformity can be further improved.

第3の発明は、第2の発明において、前記ゲートの内側に設ける遮蔽部材の厚さを、前記処理室の内側に設ける前記保護部材よりも厚くすることにより、前記プラズマから見た前記ゲートの電気インピーダンスを前記絶縁性の保護部材を設けた前記処理室よりも高くしたことを特徴とする基板処理装置である。
ゲートの内側に設ける遮蔽部材の厚さを、処理室の内側に設ける保護部材より厚くするという簡単な構成で、基板上のプラズマの分布をより均一に保つことができ、基板面内の膜厚均一性をより向上できる。
According to a third invention, in the second invention, the thickness of the shielding member provided inside the gate is made thicker than the protective member provided inside the processing chamber, whereby the gate of the gate viewed from the plasma is obtained. In the substrate processing apparatus, the electrical impedance is made higher than that in the processing chamber provided with the insulating protective member.
With a simple configuration in which the thickness of the shielding member provided inside the gate is thicker than that of the protective member provided inside the processing chamber, the plasma distribution on the substrate can be kept more uniform, and the film thickness within the substrate surface can be maintained. Uniformity can be further improved.

第4の発明は、第1乃至第3の発明において、前記プラズマから見た前記ゲートを含む前記処理室内の前記ゲート側の電気インピーダンスと、前記処理室内の前記ゲートを設けた側と反対側の電気インピーダンスとのバランスを取るようにしたことを特徴とする基板処理装置である。
ゲートの電気インピーダンスを処理室よりも高くする場合、高くしすぎると、処理室内の電気インピーダンスの全体のバランスが崩れて基板上のプラズマの分布が悪くなるという問題が生じやすいが、本発明によればこのような問題を解決できる。
According to a fourth aspect of the present invention, in the first to third aspects of the invention, the electrical impedance of the gate side in the processing chamber including the gate as viewed from the plasma, and the side opposite to the side where the gate is provided in the processing chamber. A substrate processing apparatus characterized in that a balance with electrical impedance is achieved.
When the electrical impedance of the gate is set higher than that in the processing chamber, if the gate impedance is too high, the overall balance of the electrical impedance in the processing chamber is lost and the plasma distribution on the substrate is likely to deteriorate. Such a problem can be solved.

本発明によれば、金属汚染のみならず基板面内の膜厚均一性をも向上させることができる。   According to the present invention, not only metal contamination but also film thickness uniformity within the substrate surface can be improved.

以下に本発明の実施の形態を説明する。本発明のプラズマ処理炉は、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いてウェハ等の基板をプラズマ処理する基板処理炉(以下、MMT装置と称する)である。このMMT装置は、気密性を確保した処理室に基板を設置し、シャワープレートを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので高密度プラズマを生成できる。このように反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする等、基板へ各種のプラズマ処理を施すことができる。   Embodiments of the present invention will be described below. A plasma processing furnace of the present invention is a substrate processing furnace (hereinafter referred to as an MMT apparatus) that plasma-processes a substrate such as a wafer using a modified magnetron type plasma source that can generate high-density plasma by an electric field and a magnetic field. Called). In this MMT apparatus, a substrate is installed in a processing chamber that ensures airtightness, a reaction gas is introduced into the processing chamber via a shower plate, the processing chamber is maintained at a certain pressure, and high-frequency power is supplied to the discharge electrode. As a result, an electric field is formed and a magnetic field is applied to cause a magnetron discharge. Since the electrons emitted from the discharge electrode continue to circulate while continuing the cycloid motion while drifting, the lifetime becomes longer and the ionization rate is increased, so that high-density plasma can be generated. In this way, the substrate can be subjected to various plasma treatments such as diffusion treatment such as oxidation or nitridation by exciting and decomposing the reaction gas, or forming a thin film on the substrate surface, or etching the substrate surface.

図2に、このようなMMT装置の構成図を示す。MMT装置は、第1の容器である上側容器210と第2の容器である下側容器211により処理容器203が形成され、上側容器210は下側容器211の上に被せられている。上側容器210はドーム型の酸化アルミニウム又は石英で形成されており、下側容器211はアルミニウムで形成されている。また後述するヒータ一体型の基板保持手段であるサセプタ217を窒化アルミニウムや、石英又はセラミックスで構成することによって、処理の際に膜中に取り込まれる金属汚染を低減している。   FIG. 2 shows a configuration diagram of such an MMT apparatus. In the MMT apparatus, a processing container 203 is formed by an upper container 210 that is a first container and a lower container 211 that is a second container, and the upper container 210 is placed on the lower container 211. The upper container 210 is made of dome-shaped aluminum oxide or quartz, and the lower container 211 is made of aluminum. Further, by forming a susceptor 217 as a heater-integrated substrate holding means, which will be described later, from aluminum nitride, quartz or ceramics, metal contamination taken into the film during processing is reduced.

シャワーヘッド236は、キャップ状の蓋体233と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239とを備えている。バッファ室237は、処理室201の上部に、ガス導入口234より導入されたガスを分散するための分散空間として設けられる。   The shower head 236 includes a cap-shaped lid 233, a buffer chamber 237, an opening 238, a shielding plate 240, and a gas outlet 239. The buffer chamber 237 is provided in the upper part of the processing chamber 201 as a dispersion space for dispersing the gas introduced from the gas introduction port 234.

前記ガス導入口234は、ガスを供給する供給管であるガス供給管232により開閉弁であるバルブ243a、流量制御手段であるマスフローコントローラ241を介して図中省略の反応ガス230のガスボンベに繋がっている。シャワーヘッド236から反応ガス230が処理室201に供給され、また、サセプタ217の周囲から処理室201の底方向へ基板処理後のガスが流れるように下側容器211の側壁にガスを排気する排気口であるガス排気口235が設けられている。ガス排気口235はガスを排気する排気管であるガス排気管231により圧力調整器であるAPC242、開閉弁であるバルブ243bを介して排気装置である真空ポンプ246に接続されている。   The gas inlet 234 is connected to a gas cylinder of a reaction gas 230 (not shown in the figure) via a gas supply pipe 232 which is a supply pipe for supplying gas and a valve 243a which is an on-off valve and a mass flow controller 241 which is a flow rate control means. Yes. The reaction gas 230 is supplied from the shower head 236 to the processing chamber 201, and the exhaust for exhausting the gas to the side wall of the lower container 211 so that the gas after substrate processing flows from the periphery of the susceptor 217 toward the bottom of the processing chamber 201. A gas exhaust port 235 which is a port is provided. The gas exhaust port 235 is connected to a vacuum pump 246, which is an exhaust device, via an APC 242, which is a pressure regulator, and a valve 243b, which is an on-off valve, by a gas exhaust pipe 231 which is an exhaust pipe for exhausting gas.

供給される反応ガス230を励起させる放電手段として断面が筒状であり、好適には円筒状の第1の電極である筒状電極215が設けられる。筒状電極215は処理室201の外周に設置されて処理室201内のプラズマ生成領域224を囲んでいる。筒状電極215にはインピーダンスの整合を行う整合器272を介して高周波電力印加する高周波電源273が接続されている。   The discharge means for exciting the supplied reaction gas 230 has a cylindrical cross section, and a cylindrical electrode 215 that is preferably a cylindrical first electrode is provided. The cylindrical electrode 215 is installed on the outer periphery of the processing chamber 201 and surrounds the plasma generation region 224 in the processing chamber 201. A high frequency power source 273 that applies high frequency power is connected to the cylindrical electrode 215 via a matching unit 272 that performs impedance matching.

また、断面が筒状であり、好適には円筒状の磁界形成手段である筒状磁石216は筒状の永久磁石となっている。筒状磁石216は、筒状電極215の外表面の上下端近傍に配置される。上下の筒状磁石216、216は、処理室201の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の筒状磁石216、216の磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより、筒状電極215の内周面に沿って円筒軸方向に磁力線を形成するようになっている。   Moreover, the cross section is cylindrical, and the cylindrical magnet 216, which is preferably a cylindrical magnetic field forming means, is a cylindrical permanent magnet. The cylindrical magnet 216 is disposed near the upper and lower ends of the outer surface of the cylindrical electrode 215. The upper and lower cylindrical magnets 216 and 216 have magnetic poles at both ends (inner and outer peripheral ends) along the radial direction of the processing chamber 201, and the magnetic poles of the upper and lower cylindrical magnets 216 and 216 are set in opposite directions. Has been. Therefore, the magnetic poles in the inner peripheral portion are different from each other, and thereby magnetic lines of force are formed in the cylindrical axis direction along the inner peripheral surface of the cylindrical electrode 215.

処理室201の底側中央には、基板であるウェハ200を保持するための基板保持手段としてサセプタ217が配置されている。サセプタ217はウェハ200を加熱できるようになっている。サセプタ217は、前述したように例えば窒化アルミニウムやセラミックス、又は石英で構成され、内部に加熱手段としてのヒータ(図中省略)が一体的に埋め込まれている。ヒータは電力が印加されてウェハ200を500℃程度にまで加熱できるようになっている。   A susceptor 217 is disposed at the center on the bottom side of the processing chamber 201 as a substrate holding means for holding the wafer 200 as a substrate. The susceptor 217 can heat the wafer 200. As described above, the susceptor 217 is made of, for example, aluminum nitride, ceramics, or quartz, and a heater (not shown) as a heating unit is integrally embedded therein. The heater is configured to heat the wafer 200 to about 500 ° C. by applying electric power.

また、サセプタ217の内部には、さらにインピーダンスを可変するための電極である第2の電極も装備されており、この第2の電極がインピーダンス可変機構274を介して接地されている。インピーダンス可変機構274は、コイルや可変コンデンサから構成され、コイルのターン数や可変コンデンサの容量値を制御することによって、上記電極及びサセプタ217を介してウェハ200の電位を制御できるようになっている。   The susceptor 217 is also equipped with a second electrode that is an electrode for varying the impedance, and the second electrode is grounded via the impedance varying mechanism 274. The impedance variable mechanism 274 includes a coil and a variable capacitor, and can control the potential of the wafer 200 via the electrode and the susceptor 217 by controlling the number of turns of the coil and the capacitance value of the variable capacitor. .

ウェハ200をマグネトロン型プラズマ源でのマグネトロン放電により処理するための処理炉202は、少なくとも前記処理室201、サセプタ217、筒状電極215、筒状磁石216、シャワーヘッド236、及びガス排気口235から構成されており、処理室201でウェハ200をプラズマ処理することが可能となっている。   A processing furnace 202 for processing the wafer 200 by magnetron discharge with a magnetron type plasma source includes at least the processing chamber 201, a susceptor 217, a cylindrical electrode 215, a cylindrical magnet 216, a shower head 236, and a gas exhaust port 235. The wafer 200 can be subjected to plasma processing in the processing chamber 201.

筒状電極215及び筒状磁石216の周囲には、この筒状電極215及び筒状磁石216で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、電界や磁界を有効に遮蔽する遮蔽板223が設けられている。   Around the cylindrical electrode 215 and the cylindrical magnet 216, an electric field and a magnetic field formed by the cylindrical electrode 215 and the cylindrical magnet 216 are provided so as not to adversely affect the external environment and other processing furnaces. And a shielding plate 223 that effectively shields the magnetic field.

サセプタ217は下側容器211と絶縁され、サセプタ217を昇降させる昇降手段であるサセプタ昇降機構268が設けられている。またサセプタ217には貫通孔217aを有し、下側容器211底面にはウェハ200を突上げるための基板突上手段であるウェハ突上げピン266が少なくとも3箇所に設けられている。そして、サセプタ昇降機構268によりサセプタ217が下降させられた時にはウェハ突上げピン266がサセプタ217と非接触な状態で貫通孔217aを突き抜けるような位置関係となるよう、貫通孔217a及びウェハ突上げピン266が設けられる。   The susceptor 217 is insulated from the lower container 211 and is provided with a susceptor elevating mechanism 268 that is an elevating means for elevating and lowering the susceptor 217. The susceptor 217 has a through hole 217a, and at the bottom of the lower container 211, wafer push-up pins 266, which are substrate push-up means for pushing up the wafer 200, are provided in at least three places. Then, when the susceptor 217 is lowered by the susceptor elevating mechanism 268, the through hole 217a and the wafer up pin are arranged such that the wafer push-up pin 266 penetrates the through-hole 217a in a non-contact state with the susceptor 217. 266 is provided.

また、下側容器211の側壁には仕切弁となるゲートバルブ244が設けられ、開いている時には図中省略の搬送手段により処理室201へウェハ200が搬入、または搬出され、閉まっている時には処理室201を気密に閉じることができる。   Further, a gate valve 244 serving as a gate valve is provided on the side wall of the lower container 211. When the gate valve 244 is open, the wafer 200 is loaded into or unloaded from the processing chamber 201 by a transfer means (not shown), and when it is closed, the processing is performed. The chamber 201 can be closed airtight.

また、制御手段であるコントローラ121は信号線Aを通じてAPC242、バルブ243b、真空ポンプ246を、信号線Bを通じてサセプタ昇降機構268を、信号線Cを通じてゲートバルブ244を、信号線Dを通じて整合器272、高周波電源273を、信号線Eを通じてマスフローコントローラ241、バルブ243aを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータに電力を印加する電源と接続し、それぞれを制御している。   Further, the controller 121 serving as a control means includes the APC 242, the valve 243b, and the vacuum pump 246 through the signal line A, the susceptor lifting mechanism 268 through the signal line B, the gate valve 244 through the signal line C, and the matching unit 272 through the signal line D. The high-frequency power source 273 is connected to the mass flow controller 241 and the valve 243a through the signal line E, and further connected to a power source that applies power to the heater embedded in the susceptor through a signal line (not shown) to control each.

上記のような構成において、ウェハ200表面を、又はウェハ200上に形成された下地膜の表面を所定のプラズマ処理を施す方法について説明する。   A method of performing a predetermined plasma treatment on the surface of the wafer 200 or the surface of the base film formed on the wafer 200 in the above configuration will be described.

ウェハ200は処理炉202を構成する処理室201の外部からウェハを搬送する図中省略の搬送手段によって処理室201に搬入され、サセプタ217上に搬送される。この搬送動作の詳細は、まずサセプタ217が下った状態になっており、ウェハ突上げピン266の先端がサセプタ217の貫通孔217aを通過してサセプタ217表面よりも所定の高さ分だけ突き出された状態で、下側容器211に設けられたゲートバルブ244が開き、図中省略の搬送手段によってウェハ200をウェハ突上げピンの先端に載置し、搬送手段は処理室201外へ退避すると、ゲートバルブ244が閉まり、サセプタ217がサセプタ昇降機構268により上昇すると、サセプタ217上面にウェハ200を載置することができ、更にウェハ200を処理する位置まで上昇する。   The wafer 200 is loaded into the processing chamber 201 by a transfer means (not shown) that transfers the wafer from the outside of the processing chamber 201 constituting the processing furnace 202, and is transferred onto the susceptor 217. The details of this transfer operation are as follows. First, the susceptor 217 is lowered, and the tip of the wafer push-up pin 266 passes through the through-hole 217a of the susceptor 217 and protrudes by a predetermined height from the surface of the susceptor 217. In this state, the gate valve 244 provided in the lower container 211 is opened, and the wafer 200 is placed on the tip of the wafer push-up pin by the transfer means not shown in the figure. When the gate valve 244 is closed and the susceptor 217 is raised by the susceptor elevating mechanism 268, the wafer 200 can be placed on the upper surface of the susceptor 217 and further raised to a position where the wafer 200 is processed.

サセプタ217に埋め込まれたヒータは予め加熱されており、搬入されたウェハ200を室温〜400℃の範囲内でウェハ処理温度に加熱する。真空ポンプ246、及びAPC242を用いて処理室201の圧力を0.1〜100Paの範囲内に維持する。   The heater embedded in the susceptor 217 is preheated, and heats the loaded wafer 200 to a wafer processing temperature within a range of room temperature to 400 ° C. The pressure of the processing chamber 201 is maintained within a range of 0.1 to 100 Pa using the vacuum pump 246 and the APC 242.

ウェハ200を処理温度に加熱したら、ガス導入口234から遮蔽プレート240のガス吹出口239を介して、反応ガスN2、O2を処理室201に配置されているウェハ200の上面(処理面)に向けて導入する。このときのガス流量は10〜500sccmの範囲である。同時に筒状電極215に高周波電源273から整合器272を介して高周波電力を印加する。印加する電力は、50〜300Wの範囲内の出力値を投入する。このときインピーダンス可変機構274は予め所望のインピーダンス値に制御しておく。 When the wafer 200 is heated to the processing temperature, the reaction gas N 2 and O 2 are supplied from the gas inlet 234 through the gas outlet 239 of the shielding plate 240 to the upper surface (processing surface) of the wafer 200 arranged in the processing chamber 201. Introduce towards. The gas flow rate at this time is in the range of 10 to 500 sccm. At the same time, high frequency power is applied to the cylindrical electrode 215 from the high frequency power supply 273 via the matching unit 272. As the power to be applied, an output value in the range of 50 to 300 W is input. At this time, the impedance variable mechanism 274 is controlled in advance to a desired impedance value.

筒状磁石216、216の磁界の影響を受けてマグネトロン放電が発生し、ウェハ200の上方空間に電荷をトラップしてプラズマ生成領域224に高密度のプラズマPが生成される。そして、生成された高密度のプラズマPにより、サセプタ217上のウェハ200の表面にプラズマ処理が施される。表面処理が終わったウェハ200は、図示略の搬送手段を用いて、基板搬入と逆の手順で処理室201外へ搬送される。   Magnetron discharge is generated under the influence of the magnetic field of the cylindrical magnets 216 and 216, charges are trapped in the upper space of the wafer 200, and high-density plasma P is generated in the plasma generation region 224. Then, the surface of the wafer 200 on the susceptor 217 is subjected to plasma treatment by the generated high-density plasma P. The wafer 200 that has been subjected to the surface treatment is transferred to the outside of the processing chamber 201 using a transfer means (not shown) in the reverse order of substrate loading.

ところで既に述べたように、基板処理装置は、一方で金属汚染を防止し、他方で基板面内の膜厚不均一性を防止する必要がある。
図1は、そのような金属汚染及び膜厚不均一性を抑制するための手段を図2に示すMMTに適用した概略構成図を示すものである。図中の符号は、図2と同じものを付した。
By the way, as already described, the substrate processing apparatus needs to prevent metal contamination on the one hand and non-uniform film thickness within the substrate surface on the other hand.
FIG. 1 shows a schematic configuration diagram in which means for suppressing such metal contamination and film thickness non-uniformity is applied to the MMT shown in FIG. The reference numerals in the figure are the same as those in FIG.

処理室201を構成する下側容器211に、ウェハ200を出入りさせるゲート205が開設されている。処理室201に隣接された搬送室190にも、前記ゲート205に対向して搬送口191が設けられる。この搬送室190の搬送口191と処理室201のゲート205との間に、ゲート205を開閉するゲートバルブ244が設けられる。このゲートバルブ244は、ボディ249、ボディ249の両サイドに設けられた開口247、248、一方の開口247を開閉する弁体245から主に構成される。一方の開口247は処理室201のゲート205と連通し、他方の開口248は搬送室190の搬送口191と連通している。金属製の下側容器211及びゲートバルブ244の弁体245はともに接地される。   A gate 205 through which the wafer 200 enters and exits is opened in the lower container 211 constituting the processing chamber 201. A transfer port 191 is also provided in the transfer chamber 190 adjacent to the processing chamber 201 so as to face the gate 205. A gate valve 244 that opens and closes the gate 205 is provided between the transfer port 191 of the transfer chamber 190 and the gate 205 of the processing chamber 201. The gate valve 244 mainly includes a body 249, openings 247 and 248 provided on both sides of the body 249, and a valve body 245 that opens and closes one opening 247. One opening 247 communicates with the gate 205 of the processing chamber 201, and the other opening 248 communicates with the transfer port 191 of the transfer chamber 190. The metal lower container 211 and the valve body 245 of the gate valve 244 are both grounded.

上記金属製の下側容器211の内側に、下側容器211の内壁面211aをプラズマPから保護するための絶縁性の保護部材(ウォール280)を設ける。処理室ウォール280は下側容器211の内径より若干小さい外径を持つ円筒形に形成されて、下側容器211の内壁面211aを覆うように設けられる。なお、プラズマPはサセプタ217に保持されたウェハ200との間で電気回路を形成しやすくなっているが、処理室ウォール280との間では、処理室ウォール280の電気インピーダンスを高くすることによって、電気回路を形成しにくくなっている。   An insulating protective member (wall 280) for protecting the inner wall surface 211a of the lower container 211 from the plasma P is provided inside the metal lower container 211. The processing chamber wall 280 is formed in a cylindrical shape having an outer diameter slightly smaller than the inner diameter of the lower container 211, and is provided so as to cover the inner wall surface 211a of the lower container 211. The plasma P is easy to form an electric circuit with the wafer 200 held by the susceptor 217, but by increasing the electrical impedance of the processing chamber wall 280 with the processing chamber wall 280, It is difficult to form an electric circuit.

これに加えて、下側容器211に開設したゲート205の内側にも、ゲート205の内壁面206をプラズマPから保護するための絶縁性の遮蔽部材(ゲートウォール251)を設ける。ゲートウォール251は、ゲート205の内径より若干小さい外径をもち、その長さがゲート205に連接するゲートバルブ244の一方の開口247の開口縁247aまで延長された筒形に形成され、ゲート205の内壁面206、及びゲートバルブ244の開口縁247aを覆うように設けられる。このゲートウォール251と処理室201内に設けた処理室ウォール280との間には、隙間がないようにする。   In addition to this, an insulating shielding member (gate wall 251) for protecting the inner wall surface 206 of the gate 205 from the plasma P is also provided inside the gate 205 opened in the lower container 211. The gate wall 251 has an outer diameter slightly smaller than the inner diameter of the gate 205 and is formed in a cylindrical shape whose length extends to the opening edge 247 a of one opening 247 of the gate valve 244 connected to the gate 205. Are provided so as to cover the inner wall surface 206 and the opening edge 247 a of the gate valve 244. There is no gap between the gate wall 251 and the processing chamber wall 280 provided in the processing chamber 201.

さらに、ゲートバルブ244の内側にも、ゲートバルブ244の内壁面をプラズマから保護するための絶縁性の遮蔽部材(スクリーン250)を設ける。具体的には、スクリーン250は、閉状態にある弁体245の処理室201側の内壁面245aのうち、処理室201に露出する露出面を覆うように設けられる。なお、スクリーン250で覆う弁体245の内壁面245aは、露出面のみならず内壁面全面としてもよい。スクリーン250を弁体245に取り付けるには、例えば、弁体245の内壁面245aに凹所を設け、その凹所にプレート状のスクリーン250をはめ込み、機械的に押さえ付けて保持させるようにする。   Further, an insulating shielding member (screen 250) for protecting the inner wall surface of the gate valve 244 from plasma is also provided inside the gate valve 244. Specifically, the screen 250 is provided so as to cover an exposed surface exposed to the processing chamber 201 among the inner wall surface 245a of the valve body 245 in the closed state on the processing chamber 201 side. The inner wall surface 245a of the valve body 245 covered with the screen 250 may be the entire inner wall surface as well as the exposed surface. In order to attach the screen 250 to the valve body 245, for example, a recess is provided in the inner wall surface 245a of the valve body 245, and the plate-like screen 250 is fitted into the recess and mechanically pressed and held.

処理室201に設ける処理室ウォール280、ゲート205に設けるゲートウォール251、及び弁体245に設けるスクリーン250を構成する絶縁材料は、例えばアルミナあるいはセラミックとすることもできるが、これらには金属の酸化物が含まれることから、金属を含まない石英がもっとも好ましい。さらにサセプタ217も石英とすることがもっとも好ましい。   The insulating material constituting the processing chamber wall 280 provided in the processing chamber 201, the gate wall 251 provided in the gate 205, and the screen 250 provided in the valve body 245 may be, for example, alumina or ceramic. Quartz which does not contain a metal is most preferable because it contains a material. Further, the susceptor 217 is most preferably made of quartz.

上述したように、金属製の下側容器211、及び弁体245を含めたゲート205の金属が露出される部分は、全て絶縁性の処理室ウォール280、251、及びスクリーン250で覆われることになり、金属製の下側容器211、弁体245及びゲート205の金属表面がプラズマPにさらされないようになっている。   As described above, the metal exposed portions of the gate 205 including the metal lower container 211 and the valve body 245 are all covered with the insulating process chamber walls 280 and 251 and the screen 250. Thus, the metal lower container 211, the valve body 245, and the metal surface of the gate 205 are not exposed to the plasma P.

したがって、処理室201を構成する金属表面はもちろん、ゲートバルブ244を含むゲート205を構成する金属表面へのプラズマによる直接アタックがないので、金属汚染を防止できる。その結果、ウェハ200をプラズマ処理する際に、ウェハ200上に形成される薄膜の膜中に取り込まれる金属汚染を低減できる。   Therefore, since there is no direct attack by plasma on the metal surface constituting the gate 205 including the gate valve 244 as well as the metal surface constituting the processing chamber 201, metal contamination can be prevented. As a result, when plasma processing is performed on the wafer 200, metal contamination taken into the thin film formed on the wafer 200 can be reduced.

このように実施の形態では、金属汚染を低減するために、処理室のみならず、ゲート205全体を遮蔽するようにしている。
しかし、単にゲート205全体を遮蔽するだけでは、ウェハ面内の膜厚を均一にすることは困難である。ゲート205の電気インピーダンスが処理室201内の処理室ウォール280よりも低くなっていると、ゲート全体を絶縁部材で遮蔽していても、意図しないプラズマが発生する可能性があるので、スクリーン250のインピーダンスを処理室ウォール280より高くするとよい。
Thus, in the embodiment, not only the processing chamber but also the entire gate 205 is shielded in order to reduce metal contamination.
However, it is difficult to make the film thickness in the wafer surface uniform by simply shielding the entire gate 205. If the electrical impedance of the gate 205 is lower than the processing chamber wall 280 in the processing chamber 201, an unintended plasma may be generated even if the entire gate is shielded by an insulating member. The impedance may be higher than that of the processing chamber wall 280.

そこで、本実施の形態では、スクリーン250を含むゲート205のプラズマPから見た電気インピーダンスを、ゲート205部を除く下側容器211の内壁面211aに設けた処理室ウォール280の電気インピーダンスよりも高くしている。プラズマPから見たゲート205の電気インピーダンスを処理室ウォール280よりも高くするには、次のような4つの方法がある。   Therefore, in the present embodiment, the electrical impedance viewed from the plasma P of the gate 205 including the screen 250 is higher than the electrical impedance of the processing chamber wall 280 provided on the inner wall surface 211a of the lower container 211 excluding the gate 205 portion. is doing. In order to make the electrical impedance of the gate 205 viewed from the plasma P higher than that of the processing chamber wall 280, there are the following four methods.

例えば、遮蔽部材であるゲートウォール251及びスクリーン250を、保護部材である処理室ウォール280と同じ材料で構成し、ゲートバルブ244の弁体245の処理室201に露出する内壁面245aに設けるスクリーン250の厚さを、処理室201の内側に設ける処理室ウォール280よりも厚くすることにより、プラズマPから見たゲート205の電気インピーダンスを処理室ウォール280を設けた処理室201よりも高くする。なお、ゲート205の内壁面206に設けるゲートウォール251の厚さは、処理室201の内側に設ける処理室ウォール280と略同じ厚さである。これによれば、ゲートバルブ244の内側に設けるスクリーン250の厚さを、処理室201の内側に設ける処理室ウォール280よりも高くするという簡単な構成で、ウェハ200上のプラズマPの分布を均一に保つことができ、ウェハ面内の膜厚均一性を向上できる。   For example, the gate wall 251 and the screen 250 that are shielding members are made of the same material as the processing chamber wall 280 that is a protection member, and the screen 250 is provided on the inner wall surface 245a exposed to the processing chamber 201 of the valve body 245 of the gate valve 244. Is made thicker than the processing chamber wall 280 provided inside the processing chamber 201, the electrical impedance of the gate 205 viewed from the plasma P is made higher than that of the processing chamber 201 provided with the processing chamber wall 280. Note that the thickness of the gate wall 251 provided on the inner wall surface 206 of the gate 205 is substantially the same as the thickness of the processing chamber wall 280 provided inside the processing chamber 201. According to this, the distribution of the plasma P on the wafer 200 is made uniform with a simple configuration in which the thickness of the screen 250 provided inside the gate valve 244 is made higher than that of the processing chamber wall 280 provided inside the processing chamber 201. Therefore, the film thickness uniformity within the wafer surface can be improved.

また、ゲート205の処理室201に露出する内壁面206に設けるゲートウォール251の厚さを、処理室201の内側に設ける処理室ウォール280よりも厚くすることにより、プラズマPから見たゲート205の電気インピーダンスを処理室ウォール280を設けた処理室201よりも高くする。なお、ゲートバルブ244の内壁面245aに設けるスクリーン250の厚さは、処理室201の内側に設ける処理室ウォール280と略同じ厚さである。これによれば、ゲート205の内側に設けるゲートウォール251の厚さを、処理室201の内側に設ける処理室ウォール280より厚くするという簡単な構成で、ウェハ上のプラズマの分布を均一に保つことができ、ウェハ面内の膜厚均一性を向上できる。特に、ゲート205の開口から弁体245までの長さ(ゲート長)が長くても、ゲート205の電気インピーダンスを高くしているので、ゲート205の途中で意図しない放電が起こるのを有効に防止できるから、ウェハ面内の膜厚均一性を向上できる。   Further, the thickness of the gate wall 251 provided on the inner wall surface 206 exposed to the processing chamber 201 of the gate 205 is made thicker than the processing chamber wall 280 provided inside the processing chamber 201, so that the gate 205 viewed from the plasma P is seen. The electrical impedance is set higher than that of the processing chamber 201 provided with the processing chamber wall 280. Note that the thickness of the screen 250 provided on the inner wall surface 245 a of the gate valve 244 is substantially the same as that of the processing chamber wall 280 provided inside the processing chamber 201. According to this, the plasma distribution on the wafer can be kept uniform with a simple configuration in which the thickness of the gate wall 251 provided inside the gate 205 is made thicker than the processing chamber wall 280 provided inside the processing chamber 201. The film thickness uniformity in the wafer surface can be improved. In particular, even if the length from the opening of the gate 205 to the valve body 245 (gate length) is long, the electrical impedance of the gate 205 is increased, so that it is possible to effectively prevent unintended discharge from occurring in the middle of the gate 205. Therefore, the film thickness uniformity within the wafer surface can be improved.

また、ゲート205の内壁面206に設けるゲートウォール251、及び弁体245の内壁面245aに設けるスクリーン250の厚さを、処理室201の内側に設ける処理室ウォール280よりも厚くするようにしてもよい。このようにすると、ウェハ上のプラズマの分布をより均一に保つことができ、ウェハ面内の膜厚均一性をより向上できる。   Further, the thickness of the gate wall 251 provided on the inner wall surface 206 of the gate 205 and the screen 250 provided on the inner wall surface 245a of the valve body 245 may be made thicker than the processing chamber wall 280 provided inside the processing chamber 201. Good. In this way, the plasma distribution on the wafer can be kept more uniform, and the film thickness uniformity within the wafer surface can be further improved.

また、ウェハ面内の膜厚均一性が一層向上するように、プラズマPから見たゲート205を含む処理室201内のゲート205を含むゲート側の電気インピーダンスと、処理室201内のゲート205を設けた側と反対側の電気インピーダンスとのバランスを取る。すなわち、処理室201にゲート205が開口していなければ、円筒形の処理室ウォール280は円筒軸芯に対して線対称に構成できるから、プラズマPから処理室201内を見た電気インピーダンスは、どこを見ても全て等しく構成できる。しかしながら、処理室201に開口したゲート205が存在しているので、全周に亘って同じ厚さを持つ円筒形の処理室ウォール280を配設するだけでは、電気インピーダンスを全て等しく構成することは困難である。そこで、ウェハ200上に形成されるプラズマの分布が均一になるように、ゲート205を含むゲート近傍の処理室ウォール280bの電気インピーダンスと、ゲート近傍以外の処理室ウォール280aとの電気インピーダンスとのバランスを取る。バランスの取り方は、例えばゲートウォール251やスクリーン250、または処理室ウォール280の厚さで調整する。処理室ウォール280の厚さで調整する場合、処理室ウォール280bと280aとの厚さを部分的に変えたりすることによって行う。   Further, in order to further improve the film thickness uniformity in the wafer surface, the gate-side electrical impedance including the gate 205 in the processing chamber 201 including the gate 205 viewed from the plasma P and the gate 205 in the processing chamber 201 are Balance the electrical impedance on the opposite side with the provided side. That is, if the gate 205 is not opened in the processing chamber 201, the cylindrical processing chamber wall 280 can be configured to be line-symmetric with respect to the cylindrical axis. Everywhere can be configured equally. However, since the gate 205 opened in the processing chamber 201 exists, it is possible to make all the electrical impedances equal by simply disposing the cylindrical processing chamber wall 280 having the same thickness over the entire circumference. Have difficulty. Therefore, the balance between the electrical impedance of the processing chamber wall 280b near the gate including the gate 205 and the electrical impedance of the processing chamber wall 280a other than the vicinity of the gate so that the plasma distribution formed on the wafer 200 is uniform. I take the. The balance is adjusted by the thickness of the gate wall 251, the screen 250, or the processing chamber wall 280, for example. When the thickness of the processing chamber wall 280 is adjusted, the thickness of the processing chamber walls 280b and 280a is partially changed.

ゲート205の電気インピーダンスを処理室201よりも高くする場合、処理室201内の電気インピーダンスの全体のバランスが崩れるという問題が生じやすいが、バランスを取るようにすればこのような問題を解決でき、ウェハ上のプラズマの分布をより一層均一に保つことができ、ウェハ面内の膜厚均一性をより一層向上できる。
以上述べたように、本実施の形態によれば、ゲート205及びゲートバルブ244の処理室側の露出面を石英製のスクリーン250で覆ったので、処理室201の内部に金属表面がプラズマPに露出される部分がなくなるため、プラズマのゲート部へのアタックに起因する金属汚染を回避できる。
When the electrical impedance of the gate 205 is made higher than that of the processing chamber 201, there is a problem that the overall balance of the electrical impedance in the processing chamber 201 is easily lost, but if such a balance is achieved, such a problem can be solved. The distribution of plasma on the wafer can be kept more uniform, and the film thickness uniformity within the wafer surface can be further improved.
As described above, according to the present embodiment, the exposed surfaces of the gate 205 and the gate valve 244 on the processing chamber side are covered with the quartz screen 250, so that the metal surface becomes plasma P inside the processing chamber 201. Since there is no exposed portion, metal contamination due to plasma attack on the gate portion can be avoided.

さらに、スクリーン250を含むゲート205部の電気インピーダンスを、処理室内の処理室ウォール280の電気インピーダンスよりも高くしたので、ゲートバルブの弁体のみならずゲート自体がプラズマPから見えにくい状態になっており、プラズマPと絶縁性のゲートウォール251及びスクリーン250で覆われたゲート205とは電気回路を形成しにくい。したがって、意図しないプラズマ放電がゲート205内で起こったり、プラズマPがゲートバルブ244の弁体245に引っ張られてプラズマPの分布が悪くなったりすることがなくなる。その結果、従来例においては解決できなかった、ウェハ200面内のうちゲート205方向に位置する膜厚だけが厚くなってしまうという現象を回避でき、ウェハ200上での膜厚の均一性も改善できる。このため実施の形態のMMT装置は、特に1nmやそれ以下の極薄膜の成膜プロセスの要求にも応えることができ、ウェハ面内の膜厚均一性の高い極薄膜を得ることができる。   Furthermore, since the electrical impedance of the gate 205 including the screen 250 is made higher than the electrical impedance of the processing chamber wall 280 in the processing chamber, not only the valve body of the gate valve but also the gate itself is difficult to see from the plasma P. Therefore, it is difficult to form an electric circuit between the plasma P and the insulating gate wall 251 and the gate 205 covered with the screen 250. Therefore, an unintended plasma discharge does not occur in the gate 205, and the plasma P is not pulled by the valve body 245 of the gate valve 244 and the distribution of the plasma P is not deteriorated. As a result, it is possible to avoid the phenomenon that only the film thickness located in the direction of the gate 205 in the surface of the wafer 200 becomes thicker, which could not be solved in the conventional example, and the uniformity of the film thickness on the wafer 200 is also improved. it can. For this reason, the MMT apparatus according to the embodiment can meet the demand for the film forming process of an ultra-thin film of 1 nm or less in particular, and can obtain an ultra-thin film with high film thickness uniformity in the wafer surface.

実施の形態におけるMMT装置の概略構成図である。It is a schematic block diagram of the MMT apparatus in embodiment. 本発明の基板処理装置を適用した実施の形態におけるMMT装置の構成図である。It is a block diagram of the MMT apparatus in embodiment which applied the substrate processing apparatus of this invention. 従来例におけるMMT装置の概略構成図である。It is a schematic block diagram of the MMT apparatus in a prior art example.

符号の説明Explanation of symbols

200ウェハ(基板)
201処理室
205ゲート
244ゲートバルブ
250スクリーン(絶縁性の遮蔽部材)
251処理室ウォール(絶縁性の遮蔽部材)
280ゲートウォール(絶縁性の保護部材)
P プラズマ
200 wafers (substrate)
201 processing chamber 205 gate 244 gate valve 250 screen (insulating shielding member)
251 processing chamber wall (insulating shielding member)
280 gate wall (insulating protective member)
P Plasma

Claims (1)

基板をプラズマで処理する処理室と、
前記処理室に開口して前記基板を出入りさせるゲートと、
前記ゲートを開閉するゲートバルブと、
前記処理室の内側を前記プラズマから保護する絶縁性の保護部材と、
前記ゲートバルブを含む前記ゲートの内側に絶縁性の遮蔽部材を設けた基板処理装置であって、
前記プラズマから見た前記ゲートの電気インピーダンスを前記絶縁性の保護部材を設けた前記処理室よりも高くしたことを特徴とする基板処理装置。
A processing chamber for processing the substrate with plasma;
A gate that opens into the processing chamber and allows the substrate to enter and exit;
A gate valve for opening and closing the gate;
An insulating protective member for protecting the inside of the processing chamber from the plasma;
A substrate processing apparatus provided with an insulating shielding member inside the gate including the gate valve,
The substrate processing apparatus characterized in that the electrical impedance of the gate viewed from the plasma is higher than that of the processing chamber provided with the insulating protective member.
JP2005292097A 2005-10-05 2005-10-05 Substrate processing device Pending JP2007103697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005292097A JP2007103697A (en) 2005-10-05 2005-10-05 Substrate processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292097A JP2007103697A (en) 2005-10-05 2005-10-05 Substrate processing device

Publications (1)

Publication Number Publication Date
JP2007103697A true JP2007103697A (en) 2007-04-19

Family

ID=38030333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292097A Pending JP2007103697A (en) 2005-10-05 2005-10-05 Substrate processing device

Country Status (1)

Country Link
JP (1) JP2007103697A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124295A (en) * 2009-12-09 2011-06-23 Hitachi High-Technologies Corp Plasma processing apparatus
JP2014033225A (en) * 2013-10-22 2014-02-20 Hitachi High-Technologies Corp Plasma processing apparatus
CN104517797A (en) * 2013-10-03 2015-04-15 东京毅力科创株式会社 Plasma treatment device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176524A (en) * 1993-11-05 1995-07-14 Tokyo Electron Ltd Material for vacuum processing device and manufacture
JP2000164570A (en) * 1998-11-26 2000-06-16 Sumitomo Metal Ind Ltd Plasma processing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176524A (en) * 1993-11-05 1995-07-14 Tokyo Electron Ltd Material for vacuum processing device and manufacture
JP2000164570A (en) * 1998-11-26 2000-06-16 Sumitomo Metal Ind Ltd Plasma processing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124295A (en) * 2009-12-09 2011-06-23 Hitachi High-Technologies Corp Plasma processing apparatus
CN104517797A (en) * 2013-10-03 2015-04-15 东京毅力科创株式会社 Plasma treatment device
JP2015072792A (en) * 2013-10-03 2015-04-16 東京エレクトロン株式会社 Plasma processing apparatus
KR101755768B1 (en) * 2013-10-03 2017-07-07 도쿄엘렉트론가부시키가이샤 Plasma processing apparatus
TWI637660B (en) * 2013-10-03 2018-10-01 日商東京威力科創股份有限公司 Plasma processing device
JP2014033225A (en) * 2013-10-22 2014-02-20 Hitachi High-Technologies Corp Plasma processing apparatus

Similar Documents

Publication Publication Date Title
US9472424B2 (en) Substrate processing apparatus and a method of manufacturing a semiconductor device
US20100227478A1 (en) Substrate processing apparatus and method of manufacturing semiconductor
JP5220062B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP4573903B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2007103697A (en) Substrate processing device
JP5171584B2 (en) Substrate mounting table for substrate processing apparatus, substrate processing apparatus, and method for manufacturing semiconductor device
JP5134223B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2009224755A (en) Method of manufacturing semiconductor device, and substrate processing apparatus
JP2011023730A (en) Method of manufacturing semiconductor device, and substrate processing apparatus
JP2008060412A (en) Method for manufacturing semiconductor device
JP5725911B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
KR101000934B1 (en) Substrate treatment method and substrate treatment apparatus
JP5087575B2 (en) Semiconductor manufacturing apparatus, shielding plate, and semiconductor device manufacturing method
JP2009152233A (en) Semiconductor fabrication equipment
JP6066571B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP2011187637A (en) Semiconductor manufacturing device
JP2005093886A (en) Semiconductor manufacturing device
JP2011071353A (en) Method of manufacturing semiconductor device
JP4436098B2 (en) Semiconductor manufacturing equipment
JP2007208169A (en) Substrate processing method
JP4340501B2 (en) Semiconductor manufacturing equipment and plates
JP4578232B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP5430295B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and program
JP2009059845A (en) Substrate treatment equipment
JP2010118489A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A977 Report on retrieval

Effective date: 20090406

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110525

A02 Decision of refusal

Effective date: 20111005

Free format text: JAPANESE INTERMEDIATE CODE: A02