JP2007102651A - データ処理システム - Google Patents
データ処理システム Download PDFInfo
- Publication number
- JP2007102651A JP2007102651A JP2005294288A JP2005294288A JP2007102651A JP 2007102651 A JP2007102651 A JP 2007102651A JP 2005294288 A JP2005294288 A JP 2005294288A JP 2005294288 A JP2005294288 A JP 2005294288A JP 2007102651 A JP2007102651 A JP 2007102651A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- hardware
- software
- module
- library
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
プログラマブル論理回路を実装したデータ処理端末において、ユーザー側で処理内容が変更した場合、ユーザーがプログラマブル論理回路を変更し、処理の最適化を図ることを実現する。
【解決手段】
ユーザーにより異なる処理手順に応じて、データ処理手順と、処理時間制約と、データ処理装置が持つプログラマブル論理回路の規模を入力することにより、予め用意してあるソフトウェアライブラリとハードウェアライブラリから該当する処理を参照して、データ処理端末で実行可能なソフトウェアモジュールとハードウェアモジュールをネットワークを介して提供するシステム。
【選択図】図1
Description
Instruction/Multiple Data)処理も、積和演算のレベルに留まっているため、これを複数実行する画像処理やデータ処理に関してはソフトウェアでSIMDを複数回実行する形態を取っている。MPEG2デコードやMP3でコードなどは、この処理でリアルタイム性を確保できるが、画像のエッジ処理や特定周波数の抽出などのアプリケーションに特化した機能は、複数の処理となるためリアルタイム性を確保できない。
801がハードウェア処理となり、エッジ抽出処理802,位置合わせ処理803,減算処理804,2値化処理805がソフトウェア処理となり、ハードウェア化される論理は少なくなる。処理時間が間に合わない場合には、プログラマブル論理回路規模を大きくしたり、処理手順を簡素化することにより必要な処理時間を確保することが必要となる。
202,プログラマブル論理回路203,記憶装置204で構成される。
505の情報をもとに、入力された前記処理時間制約と前記プログラマブル論理回路規模に、必要であればデータ量(画像の大きさ)も情報として入力し、これからソフトウェアモジュール/ハードウェアモジュール1004を生成する。
1004を生成するアルゴリズムを変更したり、ある処理を固定的にすることが可能であり、ユーザーカスタマイズ性が向上することとなる。
304,1005…ダウンロード、501…ソフトウェアモジュール、502…ハードウェアモジュール、503,505…処理1時間データ,…,処理n時間データ、504…処理1ソフトウェアデータ,…,処理nソフトウェアデータ、506…処理1ドライバ,…,処理nドライバ、507…処理1ハードウェア,…,処理nハードウェア、601…ノイズ除去機能、602…2画像位置合わせ機能、603…比較機能、604…特徴点抽出機能、605…平滑化処理、606…エッジ抽出処理、607…位置合わせ処理、608…減算処理、609…2値化処理、701,801…平滑化処理のハードウェアとソフトウェアドライバ、702,802…エッジ抽出処理のソフトウェア、703,803…位置合わせ処理のソフトウェア、704…減算処理のハードウェアとソフトウェアドライバ、705…2値化処理のハードウェアとソフトウェアドライバ、804…減算処理のソフトウェア、805…2値化処理用ソフトウェア、903…サーバ、904…ネットワーク1、905…ネットワーク2、1001…データ入力、1002…ライブラリ問い合わせ、1003…ライブラリ参照。
Claims (7)
- データ処理手順を、プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールで処理するデータ処理システムであって、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記データ処理手順と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力する端末と、
前記端末から入力された情報から、前記ソフトウェアモジュールと前記ハードウェアモジュールを、ソフトウェアライブラリとハードウェアライブラリから生成するホストシステムと、を備え
前記端末と前記ホストシステムと前記データ処理装置がネットワークで接続され、前記端末より入力された前記情報を元に前記ホストシステムが生成した前記ソフトウェアモジュールと前記ハードウェアモジュールを前記ネットワークからダウンロードして実行することを特徴とするデータ処理システム。 - 請求項1のデータ処理システムにおいて、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記データ処理手順と、前記処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力する端末と、
が同一の装置であることを特徴とするデータ処理システム。 - データ処理手順を、プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールで処理するデータ処理システムであって、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
ソフトウェアライブラリとハードウェアライブラリを持つサーバシステムと
前記データ処理手順と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力し、前記サーバシステムから前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトウェアモジュールと前記ハードウェアモジュールから生成するホストシステムと、を備え、
前記データ処理装置と前記ホストシステムと前記ホストシステムがネットワークで接続され、前記ホストシステムは、入力された前記情報を元に、前記サーバシステムの前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトモジュールと前記ハードウェアモジュール生成し、前記ネットワークからダウンロードして実行することを特徴とするデータ処理システム。 - 請求項3のデータ処理システムにおいて、
前記ソフトウェアモジュールを実行するためのプロセッサと前記ハードウェアモジュールを実行するためのプログラマブル論理回路を持つデータ処理装置と、
前記データ処理手順と、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模との情報を入力し、前記サーバシステムから前記ソフトウェアライブラリと前記ハードウェアライブラリを参照し、前記ソフトウェアモジュールと前記ハードウェアモジュールから生成するホストシステムと、
が同一の装置であることを特徴とするデータ処理システム。 - 請求項1及び請求項3のデータ処理システムにおいて、
前記ソフトウェアライブラリに、該当する処理のソフトウェア論理と、前記ソフトウェア論理の実行時間を、
前記ハードウェアライブラリに、該当する処理のハードウェア論理と、前記ハードウェア論理を実行させるためのソフトウェアドライバ論理と、前記ハードウェア論理と前記ソフトウェアドライバ論理との実行時間と
を備えることを特徴とするデータ処理システム。 - プログラム言語で記述したソフトウェアモジュールとプログラマブル論理回路で記述したハードウェアモジュールでデータ処理するデータ処理システムにおいて、
データの処理手順を含む情報を入力する端末と、
当該端末から入力された情報から、ソフトウェアモジュールとハードウェアモジュールを生成するホストシステムと、
前記ソフトウェアモジュールとハードウェアモジュールを、前記ホストシステムからダウンロードして実行するデータ処理装置を備えたデータ処理システム。 - 請求項6において、
前記端末から入力される情報には、処理時間制約と、前記データ処理装置が持つプログラマブル論理回路の規模の情報が含まれることを特徴とするデータ処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294288A JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294288A JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102651A true JP2007102651A (ja) | 2007-04-19 |
JP5016807B2 JP5016807B2 (ja) | 2012-09-05 |
Family
ID=38029511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294288A Expired - Fee Related JP5016807B2 (ja) | 2005-10-07 | 2005-10-07 | データ処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5016807B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224942A (ja) * | 2009-03-24 | 2010-10-07 | Olympus Corp | プロセッシング・エレメント及び分散処理ユニット |
JP2011028333A (ja) * | 2009-07-21 | 2011-02-10 | Fuji Xerox Co Ltd | 回路情報生成装置、機能実行システム、及びプログラム |
WO2012060098A1 (ja) * | 2010-11-05 | 2012-05-10 | 日本電気株式会社 | 情報処理装置 |
WO2012108125A1 (ja) * | 2011-02-09 | 2012-08-16 | 日本電気株式会社 | 解析エンジン制御装置 |
JP2017062554A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | プログラム開発支援装置およびプログラム開発支援ソフトウェア |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232081A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JPH11232077A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システム |
JP2001160765A (ja) * | 1999-12-01 | 2001-06-12 | Mitsubishi Electric Corp | ソフトウェアにより無線機能を実現する無線機、受信機および送信機 |
JP2001273346A (ja) * | 2001-02-05 | 2001-10-05 | Hitachi Ltd | 論理分割装置および方法 |
JP2001306343A (ja) * | 2000-04-21 | 2001-11-02 | Fujitsu I-Network Systems Ltd | Fpgaを有する装置のためのシステム |
JP2002530780A (ja) * | 1998-11-20 | 2002-09-17 | アルテラ・コーポレーション | 再構成可能なプログラマブルロジックデバイスコンピュータシステム |
JP2002269163A (ja) * | 2001-03-12 | 2002-09-20 | Toshiba Corp | 設計支援装置および設計支援方法ならびに設計支援プログラム |
JP2003316681A (ja) * | 2002-04-19 | 2003-11-07 | Denso Corp | 車載通信システム |
JP2003330711A (ja) * | 2002-05-15 | 2003-11-21 | Mitsubishi Electric Corp | コントローラおよびプログラム設定方法 |
-
2005
- 2005-10-07 JP JP2005294288A patent/JP5016807B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232081A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JPH11232077A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システム |
JP2002530780A (ja) * | 1998-11-20 | 2002-09-17 | アルテラ・コーポレーション | 再構成可能なプログラマブルロジックデバイスコンピュータシステム |
JP2001160765A (ja) * | 1999-12-01 | 2001-06-12 | Mitsubishi Electric Corp | ソフトウェアにより無線機能を実現する無線機、受信機および送信機 |
JP2001306343A (ja) * | 2000-04-21 | 2001-11-02 | Fujitsu I-Network Systems Ltd | Fpgaを有する装置のためのシステム |
JP2001273346A (ja) * | 2001-02-05 | 2001-10-05 | Hitachi Ltd | 論理分割装置および方法 |
JP2002269163A (ja) * | 2001-03-12 | 2002-09-20 | Toshiba Corp | 設計支援装置および設計支援方法ならびに設計支援プログラム |
JP2003316681A (ja) * | 2002-04-19 | 2003-11-07 | Denso Corp | 車載通信システム |
JP2003330711A (ja) * | 2002-05-15 | 2003-11-21 | Mitsubishi Electric Corp | コントローラおよびプログラム設定方法 |
Non-Patent Citations (2)
Title |
---|
友野直紀 他: "IP再利用を考慮したシステムLSIにおけるプロセッサコア合成システム", DAシンポジウム 2004, vol. 第2004巻,第8号, JPN6011049773, 21 July 2004 (2004-07-21), JP, pages 19 - 24, ISSN: 0002224920 * |
小田雄一 他: "仮想IP類推機構を有する動画像処理向けシステムVLSIのためのハードウェア/ソフトウェア分割システム", DAシンポジウム 2002, vol. 第2002巻,第10号, JPN6011049771, 22 July 2002 (2002-07-22), JP, pages 173 - 178, ISSN: 0002224921 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224942A (ja) * | 2009-03-24 | 2010-10-07 | Olympus Corp | プロセッシング・エレメント及び分散処理ユニット |
JP2011028333A (ja) * | 2009-07-21 | 2011-02-10 | Fuji Xerox Co Ltd | 回路情報生成装置、機能実行システム、及びプログラム |
WO2012060098A1 (ja) * | 2010-11-05 | 2012-05-10 | 日本電気株式会社 | 情報処理装置 |
CN103201791A (zh) * | 2010-11-05 | 2013-07-10 | 日本电气株式会社 | 信息处理设备 |
US9372719B2 (en) | 2010-11-05 | 2016-06-21 | Nec Corporation | Information processing device for correcting procedure |
WO2012108125A1 (ja) * | 2011-02-09 | 2012-08-16 | 日本電気株式会社 | 解析エンジン制御装置 |
JP5880451B2 (ja) * | 2011-02-09 | 2016-03-09 | 日本電気株式会社 | 解析エンジン制御装置 |
US9811373B2 (en) | 2011-02-09 | 2017-11-07 | Nec Corporation | Analysis engine control device |
JP2017062554A (ja) * | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | プログラム開発支援装置およびプログラム開発支援ソフトウェア |
Also Published As
Publication number | Publication date |
---|---|
JP5016807B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019508802A (ja) | プログラムコードを、高性能で電力効率の良いプログラマブルな画像処理ハードウェアプラットフォームにマッピングするためのコンパイラ技法 | |
JP5016807B2 (ja) | データ処理システム | |
US20210149723A1 (en) | Method and apparatus for microservice architecture reconfiguration | |
Adário et al. | Dynamically reconfigurable architecture for image processor applications | |
US20190087160A1 (en) | System and method for creating domain specific language | |
Sittel et al. | ILP-based modulo scheduling and binding for register minimization | |
Milakovich et al. | Automated software generation and hardware coprocessor synthesis for data-adaptable reconfigurable systems | |
JP5228546B2 (ja) | 動作合成装置、および、プログラム | |
Rettkowski et al. | Sdmpsoc: Software-defined mpsoc for fpgas | |
Sahlbach et al. | A system-level FPGA design methodology for video applications with weakly-programmable hardware components | |
Kalb et al. | Developing low-power image processing applications with the TULIPP reference platform instance | |
Ye et al. | Rapid application development on multi-processor reconfigurable systems | |
EP2336883B1 (en) | Programming system in multi-core environment, and method and program of the same | |
Grigore et al. | HLS enabled partially reconfigurable module implementation | |
Brelet et al. | System level design for embedded reconfigurable systems using MORPHEUS platform | |
JP6333201B2 (ja) | グラフィック制御モデルから制御システム上で実行可能な制御プログラムを形成するためにコンピュータ上で実行される方法およびコンピュータプログラム | |
CN114391133A (zh) | 用于实时***中gui开发和部署的***和方法 | |
JP6085481B2 (ja) | プログラマブル回路、演算処理方法 | |
JP2006202330A (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
Lari et al. | Invasive tightly coupled processor arrays | |
JP5726106B2 (ja) | 組み込みシステムの制御装置 | |
JP6452904B1 (ja) | 設計支援装置、設計支援方法及びプログラム | |
Moraes et al. | Dynamic and partial reconfiguration in FPGA SoCs: requirements tools and a case study | |
JP5071189B2 (ja) | プロセッサ合成装置、コンパイル装置、開発システム、プロセッサ合成方法およびプログラム | |
Rettkowski et al. | High-Level Synthesis of Software-Defined MPSoCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5016807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |