JP2007096097A - Electronic component element, method of manufacturing the same and aggregate substrate thereof - Google Patents

Electronic component element, method of manufacturing the same and aggregate substrate thereof Download PDF

Info

Publication number
JP2007096097A
JP2007096097A JP2005285118A JP2005285118A JP2007096097A JP 2007096097 A JP2007096097 A JP 2007096097A JP 2005285118 A JP2005285118 A JP 2005285118A JP 2005285118 A JP2005285118 A JP 2005285118A JP 2007096097 A JP2007096097 A JP 2007096097A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
electronic component
hole
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005285118A
Other languages
Japanese (ja)
Inventor
Hideki Ito
秀樹 伊藤
Takashi Ogura
隆 小倉
Masaki Hongo
政紀 本郷
Masami Fukuyama
正美 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005285118A priority Critical patent/JP2007096097A/en
Publication of JP2007096097A publication Critical patent/JP2007096097A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component element, of which a dimension shape can be finished with higher accuracy than in the prior art, the electronic component element exposing a metallic conductive layer from the side surface of a ceramic substrate chip, a structure of the aggregate substrate of an intermediate product thereof, and a method of manufacturing the electronic component element. <P>SOLUTION: An aggregate substrate is configured, by aggregating a plurality of element regions for obtaining an electronic component, and comprises a ceramic substrate 11 and one or more through-holes 17, disposed on the ceramic substrate 11 along the boundary line of the element areas. Each of the through-holes 17 comprises a through-hole 15 penetrating through the ceramic substrate 11 in the direction of thickness, and a metallic conductive layer 14 formed tubular, in contact with an inner peripheral surface of the through-hole 15. A ceramic part 13 is formed in contact with an inner peripheral surface of the conductive layer 14 constituting the through-hole 17. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、セラミック基板チップの側面から金属製の導電層が露出している電子部品素子及びその中間製品である集合基板の構造、並びに電子部品素子の製造方法に関するものである。   The present invention relates to an electronic component element in which a metal conductive layer is exposed from a side surface of a ceramic substrate chip, a structure of a collective substrate that is an intermediate product thereof, and a method for manufacturing the electronic component element.

従来より、図１６に示す如く複数の素子領域(50)間にＶ字溝(51)が形成された集合基板(５)が知られており、該集合基板(５)を素子領域(50)毎に分割して電子部品素子を製造する工程では、Ｖ字溝(51)を中心として集合基板(５)に曲げ力を加え、集合基板(５)をＶ字溝(51)に沿って破断する(特許文献１及び特許文献２参照)。
特開昭６０−１８３７４７号公報 特許第２９７６０４９号公報 Conventionally, there has been known an aggregate substrate (5) in which a V-shaped groove (51) is formed between a plurality of element regions (50) as shown in FIG. 16, and the aggregate substrate (5) is used as an element region (50). In the process of manufacturing the electronic component element by dividing every time, bending force is applied to the collective substrate (5) around the V-shaped groove (51), and the collective substrate (5) is broken along the V-shaped groove (51). (See Patent Document 1 and Patent Document 2).
JP-A-60-183747 Japanese Patent No. 2976049

ところで、電子機器においては益々小型化の要求が厳しくなっており、そのために電子部品素子を高密度に実装する上で、電子部品素子の寸法形状を高い精度に仕上げることが重要な課題となっている。
しかしながら、図１６に示すような集合基板(５)では、集合基板(５)をＶ字溝(51)に沿って破断するとき、破断時の様々な要因によって集合基板(５)の破断面の形状が変化する。このような集合基板(５)から得られる電子部品素子は集合基板(５)の破断面を側面とするものであるから、図１７に示す如く複数の電子部品素子(52)の側面(53)が不均一な形状となり、これら複数の電子部品素子(52)間の寸法形状にばらつきを生じる。 By the way, in electronic equipment, the demand for miniaturization is becoming more and more severe. For this reason, in mounting electronic component elements at high density, it is important to finish the dimensional shape of the electronic component elements with high accuracy. Yes.
However, in the collective substrate (5) as shown in FIG. 16, when the collective substrate (5) is broken along the V-shaped groove (51), the fracture surface of the collective substrate (5) is broken due to various factors at the time of breakage. The shape changes. Since the electronic component element obtained from such an aggregate substrate (5) has the fracture surface of the aggregate substrate (5) as a side surface, as shown in FIG. 17, the side surface (53) of a plurality of electronic component elements (52). Becomes non-uniform in shape, and the dimensional shape between the plurality of electronic component elements (52) varies.

一方、集合基板をダイサーにより切断して、集合基板を素子領域毎に分割する方法がある。   On the other hand, there is a method of dividing the collective substrate into element regions by cutting the collective substrate with a dicer.

図１８に示す集合基板(７)は複数の素子領域(71)が集合してなり、ダイサーにより切断されて素子領域(71)毎に分割される。該集合基板(７)は、セラミック基板(70)と、該セラミック基板(70)に前記素子領域(71)の境界線に沿って配置されたスルーホール部(72)とを具え、該スルーホール部(72)は、セラミック基板(70)をその厚さ方向に貫通する貫通孔(76)と、該貫通孔(76)の内周面に形成された金属製の導電層(74)とから構成されている。   The aggregate substrate (7) shown in FIG. 18 is composed of a plurality of element regions (71), which are cut by a dicer and divided into element regions (71). The collective substrate (7) includes a ceramic substrate (70) and a through hole portion (72) disposed along the boundary line of the element region (71) in the ceramic substrate (70). The portion (72) includes a through hole (76) that penetrates the ceramic substrate (70) in the thickness direction, and a metal conductive layer (74) formed on the inner peripheral surface of the through hole (76). It is configured.

ところが、このような集合基板(７)を境界線に沿ってダイサーにより切断して素子領域(71)毎に分割する工程において、ダイサーは、硬いセラミック基板(70)と該セラミック基板(70)よりも軟らかい金属製の導電層(74)を連続して切断することになる。このとき、図１９に示す如くセラミック基板(70)の切断面(77)においてダイサーの刃に接触した導電層(74)の一部が、ダイサーの回転に伴って引っ張られ、変形を生じる。   However, in the step of cutting such a collective substrate (7) with a dicer along the boundary line and dividing it into element regions (71), the dicer is composed of a hard ceramic substrate (70) and the ceramic substrate (70). However, the soft conductive layer (74) made of metal is continuously cut. At this time, as shown in FIG. 19, a part of the conductive layer (74) in contact with the blade of the dicer on the cut surface (77) of the ceramic substrate (70) is pulled along with the rotation of the dicer to cause deformation.

このような集合基板(７)から得られる電子部品素子は、集合基板(７)のダイサーによる切断面(77)を側面とするものであるから、該電子部品素子の側面にはダイサーに引っ張られて変形した導電層(74)の一部が露出することになる。この様に、電子部品素子にはダイサーによる切断面である側面に導電層(74)の変形による形状不良が生じて、寸法形状の精度が低下する。   Since the electronic component element obtained from such a collective substrate (7) has a cut surface (77) by the dicer of the collective substrate (7) as a side surface, it is pulled by the dicer on the side surface of the electronic component element. Thus, a part of the conductive layer (74) deformed is exposed. As described above, the electronic component element has a shape defect due to the deformation of the conductive layer (74) on the side surface which is a cut surface by the dicer, and the accuracy of the dimensional shape is lowered.

ところで、図２０に示す電子部品素子(８)は、金属製の内部電極(80)をセラミック基板(81)の内側に形成したものであって、集合基板から該電子部品素子(８)を切り出す工程でダイサーによる切断面に内部電極(80)が露出しない構造を有している。しかし、このような内部電極を有する電子部品素子(８)においては、配線可能な領域(82)が、図２１に示す様なセラミック基板(91)の側面に導電層(90)が露出した電子部品素子(９)の配線可能な領域(92)に比べて狭くなり、電子部品素子の大型化を来たす問題がある。   Incidentally, the electronic component element (8) shown in FIG. 20 is formed by forming a metal internal electrode (80) inside the ceramic substrate (81), and the electronic component element (8) is cut out from the collective substrate. In the process, the internal electrode (80) is not exposed on the cut surface by the dicer. However, in the electronic component element (8) having such an internal electrode, the wiring region (82) is an electron in which the conductive layer (90) is exposed on the side surface of the ceramic substrate (91) as shown in FIG. There is a problem that it becomes narrower than the wiring area (92) of the component element (9), resulting in an increase in the size of the electronic component element.

そこで本発明の目的は、側面に金属製の導電層が露出している電子部品素子において、従来よりも寸法形状を高い精度に仕上げることが出来る電子部品素子及びその中間製品である集合基板の構造、並びに電子部品素子の製造方法を提供するものである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an electronic component element having a metal conductive layer exposed on its side surface and capable of finishing the dimensional shape with higher accuracy than before and a structure of a collective substrate as an intermediate product thereof. And a method of manufacturing an electronic component element.

本発明に係るセラミック集合基板は、複数の素子領域(12)が集合してなる集合基板であって、セラミック基板(11)と、該セラミック基板(11)に前記素子領域(12)の境界線に沿って配置された１或いは複数のスルーホール部(17)とを具え、各スルーホール部(17)は、セラミック基板(11)をその厚さ方向に伸びる孔と、該孔の内周面に密着して筒状に形成された金属製の導電層(14)とから構成されている集合基板において、前記スルーホール部(17)を構成する導電層(14)の内周面に密着してセラミック部が形成されている。
前記孔は、セラミック基板(11)を貫通する貫通孔(15)であってもよいし、セラミック基板(11)を貫通しない有底孔であってもよい。 A ceramic aggregate substrate according to the present invention is an aggregate substrate formed by aggregating a plurality of element regions (12), and a ceramic substrate (11) and a boundary line between the element regions (12) on the ceramic substrate (11) One or a plurality of through-hole portions (17) arranged along the holes, and each through-hole portion (17) includes a hole extending in the thickness direction of the ceramic substrate (11), and an inner peripheral surface of the hole. In a collective substrate composed of a metal conductive layer (14) formed in a cylindrical shape in close contact with the inner surface of the conductive layer (14) constituting the through-hole portion (17). The ceramic part is formed.
The hole may be a through hole (15) penetrating the ceramic substrate (11) or a bottomed hole not penetrating the ceramic substrate (11).

上記本発明のセラミック集合基板をダイサーにより素子領域間の境界線に沿って切断する過程で、ダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断する。このとき、ダイサーの刃に接触した導電層(14)はダイサーの回転に伴って引っ張られるが、セラミック部とセラミック基板(11)との間に挟まれて固定された導電層(14)は、セラミック部に受け止められて変形を生じることがない。   In the process of cutting the ceramic aggregate substrate of the present invention along a boundary line between element regions by a dicer, the dicer is a hard ceramic substrate (11) and a conductive layer made of a metal that is softer than the ceramic substrate (11). Is cut continuously. At this time, the conductive layer (14) in contact with the blade of the dicer is pulled with the rotation of the dicer, but the conductive layer (14) sandwiched and fixed between the ceramic portion and the ceramic substrate (11) is It is received by the ceramic part and does not deform.

具体的構成においては、セラミック部は、前記導電層(14)の内側に形成された中央孔と同軸の筒状に形成されている。   In a specific configuration, the ceramic part is formed in a cylindrical shape coaxial with a central hole formed inside the conductive layer (14).

該具体的構成によれば、導電層(14)の内周面の全域が該セラミック部により覆われて、導電層(14)の全体がセラミック部により固定されている。   According to this specific configuration, the entire inner peripheral surface of the conductive layer (14) is covered with the ceramic portion, and the entire conductive layer (14) is fixed by the ceramic portion.

具体的構成においては、セラミック部は、前記導電層(14)の内側に形成された中央孔に充填されて、該中央軸と同軸の柱状に形成されている。   In a specific configuration, the ceramic portion is filled in a central hole formed inside the conductive layer (14) and is formed in a columnar shape coaxial with the central axis.

該具体的構成によれば、導電層(14)の内周面全域が該セラミック部により覆われて、導電層(14)の全体がセラミック部により固定されている。   According to this specific configuration, the entire inner peripheral surface of the conductive layer (14) is covered by the ceramic portion, and the entire conductive layer (14) is fixed by the ceramic portion.

本発明に係る電子部品素子は、平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子において、前記導電層(24)の内周面に密着してセラミック部が形成されており、セラミック基板チップ(22)の側面と同一面上に、前記導電層(24)の端面と前記セラミック部の端面とが露出している。   The electronic component element according to the present invention is an electronic component element having a flat ceramic substrate chip (22), and the ceramic substrate chip (22) is provided at one or a plurality of positions on the side surface of the ceramic substrate chip (22). ), A recess (21) extending in the thickness direction is formed between the two surfaces, and a metal conductive layer (24) is formed in close contact with the inner peripheral surface of the recess (21). In the component element, a ceramic portion is formed in close contact with the inner peripheral surface of the conductive layer (24), and the end surface of the conductive layer (24) and the end surface of the conductive layer (24) are flush with the side surface of the ceramic substrate chip (22). The end surface of the ceramic part is exposed.

具体的構成において、前記セラミック部は、前記導電層(24)の内周面に沿って拡がる層状、或いは前記導電層(24)の形状に沿う１つの側面と１つ又は２つの平坦な側面とを有する柱状に形成されている。   In a specific configuration, the ceramic portion includes a layer shape extending along an inner peripheral surface of the conductive layer (24), or one side surface and one or two flat side surfaces along the shape of the conductive layer (24). It is formed in the column shape which has.

上記本発明の電子部品素子は、複数の素子領域が集合した集合基板からダイサーにより切り出される過程で、導電層(24)がセラミック基板チップ(22)とセラミック部との間に挟まれて固定されているので、ダイサーの回転に伴って引っ張られた導電層(24)はセラミック部に受け止められて、変形を生じることがない。   In the electronic component element of the present invention, the conductive layer (24) is sandwiched and fixed between the ceramic substrate chip (22) and the ceramic part in the process of being cut out by the dicer from the aggregate substrate in which a plurality of element regions are gathered. Therefore, the conductive layer (24) pulled along with the rotation of the dicer is received by the ceramic portion and does not deform.

本発明によって製造せんとする電子部品素子は、平板状のセラミック基板チップ(22)を具え、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている。
本発明に係る電子部品素子の製造方法は、
複数の素子領域(41)が集合してなる集合セラミック体であって、１枚のセラミックグリーンシート若しくは複数枚のセラミックグリーンシートの積層体からなるセラミック基板と、該セラミック基板(43)に前記素子領域(41)間の境界線に沿って配置された１或いは複数のスルーホール部(46)とを具え、各スルーホール部(46)は、セラミック基板をその厚さ方向に伸びる孔(42)と、該孔(42)の内周面に密着して筒状に形成された導電ペースト層(40)とから構成されている集合セラミック体(43)を作製する第１工程と、
前記第１工程によって得られた集合セラミック体(43)の各スルーホール部(46)に、導電ペースト層(40)の内周面を覆ってセラミックペースト層を塗布する第２工程と、
前記第２工程によってセラミックペースト層の塗布された集合セラミック体に焼成を施して、複数の素子領域(41)が集合してなるセラミック集合基板を得る第３工程
とを有する。 An electronic component element manufactured according to the present invention includes a flat ceramic substrate chip (22), and one or more sides of the ceramic substrate chip (22) have two surfaces of the ceramic substrate chip (22). A recess (21) extending in the thickness direction is provided between the recesses, and a metal conductive layer (24) is formed in close contact with the inner peripheral surface of the recess (21).
The method for manufacturing an electronic component element according to the present invention includes:
An aggregate ceramic body formed by aggregating a plurality of element regions (41), a ceramic substrate made of one ceramic green sheet or a laminate of a plurality of ceramic green sheets, and the element on the ceramic substrate (43) One or a plurality of through-hole portions (46) arranged along the boundary line between the regions (41), and each through-hole portion (46) is a hole (42) extending in the thickness direction of the ceramic substrate. And a first step of producing an aggregate ceramic body (43) composed of a conductive paste layer (40) formed in a cylindrical shape in close contact with the inner peripheral surface of the hole (42),
A second step of applying a ceramic paste layer to each through-hole portion (46) of the aggregate ceramic body (43) obtained by the first step so as to cover the inner peripheral surface of the conductive paste layer (40);
And a third step of obtaining a ceramic aggregate substrate in which a plurality of element regions (41) are aggregated by firing the aggregate ceramic body coated with the ceramic paste layer in the second step.

上記本発明の電子部品素子の製造方法では、導電ペースト(40)を覆うセラミックペースト層が焼成を施されることにより硬化して、集合基板のスルーホール部(17)を構成する導電層(14)の内周面に密着した硬いセラミック部が得られる。   In the method of manufacturing an electronic component element according to the present invention, the ceramic paste layer covering the conductive paste (40) is cured by baking, and the conductive layer (14) constituting the through-hole portion (17) of the collective substrate. ), A hard ceramic part in close contact with the inner peripheral surface is obtained.

具体的構成においては、前記第１工程は、複数枚のセラミックグリーンシート(４)のそれぞれに前記孔(42)を開設した後、該孔(42)の内周面を覆って導電ペースト層(40)を形成し、これによって得られた複数枚のセラミックグリーンシートを積層して加圧することにより、前記集合セラミック体(43)を得る。   In a specific configuration, in the first step, the hole (42) is opened in each of a plurality of ceramic green sheets (4), and then the inner surface of the hole (42) is covered to form a conductive paste layer ( 40), and a plurality of ceramic green sheets obtained thereby are laminated and pressed to obtain the aggregate ceramic body (43).

該具体的構成によれば、各セラミックグリーンシート(４)に導電ペースト層(40)を形成するときに、それぞれのセラミックグリーンシート(４)に回路パターンを形成することができる。   According to this specific configuration, when the conductive paste layer (40) is formed on each ceramic green sheet (4), a circuit pattern can be formed on each ceramic green sheet (4).

他の具体的構成においては、前記第３工程を経て得られたセラミック集合基板をダイサーにより前記素子領域間の境界線に沿って切断し、複数のセラミック基板チップ(22)を得る第４工程を有している。   In another specific configuration, a fourth step of obtaining a plurality of ceramic substrate chips (22) by cutting the ceramic aggregate substrate obtained through the third step along a boundary line between the element regions by a dicer. Have.

該具体的構成によれば、ダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断する過程で、ダイサーの刃に接触した導電層(14)の一部はダイサーの回転に伴って引っ張られるが、セラミック部とセラミック基板(11)との間に挟まれて固定された導電層(14)はセラミック部に受け止められるので、変形が生じることはない。   According to the specific configuration, the dicer is a conductive ceramic in contact with the blade of the dicer in the process of continuously cutting the hard ceramic substrate (11) and the conductive layer (14) made of metal that is softer than the ceramic substrate (11). Part of the layer (14) is pulled with the rotation of the dicer, but the conductive layer (14) sandwiched and fixed between the ceramic part and the ceramic substrate (11) is received by the ceramic part. Will not occur.

本発明に係る電子部品素子及びその中間製品である集合基板の構造並びに電子部品素子の製造方法によれば、側面に金属製の導電層が露出している電子部品素子において、ダイサーによる切断面である側面の形状が均一に形成され、寸法形状に高い精度が得られる。   According to the structure of the electronic component element and the assembly board as an intermediate product thereof and the method of manufacturing the electronic component element according to the present invention, the electronic component element in which the metal conductive layer is exposed on the side surface, The shape of a certain side surface is formed uniformly, and high accuracy is obtained in the dimensional shape.

本発明に係る電子部品素子は例えばアンテナスイッチやＬＣフィルターを構成するものである。以下、本発明の２つの実施の形態につき、図面に沿って具体的に説明する。   The electronic component element according to the present invention constitutes an antenna switch or an LC filter, for example. Hereinafter, two embodiments of the present invention will be specifically described with reference to the drawings.

第１実施形態の電子部品素子は、図１に示す如く複数の素子領域(12)が集合してなる集合基板(１)を中間製品として製造されるものであり、該集合基板(１)は、セラミック基板(11)と、該セラミック基板(11)に設けられた複数のスルーホール部(17)とを有している。   The electronic component element according to the first embodiment is manufactured by using an aggregate substrate (1) formed by assembling a plurality of element regions (12) as an intermediate product as shown in FIG. And a ceramic substrate (11) and a plurality of through-hole portions (17) provided in the ceramic substrate (11).

図２は、図１に示す集合基板(１)のスルーホール部(17)における断面を拡大して示している。図２に示す如くスルーホール部(17)は、セラミック基板(11)をその厚さ方向に貫通する円形の貫通孔(15)と、該貫通孔(15)の内周の全面に密着して形成された銀等の金属製の導電層(14)とから構成されている。導電層(14)は円筒状に形成されており、該導電層(14)の内周面の全域はセラミック部(13)に覆われている。該セラミック部(13)は導電層(14)の内周面に密着しており、導電層(14)の内側に形成された中央孔と同軸の円筒状を呈している。尚、貫通孔(15)の直径は約０.４mmであり、導電層(14)の厚さは数１０μmである。   FIG. 2 shows an enlarged cross section of the through-hole portion (17) of the collective substrate (1) shown in FIG. As shown in FIG. 2, the through hole portion (17) is in close contact with the circular through hole (15) penetrating the ceramic substrate (11) in the thickness direction and the entire inner periphery of the through hole (15). And a conductive layer (14) made of a metal such as silver. The conductive layer (14) is formed in a cylindrical shape, and the entire inner peripheral surface of the conductive layer (14) is covered with a ceramic portion (13). The ceramic portion (13) is in close contact with the inner peripheral surface of the conductive layer (14) and has a cylindrical shape coaxial with the central hole formed inside the conductive layer (14). The through hole (15) has a diameter of about 0.4 mm and the conductive layer (14) has a thickness of several tens of μm.

図１に示すセラミック基板(11)は複数の素子領域(12)を有し、各素子領域(12)には同一の回路パターン(図示省略)が形成されている。互いに隣接する素子領域(12)(12)の境界線は、２点鎖線で示す様に格子状を呈しており、各素子領域(12)は該境界線により矩形状に区切られている。   The ceramic substrate (11) shown in FIG. 1 has a plurality of element regions (12), and the same circuit pattern (not shown) is formed in each element region (12). The boundary lines between the element regions (12) and (12) adjacent to each other have a lattice shape as indicated by a two-dot chain line, and each element region (12) is partitioned into a rectangular shape by the boundary lines.

複数のスルーホール部(17)は前記境界線に沿って配列されており、境界線の格子点及び格子点間の中間位置に配置されている。スルーホール部(17)の中心は境界線上に位置しており、一つのスルーホール部(17)は、互いに隣接する素子領域(12)(12)に共有されている。   The plurality of through-hole portions (17) are arranged along the boundary line, and are arranged at intermediate points between the lattice points of the boundary line and the lattice points. The center of the through hole portion (17) is located on the boundary line, and one through hole portion (17) is shared by the element regions (12) and (12) adjacent to each other.

図３は、図１に示す集合基板(１)から得られる電子部品素子(２)を示している。このような電子部品素子(２)の構造は、図１に示す集合基板(１)を境界線に沿ってダイサーにより切断して素子領域(12)毎に分割することにより得られるものである。   FIG. 3 shows an electronic component element (2) obtained from the collective substrate (1) shown in FIG. Such a structure of the electronic component element (2) is obtained by cutting the collective substrate (1) shown in FIG. 1 with a dicer along the boundary line and dividing it into element regions (12).

図３に示す電子部品素子(２)は、平板状のセラミック基板チップ(22)を具え、該セラミック基板チップ(22)の両面には回路パターン(図示省略)が形成されている。該セラミック基板チップ(22)の各角部及び各辺部の中央の側面には、セラミック基板チップ(22)の両面間をその厚さ方向に伸びる凹部(21)が、円弧状に凹設されている。   The electronic component element (2) shown in FIG. 3 includes a flat ceramic substrate chip (22), and circuit patterns (not shown) are formed on both surfaces of the ceramic substrate chip (22). A concave portion (21) extending in the thickness direction between both surfaces of the ceramic substrate chip (22) is provided in an arc shape on each side surface of each corner portion and each side portion of the ceramic substrate chip (22). ing.

図４は、図３に示す電子部品素子(２)の側面の拡大図を示している。図４に示す如く、セラミック基板チップ(22)の各凹部(21)の内周面の全域には金属製の導電層(24)が密着して形成されており、該導電層(24)は、セラミック基板チップ(22)の凹部(21)の内周面に沿う断面円弧状を呈している。導電層(24)の内周面の全域にはセラミック部(26)が密着して形成されており、該セラミック部(26)は、導電層(24)の内周面に沿う断面円弧状を呈している。
このようなセラミック基板チップ(22)の凹部(21)の形状や導電層(24)及びセラミック部(26)の形状は、図１に示す集合基板(１)のスルーホール部(17)を素子領域(12)毎に分割することにより形成されるものである。 FIG. 4 shows an enlarged view of a side surface of the electronic component element (2) shown in FIG. As shown in FIG. 4, a metal conductive layer (24) is formed in close contact with the entire inner peripheral surface of each recess (21) of the ceramic substrate chip (22), and the conductive layer (24) The cross section of the ceramic substrate chip (22) has a circular arc shape along the inner peripheral surface of the recess (21). A ceramic portion (26) is formed in close contact with the entire inner peripheral surface of the conductive layer (24), and the ceramic portion (26) has a circular arc shape along the inner peripheral surface of the conductive layer (24). Presents.
The shape of the concave portion (21) of the ceramic substrate chip (22) and the shape of the conductive layer (24) and the ceramic portion (26) can be obtained by using the through hole portion (17) of the collective substrate (1) shown in FIG. It is formed by dividing each region (12).

図５乃至図１０は、第１実施形態の電子部品素子(２)の製造工程を示している。
先ず、図５に示す如く複数の素子領域(41)からなるセラミックグリーンシート(４)を用意する。各素子領域(41)には同一の回路パターン(図示省略)が形成されており、互いに隣接する素子領域(41)(41)の境界線は、２点鎖線で示す様に格子状を呈しており、各素子領域(41)は該境界線により矩形状に区切られている。また、該セラミックグリーンシート(４)には前記境界線に沿って複数のスルーホール部(46)が設けられている。 5 to 10 show the manufacturing process of the electronic component element (2) of the first embodiment.
First, as shown in FIG. 5, a ceramic green sheet (4) comprising a plurality of element regions (41) is prepared. The same circuit pattern (not shown) is formed in each element region (41), and the boundary line between adjacent element regions (41) and (41) has a lattice shape as shown by a two-dot chain line. Each element region (41) is partitioned into a rectangular shape by the boundary line. The ceramic green sheet (4) is provided with a plurality of through-hole portions (46) along the boundary line.

図６は、図５に示すセラミックグリーンシート(４)のスルーホール部(46)における断面を拡大して示している。スルーホール部(46)は、セラミックグリーンシート(４)にその厚さ方向を貫通する円形の貫通孔(42)を開設し、その後、印刷工程によって該貫通孔(42)の内周面の全域に導電ペーストを塗布して円筒状の導電ペースト層(40)を形成することにより得られるものである。セラミックグリーンシート(４)の回路パターンは、導電ペースト層(40)を形成する印刷工程において導電ペースト層(40)と同時に形成することができる。   FIG. 6 shows an enlarged cross section of the through-hole portion (46) of the ceramic green sheet (4) shown in FIG. The through hole portion (46) has a circular through hole (42) penetrating in the thickness direction in the ceramic green sheet (4), and then the entire inner peripheral surface of the through hole (42) by a printing process. The conductive paste is applied to form a cylindrical conductive paste layer (40). The circuit pattern of the ceramic green sheet (4) can be formed simultaneously with the conductive paste layer (40) in the printing process for forming the conductive paste layer (40).

次に、図７に示す如くそれぞれに回路パターン(図示省略)とスルーホール部(46)が形成された４枚のセラミックグリーンシート(４)を積層する。これら４枚のセラミックグリーンシート(４)にはそれぞれに異なる回路パターンを形成してもよいが、境界線の配列及びスルーホール部(46)の位置は同じとする。続いて、前記４枚のセラミックグリーンシート(４)が積層された積層体を積層方向に圧縮して、図８に示す如く積層体が一体化した集合セラミック体(43)を得る。   Next, as shown in FIG. 7, four ceramic green sheets (4) each having a circuit pattern (not shown) and a through-hole portion (46) are laminated. Different circuit patterns may be formed on the four ceramic green sheets (4), but the arrangement of the boundary lines and the positions of the through hole portions (46) are the same. Subsequently, the laminated body in which the four ceramic green sheets (4) are laminated is compressed in the laminating direction to obtain an aggregate ceramic body (43) in which the laminated bodies are integrated as shown in FIG.

該集合セラミック体(43)においては、各セラミックグリーンシート(４)のスルーホール部(46)を構成する導電ペースト層(40)は一体化して円筒状を呈し、該一体化した導電ペースト層(40)の内側には、集合セラミック体(43)を積層方向に貫通する中央孔が形成されている。   In the aggregate ceramic body (43), the conductive paste layers (40) constituting the through hole portions (46) of the ceramic green sheets (4) are integrated into a cylindrical shape, and the integrated conductive paste layers ( A central hole that penetrates the aggregate ceramic body (43) in the stacking direction is formed inside 40).

次に、図９に示す如く、集合セラミック体(43)のスルーホール部(46)の内側に形成された中央孔の内周面に、セラミックペーストを塗布する。図１０は、図９に示す集合セラミック体(43)のスルーホール部(46)における断面を拡大して示している。図１０に示す如く、セラミックペースト層(44)は一体化した導電ペースト層(40)の内周面の全域を覆っており、一体化した導電ペースト層(40)の内側に形成された中央孔と同軸の円筒状を呈している。   Next, as shown in FIG. 9, a ceramic paste is applied to the inner peripheral surface of the central hole formed inside the through hole portion (46) of the aggregate ceramic body (43). FIG. 10 shows an enlarged cross section of the through-hole portion (46) of the aggregate ceramic body (43) shown in FIG. As shown in FIG. 10, the ceramic paste layer (44) covers the entire inner peripheral surface of the integrated conductive paste layer (40), and a central hole formed inside the integrated conductive paste layer (40). It has a coaxial cylindrical shape.

そして、集合セラミック体(43)に焼成を施した後、メッキを施して、図１に示す集合基板(１)を得る。集合セラミック体(43)に焼成を施すことによって、セラミックペースト層(44)および積層された４枚のセラミックグリーンシート(４)は硬化して、それぞれ図２に示す集合基板(１)のセラミック部(13)とセラミック基板(11)になり、図１０に示す導電ペースト層(40)は図１に示す集合基板(１)の導電層(14)になる。   Then, the aggregate ceramic body (43) is fired and then plated to obtain the aggregate substrate (1) shown in FIG. By firing the aggregate ceramic body (43), the ceramic paste layer (44) and the four laminated ceramic green sheets (4) are cured, and the ceramic portions of the aggregate substrate (1) shown in FIG. (13) and the ceramic substrate (11), and the conductive paste layer (40) shown in FIG. 10 becomes the conductive layer (14) of the collective substrate (1) shown in FIG.

図１に示す集合基板(１)を境界線に沿ってダイサーにより切断し、素子領域(12)毎に分割することによって、図３に示す電子部品素子(２)を得る。図１に示す集合基板(１)をダイサーにより切断する工程において、境界線に沿って進行するダイサーはスルーホール部(17)の中心を通過する。この過程でダイサーは硬いセラミック基板(11)と該セラミック基板(11)よりも軟らかい金属製の導電層(14)を連続して切断するので、ダイサーの刃に接触した導電層(14)はダイサーの回転に伴って引っ張られる。しかし、導電層(14)はセラミック部(13)とセラミック基板(11)との間に挟まれて固定されているので、該導電層(14)はセラミック部(13)に受け止められて変形することはない。   The collective substrate (1) shown in FIG. 1 is cut along a boundary line by a dicer and divided into element regions (12) to obtain the electronic component element (2) shown in FIG. In the step of cutting the collective substrate (1) shown in FIG. 1 with a dicer, the dicer that travels along the boundary line passes through the center of the through-hole portion (17). In this process, the dicer continuously cuts the hard ceramic substrate (11) and the metal conductive layer (14) softer than the ceramic substrate (11), so the conductive layer (14) in contact with the blade of the dicer It is pulled with the rotation of. However, since the conductive layer (14) is sandwiched and fixed between the ceramic portion (13) and the ceramic substrate (11), the conductive layer (14) is received by the ceramic portion (13) and deformed. There is nothing.

図３に示す電子部品(２)においては、ダイサーによる切断面である側面に、導電層(24)の端面とセラミック部(26)(36)の端面がセラミック基板チップ(22)の側面と同一面上に露出しており、セラミック基板チップ(22)の側面、セラミック部(26)の端面及び導電層(24)の端面は、それぞれ平滑に形成されている。このように、前記集合基板(１)から得られる複数の電子部品素子(２)は、側面が均一な形状に形成されて高精度の寸法形状に仕上げられる。   In the electronic component (2) shown in FIG. 3, the end surface of the conductive layer (24) and the end surfaces of the ceramic portions (26) and (36) are the same as the side surface of the ceramic substrate chip (22) on the side surface which is a cut surface by a dicer. The side surface of the ceramic substrate chip (22), the end surface of the ceramic portion (26), and the end surface of the conductive layer (24) are each formed smoothly. In this way, the plurality of electronic component elements (2) obtained from the collective substrate (1) are formed in a uniform shape on the side surface and finished in a highly accurate dimensional shape.

第２実施形態の電子部品素子は、図１１に示す如く複数の素子領域(12)が集合してなる集合基板(10)を中間製品として製造されるものである。該集合基板(10)は、第１実施形態の集合基板(１)と同様に複数の素子領域(12)が集合したセラミック基板(11)を具え、素子領域(12)間の境界線に沿って複数のスルーホール部(17)が配列されている。   The electronic component element of the second embodiment is manufactured by using an aggregate substrate (10) in which a plurality of element regions (12) are aggregated as shown in FIG. 11 as an intermediate product. The collective substrate (10) includes a ceramic substrate (11) in which a plurality of element regions (12) are aggregated in the same manner as the collective substrate (1) of the first embodiment, and is along a boundary line between the element regions (12). A plurality of through-hole portions (17) are arranged.

図１２は、図１１に示す集合基板(10)のスルーホール部(17)における断面を拡大して示している。スルーホール部(17)は第１実施形態のスルーホール部(17)と同じ構成であるが、スルーホール部(17)を構成する導電層(14)の中央孔の全体を埋めてセラミック部(16)が形成されており、該セラミック部(16)は導電層(14)の中央軸と同軸の円柱状を呈して、導電層(14)の内周面の全域に密着している。   FIG. 12 shows an enlarged cross section of the through hole portion (17) of the collective substrate (10) shown in FIG. The through-hole portion (17) has the same configuration as the through-hole portion (17) of the first embodiment, but fills the entire central hole of the conductive layer (14) constituting the through-hole portion (17) ( 16) is formed, and the ceramic portion (16) has a cylindrical shape coaxial with the central axis of the conductive layer (14), and is in close contact with the entire inner peripheral surface of the conductive layer (14).

図１３は、図１１に示す集合基板(10)から得られる電子部品素子(３)を示している。このような電子部品素子(３)の構造は、第１実施形態の電子部品素子(２)と同様に図１１に示す集合基板(10)を境界線に沿ってダイサーにより切断して素子領域(12)毎に分割することにより得られるものである。   FIG. 13 shows an electronic component element (3) obtained from the collective substrate (10) shown in FIG. The structure of such an electronic component element (3) is the same as that of the electronic component element (2) of the first embodiment. The collective substrate (10) shown in FIG. It is obtained by dividing every 12).

図１３に示す電子部品素子(３)においては、第１実施形態の電子部品素子(２)と同様にセラミック基板チップ(22)の凹部(21)の内周面に金属製の導電層(24)が形成されている。該導電層(24)の内周面の全域にはセラミック部(36)が密着して形成されており、該セラミック部(36)は柱状を呈して、導電層(24)の内周面に沿う一方の側面と他方の平坦な側面を有している。電子部品素子(３)は、セラミック基板チップ(22)の凹部(21)がセラミック部(36)により埋められて、矩形状を呈している。   In the electronic component element (3) shown in FIG. 13, like the electronic component element (2) of the first embodiment, a metal conductive layer (24) is formed on the inner peripheral surface of the recess (21) of the ceramic substrate chip (22). ) Is formed. A ceramic portion (36) is formed in close contact with the entire inner peripheral surface of the conductive layer (24), and the ceramic portion (36) has a columnar shape on the inner peripheral surface of the conductive layer (24). One side surface along the other and the other flat side surface. The electronic component element (3) has a rectangular shape in which the concave portion (21) of the ceramic substrate chip (22) is filled with the ceramic portion (36).

図１４及び図１５は、第２実施形態の製造工程を示している。
第１実施形態と同様に図８に示す集合セラミック体(43)を作製し、その後、集合セラミック体(43)にセラミックペーストを印刷する工程において、図１４に示す如くスルーホール部(46)の内側に形成された中央孔にセラミックペーストを充填する。図１５は、図１４に示すセラミック集合体(43)のスルーホール部(46)における断面を拡大して示している。図１５に示す如くセラミックペースト層(47)は一体化した導電ペースト層(46)の内周面の全域を覆っており、一体化した導電ペースト層(46)の内側に形成された中央孔と同軸の円柱状を呈している。 14 and 15 show the manufacturing process of the second embodiment.
As in the first embodiment, the assembly ceramic body (43) shown in FIG. 8 is manufactured, and then the ceramic paste (43) is printed on the assembly ceramic body (43). As shown in FIG. The center hole formed inside is filled with ceramic paste. FIG. 15 shows an enlarged cross section of the through hole portion (46) of the ceramic aggregate (43) shown in FIG. As shown in FIG. 15, the ceramic paste layer (47) covers the entire area of the inner peripheral surface of the integrated conductive paste layer (46), and a central hole formed inside the integrated conductive paste layer (46). It has a coaxial cylindrical shape.

該セラミック集合体(43)に焼成を施した後、メッキを施して、図１１に示す如き集合基板(10)を得る。焼成によりセラミックペースト層(47)は硬化して図１２に示すセラミック部(16)になる。   The ceramic aggregate (43) is fired and then plated to obtain an aggregate substrate (10) as shown in FIG. The ceramic paste layer (47) is cured by firing to form the ceramic portion (16) shown in FIG.

そして、図１１に示す集合基板(10)を境界線に沿ってダイサーにより切断し、素子領域(12)毎に分割することによって、図１３に示す電子部品(３)を得る。図１１に示す集合基板(10)をダイサーにより切断する工程においては、第１実施形態と同様に、導電層(14)はセラミック部(16)とセラミック基板(11)との間に挟まれて固定されているので、ダイサーにより引っ張られた導電層(14)はセラミック部(16)に受け止められて変形することはない。従って、第２実施形態の電子部品素子(３)においても、第１実施形態の電子部品素子(２)と同様に高精度の寸法形状が得られる。   Then, the collective substrate (10) shown in FIG. 11 is cut along a boundary line by a dicer and divided into element regions (12) to obtain the electronic component (3) shown in FIG. In the step of cutting the collective substrate (10) shown in FIG. 11 with a dicer, the conductive layer (14) is sandwiched between the ceramic portion (16) and the ceramic substrate (11) as in the first embodiment. Since it is fixed, the conductive layer (14) pulled by the dicer is received by the ceramic part (16) and is not deformed. Therefore, also in the electronic component element (3) of the second embodiment, a highly accurate dimensional shape can be obtained as in the electronic component element (2) of the first embodiment.

尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、スルーホール部(17)の位置や個数は上記実施の形態に限定されず必要に応じて変更することができる。また、スルーホール部(17)の形状は円形に限定されるものではなく、電子部品素子（２）のセラミック基板チップ(22)の凹部(21)の形状も円弧状に限定されない。   In addition, each part structure of this invention is not restricted to the said embodiment, A various deformation | transformation is possible within the technical scope as described in a claim. For example, the position and the number of the through-hole portions (17) are not limited to the above embodiment, and can be changed as necessary. Further, the shape of the through hole portion (17) is not limited to a circular shape, and the shape of the concave portion (21) of the ceramic substrate chip (22) of the electronic component element (2) is not limited to an arc shape.

図１には９つの素子領域(12)が集合した集合基板(１)を示したが、素子領域(12)の数を限定するものではない。また、スルーホール部(17)がセラミック基板(11)を貫通していない構成でもよく、これによって、電子部品素子(２)はセラミック基板チップ(22)の凹部(21)がセラミック基板チップ(22)を厚さ方向に貫通していない構成となる。また、電子部品素子(２)のセラミック基板チップ(22)の凹部(21)には、セラミック基板チップ(22)の厚さ方向の一部の領域にのみ、導電層(24)とセラミック部(26)を形成した構成も採用可能である。   Although FIG. 1 shows a collective substrate (1) in which nine element regions (12) are assembled, the number of element regions (12) is not limited. Further, the through hole portion (17) may not penetrate the ceramic substrate (11), whereby the electronic component element (2) has the concave portion (21) of the ceramic substrate chip (22) formed of the ceramic substrate chip (22). ) In the thickness direction. In addition, in the concave portion (21) of the ceramic substrate chip (22) of the electronic component element (2), the conductive layer (24) and the ceramic portion (only in a partial region in the thickness direction of the ceramic substrate chip (22)). A configuration in which 26) is formed can also be adopted.

また、セラミック基板(11)は４枚のセラミックグリーンシート(４)から構成されたものとして説明したが、セラミックグリーンシート(４)の数を限定するものではない。またセラミック基板(11)は一枚の厚いセラミックグリーンシートから構成してもよい。   Moreover, although the ceramic substrate (11) was demonstrated as what was comprised from four ceramic green sheets (4), the number of ceramic green sheets (4) is not limited. The ceramic substrate (11) may be composed of a single thick ceramic green sheet.

本発明のセラミック集合基板の斜視図である。It is a perspective view of the ceramic aggregate substrate of this invention. 図１の一部を破断して示す拡大斜視図である。It is an expansion perspective view which fractures | ruptures and shows a part of FIG. 本発明の電子部品素子の斜視図である。It is a perspective view of the electronic component element of this invention. 図３の要部を拡大して示す斜視図である。It is a perspective view which expands and shows the principal part of FIG. 本発明の電子部品素子を製造するための導電ペースト印刷工程を示す斜視図である。It is a perspective view which shows the electrically conductive paste printing process for manufacturing the electronic component element of this invention. 図５の一部を破断して示す拡大斜視図である。It is an expansion perspective view which fractures | ruptures and shows a part of FIG. 本発明の電子部品素子を製造するための積層工程を示す斜視図である。It is a perspective view which shows the lamination process for manufacturing the electronic component element of this invention. 本発明の電子部品素子を製造するための圧縮工程を示す斜視図である。It is a perspective view which shows the compression process for manufacturing the electronic component element of this invention. 本発明の電子部品素子を製造するためのセラミックペースト印刷工程を示す斜視図である。It is a perspective view which shows the ceramic paste printing process for manufacturing the electronic component element of this invention. 図９の一部を破断して示す拡大斜視図である。It is an expansion perspective view which fractures | ruptures and shows a part of FIG. 本発明の他のセラミック集合基板の斜視図である。It is a perspective view of the other ceramic aggregate substrate of this invention. 図１１の一部を破断して示す拡大斜視図である。It is an expansion perspective view which fractures | ruptures and shows a part of FIG. 本発明の他の電子部品素子の斜視図である。It is a perspective view of the other electronic component element of this invention. 本発明の他の電子部品素子を製造するためのセラミックペースト印刷工程を示す斜視図である。It is a perspective view which shows the ceramic paste printing process for manufacturing the other electronic component element of this invention. 図１４の一部を破断して示す拡大斜視図である。It is an expansion perspective view which fractures | ruptures and shows a part of FIG. 従来の集合基板の斜視図である。It is a perspective view of the conventional aggregate substrate. 従来の電子部品素子の斜視図である。It is a perspective view of the conventional electronic component element. 従来の他の集合基板の斜視図である。It is a perspective view of other conventional collective substrates. 従来の他の集合基板の切断面を示す斜視図である。It is a perspective view which shows the cut surface of the other conventional aggregate substrate. 従来の電子部品素子の配線可能領域を示す平面図である。It is a top view which shows the wiring possible area | region of the conventional electronic component element. 従来の他の電子部品素子の配線可能領域を示す平面図である。It is a top view which shows the wiring possible area | region of the other conventional electronic component element.

符号の説明Explanation of symbols

(１) 集合基板
(10) 集合基板
(11) セラミック基板
(12) 素子領域
(13) セラミック部
(14) 導電層
(15) 貫通孔
(16) セラミック部
(17) スルーホール部
(２) 電子部品素子
(21) 凹部
(22) セラミック基板チップ
(24) 導電層
(26) セラミック部
(３) 電子部品素子
(36) セラミック部
(４) セラミックグリーンシート
(40) 導電ペースト層
(41) 素子領域
(42) 貫通孔
(43) 集合セラミック体
(44) セラミックペースト層
(46) スルーホール部
(47) セラミックペースト層 (1) Assembly board
(10) Assembly board
(11) Ceramic substrate
(12) Device area
(13) Ceramic part
(14) Conductive layer
(15) Through hole
(16) Ceramic part
(17) Through hole
(2) Electronic component elements
(21) Recess
(22) Ceramic substrate chip
(24) Conductive layer
(26) Ceramic part
(3) Electronic component elements
(36) Ceramic part
(4) Ceramic green sheet
(40) Conductive paste layer
(41) Device area
(42) Through hole
(43) Aggregate ceramic body
(44) Ceramic paste layer
(46) Through hole
(47) Ceramic paste layer

Claims (10)

複数の素子領域(12)が集合してなる集合基板であって、セラミック基板(11)と、該セラミック基板(11)に前記素子領域(12)の境界線に沿って配置された１或いは複数のスルーホール部(17)とを具え、各スルーホール部(17)は、セラミック基板(11)をその厚さ方向に伸びる孔と、該孔の内周面に密着して筒状に形成された金属製の導電層(14)とから構成されているセラミック集合基板において、前記スルーホール部(17)を構成する導電層(14)の内周面に密着してセラミック部が形成されていることを特徴とするセラミック集合基板。   An aggregate substrate formed by aggregating a plurality of element regions (12), the ceramic substrate (11), and one or a plurality of elements disposed on the ceramic substrate (11) along a boundary line of the element regions (12) Each through-hole portion (17), and each through-hole portion (17) is formed in a cylindrical shape in close contact with the hole extending in the thickness direction of the ceramic substrate (11) and the inner peripheral surface of the hole. In the ceramic aggregate substrate composed of the metal conductive layer (14), the ceramic portion is formed in close contact with the inner peripheral surface of the conductive layer (14) constituting the through-hole portion (17). A ceramic aggregate substrate characterized by that. 前記孔は、セラミック基板(11)を貫通する貫通孔(15)である請求項１に記載のセラミック集合基板。   The ceramic aggregate substrate according to claim 1, wherein the hole is a through hole (15) penetrating the ceramic substrate (11). 前記セラミック部は、前記導電層(14)の内側に形成された中央孔と同軸の筒状に形成されている請求項１又は２に記載のセラミック集合基板。   The ceramic aggregate substrate according to claim 1 or 2, wherein the ceramic portion is formed in a cylindrical shape coaxial with a central hole formed inside the conductive layer (14). 前記セラミック部は、前記導電層(14)の内側に形成された中央孔に充填されて、該中央軸と同軸の柱状に形成されている請求項１又は２に記載のセラミック集合基板。   3. The ceramic aggregate substrate according to claim 1, wherein the ceramic portion is filled in a central hole formed inside the conductive layer (14) and is formed in a columnar shape coaxial with the central axis. 平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子において、
前記導電層(24)の内周面に密着してセラミック部が形成されており、セラミック基板チップ(22)の側面と同一面上に、前記導電層(24)の端面と前記セラミック部の端面とが露出していることを特徴とする電子部品素子。 An electronic component element having a flat ceramic substrate chip (22), wherein one or a plurality of side surfaces of the ceramic substrate chip (22) have a thickness between two surfaces of the ceramic substrate chip (22). In the electronic component element in which the concave portion (21) extending in the direction is provided and the metal conductive layer (24) is formed in close contact with the inner peripheral surface of the concave portion (21),
A ceramic portion is formed in close contact with the inner peripheral surface of the conductive layer (24), and the end surface of the conductive layer (24) and the end surface of the ceramic portion are flush with the side surface of the ceramic substrate chip (22). And an electronic component element characterized by being exposed. 前記セラミック部は、前記導電層(24)の内周面に沿って拡がる層状に形成されている請求項５に記載の電子部品素子。   The electronic component element according to claim 5, wherein the ceramic part is formed in a layer shape extending along an inner peripheral surface of the conductive layer. 前記セラミック部は、前記導電層(24)の形状に沿う１つの側面と１つ又は２つの平坦な側面とを有する柱状に形成されている請求項５に記載の電子部品素子。   The electronic component element according to claim 5, wherein the ceramic portion is formed in a columnar shape having one side surface and one or two flat side surfaces along the shape of the conductive layer (24). 平板状のセラミック基板チップ(22)を具えた電子部品素子であって、該セラミック基板チップ(22)の側面の１或いは複数箇所には、セラミック基板チップ(22)の２面間をその厚さ方向に伸びる凹部(21)が凹設されると共に、該凹部(21)の内周面に密着して金属製の導電層(24)が形成されている電子部品素子の製造方法において、
複数の素子領域(41)が集合してなる集合セラミック体(43)であって、１枚のセラミックグリーンシート若しくは複数枚のセラミックグリーンシートの積層体からなるセラミック基板と、該セラミック基板に前記素子領域(41)間の境界線に沿って配置された１或いは複数のスルーホール部(46)とを具え、各スルーホール部(46)は、セラミック基板をその厚さ方向に伸びる孔(42)と、該孔(42)の内周面に密着して筒状に形成された導電ペースト層(40)とから構成されている集合セラミック体(43)を作製する第１工程と、
前記第１工程によって得られた集合セラミック体の各スルーホール部(46)に、導電ペースト層(40)の内周面を覆ってセラミックペーストを塗布する第２工程と、
前記第２工程によってセラミックペーストの塗布された集合セラミック体に焼成を施して、複数の素子領域(41)が集合してなるセラミック集合基板を得る第３工程
とを有することを特徴とする電子部品素子の製造方法。 An electronic component element having a flat ceramic substrate chip (22), wherein one or a plurality of side surfaces of the ceramic substrate chip (22) have a thickness between two surfaces of the ceramic substrate chip (22). In the method of manufacturing an electronic component element in which a concave portion (21) extending in the direction is provided, and a metal conductive layer (24) is formed in close contact with the inner peripheral surface of the concave portion (21).
A ceramic assembly (43) in which a plurality of element regions (41) are aggregated, a ceramic substrate made of one ceramic green sheet or a laminate of a plurality of ceramic green sheets, and the element on the ceramic substrate One or a plurality of through-hole portions (46) arranged along the boundary line between the regions (41), and each through-hole portion (46) is a hole (42) extending in the thickness direction of the ceramic substrate. And a first step of producing an aggregate ceramic body (43) composed of a conductive paste layer (40) formed in a cylindrical shape in close contact with the inner peripheral surface of the hole (42),
A second step of applying a ceramic paste to each through-hole portion (46) of the aggregate ceramic body obtained by the first step so as to cover the inner peripheral surface of the conductive paste layer (40);
A third step of obtaining a ceramic aggregate substrate in which a plurality of element regions (41) are aggregated by firing the aggregate ceramic body coated with the ceramic paste in the second step. Device manufacturing method. 前記第１工程は、複数枚のセラミックグリーンシート(４)のそれぞれに前記孔(42)を開設した後、該孔(42)の内周面を覆って導電ペースト層(40)を形成し、これによって得られた複数枚のセラミックグリーンシートを積層して加圧することにより、前記集合セラミック体(43)を得る請求項８に記載の電子部品素子の製造方法。   In the first step, after opening the hole (42) in each of a plurality of ceramic green sheets (4), a conductive paste layer (40) is formed covering the inner peripheral surface of the hole (42), The method of manufacturing an electronic component element according to claim 8, wherein the ceramic body (43) is obtained by laminating and pressing a plurality of ceramic green sheets obtained in this manner. 前記第３工程を経て得られたセラミック集合基板をダイサーにより前記素子領域間の境界線に沿って切断し、複数のセラミック基板チップ(22)を得る第４工程を有している請求項８又は９に記載の電子部品素子の製造方法。   9. The fourth step of obtaining a plurality of ceramic substrate chips (22) by cutting the ceramic aggregate substrate obtained through the third step along a boundary line between the element regions by a dicer. 9. A method for producing an electronic component device according to 9, wherein
JP2005285118A 2005-09-29 2005-09-29 Electronic component element, method of manufacturing the same and aggregate substrate thereof Withdrawn JP2007096097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005285118A JP2007096097A (en) 2005-09-29 2005-09-29 Electronic component element, method of manufacturing the same and aggregate substrate thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005285118A JP2007096097A (en) 2005-09-29 2005-09-29 Electronic component element, method of manufacturing the same and aggregate substrate thereof

Publications (1)

Publication Number Publication Date
JP2007096097A true JP2007096097A (en) 2007-04-12

Family

ID=37981416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005285118A Withdrawn JP2007096097A (en) 2005-09-29 2005-09-29 Electronic component element, method of manufacturing the same and aggregate substrate thereof

Country Status (1)

Country Link
JP (1) JP2007096097A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026430A (en) * 2010-05-26 2013-04-03 泰科电子公司 Planar inductor devices
CN110881251A (en) * 2019-11-29 2020-03-13 捷开通讯(深圳)有限公司 Main board
CN113784549A (en) * 2021-09-08 2021-12-10 广东和鑫达电子股份有限公司 Novel X-RAY target hole design method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103026430A (en) * 2010-05-26 2013-04-03 泰科电子公司 Planar inductor devices
CN110881251A (en) * 2019-11-29 2020-03-13 捷开通讯(深圳)有限公司 Main board
CN110881251B (en) * 2019-11-29 2021-05-07 捷开通讯(深圳)有限公司 Main board
CN113784549A (en) * 2021-09-08 2021-12-10 广东和鑫达电子股份有限公司 Novel X-RAY target hole design method

Similar Documents

Publication Publication Date Title
CN109390138B (en) Inductor component
JP4703342B2 (en) Wiring board manufacturing method
JP5236371B2 (en) Manufacturing method of ceramic parts
JP5340544B2 (en) Electronic device and manufacturing method thereof
JP2007096097A (en) Electronic component element, method of manufacturing the same and aggregate substrate thereof
JP4548110B2 (en) Manufacturing method of chip parts
CN110381664B (en) Manufacturing method of PCB with cavity and PCB
JP4623305B2 (en) Manufacturing method of laminated electronic component
JPH11329895A (en) Manufacture of laminated electronic part and its characteristic measuring method
JP4372493B2 (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP2006324462A (en) Chip component
JP2007053206A (en) Electronic component and manufacturing method thereof
JP2005072539A (en) Method of manufacturing ceramic green sheet, and method of manufacturing electronic component using the ceramic green sheet
JP6121860B2 (en) Wiring board and electronic device
JP3257531B2 (en) Multilayer electronic components
JP2007250758A (en) Multi-piece wiring board and its manufacturing method
JP2000068149A (en) Laminated electronic component and manufacture therefor
JP4434754B2 (en) Electronic devices and intermediate products
JP4682608B2 (en) Manufacturing method of chip parts
JP4140631B2 (en) Manufacturing method of electronic parts
JP4682609B2 (en) Manufacturing method of chip parts
KR102436222B1 (en) Embedded multilayer ceramic electronic component, manufacturing method thereof and print circuit board having embedded multilayer ceramic electronic component
JP2006253600A (en) Method for manufacturing wiring board
JP2006173162A (en) Chip component
KR100519813B1 (en) terminal structure of multi-layer substrate and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100806