JP2007053206A - Electronic component and manufacturing method thereof - Google Patents

Electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP2007053206A
JP2007053206A JP2005236800A JP2005236800A JP2007053206A JP 2007053206 A JP2007053206 A JP 2007053206A JP 2005236800 A JP2005236800 A JP 2005236800A JP 2005236800 A JP2005236800 A JP 2005236800A JP 2007053206 A JP2007053206 A JP 2007053206A
Authority
JP
Japan
Prior art keywords
ceramic green
electrode
holes
green sheet
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005236800A
Other languages
Japanese (ja)
Inventor
Takayoshi Ushijima
孝嘉 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005236800A priority Critical patent/JP2007053206A/en
Publication of JP2007053206A publication Critical patent/JP2007053206A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component, where the generation of cracks has been suppressed, and to provide a manufacturing method of the electronic component. <P>SOLUTION: The manufacturing method of a laminated ceramic capacitor 36 comprises a step for forming a via electrode 27, having a connection pad section 26b overflowing from a surface 12a of ceramic green sheets 12 in a via hole 18 of the plurality of ceramic green sheets 12 in which the via hole 18 is formed and a recess 27a extended to a position that is lower than the surface height position of the ceramic green sheets 12 through the connection pad section 26b; and a step for laminating the plurality of ceramic green sheets 12 so that the via hole 18 in which a via electrode 27 is formed overlaps. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、貫通電極を有する電子部品及びその製造方法に関し、特に、積層セラミック配線基板、積層セラミックパッケージ、積層セラミックコンデンサ、積層圧電素子等のセラミック積層電子部品及びその製造方法に関するものである。   The present invention relates to an electronic component having a through electrode and a method for manufacturing the same, and more particularly to a ceramic multilayer electronic component such as a multilayer ceramic wiring board, a multilayer ceramic package, a multilayer ceramic capacitor, and a multilayer piezoelectric element, and a method for manufacturing the same.

この技術の分野における電子部品として、例えば、積層セラミックコンデンサが挙げられる。この積層セラミックコンデンサにおいては、等価直列抵抗、等価直列インダクタンスを低くするために、内部電極間をビア電極で接続する構造が増えてきている。このようなコンデンサの作製には、以下のような製造方法が用いられていた。   As an electronic component in this technical field, for example, a multilayer ceramic capacitor can be cited. In this multilayer ceramic capacitor, in order to reduce the equivalent series resistance and the equivalent series inductance, a structure in which internal electrodes are connected by via electrodes is increasing. For manufacturing such a capacitor, the following manufacturing method has been used.

まず、セラミックグリーンシートに、レーザやマイクロドリル、パンチング等を用いて、例えば直径１００μｍ程度の貫通孔を形成する。次に、スクリーン印刷法によって、上記セラミックグリーンシートに導電性ペーストを印刷して、セラミックグリーンシート上に内部電極を形成すると同時に上記貫通孔内に導電性ペーストを充填する。または、スクリーン印刷法によって、セラミックグリーンシート上への内部電極の形成と、貫通孔内への導電性ペーストの充填を別工程でおこなう。その後、複数のセラミックグリーンシートを、上下に重なるセラミックグリーンシートの貫通孔の位置が合致するように積層して、積層体を形成し、得られた積層体に対して切断処理及び焼成処理をほどこすことにより、積層セラミックコンデンサが完成する。   First, a through hole having a diameter of, for example, about 100 μm is formed in a ceramic green sheet using a laser, a micro drill, punching, or the like. Next, a conductive paste is printed on the ceramic green sheet by a screen printing method to form internal electrodes on the ceramic green sheet, and at the same time, the conductive paste is filled into the through holes. Alternatively, the internal electrodes are formed on the ceramic green sheet and the conductive paste is filled in the through holes by separate processes by screen printing. Thereafter, a plurality of ceramic green sheets are laminated so that the positions of the through holes of the ceramic green sheets that overlap each other coincide with each other to form a laminate, and the obtained laminate is subjected to cutting treatment and firing treatment. By rubbing, a multilayer ceramic capacitor is completed.

近年、上記積層セラミックコンデンサに代表される電子部品においては、小型化の要求がさらに高まっており、そのためにさらなる薄層多層化が必要となってきた。すなわち、この薄層多層化のために、内部電極をセラミックグリーンシート上に薄く印刷する必要が生じてきた。それにより、貫通孔を導電性ペーストで十分に充たすためには、内部電極のスクリーン印刷とは別工程で、貫通孔充填のためのスクリーン印刷がおこなわれるようになった。
特開平１０−２７０２８２号公報 In recent years, electronic components typified by the multilayer ceramic capacitor have been increasingly demanded for miniaturization, and for that reason, further multilayering has become necessary. That is, for the purpose of thinning and multilayering, it has become necessary to print the internal electrode thinly on the ceramic green sheet. As a result, in order to sufficiently fill the through holes with the conductive paste, screen printing for filling the through holes is performed in a separate process from the screen printing of the internal electrodes.
JP-A-10-270282

このとき、スクリーン印刷法の印刷精度の問題から、貫通孔充填のための印刷は、上記貫通孔の直径よりも大径のペースト透過孔を設けたスクリーンパターンでおこなう必要があった。すなわち、導電性ペーストは、セラミックグリーンシートの面方向においては、貫通孔の周縁のシート上にはみ出すように印刷されていた。   At this time, due to the problem of printing accuracy of the screen printing method, it was necessary to perform printing for filling the through holes with a screen pattern provided with paste transmission holes having a diameter larger than the diameter of the through holes. That is, the conductive paste was printed so as to protrude onto the peripheral sheet of the through hole in the surface direction of the ceramic green sheet.

加えて、上記焼成処理の際に導電性ペーストは収縮するが、この収縮によって上下に重なるビア電極同士が接触せずに導通不良が発生してしまう事態を確実に回避するために、導電性ペーストは、セラミックグリーンシートの高さ方向においては、シート表面から盛り上がるように印刷されていた。   In addition, the conductive paste shrinks during the above baking treatment, and in order to reliably avoid a situation in which conduction failure occurs due to the contraction of the via electrodes that overlap vertically with each other, the conductive paste Was printed so as to rise from the surface of the ceramic green sheet in the height direction.

そして、このような導電性ペーストを印刷したセラミックグリーンシートを複数積層した場合には、ビア電極周辺がその他の場所よりも***してしまう。このような場合には、積層方向からのプレスをおこなった際に、ビア電極周辺に選択的に大きな圧力が加わってしまうため、その結果、ビア電極近傍にクラックが発生することがあった。   When a plurality of ceramic green sheets on which such a conductive paste is printed are stacked, the periphery of the via electrode rises more than other places. In such a case, when pressing from the stacking direction, a large pressure is selectively applied to the periphery of the via electrode, and as a result, cracks may occur in the vicinity of the via electrode.

そこで、本発明は、上述の課題を解決するためになされたもので、クラックの発生が抑制された電子部品及びその製造方法を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, and an object thereof is to provide an electronic component in which generation of cracks is suppressed and a method for manufacturing the electronic component.

本発明に係る電子部品の製造方法においては、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部と、接続パッド部を貫通してセラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成するステップと、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層するステップとを備えることを特徴とする。   In the manufacturing method of the electronic component according to the present invention, the through holes of the plurality of ceramic green sheets in which the through holes are formed, the main body portion filled in the through holes, and the upper side of the upper surface of the ceramic green sheet, And forming a via electrode having a connection pad portion formed integrally with the main body portion, and a recess extending through the connection pad portion to a position lower than the surface height position of the ceramic green sheet; And laminating a plurality of ceramic green sheets so that the through-holes in which are formed overlap.

また、本発明に係る電子部品の製造方法は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部とを有し、且つ、貫通孔の容積に関する充填率が１００％未満であるビア電極を形成するステップと、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層するステップとを備えることを特徴とする。   Further, the electronic component manufacturing method according to the present invention is located above the upper surface of the ceramic green sheet and the main body filled in the through holes of the plurality of ceramic green sheets in which the through holes are formed. And a step of forming a via electrode having a connection pad portion formed integrally with the main body portion and having a filling rate with respect to the volume of the through-hole of less than 100%, and a through hole in which the via electrode is formed And laminating a plurality of ceramic green sheets so that the holes overlap.

これらの電子部品の製造方法においては、セラミックグリーンシートを積層した際に、その積層時のプレス圧によって、セラミックグリーンシートの上面より上側に位置する接続パッド部の少なくとも一部が貫通孔内に入り込む。それにより、積層後におけるビア電極周辺の***が抑えられるため、クラックの発生が抑制された電子部品が得られる。   In these electronic component manufacturing methods, when the ceramic green sheets are stacked, at least a part of the connection pad portion located above the upper surface of the ceramic green sheets enters the through-holes by the pressing pressure at the time of stacking. . Thereby, since the protrusion around the via electrode after lamination is suppressed, an electronic component in which generation of cracks is suppressed can be obtained.

また、セラミックグリーンシートの厚さが２０μｍ以下であることが好ましい。この場合、低背化が図られた電子部品が得られる。この電子部品が積層セラミックコンデンサである場合には、さらに静電容量の増大が図られる。   The thickness of the ceramic green sheet is preferably 20 μm or less. In this case, an electronic component with a reduced height can be obtained. When the electronic component is a multilayer ceramic capacitor, the capacitance can be further increased.

また、セラミックグリーンシートを積層する際、少なくとも５０枚のセラミックグリーンシートを積層することが好ましい。この場合、例えば、電子部品として積層セラミックコンデンサを作製する場合には、静電容量の増大が実現される。   Moreover, when laminating ceramic green sheets, it is preferable to laminate at least 50 ceramic green sheets. In this case, for example, when a multilayer ceramic capacitor is produced as an electronic component, an increase in capacitance is realized.

本発明に係る電子部品は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部と、接続パッド部を貫通してセラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成すると共に、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層した後に焼成されたことを特徴とする。   The electronic component according to the present invention includes a main body portion filled in the through holes of the plurality of ceramic green sheets in which the through holes are formed, an upper side of the upper surface of the ceramic green sheet, and the main body portion. Forming a via electrode having a connection pad portion integrally formed with the concave portion extending through the connection pad portion to a position lower than the surface height position of the ceramic green sheet, and the through electrode formed with the via electrode It is characterized by firing after laminating a plurality of ceramic green sheets so that the holes overlap.

本発明に係る電子部品は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部とを有し、且つ、貫通孔の容積に関する充填率が１００％未満であるビア電極を形成すると共に、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層した後に焼成されたことを特徴とする。   The electronic component according to the present invention includes a main body portion filled in the through holes of the plurality of ceramic green sheets in which the through holes are formed, an upper side of the upper surface of the ceramic green sheet, and the main body portion. And a connection pad portion formed integrally with each other, and a via electrode having a filling rate with respect to the volume of the through hole of less than 100% is formed, and the through hole in which the via electrode is formed overlaps, It is characterized by being fired after laminating a plurality of ceramic green sheets.

これらの電子部品においては、セラミックグリーンシートを積層した際に、その積層時のプレス圧によって、セラミックグリーンシートの上面より上側に位置する接続パッド部の少なくとも一部が貫通孔内に入り込んでいる。それにより、積層後におけるビア電極周辺の***が抑えられているため、クラックの発生が抑制された電子部品が実現されている。   In these electronic components, when the ceramic green sheets are laminated, at least a part of the connection pad portion located above the upper surface of the ceramic green sheet is inserted into the through hole due to the press pressure at the time of lamination. Thereby, since the protrusion around the via electrode after lamination is suppressed, an electronic component in which generation of cracks is suppressed is realized.

また、セラミックグリーンシートの焼成後の厚さが１７μｍ以下であることが好ましい。この場合、低背化が図られた電子部品が得られる。この電子部品が積層セラミックコンデンサである場合には、さらに静電容量の増大が図られる。   Moreover, it is preferable that the thickness after baking of a ceramic green sheet is 17 micrometers or less. In this case, an electronic component with a reduced height can be obtained. When the electronic component is a multilayer ceramic capacitor, the capacitance can be further increased.

また、少なくとも５０枚のセラミックグリーンシートが積層された後に焼成された電子部品であってもよい。この場合、この電子部品が例えば積層セラミックコンデンサである場合、静電容量の増大が実現される。   Further, it may be an electronic component fired after at least 50 ceramic green sheets are laminated. In this case, when the electronic component is, for example, a multilayer ceramic capacitor, an increase in capacitance is realized.

本発明によれば、クラックの発生が抑制された電子部品及びその製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the electronic component with which generation | occurrence | production of the crack was suppressed and its manufacturing method are provided.

以下、添付図面を参照して本発明に係る電子部品及びその製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。なお、本実施形態では、本発明に係る電子部品として、積層セラミックコンデンサを例にとって説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment that is considered to be the best in carrying out an electronic component and a manufacturing method thereof according to the invention will be described in detail with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected about the same or equivalent element, and the description is abbreviate | omitted when description overlaps. In this embodiment, a multilayer ceramic capacitor will be described as an example of the electronic component according to the present invention.

まず始めに、本実施形態に係る積層セラミックコンデンサを作製する手順について説明する。   First, the procedure for producing the multilayer ceramic capacitor according to this embodiment will be described.

本実施形態に係る積層セラミックコンデンサを作製するにあたり、図１に示すように、表面１０ａに、正方形状を有し厚さ２０μｍ以下（例えば、１０μｍ）のセラミックグリーンシート（以下、単にグリーンシートと称す。）１２が形成された複数枚のキャリアフィルム１０を準備する。なお、図１（ａ）はキャリアフィルム１０の厚さ方向に直交する方向における断面図であり、図１（ｂ）は平面図である。   In producing the multilayer ceramic capacitor according to the present embodiment, as shown in FIG. 1, a ceramic green sheet (hereinafter simply referred to as a green sheet) having a square shape and a thickness of 20 μm or less (for example, 10 μm) is formed on the surface 10a. .) A plurality of carrier films 10 having 12 formed thereon are prepared. 1A is a cross-sectional view in a direction orthogonal to the thickness direction of the carrier film 10, and FIG. 1B is a plan view.

そして、その各キャリアフィルム１０のグリーンシート１２の表面１２ａに、図２及び図３に示すように、銀やニッケル等を含有した導体ペーストを用いて、公知の技術であるスクリーン印刷等により配線パターン電極１４を形成する。配線パターン電極１４として、図２（ａ）及び図２（ｂ）に示すように、２種類のパターンが用意されており、以下、説明の便宜上、必要に応じて、一方を配線パターン電極１４Ａ、他方を配線パターン電極１４Ｂと称す。   Then, on the surface 12a of the green sheet 12 of each carrier film 10, as shown in FIGS. 2 and 3, a wiring pattern is formed by screen printing or the like, which is a known technique, using a conductive paste containing silver or nickel. The electrode 14 is formed. As shown in FIG. 2A and FIG. 2B, two types of patterns are prepared as the wiring pattern electrode 14. For convenience of explanation, one of the wiring pattern electrodes 14 is connected to the wiring pattern electrode 14A, as necessary. The other is referred to as a wiring pattern electrode 14B.

図２（ａ）に示した配線パターン電極１４Ａには、複数の円孔１６が形成されている。それぞれの円孔１６の直径Ｄ１は同一となっており、規則的に配列されている。具体的には、最も近接する円孔１６同士の中心間距離がいずれも一定距離Ｌとなるように、斜め格子状に周期配列されている。 A plurality of circular holes 16 are formed in the wiring pattern electrode 14A shown in FIG. The diameter D 1 of the respective circular holes 16 has become the same, are regularly arranged. Specifically, the circular holes 16 that are closest to each other are periodically arranged in an oblique lattice shape so that the distance between the centers of the circular holes 16 is a constant distance L.

また、図２（ｂ）に示した配線パターン電極１４Ｂも、上記配線パターン電極１４Ａと同サイズの正方形状を有しており、複数の円孔１６が、最も近接する円孔１６同士の中心間距離がいずれも一定距離Ｌとなるように、斜め格子状に規則的に周期配列されている。ただし、この配線パターン電極１４Ｂの円孔１６の位置は、配線パターン電極１４Ａの円孔１６の位置と相対的に半周期（長さＬ／２）だけズレている。そのため、配線パターン電極１４Ａの円孔１６の位置は、配線パターン電極１４Ｂでは円孔１６のない位置に対応し、逆に、配線パターン電極１４Ｂの円孔１６の位置は、配線パターン電極１４Ａでは円孔１６のない位置に対応している。   Further, the wiring pattern electrode 14B shown in FIG. 2B also has a square shape having the same size as the wiring pattern electrode 14A, and a plurality of circular holes 16 are located between the centers of the adjacent circular holes 16. The distances are regularly arranged in an oblique lattice pattern so that the distances are constant. However, the position of the circular hole 16 of the wiring pattern electrode 14B is shifted by a half cycle (length L / 2) relative to the position of the circular hole 16 of the wiring pattern electrode 14A. Therefore, the position of the circular hole 16 in the wiring pattern electrode 14A corresponds to the position without the circular hole 16 in the wiring pattern electrode 14B, and conversely, the position of the circular hole 16 in the wiring pattern electrode 14B is circular in the wiring pattern electrode 14A. It corresponds to a position where there is no hole 16.

なお、８枚のキャリアフィルム１０のうち、半分の４枚のキャリアフィルム１０には配線パターン電極１４Ａを形成し、残りの半分の４枚のキャリアフィルム１０には配線パターン電極１４Ｂを形成する。以下、説明の便宜上、必要に応じて、キャリアフィルム１０及びグリーンシート１２のうち、配線パターン電極１４Ａが形成されたほうをキャリアフィルム１０Ａ及びグリーンシート１２Ａと称し、配線パターン電極１４Ｂが形成されたほうをキャリアフィルム１０Ｂ及びグリーンシート１２Ｂと称す。同様に、適宜、配線パターン電極１４Ａに形成された円孔を円孔１６Ａ、配線パターン電極１４Ｂに形成された円孔を円孔１６Ｂと称す。   Of the eight carrier films 10, the wiring pattern electrodes 14 </ b> A are formed on the four half carrier films 10, and the wiring pattern electrodes 14 </ b> B are formed on the remaining four carrier films 10. Hereinafter, for convenience of explanation, of the carrier film 10 and the green sheet 12, the one on which the wiring pattern electrode 14A is formed is referred to as the carrier film 10A and the green sheet 12A, and the one on which the wiring pattern electrode 14B is formed. Are referred to as carrier film 10B and green sheet 12B. Similarly, a circular hole formed in the wiring pattern electrode 14A is referred to as a circular hole 16A, and a circular hole formed in the wiring pattern electrode 14B is referred to as a circular hole 16B as appropriate.

次に、配線パターン電極１４が形成されたグリーンシート１２に、図４及び図５に示すように、配線パターン電極１４及びグリーンシート１２を貫通する円形断面のビア孔（貫通孔）１８をレーザ照射によって形成する。なお、このビア孔１８の直径はＤ２（例えば、５０μｍ）となっており、このＤ２は、上記配線パターン電極１４の円孔１６の直径Ｄ１よりも小さい。 Next, as shown in FIGS. 4 and 5, the green sheet 12 on which the wiring pattern electrode 14 is formed is irradiated with a laser beam through a circular cross-sectional via hole (through hole) 18 that penetrates the wiring pattern electrode 14 and the green sheet 12. Formed by. The diameter of the via hole 18 is D 2 (for example, 50 μm), and this D 2 is smaller than the diameter D 1 of the circular hole 16 of the wiring pattern electrode 14.

このビア孔１８の位置は、キャリアフィルム１０Ａにおいては、図４（ａ）に示すように、配線パターン電極１４Ａの円孔１６Ａの中心位置及び円孔１６Ａの中心位置から半周期（Ｌ／２）だけズレた位置（すなわち、配線パターン電極１４Ｂの円孔１６Ｂの中心位置）にそれぞれ形成されている。また、ビア孔１８の位置は、キャリアフィルム１０Ｂにおいても、図４（ｂ）に示すように、配線パターン電極１４Ａの円孔１６Ｂの中心位置及び円孔１６Ｂの中心位置から半周期（Ｌ／２）だけズレた位置（すなわち、配線パターン電極１４Ａの円孔１６Ａの中心位置）にそれぞれ形成されている。   In the carrier film 10A, as shown in FIG. 4A, the position of the via hole 18 is a half cycle (L / 2) from the center position of the circular hole 16A of the wiring pattern electrode 14A and the center position of the circular hole 16A. They are formed at positions shifted by a certain distance (that is, the center position of the circular hole 16B of the wiring pattern electrode 14B). In the carrier film 10B, as shown in FIG. 4B, the position of the via hole 18 is a half cycle (L / 2) from the center position of the circular hole 16B of the wiring pattern electrode 14A and the center position of the circular hole 16B. ), Respectively (ie, the center position of the circular hole 16A of the wiring pattern electrode 14A).

すなわち、ビア孔１８は、両配線パターン電極１４Ａ，１４Ｂとも同位置であって、配線パターン電極１４Ａの円孔１６Ａの位置及び配線パターン電極１４Ｂの円孔１６Ｂの位置のいずれか対応する位置に形成されており、その数も両配線パターン電極１４Ａ，１４Ｂで同数である。   That is, the via hole 18 is formed at the same position on both the wiring pattern electrodes 14A and 14B, and corresponds to either the position of the circular hole 16A of the wiring pattern electrode 14A or the position of the circular hole 16B of the wiring pattern electrode 14B. The number of the wiring pattern electrodes 14A and 14B is the same.

そして、ビア孔１８それぞれに、公知のスクリーン印刷技術を用いて導電性ペースト２０を充填する。なお、このスクリーン印刷に用いるスクリーンパターン２２には、上記ビア孔１８に対応する位置に、円孔１６の直径Ｄ１より小さくビア孔１８の直径Ｄ２より大きい直径Ｄ３の円形断面を有するペースト透過孔２４が設けられている（図７参照）。従って、ビア孔１８を導電性ペースト２０で確実に充たすために、ビア孔１８の容積よりも多くの導電性ペースト２０をビア孔１８に充填すると、その充填直後には図６及び図７に示すようなビア電極２６が形成される。 Then, each of the via holes 18 is filled with the conductive paste 20 using a known screen printing technique. The screen pattern 22 used for this screen printing has a paste having a circular cross section with a diameter D 3 smaller than the diameter D 1 of the circular hole 16 and larger than the diameter D 2 of the via hole 18 at a position corresponding to the via hole 18. A transmission hole 24 is provided (see FIG. 7). Therefore, in order to reliably fill the via hole 18 with the conductive paste 20, when the via hole 18 is filled with a larger amount of the conductive paste 20 than the volume of the via hole 18, as shown in FIG. 6 and FIG. Such a via electrode 26 is formed.

ビア電極２６は、ビア孔１８内に充填されている本体部２６ａと、グリーンシート１２の表面１２ａ又は配線パターン電極１４の表面１４ａより上側に位置する接続パッド部２６ｂとによって構成されている。なお、配線パターン電極１４の円孔１６の中心位置に形成されたビア孔１８のビア電極２６は、その接続パッド部２６ｂの直径が円孔１６の直径Ｄ１よりも小さいために配線パターン電極１４に接しておらず、このビア電極２６と配線パターン電極１４とは電気的に絶縁されている。一方、円孔１６の外部に形成されたビア電極２６は、配線パターン電極１４と導通されている。 The via electrode 26 includes a main body portion 26 a filled in the via hole 18 and a connection pad portion 26 b located above the surface 12 a of the green sheet 12 or the surface 14 a of the wiring pattern electrode 14. Incidentally, the via electrodes 26 of the via hole 18 formed at the center of the circular hole 16 of the wiring pattern electrode 14, the wiring pattern electrodes 14 to less than the diameter D 1 of the diameter of the connection pad portions 26b are circular hole 16 The via electrode 26 and the wiring pattern electrode 14 are electrically insulated from each other. On the other hand, the via electrode 26 formed outside the circular hole 16 is electrically connected to the wiring pattern electrode 14.

なお、上記導電性ペースト２０は、その金属成分の体積比率（いわゆる、メタルコンテンツ）が所定の比率（例えば、７０％）に調整されている。それにより、この導電性ペースト２０によって形成されたビア電極２６は、その乾燥時に、図８に示したような形状のビア電極２７に変形する。つまり、ビア電極２６は乾燥によって有機溶剤が蒸発し、接続パッド部２６ｂを高さ方向に貫通する凹部２７ａを有するビア電極２７となる。この凹部２７ａは、グリーンシート１２の表面１２ａの高さ位置（図８の破線位置）よりも低い位置まで延びている。そのため、ビア孔１８の容積に関するビア電極２７の充填率は８２％となっている。   In the conductive paste 20, the volume ratio (so-called metal content) of the metal component is adjusted to a predetermined ratio (for example, 70%). Thereby, the via electrode 26 formed by the conductive paste 20 is deformed into a via electrode 27 having a shape as shown in FIG. That is, the via electrode 26 becomes a via electrode 27 having a recess 27a penetrating the connection pad portion 26b in the height direction by evaporation of the organic solvent by drying. The concave portion 27a extends to a position lower than the height position of the surface 12a of the green sheet 12 (the broken line position in FIG. 8). Therefore, the filling rate of the via electrode 27 with respect to the volume of the via hole 18 is 82%.

以上のようなビア電極２７を各ビア孔１８に形成した後、グリーンシート１２をキャリアフィルム１０から剥がす。そして、図９に示すように、ビア電極２７の接続パッド部２６ｂが形成されている側を上向きにして複数枚のグリーンシート１２を重ねる。このとき、グリーンシート１２Ａのビア孔１８とグリーンシート１２Ｂのビア孔１８とが重なるように位置合わせして、グリーンシート１２Ａとグリーンシート１２Ｂとを交互に積層する。その結果、上下に重なるグリーンシート１２のビア電極２７同士が導通される。   After forming the via electrode 27 as described above in each via hole 18, the green sheet 12 is peeled off from the carrier film 10. Then, as shown in FIG. 9, the plurality of green sheets 12 are stacked with the side of the via electrode 27 where the connection pad portion 26b is formed facing upward. At this time, the green sheets 12A and the green sheets 12B are alternately stacked so that the via holes 18 of the green sheet 12A and the via holes 18 of the green sheet 12B overlap each other. As a result, the via electrodes 27 of the green sheet 12 that are vertically overlapped are electrically connected.

そして、積層されたグリーンシート１２の上下を、上記ビア電極２７の対応位置にビア電極２８が形成された上カバー層３０Ａとビア電極のない平坦な下カバー層３０Ｂとで挟んで積層体３２を形成し、この積層体３２を図１０に示すように上下方向（つまり、積層方向）からプレスする。このプレスのとき、そのプレス圧によって、グリーンシート１２の表面１２ａに溢れ出た接続パッド部２６ｂの一部が、図１１に示すようにビア孔１８内に入り込む。それにより、グリーンシート１２の表面に出ている接続パッド部２６ｂの体積が減少すると共に、接続パッド部２６ｂの高さも低くなる。   Then, the laminated body 32 is sandwiched between the upper cover layer 30A in which the via electrode 28 is formed at the position corresponding to the via electrode 27 and the flat lower cover layer 30B without the via electrode between the upper and lower sides of the laminated green sheet 12. Then, the laminated body 32 is pressed from above and below (that is, the laminating direction) as shown in FIG. At the time of this pressing, a part of the connection pad portion 26b overflowing on the surface 12a of the green sheet 12 enters the via hole 18 as shown in FIG. Thereby, the volume of the connection pad part 26b which has come out on the surface of the green sheet 12 is reduced, and the height of the connection pad part 26b is also reduced.

そして、この積層体３２を、必要に応じてチップサイズに切断した後、図１２に示すように脱脂／焼成装置３４によって脱脂処理及び焼成処理する。最後に、端子電極３５を得られた焼結体の上カバー層３０Ａのビア電極２８の対応位置に形成し、さらに焼付けをおこなうことで、積層セラミックコンデンサ３６の作製が完成する（図１３参照）。   And after cutting this laminated body 32 into chip size as needed, as shown in FIG. 12, it is degreased and baked with the degreasing / baking apparatus 34. FIG. Finally, the terminal electrode 35 is formed at a position corresponding to the via electrode 28 of the upper cover layer 30A of the obtained sintered body and further baked to complete the production of the multilayer ceramic capacitor 36 (see FIG. 13). .

この積層セラミックコンデンサ３６は、上カバー層３０Ａのビア電極２８側の面３６ａを搭載基板３８の主面３８ａに対面させた状態で、端子電極３５を搭載基板３８の主面３８ａ上に形成されたバンプ電極４０に接続する。ただし、配線パターン電極１４Ａに接続されている端子電極３５は陽極のバンプ電極４０に接続し、配線パターン電極１４Ｂに接続されている端子電極３５は陰極のバンプ電極４０に接続する。   In the multilayer ceramic capacitor 36, the terminal electrode 35 is formed on the main surface 38 a of the mounting substrate 38 with the surface 36 a on the via electrode 28 side of the upper cover layer 30 A facing the main surface 38 a of the mounting substrate 38. Connect to the bump electrode 40. However, the terminal electrode 35 connected to the wiring pattern electrode 14A is connected to the anode bump electrode 40, and the terminal electrode 35 connected to the wiring pattern electrode 14B is connected to the cathode bump electrode 40.

以上で説明したように、積層セラミックコンデンサ３６の作製時にグリーンシート１２に形成されるビア電極２７には凹部２７ａが形成されており、それによって、グリーンシート１２のビア孔１８の容積に関するビア電極２７の充填率が８２％となっている。そのため、積層体３２をプレスしたときは、図１１に示したように、ビア電極２７の接続パッド部２６ｂの一部がビア孔１８内に入り込むことができ、接続パッド部２６ｂの高さがＨ１からＨ２に下げられる。一方、従来のビア電極のように上述したような凹部のないビア電極では、上記プレス時に、接続パッド部はグリーンシート１２の表面１２ａ上から移動できないため、接続パッド部の高さはほとんど下がらない。すなわち、ビア電極２７が形成された積層体３２では、ビア電極２７周辺の***が従来に比べて有意に抑えられている。その結果、ビア電極周辺に選択的に大きな圧力が加わってしまう事態が抑制され、焼成後の積層セラミックコンデンサ３６のビア電極近傍におけるクラックの発生が抑えられる。 As described above, the recess 27a is formed in the via electrode 27 formed on the green sheet 12 when the multilayer ceramic capacitor 36 is manufactured, and thereby the via electrode 27 related to the volume of the via hole 18 of the green sheet 12 is formed. The filling rate is 82%. Therefore, when the laminated body 32 is pressed, as shown in FIG. 11, a part of the connection pad portion 26b of the via electrode 27 can enter the via hole 18, and the height of the connection pad portion 26b is H. It is lowered from 1 to H 2. On the other hand, in the case of the via electrode having no recess as described above like the conventional via electrode, since the connection pad portion cannot move from the surface 12a of the green sheet 12 during the pressing, the height of the connection pad portion hardly decreases. . That is, in the stacked body 32 in which the via electrode 27 is formed, the protrusion around the via electrode 27 is significantly suppressed as compared with the conventional case. As a result, a situation in which a large pressure is selectively applied around the via electrode is suppressed, and the occurrence of cracks in the vicinity of the via electrode of the fired multilayer ceramic capacitor 36 is suppressed.

加えて、積層セラミックコンデンサ３６においては、上述した***の抑制に伴って、その表面のうねりも従来に比べて抑制されている。このうねりが大きいと、端子電極３５と搭載基板３８のバンプ電極４０との全ての接続を確実におこなうことが困難となるため、積層セラミックコンデンサ３６では、端子電極３５２８と搭載基板３８のバンプ電極４０との接続においても改善が図られている。   In addition, in the monolithic ceramic capacitor 36, along with the suppression of the above-described bulge, the surface undulation is also suppressed as compared with the conventional case. If this undulation is large, it is difficult to reliably connect all of the terminal electrode 35 and the bump electrode 40 of the mounting substrate 38, so that in the multilayer ceramic capacitor 36, the terminal electrode 3528 and the bump electrode 40 of the mounting substrate 38 are used. Improvements have also been made in connection with the.

なお、ビア電極２７の充填率は、８２％に限らず、１００％未満であれば適宜変更してもよい。ただし、積層体３２を焼成処理した際に、グリーンシート１２だけでなくビア電極２７も収縮するため、ビア電極２７が上下のビア電極２７と確実に導通を図れるように、ビア電極２７の充填率を例えば６０％以上としてもよい。   The filling rate of the via electrode 27 is not limited to 82%, and may be changed as appropriate as long as it is less than 100%. However, when the laminated body 32 is fired, not only the green sheet 12 but also the via electrode 27 contracts, so the filling rate of the via electrode 27 can be ensured so that the via electrode 27 can be electrically connected to the upper and lower via electrodes 27. For example, it may be 60% or more.

なお、ビア電極２７の充填率の調整は、導電性ペースト２０の金属成分の体積比率を調整する以外に、以下のような方法を用いることもできる。すなわち、導電性ペースト２０の他の物性値（例えば、共材含有率、粘度等）を変更したり、スクリーンパターン２２を変更したり、印刷条件を変えたりすることによって、ビア電極２７の充填率を調整することも可能である。   The filling rate of the via electrode 27 can be adjusted by the following method in addition to adjusting the volume ratio of the metal component of the conductive paste 20. That is, the filling rate of the via electrode 27 can be changed by changing other physical property values (for example, common material content, viscosity, etc.) of the conductive paste 20, changing the screen pattern 22, or changing printing conditions. It is also possible to adjust.

なお、積層セラミックコンデンサ３６の作製に用いたグリーンシート１２の厚さは２０μｍ以下となっており、収縮率が０．８５程度で換算すると焼成後のグリーンシート１２の厚さは１７μｍ以下となっているため、積層セラミックコンデンサ３６においては静電容量の増大が図られている。加えて、このようにグリーンシート１２を薄くすると、電子部品全般において低背化（すなわち、小型化）が実現される。さらに、積層セラミックコンデンサ３６を、少なくとも５０枚のグリーンシート１２で構成することで、大きな静電容量を有する積層セラミックコンデンサが得られる。なお、この程度にまで薄いグリーンシート１２において、上述した積層セラミックコンデンサ３６の表面の***及びうねりの影響が顕著となってくる。   In addition, the thickness of the green sheet 12 used for the production of the multilayer ceramic capacitor 36 is 20 μm or less, and the thickness of the green sheet 12 after firing is 17 μm or less when the shrinkage rate is converted to about 0.85. Therefore, the capacitance of the multilayer ceramic capacitor 36 is increased. In addition, when the green sheet 12 is thinned in this way, a reduction in height (that is, downsizing) is realized in all electronic components. Furthermore, by forming the multilayer ceramic capacitor 36 with at least 50 green sheets 12, a multilayer ceramic capacitor having a large capacitance can be obtained. It should be noted that in the green sheet 12 that is thin to this extent, the effects of the above-described bulge and undulation of the surface of the multilayer ceramic capacitor 36 become prominent.

以下、本発明の効果をより一層明らかなものとするため、実施例および比較例を用いて説明する。   Hereinafter, in order to further clarify the effects of the present invention, description will be made using examples and comparative examples.

上述した積層体３２と略同様であり、ビア孔１８の容積に関する充填率の異なるビア電極２７を備えた複数の積層体３２試料（＃１〜＃６）をそれぞれ９０個ずつ用意して、各積層体試料（積層数１４０枚）を焼成処理した際のクラックが発生した試料の割合（クラック発生率）を測定した。なお、ビア電極２７の充填率の調整は、メタルコンテンツを変えることによりおこなった。   It is substantially the same as the above-described laminated body 32, and 90 pieces of laminated body 32 samples (# 1 to # 6) each provided with via electrodes 27 having different filling rates with respect to the volume of the via holes 18 are prepared. The ratio (crack generation rate) of the samples in which cracks occurred when the laminate sample (the number of laminated layers: 140) was fired was measured. The filling rate of the via electrode 27 was adjusted by changing the metal content.

具体的なクラック発生率の測定方法は、各積層体試料を焼成処理した後、各試料をビア電極２７が分断されるように積層方向に切断して、その断面のビア電極近傍にクラックが発生しているか否かを顕微鏡によって観察した。その測定結果は、図１４の表に示したとおりである。   Specifically, the crack generation rate is measured by firing each laminated body sample, then cutting each sample in the stacking direction so that the via electrode 27 is divided, and generating cracks in the vicinity of the via electrode in the cross section. It was observed with a microscope. The measurement results are as shown in the table of FIG.

この測定結果から明らかなように、ビア電極２７の充填率が１００％以上である試料＃１及び＃２については、いくつかの試料においてクラックが観察された。一方、ビア電極２７の充填率が１００％未満である試料＃３〜＃６については、クラックが全く観察されなかった。以上のことから、ビア電極２７の充填率が１００％未満である試料＃３〜＃６では、クラックの発生が有意に抑制されることが確認された。   As is apparent from the measurement results, cracks were observed in some samples # 1 and # 2 in which the filling rate of the via electrode 27 was 100% or more. On the other hand, no cracks were observed for Samples # 3 to # 6 in which the filling rate of the via electrode 27 was less than 100%. From the above, it was confirmed that the occurrence of cracks was significantly suppressed in Samples # 3 to # 6 in which the filling rate of the via electrode 27 was less than 100%.

なお、図１４の表には、各積層体３２試料の焼成処理後におけるビア孔の充填状態も併せて示している。すなわち、ビア電極２７の充填率が６０％以上である試料＃１〜＃５については、焼成処理後のビア孔１８にビア電極２７が十分に充填されていたのに対し、ビア電極２７の充填率が５９％である試料＃６では、焼成処理後のビア電極２７の充填が不十分であった。この結果から、ビア電極２７の充填率が６０％以上である場合には、ビア電極２７がビア孔１８を十分に充填して、ビア電極２７が上下のビア電極２７と確実に導通を図れることが確認された。   The table in FIG. 14 also shows the filling state of via holes after the firing process of each laminate 32 sample. That is, for the samples # 1 to # 5 in which the filling rate of the via electrode 27 is 60% or more, the via electrode 27 was sufficiently filled in the via hole 18 after the firing treatment, whereas the filling of the via electrode 27 was performed. In sample # 6 having a rate of 59%, the filling of the via electrode 27 after the baking treatment was insufficient. From this result, when the filling rate of the via electrode 27 is 60% or more, the via electrode 27 sufficiently fills the via hole 18, and the via electrode 27 can be surely connected to the upper and lower via electrodes 27. Was confirmed.

本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、本発明が適用される電子部品としては、上記積層セラミックコンデンサの他に、積層セラミック基板、積層セラミックパッケージ、積層圧電素子等のセラミック積層電子部品が挙げられる。また、積層数は５０層以上に限定されず、所望の積層数に適宜変更可能である。   The present invention is not limited to the above embodiment, and various modifications are possible. For example, examples of the electronic component to which the present invention is applied include ceramic multilayer electronic components such as a multilayer ceramic substrate, a multilayer ceramic package, and a multilayer piezoelectric element in addition to the multilayer ceramic capacitor. Further, the number of stacked layers is not limited to 50 or more, and can be appropriately changed to a desired number of stacked layers.

本発明の実施形態に係る電子部品を作製する際に用いるキャリアフィルムとグリーンシートとを示した図である。It is the figure which showed the carrier film and green sheet which are used when producing the electronic component which concerns on embodiment of this invention. 図１のグリーンシート上に形成される配線パターン電極を示した平面図である。It is the top view which showed the wiring pattern electrode formed on the green sheet of FIG. 図２のＩＩＩ−ＩＩＩ線断面図である。It is the III-III sectional view taken on the line of FIG. 図２のグリーンシートに形成されたビア孔を示した平面図である。FIG. 3 is a plan view showing via holes formed in the green sheet of FIG. 2. 図４のＶ−Ｖ線断面図である。It is the VV sectional view taken on the line of FIG. 図４のグリーンシートに形成されたビア電極を示した平面図である。FIG. 5 is a plan view showing via electrodes formed on the green sheet of FIG. 4. 図６のＶＩＩ−ＶＩＩ線断面図である。It is the VII-VII sectional view taken on the line of FIG. 図６に示したビア電極の乾燥後におけるビア電極形状を示した断面図である。It is sectional drawing which showed the via electrode shape after the via electrode shown in FIG. 6 was dried. 配線パターン電極の積層状態を示した図である。It is the figure which showed the lamination | stacking state of the wiring pattern electrode. 本発明の実施形態に係る積層体を示した概略断面図である。It is the schematic sectional drawing which showed the laminated body which concerns on embodiment of this invention. プレス後のビア電極形状を示した概略断面図である。It is the schematic sectional drawing which showed the via electrode shape after a press. 図９の積層体に適用する脱脂／焼成装置を示した図である。It is the figure which showed the degreasing / baking apparatus applied to the laminated body of FIG. 本発明の実施形態に係る電子部品を示した概略断面図である。It is the schematic sectional drawing which showed the electronic component which concerns on embodiment of this invention. 本発明の実施例に係るクラック発生率の測定結果を示した表である。It is the table | surface which showed the measurement result of the crack incidence rate which concerns on the Example of this invention.

符号の説明Explanation of symbols

１２，１２Ａ，１２Ｂ…セラミックグリーンシート、１８…ビア孔、２６，２７…ビア電極、２６ｂ…接続パッド部、３６，３６Ａ…積層セラミックコンデンサ。
12, 12A, 12B ... ceramic green sheet, 18 ... via hole, 26, 27 ... via electrode, 26b ... connection pad, 36, 36A ... multilayer ceramic capacitor.

Claims (8)

貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部と、前記接続パッド部を貫通して前記セラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成するステップと、
前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層するステップとを備える、電子部品の製造方法。 A body portion filled in the through-holes of the plurality of ceramic green sheets in which the through-holes are formed, a position above the upper surface of the ceramic green sheet, and integrally with the body portion Forming a via electrode having a formed connection pad portion and a recess extending through the connection pad portion to a position lower than the surface height position of the ceramic green sheet;
Laminating the plurality of ceramic green sheets so that the through-holes in which the via electrodes are formed overlap with each other. 貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部とを有し、且つ、前記貫通孔の容積に関する充填率が１００％未満であるビア電極を形成するステップと、
前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層するステップとを備える、電子部品の製造方法。 A body portion filled in the through-holes of the plurality of ceramic green sheets in which the through-holes are formed, a position above the upper surface of the ceramic green sheet, and integrally with the body portion Forming a via electrode having a connection pad portion formed and having a filling rate with respect to the volume of the through hole of less than 100%;
Laminating the plurality of ceramic green sheets so that the through-holes in which the via electrodes are formed overlap with each other. 前記セラミックグリーンシートの厚さが２０μｍ以下である、請求項１又は２に記載の電子部品の製造方法。   The method for manufacturing an electronic component according to claim 1, wherein the ceramic green sheet has a thickness of 20 μm or less. 前記セラミックグリーンシートを積層する際、少なくとも５０枚の前記セラミックグリーンシートを積層する、請求項１〜３のいずれか一項に記載の電子部品の製造方法。   The method for manufacturing an electronic component according to any one of claims 1 to 3, wherein at least 50 ceramic green sheets are stacked when the ceramic green sheets are stacked. 貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部と、前記接続パッド部を貫通して前記セラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成すると共に、前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層した後に焼成された、電子部品。   A body portion filled in the through-holes of the plurality of ceramic green sheets in which the through-holes are formed, a position above the upper surface of the ceramic green sheet, and integrally with the body portion Forming a via electrode having a formed connection pad portion and a recess extending through the connection pad portion to a position lower than a surface height position of the ceramic green sheet; and the through hole in which the via electrode is formed An electronic component fired after laminating the plurality of ceramic green sheets so that the holes overlap. 貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部とを有し、且つ、前記貫通孔の容積に関する充填率が１００％未満であるビア電極を形成すると共に、前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層した後に焼成された、電子部品。   A body portion filled in the through-holes of the plurality of ceramic green sheets in which the through-holes are formed, a position above the upper surface of the ceramic green sheet, and integrally with the body portion And forming a via electrode having a filling rate with respect to the volume of the through hole of less than 100% and overlapping the through hole in which the via electrode is formed. An electronic component fired after laminating a plurality of ceramic green sheets. 前記セラミックグリーンシートの焼成後の厚さが１７μｍ以下である、請求項５又は６に記載の電子部品。   The electronic component according to claim 5 or 6, wherein a thickness of the ceramic green sheet after firing is 17 µm or less. 少なくとも５０枚の前記セラミックグリーンシートが積層された後に焼成された、請求項５〜７のいずれか一項に記載の電子部品。

The electronic component according to any one of claims 5 to 7, which is fired after at least 50 ceramic green sheets are laminated.

JP2005236800A 2005-08-17 2005-08-17 Electronic component and manufacturing method thereof Pending JP2007053206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005236800A JP2007053206A (en) 2005-08-17 2005-08-17 Electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005236800A JP2007053206A (en) 2005-08-17 2005-08-17 Electronic component and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007053206A true JP2007053206A (en) 2007-03-01

Family

ID=37917454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005236800A Pending JP2007053206A (en) 2005-08-17 2005-08-17 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007053206A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102083269A (en) * 2011-01-22 2011-06-01 苏州达方电子有限公司 Ceramic circuit substrate and manufacturing method thereof
JP2013062291A (en) * 2011-09-12 2013-04-04 Ngk Spark Plug Co Ltd Capacitor and method for manufacturing the same
US8497157B2 (en) 2011-05-04 2013-07-30 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device and method of manufacturing a semiconductor package including the same
JP2018157119A (en) * 2017-03-21 2018-10-04 株式会社村田製作所 Laminated electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159006A (en) * 1980-05-09 1981-12-08 Hitachi Ltd Conductive paste for green sheet
JPH03138806A (en) * 1989-10-24 1991-06-13 Narumi China Corp Conductive paste for filling and multi-layer wiring substrate
JPH04192600A (en) * 1990-11-27 1992-07-10 Nec Corp Evaluation method for conductor filling in through hole in green sheet
JPH0715101A (en) * 1993-06-25 1995-01-17 Shinko Electric Ind Co Ltd Oxide ceramic circuit board and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159006A (en) * 1980-05-09 1981-12-08 Hitachi Ltd Conductive paste for green sheet
JPH03138806A (en) * 1989-10-24 1991-06-13 Narumi China Corp Conductive paste for filling and multi-layer wiring substrate
JPH04192600A (en) * 1990-11-27 1992-07-10 Nec Corp Evaluation method for conductor filling in through hole in green sheet
JPH0715101A (en) * 1993-06-25 1995-01-17 Shinko Electric Ind Co Ltd Oxide ceramic circuit board and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102083269A (en) * 2011-01-22 2011-06-01 苏州达方电子有限公司 Ceramic circuit substrate and manufacturing method thereof
US8497157B2 (en) 2011-05-04 2013-07-30 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device and method of manufacturing a semiconductor package including the same
JP2013062291A (en) * 2011-09-12 2013-04-04 Ngk Spark Plug Co Ltd Capacitor and method for manufacturing the same
JP2018157119A (en) * 2017-03-21 2018-10-04 株式会社村田製作所 Laminated electronic component
US10438747B2 (en) 2017-03-21 2019-10-08 Murata Manufacturing Co., Ltd. Multilayer electronic component

Similar Documents

Publication Publication Date Title
JP5188256B2 (en) Capacitor component manufacturing method
JP5278149B2 (en) Circuit board and circuit module
EP2965596B1 (en) The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections
JP4753380B2 (en) Bottom electrode type solid electrolytic capacitor
JP2007053206A (en) Electronic component and manufacturing method thereof
JP6099902B2 (en) Wiring board manufacturing method
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP4657870B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
KR100657410B1 (en) Manufacturing multi-layer pcb
JP4539489B2 (en) Manufacturing method of multilayer capacitor
KR101805074B1 (en) Preparation method of ceramic multilayer circuit board
JP4706387B2 (en) Electronic component and manufacturing method thereof
KR101018100B1 (en) Multilayer ceramic substrate, Method of forming conductive vias having multi-electrode and Method of fabricating multilayer ceramic substrate using the same
JP5448354B2 (en) Wiring board and manufacturing method thereof
JP5516608B2 (en) Manufacturing method of ceramic laminated substrate
JP4541051B2 (en) Resistance element built-in wiring board and manufacturing method of resistance element built-in wiring board
JP5633256B2 (en) Manufacturing method of component-embedded substrate
JP4536413B2 (en) Capacitor built-in wiring board and method for manufacturing capacitor built-in wiring board
JP4515160B2 (en) Wiring board with built-in capacitor, capacitor element with built-in wiring board
JP2005039200A (en) Capacitor and its mounting structure
JP4407291B2 (en) Ceramic multilayer substrate
JP4540453B2 (en) Method for manufacturing multilayer electronic component and method for manufacturing multilayer electronic component
JP2010225707A (en) Ceramic multilayer board and method of manufacturing the same
KR101060906B1 (en) Method of manufacturing multilayer LTC substrate
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914