JP2007094008A - 表示装置 - Google Patents

Abstract

【課題】 ホールド応答型ディスプレイでIP変換表示をしたときの残像を低減する。
【解決手段】 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、ドレイン電極線の隣接する２本とゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、画素領域の集合として表示領域が設定され、TFT素子のドレイン電極にはドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には正極性の信号と負極性の信号が同じ第１のフレーム数ずつ交互に加わる表示装置において、前記第１のフレーム数より大きい第２のフレーム数連続して同じ極性の信号が画素電極に加わる特異期間を有し、該特異期間中に、前のフレームと後のフレームの双方より低い階調の信号を加える。
【選択図】 図８

Description

本発明は、表示装置に関し、特に、TFT素子が画素単位でマトリクス状に配置されたホールド型の表示装置に適用して有効な技術に関するものである。

従来、表示ディスプレイを動画表示の観点で分類した場合、インパルス応答型ディスプレイとホールド応答型ディスプレイに大別される。前記インパルス応答型ディスプレイは、たとえば、ブラウン管の残光特性のように、輝度応答が走査直後から低下するタイプのディスプレイである。また、前記ホールド応答型ディスプレイは、たとえば、液晶ディスプレイのように、表示データに基づく輝度を次の走査まで保持し続けるタイプのディスプレイである。

前記動画表示が求められる表示ディスプレイとして代表的なものは、テレビ受像器である。前記テレビ受像器がホールド応答型ディスプレイの場合、たとえば、インタレース−プログレッシブ変換（IP変換）によって動画（映像）を表示している。

前記IP変換は、たとえば、あるフレームでは、表示パネル上の水平ラインのうち、奇数番目のラインを外部システムから入力された表示データで表示させ、偶数番目のラインは前後の奇数番目のラインの表示データの階調を平均した階調で表示させる。そして、次のフレームでは、偶数番目のラインを外部システムから入力された表示データで表示させ、奇数番目のラインは前後の偶数番目のラインの表示データの階調を平均した階調で表示させる。IP変換では、上記の手順を繰り返すことで、外部システムから入力された表示データを擬似的に表示する。

しかしながら、前記IP変換によって画像を表示する場合、たとえば、表示データ上の階調の差が大きい２つの領域の境界で残像が生じ、表示品質が著しく低下するという問題がある。この問題点について、図面を用いて簡単に説明する。

前記IP変換によって表示する画像が、たとえば、図１２に示すように白と黒の画像５であるとする。このときIP変換では、インターレース（飛び越し走査）からプログレッシブ（順次走査）に画像を変換する。図１３左側上図は、偶数フレームでの入力情報、図１３右上図は奇数フレームでの入力情報を示す。点線で囲まれた領域が外部より入力される信号である。その間のラインの情報は外部から供給されていないので、内部で作り出す必要がある。これがＩＰ変換である。一例として、入力された画像情報が走査方向の画素間で同一の場合は、その狭間の画素を同じ情報に設定する。一方、異なる場合は、何らかのデータを内部で作り出す必要があるため、一例として平均化したデータとする。図１３左側下図は偶数フレームでのＩＰ変換後のプログレッシブ画像である。一方図１３右側下図は奇数フレームでのＩＰ変換後のプログレッシブ画像である。

このとき、図１２に示した画像５の白色の領域５ａと黒色５ｂの領域の境界は、偶数ラインの入力データに対しては図１３のＨＬ３に相当する。このＨＬ３の各画素は、水平ラインＨＬ２の画素の階調（白）とＨＬ４の画素の階調（黒）を平均した中間の階調で表示される。また同様に、奇数ラインの入力データに対しては、ＨＬ４の各画素は、水平ラインＨＬ３の画素の階調（白）とＨＬ５の画素の階調（黒）を平均した中間の階調で表示される。

表示装置の駆動方式としては、フレーム毎に正極性（＋）と負極性（−）が交互に入れ替わるドット反転駆動が一般的に知られている。このとき、図１３に示した水平ラインＨＬ３の画素には、正極性の中間階調電圧と負極性の白階調電圧、または負極性の中間階調電圧と正極性の白階調電圧が交互に加わり続ける。その結果、直流が加わることになり、水平ラインＨＬ３の画素で中間階調を表示するときに、白っぽくなってしまう。

同様に、水平ラインＨＬ４の画素には、正極性の黒階調電圧と負極性の中間調階調電圧、または負極性の黒階調電圧と正極性の中間調電圧が交互に加わり続ける。その結果、直流が加わることになり、水平ラインＨＬ３の画素で中間階調を表示するときに、白っぽくなってしまう。これらの直流が残像の原因になる。

これを解決する手段として、複数のフレームの情報を総合して補完情報を作るという３次元ＩＰ変換という方式が知られている。しかしこの方式は、画面分のフレームメモリが最低必要となり高コストという問題がある。

本発明の目的は、ホールド応答型ディスプレイでIP変換表示をしたときの残像を低減することが可能な技術を安価に提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明の概略を説明すれば、以下の通りである。

（１）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定され、前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には正極性の信号と負極性の信号が同じ第１のフレーム数ずつ交互に加わる表示装置において、前記第１のフレーム数より大きい第２のフレーム数連続して同じ極性の信号が前記画素電極に加わる特異期間を有し、該特異期間中に、前のフレームと後のフレームの双方より低い階調の信号を加える表示装置である。

（２）前記（１）において、前記低い階調の信号が加わる期間に走査信号が加わる表示装置である。

（３）前記（１）または（２）において、前記特異期間以外のフレームで、フレームの後半で該フレームの信号より低い階調の信号が加わる表示装置である。

（４）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定され、前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には正極性の信号と負極性の信号が同じ第１のフレーム数ずつ交互に加わる表示装置において、前記第１のフレーム数より大きい第２のフレーム数連続して同じ極性の信号が前記画素電極に加わる特異期間を有し、該特異期間中に、前のフレームと後のフレームの双方より低い輝度の信号を加える表示装置である。

（５）前記（４）において、前記低い輝度の信号が加わる期間に走査信号が加わる表示装置である。

（６）前記（４）または（５）において、前記特異期間以外のフレームで、フレームの後半で該フレームの信号より低い輝度の信号が加わる表示装置である。

本発明の表示装置は、前記手段（１）のように、まず、前記正極性の信号と負極性の信号が第1のフレーム数ずつ交互に加わっているときに、いずれかの極性の信号が第１のフレーム数よりも大きい第２のフレーム数だけ連続して加わる特異期間を設ける。このようにすると、各TFT素子の画素電極の電圧の、共通電極の電圧に対する極性の順序、すなわち位相を反転させることができる。そのため、たとえば、ある期間、正極性の白階調信号と負極性の中間階調信号が交互に加わっている画素は、途中で負極性の白階調信号と正極性の中間階調信号が交互に加わるようになり、正極性の白階調信号が連続することにより生じる直流の印加を回避することができ、IP変換表示をしたときの残像を低減することができる。

また、位相を反転させるために同じ極性の信号を連続して加える特異期間中に、前半のフレームと後半のフレームの双方より低い階調の信号を加えることで、後半のフレームが開始する時刻の輝度を低くすることができる。前記第２のフレーム数が、たとえば、２フレームであれば、前半の１フレームが終了する時刻のΔｔ秒前に、最小階調または前半のフレームの階調よりも低い階調の信号を加えてその画素に表示させることで、後半の１フレームが開始する時刻の輝度を低くすることができる。そのため、同じ極性の信号が連続して後半のフレームの輝度が高くなることで生じる輝度の過渡的変動、目視的現象としては時々明るくなって見えるフラッシング現象を防ぐことができる。

またこのとき、前記手段（２）のように、前記特異期間中の低い階調の信号が加わる期間に走査信号を加えれば、特異期間中のフラッシング現象のみを効率よく防ぐことができる。

また、前記低い階調の信号は、前記特異期間中に限らず、たとえば、前記手段（３）のように、特異期間以外のフレームの後半にも加えてもよい。このとき、特異期間中の低い階調の信号が加わる期間のみに走査信号を加えれば前記手段（１）および（２）と同じ効果が得られる。また、特異期間以外のフレームで低い階調の信号が加わる期間にも走査信号を加えれば、各フレームへの黒画面の挿入を兼ねることができ、たとえば、網膜残像に起因する動画ぼやけを低減することもできる。

また、IP変換表示による残像やフラッシング現象を、データを変更することで低減できるので、高価なフレームメモリが不要となり、コストの増加を回避できる。

また、前記手段（１）から手段（３）は、特異期間中に、前のフレームと後のフレームの双方より低い階調の信号を加えているが、低い階調の信号の代わりに、低い輝度の信号を加えてもよい。その場合、前記手段（４）から手段（６）のようになり、前記手段（１）から手段（３）と同じ効果が得られる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１および図２は、本発明が適用される表示装置の回路構成の一例を示す模式図であり、図１は全体的な回路構成を示す図、図２は１画素の回路構成を示す図である。

本発明が適用される表示装置は、たとえば、図１に示すように、表示領域１に、複数のドレイン電極線ＤＬと複数のゲート電極線ＧＬがマトリクス状に配置されている。このとき、ドレイン電極線ＤＬはデータドライバ２に接続されており、ゲート電極線ＧＬは走査ドライバ３に接続されている。また、隣接する２本のドレイン電極線ＤＬおよび隣接する２本のゲート電極線ＧＬで囲まれて形成される領域が画素領域であり、各画素領域はTFT素子を有する。

また、データドライバ２および走査ドライバ３は、タイミングコントローラ（TCON）４と接続しており、タイミングコントローラ４からの制御信号に基づいて、各ドレイン電極線ＤＬおよび各ゲート電極線ＧＬに信号を加える。

このとき、各画素領域のTFT素子は、図２に示すように、ゲート電極が１本のゲート電極線ＧＬ_nと接続され、ドレイン電極が１本のドレイン電極線ＤＬ_mと接続されている。また、前記TFT素子のソース電極は、画素電極ＰＸと接続されている、この画素電極は、共通電圧Ｖcomが供給される共通電極ＣＴあるいは共通信号線ＣＬとの間で容量を形成する。

図３および図４は、本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、図３はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電圧と共通電圧との関係を示す図、図４は画素電極の電圧および共通電圧と輝度の関係を示す図である。

図１および図２に示したような回路構成の表示装置において、ドレイン電極線ＤＬには、たとえば、図３に示すように、共通電圧Ｖcomに対して正極性の階調電圧信号と負極性の階調電圧信号が交互に入力されている。そして、フレーム期間の開始時刻にあわせてゲート電極線ＧＬから走査信号を入力すると、走査信号入力時に各TFT素子のドレイン電極に加わっている階調電圧信号の極性に応じて画素電極ＰＸに、共通電位Ｖcomに対して正極または負極のいずれかの極性の信号が入力される。また、従来の一般的な液晶表示装置では、たとえば、図３に示したように、画素電極の電位Ｖpixの共通電位Ｖcomに対する極性（以下、単に画素電極の電位Ｖpixの極性という）が１フレーム毎に入れ替わるようになっている。このとき、前記表示装置が液晶表示装置であれば、画素電極の電位Ｖpixと共通電位の電位差の絶対値に応じて液晶材料の状態が変わり、各画素が所定の輝度（階調）で表示される。

このとき、前記画素電極の電圧Ｖpixと画素の輝度の関係は、たとえば、図４に示すようになり、フレーム開始時に若干輝度が落ちた後、徐々に電圧ＶpixとＶcomの電圧差の絶対値に応じた輝度に上昇していく。

しかしながら、図３および図４に示したような表示方法の表示装置において、IP変換によって画像（動画）を表示するときには、たとえば、残像による表示品質の低下が起こるという問題があった。

図５乃至図７は、IP変換による残像を低減する表示方法説明するための模式図であり、図５はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図、図６は画素電極の電位と輝度の関係を示す図、図７は画素の輝度と極性の変化を示す図である。

前記IP変換による残像は、画素電極の電圧Ｖpixの極性が１フレームごとに入れ替わり、たとえば、正極性の白階調と負極性の中間階調が連続することにより直流が印加されることに起因する。そこで、このような直流の印加を防ぐために、たとえば、図５および図６に示すように、画素電極の電圧Ｖpixが正極性と負極性に交互に入れ替わるとともに、途中で正極性が連続するようにドレイン電極ＤＬに階調電圧信号Ｖdを加え、画素電極の電圧Ｖpixの位相を反転させる。

このとき、画素電極の電圧Ｖpixの位相は、たとえば、図７に示すように、８フレーム毎に挿入する。なお、図７において、画素の輝度を示している列では、中が白い四角が白輝度の画素、中が黒い四角が黒輝度の画素、中がグレーの四角が中間輝度の画素である。また、電圧Ｖpixの極性を示している列では、中に＋と記された四角が正極性の画素、中に−と記された四角が負極性の画素である。

図７に示した例では、第１フレームから第８フレームまでの各フレームのうち、奇数番目のフレームの各画素の輝度と極性、および偶数番目のフレームの各画素の輝度と極性がともに一致している。そのため、中間階調を表示している画素、すなわち各フレームの水平ラインのうち、中央の２列の水平ラインの画素は直流が印加されており、そのままでは残像が生じる。このとき、第９フレームで位相を反転させると、第１フレームと第９フレームでは、各画素の輝度は一致しているが、極性が反転している。また、第９フレームから第１６フレームまでの各フレームのうち、奇数番目のフレームでは、第１フレームから第８フレームまでの奇数番目のフレームの各画素の輝度と一致しているが極性は反転している。同様に、第９フレームから第１６フレームまでの各フレームのうち、偶数番目のフレームでは、第１フレームから第８フレームまでの偶数番目のフレームの各画素の輝度と一致しているが極性は反転している。そして、第１７フレームで再び位相を反転させると、第１７フレームの各画素の輝度および極性は、第１フレームの各画素の輝度および極性と一致する。

このようにすると、たとえば、第１フレームから第８フレームで正極性の直流が印加された画素は、第９フレームから第１６フレームでは負極性の直流が印加される。そのため、第１フレームから第８フレームで印加された正極性の直流は、第９フレームから第１６フレームで印加された負極性の直流でキャンセルされ、IP変換による残像を低減することができる。

しかしながら、上記位相を反転させる方法では、たとえば、図６に示したように、画素電極の電圧Ｖpixが正極性であるフレームが２フレーム連続する。このとき、後半のフレームが開始した直後に、輝度が低下することはないので、瞬間的に輝度が上昇してフラッシングと呼ばれる現象が生じることを新たに見出した。

そこで、以下では、画素電極の電圧Ｖpixの位相を反転させてIP変換による残像を低減するとともに、前記フラッシングを防ぐ表示方法について説明する。

図８および図９は、本発明による一実施例の表示装置の表示方法を説明するための模式図であり、図８はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の関係を示す図、図９は画素電極の電位と輝度の関係を示す図である。

本実施例の表示方法では、各画素のTFT素子のドレイン電極に加える階調電圧信号Ｖdを図８に示すように、正極性の信号と負極性の信号に加え、各フレームが終了する時刻のΔｔ秒前に最小階調、一例として共通信号の電圧Ｖcomと同じ電圧の信号を加える。そして、ゲート電極には、各フレームの開始時刻および各フレームが終了する時刻のΔｔ秒前、すなわちドレイン電極に最小階調の信号が加わる時刻に走査信号を加える。このようにすると、たとえば、画素電極の電圧Ｖpixは、図８および図９に示すように、各フレームの開始時刻に表示データに応じた正極性または負極性の電位になり、各画素は所定の輝度（階調）で表示される。そして、各フレームが終了する時刻のΔｔ秒前に各画素の画素電極の電圧Ｖpixは共通信号の電圧Ｖcomと等しくなり、最小階調（黒）で表示される。このとき、たとえば、図９に示すように、位相を反転させるために正極性のフレームを連続させたとしても、前半のフレームと後半のフレームの間にΔｔ秒間、最小階調で表示され、その間に当該画素の輝度が低下する。そのため、後半のフレームで輝度が瞬間的に上昇することによるフラッシング現象の発生を防げる。

また、本実施例のように、位相を反転させるフレームだけでなく、すべてのフレームに、終了する時刻のΔｔ秒前に最小階調の信号を加えると、各フレーム間にΔｔ秒間、最小階調で表示されることになる。このようにすると、たとえば、特開2004-212749号公報などに記載された黒画面の挿入を兼ねることができ、網膜残像に起因する動画ぼやけを低減することもできる。

なお、前記各フレームを最小階調で表示する時間Δｔ秒は任意であり、最大階調（白輝度）の低減を小さくする場合は短くすればよい。また、前記動画ぼやけを低減させる場合は長くすればよい。

図１０および図１１は、本実施例の変形例を説明するための模式図であり、図１０はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図、図１１は画素電極の電位と輝度の関係を示す図である。

図８および図９では、各フレームが終了する時刻のΔｔ秒前に最小階調の階調電圧信号Ｖdを印加してΔｔ秒間、最小階調で表示させた。しかしながら、位相を反転させたときに生じるフラッシングを防ぐという観点では、同じ極性が連続する特異的なフレーム間に、たとえば最小階調を表示すればよい。一例として、図１０および図１１に示すように、蓄積容量の電圧Ｖpixが同じ極性のフレームが連続するときの、前半のフレームが終了する時刻のΔｔ秒前のみに走査信号を印加し、当該フレームのみ最小階調の表示を挿入してもよい。

また、本実施例では、最小階調の表示を挿入する例を挙げた。しかしながら、本発明では、同じ極性が連続しているフレーム間で輝度を下げることができればよい。そのため、たとえば、前後のフレームで表示している階調よりも低い階調であれば、最小階調に限らず、任意の階調の表示を挿入してもよい。

また、本実施例では、画素電極の電位Ｖpixの正極性と負極性が入れ替わる周期は１フレーム毎になっているが、これに限らず、２フレーム毎、あるいは３フレーム以上であってもよい。

また、本実施例では、すべてのフレームにΔｔ秒間の最小階調の表示を挿入した例、同じ極性が連続しているフレーム間にΔｔ秒間の最小階調の表示を挿入した例を挙げたが、これに限らず、同じ極性が連続しているフレーム間にΔｔ秒間の最小階調の表示を挿入されていれば、他のフレーム間にはどのように挿入してもよい。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

本発明が適用される表示装置の全体的な回路構成を示す図である。 本発明が適用される表示装置の１画素の回路構成を示す図である。 本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位と共通電圧の関係を示す図である。 本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 IP変換による残像を低減する表示方法説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図である。 IP変換による残像を低減する表示方法説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 IP変換による残像を低減する表示方法説明するための模式図であり、画素の輝度と極性の変化を示す図である。 本発明による一実施例の表示装置の表示方法を説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図である。 本発明による一実施例の表示装置の表示方法を説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 本実施例の変形例を説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位と共通電圧の関係を示す図である。 本実施例の変形例を説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 表示装置で表示させる画像の一例を示す模式図である。 IP変換による表示方法を説明する模式図である。

符号の説明

１…表示領域
２…データドライバ
３…走査ドライバ
４…タイミングコントローラ
５…画像
５ａ…白表示領域
５ｂ…黒表示領域
ＤＬ，ＤＬ_m，ＤＬ_m+1…ドレイン電極線
ＧＬ，ＧＬ_n，ＧＬ_n+1…ゲート電極線
ＣＬ…共通信号線
ＨＬ１〜ＨＬ９…水平ライン

Claims (6)

1. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定され、
   前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には正極性の信号と負極性の信号が同じ第１のフレーム数ずつ交互に加わる表示装置において、
   前記第１のフレーム数より大きい第２のフレーム数連続して同じ極性の信号が前記画素電極に加わる特異期間を有し、
   該特異期間中に、前のフレームと後のフレームの双方より低い階調の信号を加えることを特徴とする表示装置。
2. 前記低い階調の信号が加わる期間に走査信号が加わることを特徴とする請求項１に記載の表示装置。
3. 前記特異期間以外のフレームで、フレームの後半で該フレームの信号より低い階調の信号が加わることを特徴とする請求項１または請求項２に記載の表示装置。
4. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定され、
   前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には正極性の信号と負極性の信号が同じ第１のフレーム数ずつ交互に加わる表示装置において、
   前記第１のフレーム数より大きい第２のフレーム数連続して同じ極性の信号が前記画素電極に加わる特異期間を有し、
   該特異期間中に、前のフレームと後のフレームの双方より低い輝度の信号を加えることを特徴とする表示装置。
5. 前記低い輝度の信号が加わる期間に走査信号が加わることを特徴とする請求項４に記載の表示装置。
6. 前記特異期間以外のフレームで、フレームの後半で該フレームの信号より低い輝度の信号が加わることを特徴とする請求項４または請求項５に記載の表示装置。
   
   

Images