JP2007079359A - Image display apparatus - Google Patents
Image display apparatus Download PDFInfo
- Publication number
- JP2007079359A JP2007079359A JP2005269667A JP2005269667A JP2007079359A JP 2007079359 A JP2007079359 A JP 2007079359A JP 2005269667 A JP2005269667 A JP 2005269667A JP 2005269667 A JP2005269667 A JP 2005269667A JP 2007079359 A JP2007079359 A JP 2007079359A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad region
- electrode material
- image display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
この発明は、有機薄膜トランジスタを用いた画像表示装置に関するものであり、詳しくは、ディスプレイ表示部を駆動させるための有機薄膜トランジスタに関する。 The present invention relates to an image display device using an organic thin film transistor, and more particularly to an organic thin film transistor for driving a display display unit.
液晶を表示素子とした電子ブック、電気泳動を表示素子とした電子ブックなどが製品として発売され、紙に代わる表示媒体として話題を呼んでいる。また、オフィスにおいても紙の消費の増大にともない、紙に替わるメディアとして、電子ペーパーの実用化が期待されている。 Electronic books that use liquid crystal as display elements, electronic books that use electrophoresis as display elements, etc. have been released as products, and are attracting attention as display media that can replace paper. Also, with the increase in paper consumption in offices, electronic paper is expected to be put to practical use as a medium that replaces paper.
上記した電子ブックにおいては、液晶や電気泳動素子を駆動するアクティブマトリックス型薄膜トランジスタとして、ガラス基板上に形成されたアモルファスシリコン半導体が半導体材料として使用されている。 In the above-described electronic book, an amorphous silicon semiconductor formed on a glass substrate is used as a semiconductor material as an active matrix thin film transistor for driving a liquid crystal or an electrophoretic element.
しかしながら、電子ペーパーにおいては、基板としてフィルム基板を用いる必要があるため、高温プロセスが使えない。その観点から、フィルム基板上に低温プロセスで薄膜トランジスタが形成可能な有機半導体を用いた有機薄膜トランジスタが電子ペーパーに用いるアクティブマトリックス型薄膜トランジスタとして注目されている。 However, in electronic paper, a high-temperature process cannot be used because it is necessary to use a film substrate as a substrate. From this viewpoint, an organic thin film transistor using an organic semiconductor capable of forming a thin film transistor on a film substrate by a low-temperature process has attracted attention as an active matrix thin film transistor used for electronic paper.
図７は、上記したアクティブマトリックス型トランジスタとして用いられる有機薄膜トランジスタの一般的な構成を示す断面図である。この図７に従い有機薄膜トランジスタの構成について説明する。 FIG. 7 is a cross-sectional view showing a general configuration of an organic thin film transistor used as the active matrix transistor described above. The configuration of the organic thin film transistor will be described with reference to FIG.
有機薄膜トランジスタは、絶縁性基板１上にトランジスタ電流を制御する目的でゲート電極２が設けられ、このゲート電極２を被覆するようにゲート絶縁膜３が設けられる。そして、このゲート絶縁膜３上にチャネル部に流れる電流を与えるためのドレイン電極４、チャネル部に流れる電流を取り出するためのソース電極５が設けられている。ドレイン電極４及びソース電極５間及びこれらの上にトランジスタのチャネルを制御するための有機半導体層６が設けられる。
In the organic thin film transistor, a
ドレイン電極４には、表示素子に電圧又は電流を印加するための接続電極（図示しない）が接続される。ソース電極４には、表示素子の画素電極に電圧又は電流を印加するための接続電極８が接続される。
A connection electrode (not shown) for applying a voltage or current to the display element is connected to the
そして、画素電極と連なる接続電極８と、接続電極、ドレイン電極４、ソース電極５、有機半導体層６を電気的に絶縁するために、層間絶縁膜７が設けられている。
An
アクティブマトリックス型トランジスタにおいては、ゲート電極２に印加する電圧でソース電極５とドレイン電極４の間の電流を制御しているが、一つのゲート電極２は一列に並んだ複数の薄膜トランジスタを制御しており、一列に並んだ複数の薄膜トランジスタのドレイン電極４に印加する画像信号を制御する役割を持つことから、ゲート電極２はセレクトラインと呼ばれている。
In an active matrix transistor, the current applied between the
同様に、一つのドレイン電極４は一列に並んだ複数の薄膜トランジスタに電流を供給しており、一列に並んだ複数の薄膜トランジスタの画像信号を制御する役割を持つことから、ドレイン電極４は信号ラインと呼ばれている。
Similarly, since one
上記セレクトラインおよび信号ラインには、外部から制御信号を入力するために、それぞれの電極に連なるパッド部が設けられている。従来においては、パッド部の電極上にエッチング技術によって絶縁膜の開口部が形成したものが広く用いられている。 The select line and the signal line are provided with pad portions connected to the respective electrodes in order to input a control signal from the outside. Conventionally, an insulating film opening formed on an electrode of a pad portion by an etching technique has been widely used.
また、ボンディングパッドと外部接続用端子の密着性を向上させるために、半導体基板上のパッド形成領域にエッチングストッパ層を形成し、パッド形成領域に開口部をもつ第１の層間絶縁膜を形成し、開口部に起因する凹部をもつ下層パッドを形成し、パッド形成領域に開口部をもつ第２の層間絶縁膜を形成する方法も提案されている（例えば、特許文献１参照）。 Further, in order to improve the adhesion between the bonding pad and the external connection terminal, an etching stopper layer is formed in the pad formation region on the semiconductor substrate, and a first interlayer insulating film having an opening in the pad formation region is formed. There has also been proposed a method of forming a lower layer pad having a recess due to an opening and forming a second interlayer insulating film having an opening in the pad formation region (see, for example, Patent Document 1).
図８は、セレクトラインのパッド部の従来の構成を示す断面図、図９は、セレクトラインのパッド部の従来の形成工程を示す断面図、図１０は、信号ラインのパッド部の従来の構成を示す断面図、図１１は、信号ラインのパッド部の従来の形成工程を示す断面図である。 8 is a cross-sectional view showing a conventional configuration of the pad portion of the select line, FIG. 9 is a cross-sectional view showing a conventional forming process of the pad portion of the select line, and FIG. 10 is a conventional configuration of the pad portion of the signal line. FIG. 11 is a cross-sectional view showing a conventional process for forming a pad portion of a signal line.
図８乃至図１１を参照して、セレクトライン及び信号ラインのパッド部につき説明する。 The select line and signal line pad portions will be described with reference to FIGS.
セレクトラインのパッド部は、図８に示すように、ゲート電極２に連なるゲート電極材料２ａ上の層間絶縁膜７に開口部１０を設けて形成されている。
As shown in FIG. 8, the pad portion of the select line is formed by providing an
図９に示すように、従来技術のセレクトラインの開口部（パッド部）１０は、ゲート電極２を含む電極材料２ａを基板１上に形成後（図９（ａ）参照）、ゲート絶縁膜３、層間絶縁膜７を基板１全面に順次形成する（図９（ａ）（ｂ）参照）。そして、その後に、フォトリソ工程を経てエッチングにより、ゲート絶縁膜３および層間絶縁膜１の一部を開口して開口部（パッド部）１０を形成していた（図９（ｄ）参照）。
As shown in FIG. 9, the opening portion (pad portion) 10 of the select line of the prior art is formed on the
図９においては、図示はしていないが、有機半導体層の形成は、層間絶縁膜形成の工程の前に行われる。 Although not shown in FIG. 9, the organic semiconductor layer is formed before the step of forming the interlayer insulating film.
しかしながら、有機半導体材料を用いた薄膜トランジスタにおいては、有機半導体層の形成後にフォトリソ工程、エッチング工程などを経ると、熱の影響、エッチングダメージの影響が大きく、トランジスタ特性の劣化を招くという欠点があった。 However, a thin film transistor using an organic semiconductor material has a drawback in that, when a photolithography process and an etching process are performed after the organic semiconductor layer is formed, the influence of heat and etching damage are large, and the transistor characteristics are deteriorated. .
また、開口部のパッド部１０に直接ヒートシールコネクタを接続し、ヒートシールコネクタにより、画像信号を供給する回路と接続を行う場合、パッド部のゲート電極材料２ａの表面が層間絶縁膜材料表面よりも下に位置しているため良好な接続が行えないという欠点を有している。
In addition, when a heat seal connector is directly connected to the
信号ラインのパッド部は、図１０に示すように、ドレイン電極４に連なるドレン電極材料４ａ上の層間絶縁膜７に開口部１０を設けて形成されている。
As shown in FIG. 10, the pad portion of the signal line is formed by providing an
図１１に示すように、この従来技術の信号ラインの開口部（パッド部）１０は、ゲート電極を覆うようにゲート絶縁膜３を基板１全面に形成後（図１１（ａ）参照）、ドレイン電極４となる電極材料４ａを形成し、その後、層間絶縁膜７を基板１全面に形成する（図１１（ｂ）（ｃ）参照）。そして、フォトリソ工程を経てエッチングにより、層間絶縁膜７の一部を開口して開口部（パッド部）１０を形成していた（図１１（ｄ）参照）。
As shown in FIG. 11, the opening (pad portion) 10 of the signal line of this prior art is formed after the
この工程においても、前記セレクトラインの開口部（パッド部）１０の工程と同じく、有機半導体層の形成後にフォトリソ工程、エッチング工程などを経ると、熱の影響、エッチングダメージの影響が大きく、トランジスタ特性の劣化を招くという欠点があった。 Also in this process, like the process of the opening (pad part) 10 of the select line, if the photolithography process and the etching process are performed after the formation of the organic semiconductor layer, the influence of heat and etching damage is large, and the transistor characteristics There was a disadvantage of incurring deterioration.
また、パッド部に直接ヒートシールコネクタを接続し、ヒートシールコネクタを介して画像信号を供給する回路と接続を行う場合、パッド部のドレイン電極材料４ａ表面が層間絶縁膜材料表面よりも下に位置しているため良好な接続が行えないという欠点を有している。
従来は、セレクトラインおよび信号ラインには外部から制御信号を入力するためのパッド部は、フォトリソ工程、エッチング工程などを経て形成されていた。しかしながら、エッチングの有機半導体材料を用いた薄膜トランジスタにおいては、有機半導体材料形成後にフォトリソ工程、エッチング工程などを経ると、熱の影響、エッチングダメージの影響が大きく、トランジスタ特性の劣化を招くという欠点があった。 Conventionally, the pad portion for inputting a control signal from the outside to the select line and the signal line has been formed through a photolithography process, an etching process, and the like. However, a thin film transistor using an organic semiconductor material that has been etched has a drawback in that if the photolithographic process and the etching process are performed after the organic semiconductor material is formed, the influence of heat and etching damage is large, and the transistor characteristics are deteriorated. It was.
さらに、パッド部に直接ヒートシールコネクタを接続し、ヒートシールコネクタにより画像信号を供給する回路と接続を行う場合、パッド部のゲート電極表面が層間絶縁膜材料表面よりも下に位置しているため良好な接続が行えないという欠点もあった。 In addition, when a heat seal connector is connected directly to the pad, and when connecting to a circuit that supplies image signals with the heat seal connector, the surface of the gate electrode of the pad is located below the surface of the interlayer insulating film material There was also a drawback that a good connection could not be made.
この発明は、上述した問題点を解消するためになされたものにして、ゲート絶縁膜をエッチングすることなく、パッド部のゲート電極材料表面を開口することができ、有機半導体に対するダメージが少なく、且つ、外部制御回路と良好な接続が可能なパッド部の構造及び製法を提供することをその目的とする。 The present invention has been made to solve the above-described problems, and can open the surface of the gate electrode material of the pad portion without etching the gate insulating film, resulting in less damage to the organic semiconductor, and An object of the present invention is to provide a pad portion structure and manufacturing method that can be satisfactorily connected to an external control circuit.
請求項１に記載の発明は、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、有機半導体層、層間絶縁膜、を備えた有機薄膜トランジスタが２次元的に多数配置され、前記有機薄膜トランジスタの動作により、有機薄膜トランジスタに近接して設けられた表示素子の光学特性を変化させて画像を表示する画像表示装置において、前記ゲート電極に画像情報の信号を入力するために外部電気回路と電気的に接触する第１のパッド領域を備え、前記第１のパッド領域のゲート電極材料上を除いて前記絶縁膜を形成して開口部を設け、この開口部を介して第１の接続電極が前記第１のパッド領域と接続されることを特徴とする。 In the first aspect of the present invention, a large number of organic thin film transistors each including a gate electrode, a gate insulating film, a source electrode, a drain electrode, an organic semiconductor layer, and an interlayer insulating film are two-dimensionally arranged. In an image display device for displaying an image by changing optical characteristics of a display element provided in the vicinity of an organic thin film transistor, the gate electrode is in electrical contact with an external electric circuit to input a signal of image information A first pad region, the insulating film is formed except on the gate electrode material of the first pad region, and an opening is provided, through which the first connection electrode is connected to the first connection electrode; It is connected to the pad region.
請求項２に記載の発明は、請求項１の特徴に加え、更に、前記パッド領域のゲート電極材料上及びその近傍を除いて前記ゲート絶縁膜を形成して開口部を設けていることを特徴とする。 According to a second aspect of the present invention, in addition to the feature of the first aspect, the gate insulating film is formed except for the gate electrode material in the pad region and its vicinity to provide an opening. And
請求項３に記載の発明は、請求項２の特徴に加え、更に、前記パッド領域のゲート電極材料上には前記層間絶縁膜が部分的に延在される状態で形成して開口部を設けていることを特徴とする。 According to a third aspect of the present invention, in addition to the feature of the second aspect, the interlayer insulating film is formed in a partially extended state on the gate electrode material in the pad region to provide an opening. It is characterized by.
請求項４に記載の発明は、請求項３の特徴に加え、更に、前記パッド領域のゲート電極材料上には前記層間絶縁膜の開口部を介して前記第１の接続電極が前記パッド領域と接続されることを特徴とする。 According to a fourth aspect of the present invention, in addition to the feature of the third aspect, the first connection electrode and the pad region are formed on the gate electrode material of the pad region through the opening of the interlayer insulating film. It is connected.
請求項５に記載の発明は、請求項１の特徴に加え、更に、前記ドレイン電極又はソース電極のどちらか一方に画像情報の信号を入力するために外部電気回路と電気的に接触する第２のパッド領域を備え、前記パッド領域のドレイン電極材料又はソース電極材料上を除いて前記絶縁膜を形成して開口部を設け、この開口部を介して第２の接続電極が前記第２のパッド領域と接続されることを特徴とする。 According to a fifth aspect of the present invention, in addition to the feature of the first aspect, the second aspect of the present invention is that the second electrode is in electrical contact with an external electric circuit for inputting a signal of image information to either the drain electrode or the source electrode. Of the pad region, the insulating film is formed except for the drain electrode material or the source electrode material of the pad region, and an opening is provided, and the second connection electrode is connected to the second pad through the opening. It is connected to a region.
請求項６に記載の発明は、請求項５の特徴に加え、更に、前記第２のパッド領域のドレイン電極材料又はソース電極材料上を除いて前記層間絶縁膜を形成して開口部を設けていることを特徴とする。 According to a sixth aspect of the present invention, in addition to the feature of the fifth aspect, the interlayer insulating film is formed except for the drain electrode material or the source electrode material of the second pad region to provide an opening. It is characterized by being.
請求項７に記載の発明は、請求項６の特徴に加え、更に、前記第２のパッド領域のドレイン電極材料又はソース電極材料上には前記層間絶縁膜が部分的に延在される状態で形成して開口部を設けていることを特徴とする。 According to a seventh aspect of the invention, in addition to the feature of the sixth aspect, the interlayer insulating film is partially extended on the drain electrode material or the source electrode material of the second pad region. It is formed and provided with an opening.
請求項８に記載の発明は、請求項７の特徴に加え、更に、前記第２のパッド領域のドレイン電極材料又はソース電極材料上には前記層間絶縁膜の開口部を介して前記第２の接続電極が前記第２のパッド領域と接続されることを特徴とする。 According to an eighth aspect of the present invention, in addition to the feature of the seventh aspect, the second pad region may be formed on the drain electrode material or the source electrode material through the opening of the interlayer insulating film. The connection electrode is connected to the second pad region.
請求項９に記載の発明は、請求項１の特徴に加え、更に、前記ソース電極又はドレイン電極のどちらか一方に画素電極と電気的に接触する第３のパッド領域を備え、前記パッド領域のドレイン電極材料又はソース電極材料上を除いて前記絶縁膜を形成して開口部を設け、この開口部を介して第３の接続電極が前記第３のパッド領域と接続されることを特徴とする。 According to a ninth aspect of the present invention, in addition to the feature of the first aspect, a third pad region that is in electrical contact with the pixel electrode is provided on one of the source electrode and the drain electrode, The insulating film is formed except for a drain electrode material or a source electrode material to provide an opening, and a third connection electrode is connected to the third pad region through the opening. .
請求項１０に記載の発明は、請求項９の特徴に加え、更に、前記第３のパッド領域のソース電極材料又はドレイン電極材料上を除いて前記層間絶縁膜を形成して開口部を設けていることを特徴とする。 According to a tenth aspect of the present invention, in addition to the feature of the ninth aspect, the interlayer insulating film is formed except for the source electrode material or the drain electrode material of the third pad region to provide an opening. It is characterized by being.
請求項１１に記載の発明は、請求項１０の特徴に加え、更に、前記第３のパッド領域のソース電極材料又はドレイン電極材料上には前記層間絶縁膜が部分的に延在される状態で形成して開口部を設けていることを特徴とする。 According to an eleventh aspect of the present invention, in addition to the feature of the tenth aspect, the interlayer insulating film is further partially extended on the source electrode material or the drain electrode material of the third pad region. It is formed and provided with an opening.
請求項１２に記載の発明は、請求項１１の特徴に加え、更に、前記第３のパッド領域のソース電極材料又はドレイン電極材料上には前記層間絶縁膜の開口部を介して前記第３の接続電極が前記第３のパッド領域と接続されることを特徴とする。 According to a twelfth aspect of the present invention, in addition to the feature of the eleventh aspect, the third pad region may be formed on the source electrode material or the drain electrode material through the opening of the interlayer insulating film. The connection electrode is connected to the third pad region.
請求項１３に記載の発明は、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、有機半導体層、層間絶縁膜、を備えた有機薄膜トランジスタが２次元的に多数配置され、前記有機薄膜トランジスタの動作により、有機薄膜トランジスタに近接して設けられた表示素子の光学特性を変化させて画像を表示する画像表示装置において、前記ゲート電極に画像情報の信号を入力するために外部電気回路と電気的に接触する第１のパッド領域と、前記ドレイン電極又はソース電極のどちらか一方に画像情報の信号を入力するために外部電気回路と電気的に接触する第２のパッド領域と、前記ソース電極又はドレイン電極のどちらか一方に画素電極と電気的に接触する第３のパッド領域と、を備え、前記第１、第２、第３のパッド領域のそれぞれの電極材料上を除いて前記絶縁膜を形成してそれぞれ開口部を設け、これら開口部を介して、第１の接続電極が前記第１のパッド領域、第２の接続電極が前記第２のパッド領域、第３の接続電極が前記第３のパッド領域と接続されることを特徴とする。 In the invention described in claim 13, a large number of organic thin film transistors each including a gate electrode, a gate insulating film, a source electrode, a drain electrode, an organic semiconductor layer, and an interlayer insulating film are two-dimensionally arranged. In an image display device for displaying an image by changing optical characteristics of a display element provided in the vicinity of an organic thin film transistor, the gate electrode is in electrical contact with an external electric circuit to input a signal of image information A first pad region; a second pad region in electrical contact with an external electrical circuit for inputting image information signals to either the drain electrode or the source electrode; and the source electrode or the drain electrode. A third pad region in electrical contact with the pixel electrode on either one of the first, second, and third pad regions. The insulating film is formed except on the electrode material, and openings are provided respectively. Through these openings, the first connection electrode is the first pad region, and the second connection electrode is the second pad. The region and the third connection electrode are connected to the third pad region.
請求項１４に記載の発明は、請求項１３の特徴に加え、更に、前記第１、第２、第３のパッド領域にそれぞれ接続される各接続電極は表示素子の画素電極と同じ工程により形成されることを特徴とする。 According to a fourteenth aspect of the present invention, in addition to the feature of the thirteenth aspect, each connection electrode connected to each of the first, second, and third pad regions is formed by the same process as the pixel electrode of the display element. It is characterized by being.
請求項１５に記載の発明は、請求項１４の特徴に加え、更に、前記第１、第２、第３の接続電極は印刷法によって形成されていることを特徴とする。 According to a fifteenth aspect of the invention, in addition to the feature of the fourteenth aspect, the first, second, and third connection electrodes are formed by a printing method.
請求項１６に記載の発明は、請求項１５の特徴に加え、更に、前記印刷法はスクリーン印刷法であることを特徴とする。 The invention according to claim 16 is characterized in that, in addition to the feature of claim 15, the printing method is a screen printing method.
請求項１７に記載の発明は、請求項１の特徴に加え、更に、前記ゲート絶縁膜は印刷法によって形成されていることを特徴とする。 According to a seventeenth aspect of the invention, in addition to the feature of the first aspect, the gate insulating film is formed by a printing method.
請求項１８に記載の発明は、請求項１７の特徴に加え、更に、前記印刷法は凸版印刷法であることを特徴とする。 The invention described in claim 18 is characterized in that, in addition to the feature of claim 17, the printing method is a relief printing method.
請求項１９に記載の発明は、請求項１の特徴に加え、更に、前記層間絶縁膜は印刷法によって形成されていることを特徴とする。 According to a nineteenth aspect of the present invention, in addition to the feature of the first aspect, the interlayer insulating film is formed by a printing method.
請求項２０に記載の発明は、請求項１９の特徴に加え、更に、前記印刷法はスクリーン印刷法であることを特徴とする。 According to a twentieth aspect of the invention, in addition to the feature of the nineteenth aspect, the printing method is a screen printing method.
請求項１及び２の発明においては、絶縁膜（ゲート絶縁膜）をエッチングすることなく、第１のパッド領域のゲート電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 In the first and second aspects of the invention, the gate electrode material surface in the first pad region can be opened without etching the insulating film (gate insulating film), so that a highly reliable organic thin film transistor can be formed.
請求項３の発明においては、第１のパッド領域のゲート電極材料上には前記層間絶縁膜材料が部分的に存在しているため、外部電気回路とパッド部を接続する際に、ゲート電極の剥離などを防止でき、信頼性の高い電気的な接続が可能になる。
In the invention of
請求項４の発明においては、第１のパッド領域のゲート電極材料上には層間絶縁膜の開口部を介して画素電極材料がゲート電極材料と電気的に接触した状態で存在しているため、層間絶縁膜より上部で第１のパッド領域と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。
In the invention of
請求項５及び６の発明においては、絶縁膜（層間絶縁膜）をエッチングすることなく、第２のパッド領域のドレイン電極又はソース電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 According to the fifth and sixth aspects of the invention, since the surface of the drain electrode or source electrode material in the second pad region can be opened without etching the insulating film (interlayer insulating film), a highly reliable organic thin film transistor can be formed. .
請求項７の発明においては、第２のパッド領域のドレイン電極又はソース電極材料上には前記層間絶縁膜材料が部分的に存在しているため、外部電気回路とパッド部を接続する際に、ドレイン電極又はソース電極材料の剥離などを防止でき、信頼性の高い電気的な接続が可能になる。
In the invention of
請求項８の発明においては、第２のパッド領域のドレイン電極又はソース電極材料上には層間絶縁膜の開口部を介して画素電極材料がドレイン電極又はソース電極材料と電気的に接触した状態で存在しているため、層間絶縁膜より上部で第２のパッド部と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。
In the invention of
請求項９及び１０の発明においては、絶縁膜（層間絶縁膜）をエッチングすることなく、第３のパッド領域のドレイン電極又はソース電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 According to the ninth and tenth aspects of the present invention, since the surface of the drain electrode or source electrode material in the third pad region can be opened without etching the insulating film (interlayer insulating film), a highly reliable organic thin film transistor can be formed. .
請求項１１の発明においては、第２のパッド領域のドレイン電極又はソース電極材料上には前記層間絶縁膜材料が部分的に存在しているため、ドレイン電極又はソース電極材料の剥離などを防止でき、信頼性の高い電気的な接続が可能になる。 In the invention of claim 11, since the interlayer insulating film material is partially present on the drain electrode or source electrode material of the second pad region, peeling of the drain electrode or source electrode material can be prevented. Reliable electrical connection is possible.
請求項１２の発明においては、第３のパッド領域のドレイン電極又はソース電極材料上には層間絶縁膜の開口部を介して第３の接続電極がドレイン電極又はソース電極材料と電気的に接触した状態で存在しているため、層間絶縁膜より上部で第２のパッド部と画素電極との接続が可能になり、信頼性の高い電気的な接続が可能になる。 In the invention of claim 12, the third connection electrode is in electrical contact with the drain electrode or source electrode material through the opening of the interlayer insulating film on the drain electrode or source electrode material of the third pad region. Therefore, the second pad portion and the pixel electrode can be connected above the interlayer insulating film, and highly reliable electrical connection can be achieved.
請求項１３の発明においては、絶縁膜（層間絶縁膜）をエッチングすることなく、第１のパッド領域のゲート電極材料表面、第２のパッド領域のドレイン電極又はソース電極材料表面、第３のパッド領域のソース電極又はドレイン電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 In the invention of claim 13, without etching the insulating film (interlayer insulating film), the surface of the gate electrode material in the first pad region, the surface of the drain or source electrode material in the second pad region, the third pad Since the surface of the source or drain electrode material in the region can be opened, a highly reliable organic thin film transistor can be formed.
請求項１４の発明においては、第１、第２、第３のパッド領域にそれぞれ接続される各接続電極は表示素子の画素電極と同じ工程により一括して形成されるので、プロセス工数を低減できる。 In the invention of claim 14, since each connection electrode connected to each of the first, second and third pad regions is formed in the same process as the pixel electrode of the display element, the number of process steps can be reduced. .
請求項１５の発明においては、接続電極材料は印刷技術によって形成されていることにより、安価な有機薄膜トランジスタが実現できる。 In the invention of claim 15, since the connection electrode material is formed by a printing technique, an inexpensive organic thin film transistor can be realized.
請求項１６の発明においては、接続電極材料の印刷技術がスクリーン印刷技術であることにより、バッド部電極の最表面に外部電気回路との接続の金属層が形成でき、層間絶縁膜より上部でパッド部と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。 In the invention of claim 16, since the printing technique of the connection electrode material is a screen printing technique, a metal layer for connection to an external electric circuit can be formed on the outermost surface of the pad electrode, and the pad is formed above the interlayer insulating film. Can be connected to the external electric circuit, and a highly reliable electrical connection is possible.
請求項１７の発明においては、ゲート絶縁膜材料は印刷技術によって形成されていることにより、安価な有機薄膜トランジスタが実現できる。 In the invention of claim 17, since the gate insulating film material is formed by a printing technique, an inexpensive organic thin film transistor can be realized.
請求項１８の発明においては、ゲート絶縁膜材料の印刷技術が凸版印刷技術であることにより、パッド領域近傍のゲート電極材料上にはゲート絶縁膜を形成しないことが可能になり、ゲート絶縁膜をエッチングすることなく、パッド領域のゲート電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 In the invention of claim 18, since the printing technique of the gate insulating film material is a relief printing technique, it becomes possible not to form the gate insulating film on the gate electrode material in the vicinity of the pad region. Since the surface of the gate electrode material in the pad region can be opened without etching, a highly reliable organic thin film transistor can be formed.
請求項１９の発明においては、層間絶縁膜材料は印刷技術によって形成されていることにより、安価な有機薄膜トランジスタが実現できる。 In the invention of claim 19, since the interlayer insulating film material is formed by a printing technique, an inexpensive organic thin film transistor can be realized.
請求項２０の発明においては、層間絶縁膜材料の印刷技術がスクリーン印刷技術であることにより、層間絶縁膜をエッチングすることなく、パッド領域のドレイン電極又はソース電極材料表面を開口できるため、信頼性の高い有機薄膜トランジスタが形成できる。 In the invention of claim 20, since the interlayer insulating film material printing technique is a screen printing technique, the surface of the drain electrode or source electrode material in the pad region can be opened without etching the interlayer insulating film. High organic thin film transistor can be formed.
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。 Embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated in order to avoid duplication of description.
図１は、この発明の実施形態にかかるセレクトラインのパッド部の構成を示す断面図、図２は、この発明の実施形態にかかるセレクトラインのパッド部の形成工程を示す断面図、図３は、この発明の実施形態にかかる信号ラインのパッド部の構成を示す断面図、図４は、この発明の実施形態にかかる信号ラインのパッド部の形成工程を示す断面図である。 1 is a cross-sectional view showing a configuration of a pad portion of a select line according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing a process of forming a pad portion of a select line according to an embodiment of the present invention, and FIG. FIG. 4 is a cross-sectional view showing the configuration of the pad portion of the signal line according to the embodiment of the present invention, and FIG. 4 is a cross-sectional view showing the process of forming the pad portion of the signal line according to the embodiment of the present invention.
図１及び図２に従いこの発明の実施形態にかかるセレクトラインのパッド部につき説明する。 The select line pad portion according to the embodiment of the present invention will be described with reference to FIGS.
ポリカーボネイト基板などからなる絶縁性基板１上にトランジスタ電流を制御する目的でゲート電極２及びゲート電極と連なるゲート電極材料２ａで構成されるパッド部が設けられ（図２(ａ）参照）、このゲート電極２を被覆するようにゲート絶縁膜が設けられる。この実施形態では、ゲート絶縁膜の形成時に、パッド部領域に相当するゲート電極材料２ａ部分上およびそのゲート電極材料２ａ近傍にはゲート絶縁膜が存在しないように、これら領域を除いてゲート絶縁膜が形成される。この発明で用いるゲート絶縁膜材料としては、ポリビニルフェノール、ポリビニルアルコール、ポリビニルブチラール、ポリイミド膜、などがあげられる。これら材料を用いて、例えば、印刷により、パッド部領域に相当するゲート電極材料２部分上およびそのゲート電極材料２近傍を除いてゲート絶縁膜が形成される。この形成においては、パッド部のゲート電極材料２ａ上にはゲート絶縁膜が存在しないように開口部が形成される。
On the insulating
そして、このゲート絶縁膜上にチャネル部に流れる電流を与えるためのドレイン電極、チャネル部に流れる電流を取り出するためのソース電極が設けられている。ドレイン電極４及びソース電極５間及びこれらの上にトランジスタのチャネルを制御するための有機半導体層が設けられる。この実施形態においては、有機半導体材料としては、テトラセン、ペンタセン、ルブレンなどのアセン系結晶性材料、ポリアルキルチオフェンなどの配向性材料、フルオレン・チオフェン共重合体やその誘導体からなる液晶性材料、トリアリールアミン骨格を持つ高分子材料などが上げられる。
A drain electrode for applying a current flowing through the channel portion and a source electrode for extracting a current flowing through the channel portion are provided on the gate insulating film. An organic semiconductor layer for controlling the channel of the transistor is provided between and on the
そして、ドレイン電極４、ソース電極５及び有機半導体層を覆うように層間絶縁膜７が設けられる（図１（ｂ）参照）。この実施形態では、層間絶縁膜の形成時に、パッド部領域に相当するゲート電極材料２ａ部分には、層間絶縁膜７が端部から少し延在する状態で且つその他の領域には層間絶縁膜７が存在しないように、これら領域を除いて層間絶縁膜７が形成される。このようにして、セレクトライン（ゲート電極２）のパッド部には絶縁膜のない開口部１０ａが形成される。このように形成すると、図１及び図２（ｂ）に示すように、パッド部領域に相当するゲート電極材料２ａ部分には、層間絶縁膜７が端部から少し延在した状態（図中ａ部分）で形成された開口部１０ａがパッド部となる。ゲート電極２上に形成された層間絶縁膜７はエッチング工程を経ることなくパッド部分となる箇所に開口部１０ａが形成される。
And the
この発明で用いる層間絶縁膜７の絶縁材料としては、クレゾールノボラックエポキシ樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、アクリル樹脂、ポリビニル樹脂などの絶縁性樹脂および、上記樹脂と絶縁性フィラーから構成される絶縁ペーストなどがあげられる。
The insulating material of the
セレクトライン（ゲート電極２）の開口部（パッド部）１０ａのゲート電極材料２ａに画像情報の信号を入力する外部電気回路と電気的に接触する第１の接続電極８０ａが形成される（図２（ｃ）参照）。この第１の接続電極８０ａは、隣接して形成される表示素子の画素電極を形成する工程と同じ工程により形成される。画素電極と同じ工程で第１の接続電極８０ａを形成することでプロセス工程を低減できる。
A
この第１の接続電極８０ａは、パッド領域１０ａの層間絶縁膜７の上部まで形成している。このため、ヒートシールコネクタなどを用いて外部電気回路との接続を行う場合、層間絶縁膜７より上部でパッド部と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。また、層間絶縁膜７がパッド部のゲート電極材料２ａ上の端部から少し延在した（図中ａ部分）状態で存在しているので、ゲート電極材料２ａが基板１との接着強度が弱い状態で設けられていた場合においても、ゲート電極材料２ａが基板１から剥離することが抑制できる。勿論、ゲート電極材料２ａと基板１との接着強度が強い状態の製造、例えばスパッタリング法などにより、ゲート電極材料２ａを設ける場合には、層間絶縁膜７をパッド部のゲート電極材料２ａ上の端部から延在して設けなくても剥離の虞はない。
The
なお、上記したこの発明の実施形態で用いるゲート電極２、ソース電極５、ドレイン電極４、接続電極、画素電極の電極材料としては、真空蒸着法やスパッタリング法で作成するＡｕ膜、Ａｌ膜、Ｃｒ膜、タンタル膜やスクリーン印刷法で形成される銀膜、インクジェット法やディスペンサーを用いて形成される銀、金、Ａｇ−Ｐｄ合金、Ｎｉ、Ｃｏなどのナノメタル膜などが上げられる。特に、ソース電極材料、ドレイン電極材料としては導電性高分子であるＥＤＯＴ／ＰＳＳ（ポリスチレンスルホン酸をドープしたポリエチレンジオキシチオフェン）やＰＡＮＩ（ポリアニリン）や、カーボンペーストなどが上げられる。
In addition, as an electrode material of the
図３及び図４に従いこの発明の実施形態にかかる信号ライン（ドレイン電極）のパッド部につき説明する。 The pad portion of the signal line (drain electrode) according to the embodiment of the present invention will be described with reference to FIGS.
ポリカーボネイト基板などからなる絶縁性基板１上にトランジスタ電流を制御する目的でゲート電極が設けられ、このゲート電極２を被覆するようにゲート絶縁膜が設けられる（図４(ａ）参照）。この実施形態では、ゲート絶縁膜の形成時に、パッド部領域に相当するゲート電極部分上およびそのゲート電極近傍を除いてゲート絶縁膜が形成される。
A gate electrode is provided on the insulating
そして、このゲート絶縁膜上にチャネル部に流れる電流を与えるためのドレイン電極４及びドレイン電極と連なるドレイン電極材料４ａで構成されるパッド部が設けられ、チャネル部に流れる電流を取り出するためのソース電極が設けられている（図４（ｂ）参照）。ドレイン電極４及びソース電極間及びこれらの上にトランジスタのチャネルを制御するための有機半導体層が設けられる。
On this gate insulating film, a
そして、ドレイン電極４、ドレイン電極材料４ａ、ソース電極及び有機半導体層を覆うように層間絶縁膜７が設けられる（図４（ｃ）参照）。この実施形態では、層間絶縁膜７の形成時に、信号ライン（ドレイン電極４）のパッド部領域に相当するドレイン電極４部分上には層間絶縁膜７が端部から少し延在する状態で且つその他の領域には層間絶縁膜７が存在しないように、これら領域を除いて層間絶縁膜７が形成される。このようにして、信号ライン（ドレイン電極２）のパッド部には絶縁膜のない開口部１０ａが形成される。このように形成すると、図３及び図４（ｃ）に示すように、パッド部領域に相当するドレイン電極材料４ａ部分には、層間絶縁膜７が端部から少し延在した状態（図中ａ部分）で形成された開口部１０ａがパッド部となる。この開口部１０ａの下方部がパッド部となる。
Then, an
信号ライン（ドレイン電極）の開口部（パッド部）１０ａに画像情報の信号を入力する外部電気回路と電気的に接触する第２の接続電極８０ｂが形成される（図４（ｄ）参照）。この第２の接続電極８０ｂは、隣接して形成される表示素子の画素電極を形成する工程と同じ工程により形成される。画素電極と同じ工程で第２の接続電極８０ｂを形成することでプロセス工程を低減できる。
A
この第２の接続電極８０ｂは、パッド領域１０ａの層間絶縁膜７の上部まで形成している。このため、ヒートシールコネクタなどを用いて外部電気回路との接続を行う場合、層間絶縁膜７より上部でパッド部と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。また、層間絶縁膜７がパッド部のドレイン電極材料４ａ上の端部から少し延在した（図中ａ部分）状態で存在しているので、ドレイン電極材料４ａが基板１との接着強度が弱い状態で設けられていた場合においても、ドレイン電極材料４ａが基板１から剥離することが抑制できる。勿論、ドレイン電極材料４ａと基板１との接着強度が強い状態の製造、例えばスパッタリング法などにより、ドレイン電極材料４ａを設ける場合には、層間絶縁膜７をパッド部のドレイン電極材料４ａ上の端部から延在して設けなくても剥離の虞はない。
The
図５及び図６に従いこの発明の実施形態にかかる画素電極と接続されるパッド部につき説明する。 The pad portion connected to the pixel electrode according to the embodiment of the present invention will be described with reference to FIGS.
ポリカーボネイト基板などからなる絶縁性基板１上にトランジスタ電流を制御する目的でゲート電極が設けられ、このゲート電極２を被覆するようにゲート絶縁膜が設けられる（図６(ａ）参照）。この実施形態では、ゲート絶縁膜の形成時に、パッド部領域に相当するゲート電極部分上およびそのゲート電極近傍を除いてゲート絶縁膜が形成される。
A gate electrode is provided on the insulating
そして、チャネル部に流れる電流を取り出するためのソース電極及びソース電極と連なるソース電極材料５ａで構成されるパッド部が設けられ、そして、ゲート絶縁膜上にチャネル部に流れる電流を与えるためのドレイン電極が設けられている（図５（ｂ）参照）。ドレイン電極及びソース電極５間及びこれらの上にトランジスタのチャネルを制御するための有機半導体層が設けられる。
A source electrode for taking out a current flowing in the channel portion and a pad portion made of the
そして、ドレイン電極、ドレイン電極材料、ソース電極５、ソース電極材料５ａ及び有機半導体層を覆うように層間絶縁膜７が設けられる（図５（ｃ）参照）。この実施形態では、層間絶縁膜７の形成時に、ソース電極５のパッド部領域に相当するソース電極５部分上には層間絶縁膜７が端部から少し延在する状態で且つその他の領域には層間絶縁膜７が存在しないように、これら領域を除いて層間絶縁膜７が形成される。このようにして、ソース電極５のパッド部には絶縁膜のない開口部１０ａが形成される。このように形成すると、図５及び図６（ｃ）に示すように、パッド部領域に相当するソース電極材料５ａ部分には、層間絶縁膜７が端部から少し延在した状態（図中ａ部分）で形成された開口部１０ａがパッド部となる。この開口部１０ａの下方部がパッド部となる。
Then, an
ソース電極５の開口部（パッド部）１０ａに画素電極と連なる第３の接続電極８が形成される（図６（ｄ）参照）。この第３の接続電極８は、隣接して形成される表示素子の画素電極を形成する工程と同じ工程により形成される。画素電極と同じ工程で第３の接続電極８を形成することでプロセス工程を低減できる。
A
上記した構成および製造方法によれば、有機半導体層を形成後に、エッチング工程を行わずにパッド部を形成することができるため、エッチング工程などを経ることによる有機半導体層に対する熱の影響、エッチングダメージが無く、トランジスタ特性の劣化を防ぐことが可能になる。 According to the configuration and the manufacturing method described above, the pad portion can be formed without performing the etching process after the organic semiconductor layer is formed. Therefore, the influence of heat on the organic semiconductor layer and the etching damage due to the etching process and the like. It is possible to prevent deterioration of transistor characteristics.
また、接続電極材料をパッド領域の層間絶縁膜材料の上部に形成しているため、ヒートシールコネクタなどを用いて外部電気回路との接続を行う場合、層間絶縁膜より上部でパッド部と外部電気回路との接続が可能になり、信頼性の高い電気的な接続が可能になる。 In addition, since the connection electrode material is formed above the interlayer insulating film material in the pad region, when connecting to an external electric circuit using a heat seal connector or the like, the pad portion and the external Connection with a circuit becomes possible, and highly reliable electrical connection becomes possible.
（実施例１）
ポリカーボネイト基板１上に厚さ１００ｎｍのＣｒ膜をスパッタリング法によりマスク蒸着法を用いてゲート電極２を形成した。
Example 1
A
続いて、ゲート電極２を形成後、ゲート絶縁膜３としてポリイミド絶縁膜を凸版印刷法を用いてゲート電極２のパッド部領域を除く基板全面に印刷した。その後、２００℃、６０分焼成し、ゲート絶縁膜３とした。膜厚は２００ｎｍとした。
Subsequently, after forming the
次に、５０ｎｍのＡｕ膜を、シャドウマスクを用いて真空蒸着法により成膜し、ソース電極５およびドレイン電極４を形成した。
Next, a 50 nm Au film was formed by vacuum evaporation using a shadow mask to form the
その後、有機半導体材料としてペンタセンをシャドウマスクを用いて真空蒸着法により成膜し、有機半導体層６とした。有機半導体層６の膜厚は５０ｎｍとした。
Thereafter, pentacene as an organic semiconductor material was formed into a film by vacuum deposition using a shadow mask to form an
次に、層間絶縁膜としてアクリル樹脂とフィラーを含む絶縁材料のペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、層間絶縁膜７とした。このとき、ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部１０ａが存在する形状で印刷を行った。膜厚は１０μｍとした。尚、層間絶縁膜７は、各パッド部の電極材料上の端部から少し延在した（図中ａ部分）状態で存在して形成されている。
Next, a paste of an insulating material containing an acrylic resin and a filler was formed as an interlayer insulating film using a screen printing method, and baked at 120 ° C. for 30 minutes to form an
最後に、画素電極材料として銀ペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、画素電極８とした。ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部１０ａ上に画素電極材料が存在する形状で印刷を行った。膜厚は１０μｍとした。
Finally, a silver paste was formed as a pixel electrode material using a screen printing method, and baked at 120 ° C. for 30 minutes to obtain a
（比較例１）
ポリカーボネイト基板１上に厚さ１００ｎｍのＣｒ膜をスパッタリング法によりマスク蒸着法を用いてゲート電極２を形成した。
(Comparative Example 1)
A
次に、ゲート電極２を形成後、ゲート絶縁膜３としてポリイミド絶縁膜をスピンコート法を用いて基板全面に形成した。その後、２００℃、６０分焼成しゲート絶縁膜とした。膜厚は２００ｎｍとした。
Next, after forming the
続いて、５０ｎｍのＡｕ膜を、シャドウマスクを用いて真空蒸着法により成膜し、ソース電極５およびドレイン電極４を形成した。
Subsequently, a 50 nm Au film was formed by a vacuum evaporation method using a shadow mask to form a
次に、有機半導体材料としてペンタセンをシャドウマスクを用いて真空蒸着法により成膜し、有機半導体層４とした。有機半導体層の膜厚は５０ｎｍとした。
Next, pentacene as an organic semiconductor material was formed into a film by vacuum deposition using a shadow mask to form an
そして、層間絶縁膜７としてアクリル樹脂とフィラーを含む絶縁材料のペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、層間絶縁膜７とした。ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部が存在する形状で印刷を行った。膜厚は１０μｍとした。
Then, a paste of an insulating material containing an acrylic resin and a filler was formed as the
その後、フォトリソグラフィーとドライエッチング法を用いてパッド部のゲート電極２上のゲート絶縁膜材料の一部を除去し、パッド上にゲート電極材料の開口部を形成した。
Thereafter, a part of the gate insulating film material on the
最後に、画素電極材料として銀ペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、画素電極８とした。ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部上に画素電極材料が存在する形状で印刷を行った。膜厚は１０μｍとした。
Finally, a silver paste was formed as a pixel electrode material using a screen printing method, and baked at 120 ° C. for 30 minutes to obtain a
（比較例２）
ポリカーボネイト基板１上に厚さ１００ｎｍのＣｒ膜をスパッタリング法によりマスク蒸着法を用いてゲート電極２を形成した。
(Comparative Example 2)
A
ゲート電極２を形成後、ゲート絶縁膜３としてポリイミド絶縁膜を凸版印刷法を用いて、ゲート電極２のパッド部領域を除く基板全面に印刷した。その後、２００℃、６０分焼成しゲート絶縁膜とした。膜厚は２００ｎｍとした。
After forming the
次に、５０ｎｍのＡｕ膜を、シャドウマスクを用いて真空蒸着法により成膜し、ソース電極５およびドレイン電極４を形成した。
Next, a 50 nm Au film was formed by vacuum evaporation using a shadow mask to form the
次に、有機半導体材料としてペンタセンをシャドウマスクを用いて真空蒸着法により成膜し、有機半導体層４とした。有機半導体層４の膜厚は５０ｎｍとした。 続いて、層間絶縁膜７としてアクリル樹脂とフィラーを含む絶縁材料をコントロールコーターを用いて基板全面に形成し、１２０℃、３０分焼成し、層間絶縁膜７とした。膜厚は１０μｍとした。
Next, pentacene as an organic semiconductor material was formed into a film by vacuum deposition using a shadow mask to form an
その後、フォトリソグラフィーとドライエッチング法を用いてパッド部のゲート電極２上の層間絶縁膜材料の一部およびドレイン電極４上の層間絶縁膜材料の一部を除去し、ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部を設けた。
Thereafter, a part of the interlayer insulating film material on the
最後に、画素電極材料として銀ペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、画素電極８とした。ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部上に画素電極材料が存在する形状で印刷を行った。膜厚は１０μｍとした。
Finally, a silver paste was formed as a pixel electrode material using a screen printing method, and baked at 120 ° C. for 30 minutes to obtain a
（比較例３）
ポリカーボネイト基板上に厚さ１００ｎｍのＣｒ膜をスパッタリング法によりマスク蒸着法を用いてゲート電極を形成した。
(Comparative Example 3)
A gate electrode was formed on a polycarbonate substrate by a mask deposition method using a Cr film having a thickness of 100 nm by sputtering.
ゲート電極２を形成後、ゲート絶縁膜３としてポリイミド絶縁膜を凸版印刷法を用いてゲート電極２のパッド部領域を除く基板全面に印刷した。その後、２００℃、６０分焼成しゲート絶縁膜３とした。膜厚は２００ｎｍとした。
After forming the
次に、５０ｎｍのＡｕ膜を、シャドウマスクを用いて真空蒸着法により成膜し、ソース電極５およびドレイン電極４を形成した。
Next, a 50 nm Au film was formed by vacuum evaporation using a shadow mask to form the
次に、有機半導体材料としてペンタセンをシャドウマスクを用いて真空蒸着法により成膜し、有機半導体層４とした。有機半導体層４の膜厚は５０ｎｍとした。 続いて、層間絶縁膜７としてアクリル樹脂とフィラーを含む絶縁材料のペーストをスクリーン印刷法を用いて形成し、１２０℃、３０分焼成し、層間絶縁膜７とした。ゲート電極２のパッド部、およびドレイン電極４のバット部には層間絶縁膜７の開口部が存在する形状で印刷を行った。膜厚は１０μｍとした。そして、画素電極は設けていない。
Next, pentacene as an organic semiconductor material was formed into a film by vacuum deposition using a shadow mask to form an
上記した実施例と比較例１乃至３を形成し、それぞれの電気特性を測定した結果を以下、に示す。 The results obtained by forming the above-described Examples and Comparative Examples 1 to 3 and measuring their electrical characteristics are shown below.
上記の実施例１および、比較例１乃至３で形成した有機薄膜トランジスタの特性を測定したところ、実施例１および比較例３では良好なトランジスタ特性が得られたが、比較例１、２においてはトランジスタのＯＦＦ電流が実施例１および比較例３に比べて約２桁大きくなり、良好なトランジスタ特性を示さなかった。この結果は、有機半導体層を形成後に、フォトリソグラフィーおよびエッチング工程を経たため、トランジスタ特性が劣化したためと思われる。 When the characteristics of the organic thin film transistors formed in Example 1 and Comparative Examples 1 to 3 were measured, good transistor characteristics were obtained in Example 1 and Comparative Example 3. The OFF current was about two orders of magnitude greater than that of Example 1 and Comparative Example 3, and good transistor characteristics were not exhibited. This result seems to be due to the deterioration of transistor characteristics due to photolithography and etching steps after the formation of the organic semiconductor layer.
また、上記の実施例１および、比較例１乃至３で形成した有機薄膜トランジスタにおいて、パッド部をヒートシールコネクタで接続したところ、実施例１および比較例１、２では良好な接続が得られたが、比較例３では、セレクトライン、信号ラインともに断線が生じてしまった。これは比較例３では、パッド部の上部電極として画素電極材料が形成されていないため、パッド部に直接ヒートシールコネクタで接続することで、良好な接続ができなかったためと思われる。 Further, in the organic thin film transistors formed in Example 1 and Comparative Examples 1 to 3, when the pad portion was connected by a heat seal connector, good connection was obtained in Example 1 and Comparative Examples 1 and 2. In Comparative Example 3, the select line and the signal line were disconnected. This is probably because, in Comparative Example 3, since the pixel electrode material was not formed as the upper electrode of the pad portion, a good connection could not be made by connecting directly to the pad portion with a heat seal connector.
この発明は、図５に示した有機半薄トランジスタの素子構造、いわゆる「ボトムゲート・ボトムコンタクト型」に限らず、他の構造の素子に適用することができる。例えば、図１０に示す、いわゆる「ボトムゲート・ボトムコンタクト型」の素子構造や、図１１に示す、いわゆる「トップゲート・ボトムコンタクト型」の素子構造にも適用できる。 The present invention is not limited to the element structure of the organic semi-thin transistor shown in FIG. 5, so-called “bottom gate / bottom contact type”, and can be applied to elements having other structures. For example, the so-called “bottom gate / bottom contact type” element structure shown in FIG. 10 and the so-called “top gate / bottom contact type” element structure shown in FIG.
図１０に示すにものは、有機半導体層６上に所定の間隔でドレイン電極４及びソース電極５が形成されている。その他は、図５に示したものと同様である。図１０に示す構造においては、図５と同様に、パッド部領域に相当するゲート電極材料２ａ部分上およびそのゲート電極材料２ａ近傍には、ゲート絶縁膜３および層間絶縁膜が存在しないように、これら領域を除いてそれぞれの絶縁膜を形成すればよい。また、パッド部領域に相当するドレイン電極材料４ａ部分上には、層間絶縁膜が存在しないように、これら領域を除いて層間絶縁膜を形成すればよい。
As shown in FIG. 10, the
図１１に示すものは、基板１上に、所定の間隔でドレイン電極４及びソース電極５が形成され、その上に有機半導体層６が設けられる。そして、この有機半導体層４上にゲート絶縁膜３が設けられ、この上にゲート電極２を設けたものである。図１１に示す構造においては、パッド部領域に相当するドレイン電極材料４ａ部分には、ゲート絶縁膜３および層間絶縁膜７が存在しないように、これら領域を除いてそれぞれの絶縁膜を形成すればよい。また、パッド部領域に相当するゲート電極材料２ａ部分上には、層間絶縁膜が存在しないように、これら領域を除いて層間絶縁膜を形成すればよい。
In FIG. 11, a
また、上記した実施形態においては、信号ラインをドレイン電極で構成したが、ソース電極で構成したものにもこの発明は適用できることはいうまでもない。 Further, in the above-described embodiment, the signal line is constituted by the drain electrode, but it goes without saying that the present invention can be applied to those constituted by the source electrode.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.
この発明は、液晶ディスプレイ、電気泳動ディスプレイ、電子ペーパーなどのアクティブ型薄膜トランジスタとして、有機薄膜トランジスタを用いたものに適用できる。 The present invention can be applied to an active thin film transistor using an organic thin film transistor such as a liquid crystal display, an electrophoretic display, and electronic paper.
１ 基板、２ ゲート電極、２ａ ゲート電極材料、３ ゲート絶縁膜、４ ドレイン電極、 ４ａドレン電極材料、５ ソース電極、６ 有機半導体層、７層間絶縁膜、第３の接続電極、１０、１０ａ 開口部（パッド領域）、８０ａ 第１の接続電極、８０ｂ 第２の接続電極。 1 substrate, 2 gate electrode, 2a gate electrode material, 3 gate insulating film, 4 drain electrode, 4a drain electrode material, 5 source electrode, 6 organic semiconductor layer, 7 interlayer insulating film, third connection electrode, 10, 10a opening Part (pad region), 80a first connection electrode, 80b second connection electrode.
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005269667A JP2007079359A (en) | 2005-09-16 | 2005-09-16 | Image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005269667A JP2007079359A (en) | 2005-09-16 | 2005-09-16 | Image display apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007079359A true JP2007079359A (en) | 2007-03-29 |
Family
ID=37939703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005269667A Pending JP2007079359A (en) | 2005-09-16 | 2005-09-16 | Image display apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007079359A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916130A (en) * | 2011-08-02 | 2013-02-06 | 索尼公司 | Circuit board, method of manufacturing circuit board, display, and electronic unit |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100525A (en) * | 1989-09-14 | 1991-04-25 | Tokuyama Soda Co Ltd | Electrochromic display |
| JPH0815684A (en) * | 1994-06-28 | 1996-01-19 | Casio Comput Co Ltd | Liquid crystal display element |
| WO2003016599A1 (en) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Organic semiconductor element |
| JP2005072053A (en) * | 2003-08-27 | 2005-03-17 | Sharp Corp | Organic semiconductor device and its fabricating process |
| JP2005149907A (en) * | 2003-11-14 | 2005-06-09 | Semiconductor Energy Lab Co Ltd | Light-emitting device and manufacturing method of the same |
| JP2005217359A (en) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | Circuit board manufacturing method, circuit board, thin film transistor, electro-optical device and electronic equipment |
| JP2005227618A (en) * | 2004-02-13 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2005234091A (en) * | 2004-02-18 | 2005-09-02 | Hitachi Displays Ltd | Display device |
-
2005
- 2005-09-16 JP JP2005269667A patent/JP2007079359A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03100525A (en) * | 1989-09-14 | 1991-04-25 | Tokuyama Soda Co Ltd | Electrochromic display |
| JPH0815684A (en) * | 1994-06-28 | 1996-01-19 | Casio Comput Co Ltd | Liquid crystal display element |
| WO2003016599A1 (en) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Organic semiconductor element |
| JP2005072053A (en) * | 2003-08-27 | 2005-03-17 | Sharp Corp | Organic semiconductor device and its fabricating process |
| JP2005149907A (en) * | 2003-11-14 | 2005-06-09 | Semiconductor Energy Lab Co Ltd | Light-emitting device and manufacturing method of the same |
| JP2005217359A (en) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | Circuit board manufacturing method, circuit board, thin film transistor, electro-optical device and electronic equipment |
| JP2005227618A (en) * | 2004-02-13 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2005234091A (en) * | 2004-02-18 | 2005-09-02 | Hitachi Displays Ltd | Display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916130A (en) * | 2011-08-02 | 2013-02-06 | 索尼公司 | Circuit board, method of manufacturing circuit board, display, and electronic unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102224580B (en) | Method for fabricating thin film transistor, thin-film transistor and electronic installation | |
| JP4927045B2 (en) | Method for manufacturing semiconductor device | |
| JP5025110B2 (en) | Method for manufacturing semiconductor device | |
| CN101017840A (en) | Organic thin film transistor array panel | |
| CN101086996B (en) | Thin film transistor array panel and method of manufacturing the same | |
| JP2006253674A (en) | Organic thin film transistor display panel and manufacturing method thereof | |
| JP2008545155A (en) | Improvement of pixel performance by using electric field shield | |
| JP2009200315A (en) | Method of manufacturing semiconductor device | |
| JP2006313913A (en) | Organic thin film transistor indication plate and its manufacturing method | |
| JP2006279053A (en) | Organic thin-film transistor display board and manufacturing method thereof | |
| CN1917226B (en) | Organic thin film transistor array panel and method for manufacturing the same | |
| JP2010267752A (en) | Thin film transistor, method of manufacturing the thin film transistor, and electronic apparatus | |
| JP2010003723A (en) | Thin-film transistor, thin-film transistor array and image display | |
| KR20070013132A (en) | Thin film transistor substrate and manufacturing method thereof | |
| JP2011100831A (en) | Semiconductor device and display device using the semiconductor device | |
| JP2014107505A (en) | Thin film device, method for manufacturing the same, and method for manufacturing display device | |
| JP5655421B2 (en) | Semiconductor device, display device, and electronic device | |
| US9634271B2 (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
| JP2009157069A (en) | Thin film transistor array and its manufacturing method | |
| CN102376893A (en) | Semiconductor device, display device and electronic device | |
| US20010050743A1 (en) | Method of manufacturing an array substrate for liquid crystal display | |
| JP2007123665A (en) | Electrical circuit for semiconductor device | |
| JP2010135584A (en) | Thin film transistor, method of manufacturing thin film transistor, display device, and electronic apparatus | |
| WO2014208442A1 (en) | Thin film transistor | |
| JP2007012669A (en) | Thin-film transistor array and manufacturing method thereof, and display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080730 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20090731 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD05 | Notification of revocation of power of attorney |
Effective date: 20090909 Free format text: JAPANESE INTERMEDIATE CODE: A7425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20120131 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20120529 Free format text: JAPANESE INTERMEDIATE CODE: A02 |