JP2007074066A - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
JP2007074066A
JP2007074066A JP2005256016A JP2005256016A JP2007074066A JP 2007074066 A JP2007074066 A JP 2007074066A JP 2005256016 A JP2005256016 A JP 2005256016A JP 2005256016 A JP2005256016 A JP 2005256016A JP 2007074066 A JP2007074066 A JP 2007074066A
Authority
JP
Japan
Prior art keywords
pad portion
die pad
electronic component
piezoelectric
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005256016A
Other languages
English (en)
Other versions
JP2007074066A5 (ja
Inventor
Manabu Shiraki
学 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005256016A priority Critical patent/JP2007074066A/ja
Publication of JP2007074066A publication Critical patent/JP2007074066A/ja
Publication of JP2007074066A5 publication Critical patent/JP2007074066A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】 小型化を図ると共に、ボンディング強度を高めることができる圧電発振器を提供すること。
【解決手段】 リードフレーム20のダイパッド部26の主面に、電子部品50とこの電子部品に比べて水平方向に大きな外形を有する圧電振動子40が、ダイパッド部26を挟むように接合されており、電子部品50のパッド部56が、圧電振動子40及び/又はリードフレーム20とワイヤボンディングされている圧電発振器であって、ダイパッド部26は、水平方向について、電子部品50の外形よりも小さく形成され、かつ、電子部品50のパッド部56の位置に外縁部が対応して配置されている。
【選択図】 図1

Description

本発明は、電子部品と圧電振動子がリードフレームのダイパッドに接合された圧電デバイスに関する。
HDD(ハード・ディスク・ドライブ)、モバイルコンピュータ、あるいはICカード等の小型の情報機器や、携帯電話、自動車電話、またはページングシステム等の移動体通信機器において、圧電発振器等の圧電デバイスが広く使用されている。
図7および図8は、従来の圧電発振器を示しており、図7は圧電発振器1の概略平面図、図8は図7のA−A線切断端面図である(例えば、特許文献1参照)。
なお、図7では、理解の便宜のため、半導体素子を透視して図示している。
圧電発振器1は、水平方向における小型化を図るため、半導体素子(integrated circuit、以下「IC」という)3と圧電振動子4とを水平方向に並べて配置するのではなく、リードフレーム2の上下面に、IC3と圧電振動子4とを別々に接合して、略全体を樹脂9でモールドして形成されている。
すなわち、リードフレーム2は、ダイパッド部2aと、このダイパッド部2aを完成前に切断されるフレーム部(図示せず)に接続して、ダイパッド部2aを支持するための支持部2bと、リード端子部2cとを有している。なお、ダイパッド部2aには、樹脂モールドする際の応力がダイパッド部2aとIC3との接続状態に悪影響を及ぼさないように、応力を緩和させるスリット2eが設けられている。
IC3は、ダイパッド部2aの上面に接合され、IC3の表面に設けられた複数のパッド部8,8・・・のうち一方はリード端子部2cとワイヤボンディングされ、他方は圧電振動子4とワイヤボンディングされている。
圧電振動子4は、パッケージ6内に圧電振動片5が収容されており、ダイパッド部2aの下面に接合されている。そして、パッケージ6の表面に設けられた外部端子4aとIC3のパッド部8とがワイヤボンディングされている。
特開2005−33761の公開特許公報
ところが、このような圧電発振器1では、上手くワイヤボンディングできない恐れがある。
すなわち、ICにワイヤボンディングする際の説明図である図9に示すように、通常は、ダイパッド部12に搭載されたIC10にワイヤボンディングする際、キャピラリ16をIC10のパッド部14に押し付けて超音波パワーを付与するようにしているが、この超音波パワーがパッド部14に有効に伝達するように、IC10を受け台18の上に載置している。
しかし、図8に示すような圧電発振器1の場合は、ダイパッド部2aの上下にIC3と圧電振動子4を接合するようにしており、ダイパッド部2aよりも圧電振動子4の外形寸法の方が大きいため、厚み方向についてIC3と圧電振動子4との間にスペースHができている。このため、図9に示すような受け台18に圧電振動子4を置いて、超音波パワーを付与しようとしても、超音波パワーが有効に伝わらず、ボンディング強度が弱くなる恐れが生じた。
本発明は、小型化を図ると共に、ボンディング強度を高めることができる圧電デバイスを提供することを目的とする。
上述の目的は、第1の発明によれば、リードフレームのダイパッド部の主面に、電子部品とこの電子部品に比べて水平方向に大きな外形を有する圧電振動子が、前記ダイパッド部を挟むように接合されており、前記電子部品のパッド部が、前記圧電振動子及び/又は前記リードフレームとワイヤボンディングされている圧電デバイスであって、前記ダイパッド部は、水平方向について、前記電子部品の外形よりも小さく形成され、かつ、前記電子部品のパッド部の位置に外縁部が対応して配置されている圧電デバイスにより達成される。
第1の発明の構成によれば、リードフレームのダイパッド部の主面に、電子部品と圧電振動子が、ダイパッド部を挟むように接合されている。したがって、少なくとも、電子部品と圧電振動子とを並べて配置する場合に比べて、水平方向の圧電デバイスの外形を小さくすることができる。
また、ダイパッド部は、水平方向について、電子部品の外形よりも小さく形成されているため、この電子部品の外形よりも小さく形成した分だけ、他の端子部分を余裕をもって配置することができ、圧電デバイスの小型化に寄与することになる。
さらに、ダイパッド部は、水平方向について、電子部品のパッド部の位置に外縁部が対応して配置されている。したがって、例えばキャピラリをパッド部に押し当てて超音波パワーを付与してワイヤボンディングする際、ダイパッド部の外縁部がパッド部を支持するようにして超音波パワーを付与することができるため、超音波パワーを有効に伝えることができる。
かくして、本発明の効果として、小型化を図ると共に、ボンディング強度を高めることができる圧電デバイスを提供することができる。
第2の発明は、第1の発明の構成において、前記ダイパッド部は、前記電子部品を接合するための接着剤が塗布される領域に、前記電子部品側に開口した凹部が形成されていることを特徴とする。
第2の発明の構成によれば、ダイパッド部は、電子部品を接合するための接着剤が塗布される領域に、電子部品側に開口した凹部が形成されている。このため、接着剤を凹部内に収容して、接着剤がダイパッド部の上面に盛り上がるために生じる電子部品の浮きや傾きといった現象を抑制することができる。したがって、ワイヤボンディングの際の超音波パワーを確実に伝えて、ボンディング強度を高めることができる。
第3の発明は、第2の発明の構成において、前記凹部は、前記電子部品のパッド部の位置を避けるように形成されていることを特徴とする。
第3の発明の構成によれば、凹部は、電子部品のパッド部の位置を避けるように形成されているため、パッド部の直下には、凹部内の接着剤は配置されない。したがって、ワイヤボンディングの際の超音波パワーは、凹部内の柔らかい接着剤に吸収されずに、パッド部に有効に伝達して、ボンディング強度を高めることができる。
第4の発明は、第2または第3の発明の構成において、前記ダイパッド部は、その側面側の外部と前記凹部の内部とをつなげるように溝部が形成されていることを特徴とする。
第4の発明の構成によれば、ダイパッド部は、その側面側の外部と凹部の内部とをつなげるように溝部が形成されている。このため、凹部の内部に接着剤を多目に塗布したとしても、多目に塗布された分の接着剤は、例えば電子部品を載置する際に溝部を伝わって、側面側の外部に逃げることになる。したがって、接着剤がダイパッド部の上面に盛り上がるように塗布されることで生じる電子部品の浮きや傾きといった現象を抑制することができる。
第5の発明は、第1ないし第4の発明のいずれかの構成において、前記リードフレームは、外部に露出したグランド端子を有しており、このグランド端子と前記ダイパッド部とが電気的に接続されていることを特徴とする
第5の発明の構成によれば、グランド端子とダイパッド部とが電気的に接続されている
ので、ダイパッド部をアース接地して、浮遊容量の影響を抑制することができる。
図1ないし図3は、本発明の圧電デバイスの例示として圧電発振器10の実施形態を示しており、図1は圧電発振器10の概略平面図、図2は図1のB−B線概略断面図、図3は圧電発振器10を底面側から見た図である。
尚、これらの図では、理解の便宜のために、種々の部分を省略して図示している。すなわち、図1では、リードフレームより上側(図2の上側)のパッケージ部分を省略して内部の構成を示している。また、図3では、リードフレームより下側(図2の下側)のパッケージおよび圧電振動子の部分を省略して内部の構成を示している。また、図1ないし図3では、一部のボンディングワイヤやリードフレームを省略している。
圧電発振器10は、リードフレーム20のダイパッド部26の主面に、電子部品50と圧電振動子40が、ダイパッド部26を挟むように接合されており、これら電子部品50、圧電振動子40、及びリードフレーム20の一部がパッケージ60内に収容されている。
先ず、圧電振動子40について説明する。
圧電振動子40は、電子部品50に比べて水平方向に大きな外形を有する表面実装型の振動子が用いられており、その中央付近がリードフレーム20のダイパッド部26の下面(図2の下側)に接合されている。
すなわち、本実施形態の圧電振動子40は、開口部を有する矩形の箱状の内側に圧電振動片42を収容するようにした振動子パッケージ44と、この振動子パッケージ44の開口部を封止する蓋体46とを備えており、蓋体46が下側を向くようにして、ダイパッド部26の下面に接合されている。
振動子パッケージ44は、例えば、絶縁材料として、酸化アルミニウム質のセラミックグリーンシートを成形して形成される複数の基板を積層した後、焼結して形成されている。一部の基板は、その内側に所定の孔を形成することで、積層した場合に内側に所定の内部空間Sを形成するようにして、この内部空間Sに圧電振動片42が収容されている。
なお、圧電振動片42は、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電材料を利用することができ、本実施形態の圧電振動片42は、小型に形成して必要な性能を得るために、二股に別れて平行に延びる一対の振動腕を備えて、全体が音叉のような形状とされた、所謂、音叉型圧電振動片が利用されている。
また、振動子パッケージ44の裏面44a(図2において上側の面)には、電子部品50側に露出するようにして、例えば、タングステンメタライズ上にニッケルメッキ及び金メッキで形成した外部端子部48が設けられている。この外部端子部48は、パッケージ内外の導電体(図示せず)や、シリコーン系あるいはエポキシ系等の導電性接着剤を介して、圧電振動片42と電気的に接続されている。
蓋体46は、圧電振動片42を内部空間S内で気密に封止するためのものであり、この実施形態では、板状のものを、振動子パッケージ44の開口端にロウ材49で固定するようにしている。
蓋体46は、好ましくは、導体金属、例えば、金属系のFe−Ni−Coの合金等を用いて、振動子パッケージ44の裏面に露出して形成された外部端子部48と、例えばスルーホール内の導電部(図示せず)を通じて電気的に接続されている。そして、外部端子部48は、後述する電子部品50を通じてアース接地することで、シールド効果を持たせることができる。なお、このように金属系の蓋体46を用いる場合は、ロウ材49にはコバール等でなるシームリングを使用できる(以下、「シームリング49」という)。
次に、電子部品50について説明する。
本実施形態の電子部品50は、内部に図示しない集積回路で形成した発振回路を収容した半導体素子(以下「IC」という)であり、上述の圧電振動子40の外部端子部48とワイヤボンディングされて電気的に接続され、少なくとも圧電振動片42を発振させ、好ましくは、圧電振動片42の特性に応じた温度補償用のデータが書き込まれている。
本実施形態のIC50は、圧電振動子40の外部端子部48を覆わないようにして、水平方向の略中央に位置するダイパッド部26の上面、すなわち、圧電振動子40と反対側の面(図2の上側)に接着剤(図示せず)を用いて接合されている。
IC50の上面には、発振回路の電源電圧端子、入出力端子、グランド端子、制御端子等となる複数のパッド部56,56,・・・が、所定の幅を有する周縁部に沿うようにして配置されており、複数の金線等からなるボンディングワイヤ52,52,・・・を介して、各インナーリード部22および圧電振動子40の各外部端子部48と、それぞれ電気的に接続されている。
パッド部56の数はIC50の種類によりこれよりも多い場合も少ない場合もあるのは勿論である。
次にパッケージ60について説明する。
パッケージ60は、リードフレーム20のアウターリード部24を除いた全体を、例えばエポキシ系樹脂などの絶縁部材でインジェクションモールドして形成されている樹脂パッケージである。これにより、パッケージ60内のIC50、圧電振動子40、ボンディングワイヤ52の各部品間、及び圧電発振器10と他の電子デバイスとの間を絶縁すると共に、これらの各部品の位置を固定している。
また、パッケージ60は、図2に示すように、底面(実装面)60a側の縁あるいは角部に、アウターリード部24の先端部24aの少なくとも一部が入るようにした窪み部62を有している。すなわち、窪み部62は、後述するようにアウターリード部24の先端部24aを折り曲げ加工する際、パッケージ60に衝突しないようにしたモールド樹脂の逃げであり、先端部24aの位置に対応している。これにより、アウターリード部24の先端部24aを長く形成できると共に、圧電発振器10全体の高さを低くできるようにしている。なお、この窪み部62は、圧電振動子40の蓋体46と振動子パッケージ44との接合付近の下向きの段部の形状に合わせるようにして形成されている。
次に、リードフレーム20について説明する。
リードフレーム20は、通常用いられる素材、例えば、42アロイ等のFe合金、あるいはCu−Sn,Cu−Fe,Cu−Zn,Cu−Ni等のCu合金、あるいはこれらに第三の元素を添加した三元合金等により形成されている。
このリードフレーム20は、図1ないし図3に示されるように、リード端子部23と、ダイパッド部26とを備えている。なお、図1ないし図3の圧電発振器10は完成品の姿であり、リードフレームの枠部分は切断されているため図示されていない。
リード端子部23は、パッケージ60内に略水平に収容されたインナーリード部22と、このインナーリード部22がパッケージ60の外部に突出するようにして露出されたアウターリード部24とを有している。
インナーリード部22は、本実施形態では全体が略水平に形成されており、上述のように、図1のアウターリード部24と一体的に形成されている4隅の部分が、IC50のパッド部56とワイヤ52でボンディングされ、樹脂モールドされている。
なお、図示されていないが、本実施形態のインナーリード部22には、圧電振動子40の動作を制御する信号をIC50に書き込むための制御用のリード端子もあり、図示されていないボンディングワイヤを介して、IC50の制御用端子と接続されている。
アウターリード部24は、図2に示すように所謂Jリード型の端子であり、図1に示すように、パッケージ60の略4隅に設けられている。アウターリード部24は、例えば、図1の左上のアウターリード部24−1が電源電圧端子、左下のアウターリード部24−2が外部制御端子、右上のアウターリード部24−4が出力端子、右下のアウターリード部24−3がグランド端子であるが、これらリード端子の数や種類はIC50の種類により異なるのは勿論である。
そして、アウターリード部24は、図2に示すように、パッケージ60から突出している根元付近24bが実装面側(図2の下側)に向かって鈍角θ1となるように折り曲げられており、かつ、先端部24aがパッケージ60に向かって折り曲げられている。
すなわち、アウターリード部24は、パッケージ60から水平に突出して直ぐに実装面に向かって折り曲げ加工されるが、その折り曲げ角度θ1は、実装面に向かうに従ってパッケージ60から除々に離れるように鈍角となっている。そして、このように一旦パッケージから除々に離れるように折り曲げられてから、先端部24aが再びパッケージ60に接近し、窪み部62の窪んだ領域に入るように、先端部24aの根元が鋭角に折り曲げられている。
このように、アウターリード部24は、根元付近24bが実装面側に向かって鈍角θ1となるように折り曲げられているため、根元付近が鋭角に折り曲げられている場合に比べて、パッケージ60に向かって折り曲げられている先端部24aを長く形成できる。したがって、アウターリード部24の外面にフィレットを大きく形成しなくても、圧電発振器10の実装強度を確保でき、また、フィレットを外側に向かって大きく形成しなくてもよい分、圧電発振器10の実装スペースを小さくできる。
また、好ましくは、図2に示すように、アウターリード部24の先端部24aとパッケージ60の底面60aとを同一面上にしている。すなわち、パッケージ60の底面60aと先端部24aの底面とが、同じ高さに位置するようになっており、これにより、先端部24aがパッケージ60の底面60aより下側に配置されることがなく、圧電発振器10の低背化を図ることができる。
ダイパッド部26は、パッケージ60内の略中央に配置されており、その主面(図2の上下面)に、IC50および圧電振動子40が接着剤(図示せず)により接合される。
本実施形態のダイパッド部26は、グランド端子となるアウターリード部24−3(図1の右下の端子)と、インナーリード部22を介して一体に形成され、これにより、ダイパッド部26をアース接地して、浮遊容量の影響を抑制することができる。
ここで、ダイパッド部26は、水平方向について、IC50の外形よりも小さく形成されており、これにより、圧電発振器10を小さくできるようにしている。すなわち、ダイパッド部26の外形を小さくすることで、その分、インナーリード部22などの他の端子を余裕をもって配置することができ、圧電発振器10の小型化に寄与することになる。より具体的には、ダイパッド部26の寸法を小さくすることで、インナーリード部22や外部端子部48とダイパッド部26との間の距離を大きくとって、寄生容量を抑制することができ、また、浮遊容量を抑えることができる。
そして、ダイパッド部26は、IC50のパッド部56,56・・・よりも外側には配置されないようになっている。すなわち、ダイパッド部26は、IC50のパッド部56,56・・・よりも外側の周縁部の直下には配置されないようになっている。これにより、IC50をダイパッド部26に接合する際の接着剤(図示せず)がIC50の側面を這い上がって、IC50のパッド部56に付着してしまうような事態を防止できる。
さらに、ダイパッド部26は、水平方向について、IC50のパッド部56の位置に外縁部(図3の平行斜線の部分)が対応して配置されている。
すなわち、図示しないキャピラリをパッド部56に押し当てて超音波パワーを付与してワイヤボンディングする際、パッド部56を実装面側(図2の下側)から支持するように、パッド部56の直下にダイパッド部26の外縁部が配置されている。そして、ダイパッド部26は、小型化されてもパッド部56を下から支持できるぎりぎりの位置に形成されており、具体的には、垂直方向からみて、ダイパッド部26の側面がパッド部56の外側の側面と揃うように配置されている。
また、このダイパッド部26とアウターリード部24−3との間には、直角に切断加工された部分22aが設けられている。そうすると、パッケージ60を形成する際のモールドや、アウターリード部24−3を折り曲げ加工する際の応力が、形状が急激に変わる直角の部分22aに集中することになる。このため、製造過程における様々な応力がダイパッド部26に伝わり難くなり、上述のように、ダイパッド部26をIC50の外形より小さく形成しても、ダイパッド部26とIC50や圧電振動子40との接合強度を向上できる。
本発明の第1の実施形態は以上のように構成されており、ダイパッド部26は、水平方向について、IC50のパッド部56の位置に外縁部が対応して配置されている。したがって、例えば、図示しないキャピラリをパッド部56の上から押し当てて超音波パワーを付与してワイヤボンディングする際、ダイパッド部26の外縁部がパッド部56を下から支持するようにして超音波パワーを付与することができるため、超音波パワーを有効に伝えることができる。
なお、第1の実施形態では、ダイパッド部26の側面がパッド部56の外側の側面と揃うように配置したが、IC50の搭載精度に伴う誤差を考慮して、その誤差分だけIC50の中央からパッド部56の外側の側面に向かう方向にダイパッド部26の面積を大きくすることで、確実に、IC50のパッド部56に対応する位置にダイパッド部26を配置することができ、より有効に超音波パワーを伝えることができる。
図4および図5は、本発明の第2の実施形態に係る圧電デバイスの例示として圧電発振器70を示しており、図4は圧電発振器70のダイパッド部付近を拡大した部分拡大縦断面図、図5は図1に対応した圧電発振器70の概略平面図である。
尚、これらの図では、理解の便宜のために、図4ではパッケージやボンディングワイヤの一部を省略し、図5では、リードフレームより上側(図4の上側)のパッケージ、IC、ボンディングワイヤの部分を省略して内部の構成を示している。
この図において、図1ないし図3の実施形態で用いた符号と同一の符号を付した箇所は共通する構成であるから、重複した説明は省略し、以下、相違点を中心に説明する。
この圧電発振器70が、図1ないし図3の圧電発振器10と異なるのは、ダイパッド部26の形状についてである。
すなわち、ダイパッド部26は、IC50を接合するための接着剤28が塗布される領域に、IC50側に開口した凹部72が形成されている。この凹部72は、接着剤28の溜め部であり、IC50側(図4の上側)に開口部を有するように、例えばリードフレーム20をプレス加工して形成されている。
なお、接着剤28は、少なくともリードフレーム20より柔らかく、例えば、エポキシ系の接着剤が用いられている。
具体的には、この凹部72は、図5に示すように、IC50のパッド部56の位置を避けるように形成されており、本実施形態では、水平方向において、ダイパッド部26の中央付近に形成されている。すなわち、図4に示すように、凹部72はパッド部56の直下には配置されず、この凹部72を設けたことで形成された開口部側の端面26aが、IC50のパッド部56の位置に対応するように直下に配置されるようになっている。
さらに、ダイパッド部26は、図5に示されるように、その側面26b側の外部と凹部72の内部とをつなげるように溝部74が形成されている。すなわち、溝部74は、凹部72の内部空間と外部空間とを連通して、接着剤28を凹部72内に塗布してIC50を載置した際に、接着剤28を外部に逃すための通路である。
本実施形態の溝部74は、図5に示されるように、リード端子23や外部端子部48に向かって接着剤28が逃げないように、短手方向(図5の上下方向)に沿って2箇所に設けられている。
また、この溝部74も、凹部72と同様に、パッド部56の位置を避けるように形成され、パッド部56の直下には配置されていない。
本発明の第2の実施形態は以上のように構成され、ダイパッド部26は、IC50を接合するための接着剤28が塗布される領域に、IC50側に開口した凹部72が形成されている。このため、接着剤28を図4に示すように凹部72内に収容して、図6に示すように接着剤28がダイパッド部26の上面に盛り上がるために生じるIC50の浮きや傾きといった現象を抑制することができる。したがって、ワイヤボンディングの際の超音波パワーを確実に伝えて、ボンディング強度を高めることができる。
また、この凹部72は、IC50のパッド部56の位置を避けるように形成されているため、パッド部56の直下には、凹部72内の柔らかい接着剤28は配置されない。したがって、ワイヤボンディングの際の超音波パワーは、凹部72内の接着剤28に吸収されずに、パッド部56に有効に伝達して、ボンディング強度を高めることができる。
しかも、ダイパッド部26は、その側面26b側の外部と凹部72の内部とをつなげるように溝部74が形成されている。このため、凹部72内に接着剤28を多目に塗布しても、多目に塗布された分の接着剤28は、IC50を載置する際に溝部74を伝わって、側面26b側の外部に逃げることになる。したがって、凹部72内に接着剤28を多目に塗布して、確実にIC50をダイパッド部26に接合することができ、しかも、接着剤28を側面26b側に逃がして、接着剤28がダイパッド部26の上面に盛り上がるために生じるIC50の浮きや傾きといった現象を抑制することができる。
本発明は上述の実施形態に限定されない。各実施形態や各変形例の各構成はこれらを適宜組み合わせたり、省略し、図示しない他の構成と組み合わせることができる。
本発明の第1の実施形態に係る圧電発振器の概略平面図。 図1のB−B線概略断面図。 本発明の第1の実施形態に係る圧電発振器の概略底面図。 本発明の第2の実施形態に係る圧電発振器の部分拡大縦断面図。 本発明の第2の実施形態に係る圧電発振器の概略平面図。 接着剤がダイパッド部の上面に盛り上がっている図であって、第2の実施形態に係る圧電発振器の効果を説明するための図。 従来の圧電発振器の概略平面図。 図7のA−A線切断端面図。 半導体素子にワイヤボンディングする際の説明図
符号の説明
10,70・・・圧電発振器、20・・・リードフレーム、22・・・インナーリード部、24・・・アウターリード部、26・・・ダイパッド部、40・・・圧電振動子、50・・・電子部品(IC)、56・・・パッド部、60・・・パッケージ

Claims (5)

  1. リードフレームのダイパッド部の主面に、電子部品とこの電子部品に比べて水平方向に大きな外形を有する圧電振動子が、前記ダイパッド部を挟むように接合されており、前記電子部品のパッド部が、前記圧電振動子及び/又は前記リードフレームとワイヤボンディングされている圧電デバイスであって、
    前記ダイパッド部は、水平方向について、前記電子部品の外形よりも小さく形成され、かつ、前記電子部品のパッド部の位置に外縁部が対応して配置されている
    ことを特徴とする圧電デバイス。
  2. 前記ダイパッド部は、前記電子部品を接合するための接着剤が塗布される領域に、前記電子部品側に開口した凹部が形成されていることを特徴とする請求項1に記載の圧電デバイス。
  3. 前記凹部は、前記電子部品のパッド部の位置を避けるように形成されていることを特徴とする請求項2に記載の圧電デバイス。
  4. 前記ダイパッド部は、その側面側の外部と前記凹部の内部とをつなげるように溝部が形成されていることを特徴とする請求項2または3に記載の圧電デバイス。
  5. 前記リードフレームは、外部に露出したグランド端子を有しており、このグランド端子と前記ダイパッド部とが電気的に接続されていることを特徴とする請求項1ないし4のいずれかに記載の圧電デバイス。
JP2005256016A 2005-09-05 2005-09-05 圧電デバイス Withdrawn JP2007074066A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005256016A JP2007074066A (ja) 2005-09-05 2005-09-05 圧電デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256016A JP2007074066A (ja) 2005-09-05 2005-09-05 圧電デバイス

Publications (2)

Publication Number Publication Date
JP2007074066A true JP2007074066A (ja) 2007-03-22
JP2007074066A5 JP2007074066A5 (ja) 2008-10-02

Family

ID=37935179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256016A Withdrawn JP2007074066A (ja) 2005-09-05 2005-09-05 圧電デバイス

Country Status (1)

Country Link
JP (1) JP2007074066A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008259004A (ja) * 2007-04-06 2008-10-23 Epson Toyocom Corp 圧電デバイスおよびその製造方法
KR100983413B1 (ko) * 2008-08-05 2010-09-20 (주)서안전자 수정발진기
JP2013150357A (ja) * 2013-04-22 2013-08-01 Seiko Epson Corp 電子デバイス
JP2013232876A (ja) * 2012-09-13 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
JP2013232810A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US8701485B2 (en) 2008-12-16 2014-04-22 Seiko Epson Corporation Sensor device
JP2016157988A (ja) * 2016-06-09 2016-09-01 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2016208535A (ja) * 2016-07-25 2016-12-08 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2018093212A (ja) * 2018-01-10 2018-06-14 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2018129553A (ja) * 2018-05-23 2018-08-16 ラピスセミコンダクタ株式会社 半導体装置
WO2019187183A1 (ja) * 2018-03-29 2019-10-03 アオイ電子株式会社 半導体装置
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2022145933A (ja) * 2020-04-07 2022-10-04 ラピスセミコンダクタ株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140850U (ja) * 1988-03-18 1989-09-27
JP2000269402A (ja) * 1999-03-18 2000-09-29 Nec Corp リードフレーム及び半導体装置
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2005033761A (ja) * 2003-06-16 2005-02-03 Seiko Epson Corp 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP2005033755A (ja) * 2002-12-10 2005-02-03 Seiko Epson Corp 圧電発振器およびその製造方法並びに電子機器
JP2005129703A (ja) * 2003-10-23 2005-05-19 Mitsui High Tec Inc プリモールドパッケージ及びこれを用いた半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140850U (ja) * 1988-03-18 1989-09-27
JP2000269402A (ja) * 1999-03-18 2000-09-29 Nec Corp リードフレーム及び半導体装置
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2005033755A (ja) * 2002-12-10 2005-02-03 Seiko Epson Corp 圧電発振器およびその製造方法並びに電子機器
JP2005033761A (ja) * 2003-06-16 2005-02-03 Seiko Epson Corp 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP2005129703A (ja) * 2003-10-23 2005-05-19 Mitsui High Tec Inc プリモールドパッケージ及びこれを用いた半導体装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008259004A (ja) * 2007-04-06 2008-10-23 Epson Toyocom Corp 圧電デバイスおよびその製造方法
KR100983413B1 (ko) * 2008-08-05 2010-09-20 (주)서안전자 수정발진기
US8701485B2 (en) 2008-12-16 2014-04-22 Seiko Epson Corporation Sensor device
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US20200235046A1 (en) * 2012-04-27 2020-07-23 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US11854952B2 (en) 2012-04-27 2023-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US11309234B2 (en) 2012-04-27 2022-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device having an oscillator and an associated integrated circuit
JP2013232810A (ja) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2013232876A (ja) * 2012-09-13 2013-11-14 Lapis Semiconductor Co Ltd 半導体装置及び計測機器
JP2013150357A (ja) * 2013-04-22 2013-08-01 Seiko Epson Corp 電子デバイス
JP2016157988A (ja) * 2016-06-09 2016-09-01 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2016208535A (ja) * 2016-07-25 2016-12-08 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2018093212A (ja) * 2018-01-10 2018-06-14 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
WO2019187183A1 (ja) * 2018-03-29 2019-10-03 アオイ電子株式会社 半導体装置
JP2018129553A (ja) * 2018-05-23 2018-08-16 ラピスセミコンダクタ株式会社 半導体装置
JP2022145933A (ja) * 2020-04-07 2022-10-04 ラピスセミコンダクタ株式会社 半導体装置
JP7425131B2 (ja) 2020-04-07 2024-01-30 ラピスセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2007074066A (ja) 圧電デバイス
JP3841304B2 (ja) 圧電発振器、及びその製造方法
JP3783235B2 (ja) 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP4222147B2 (ja) 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP4314999B2 (ja) 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP4244053B2 (ja) 圧電デバイスを備えた電子モジュール
JP2007173431A (ja) 圧電デバイス
JP2010050778A (ja) 圧電デバイス
JP2007158419A (ja) 表面実装用水晶発振器
JP4151711B2 (ja) 圧電デバイス
JP4724518B2 (ja) 圧電発振器
JP2008259004A (ja) 圧電デバイスおよびその製造方法
JP5101093B2 (ja) 圧電発振器及びその製造方法
JP2005341045A (ja) 圧電発振器
JP5024317B2 (ja) 電子部品および電子部品の製造方法
JP4872981B2 (ja) 圧電デバイスを備えた電子モジュール及びその製造方法
JP2007097075A (ja) 圧電発振器およびその製造方法
JP2005244501A (ja) 圧電発振器
JP2007012760A (ja) 電子デバイス
JP5310418B2 (ja) 表面実装型圧電発振器
JP2006060280A (ja) 圧電発振器の製造方法及び圧電発振器
JP2004357094A (ja) 電子部品及びパッケージ
JP2008010922A (ja) 圧電発振器
JP2008141417A (ja) 圧電発振器
JP2006013681A (ja) 圧電発振器および圧電発振器用パッケージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A621 Written request for application examination

Effective date: 20080818

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Effective date: 20110105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110303